JP5982303B2

JP5982303B2 - 半導体装置用パッケージ、およびその製造方法、並びに半導体装置

Info

Publication number: JP5982303B2
Application number: JP2013044615A
Authority: JP
Inventors: 一考高木; 眞治高塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-03-06
Filing date: 2013-03-06
Publication date: 2016-08-31
Anticipated expiration: 2033-03-06
Also published as: JP2014175369A

Description

本発明の実施形態は、半導体装置用パッケージ、およびその製造方法、並びに半導体装置に関する。

高周波半導体装置を高出力化する場合、細長い半導体素子の入力側および出力側にそれぞれ近接してサイズの大きな整合回路を設けると周波数帯域を広げることが容易となる。

半導体素子と入出力整合回路とは、金属を含み高い熱伝導率を有するベース板の上に設けられる。高い熱伝導率を有する銅などからなるベース板は、線膨張率が大きい。このため、半導体装置の組立工程において、ベース板の反り量が大きくなることがある。

半導体装置を実装基板などに取り付ける場合、サイズの大きなベース板の裏面と実装基板との間の隙間が大きいと、放熱性が低下し出力が低下することがある。

特開平７−２１１８２２号公報

実装基板との隙間が低減され、放熱性が改善可能な半導体装置用パッケージ、およびその製造方法、並びに半導体装置を提供する。

実施形態の半導体装置用パッケージは、ベース板と、枠部と、入力側緩衝板と、出力側緩衝板と、入力リードと、出力リードと、ろう材と、とを有する。前記ベース板は、第１の面と前記第１の面とは反対の側の第２の面とを有し、銅を含む。前記枠部は、前記ベース板の前記第１の面の外周領域に設けられる。前記枠部は、入力側絶縁材と、前記入力側絶縁材とは反対の側の出力側絶縁材と、前記入力側絶縁材の表面に設けられた入力導電部と、前記出力側絶縁材の表面に設けられた出力導電部と、前記入力側絶縁材と前記出力側絶縁材と前記外周領域との上に配設された枠状壁と、を有する。前記入力側緩衝板は、前記ベース板の前記第１の面のうち前記枠部に囲まれた内部領域において、前記入力側絶縁材に対向するように設けられ、前記ベース板の線膨張率よりも小さい線膨張率を有し金属からなる。前記出力側緩衝板は、前記ベース板の前記第１の面のうち前記枠部に囲まれた内部領域において、前記出力側絶縁材に対向し前記入力側緩衝板と離間して対向するように設けられ、前記ベース板の前記線膨張率よりも小さい線膨張率を有し金属からなる。前記ろう材は、前記枠部の下面と前記ベース板の前記第１の面との間、前記入力リードと前記入力導電部との間、前記出力リードと前記出力導電部との間、前記入力側緩衝板と前記第１の面との間、前記出力側緩衝板と前記第１の面との間、をそれぞれ接合し、融点が６３５℃以上であり、少なくとも銅および銀を含む。前記ベース板の前記第２の面は研磨面とされ、前記第１の面の反り量よりも小さい反り量を有する。

図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）はＢ−Ｂ線に沿った模式断面図、図１（ｄ）は模式斜視図、である。図２（ａ）〜（ｃ）は、半導体装置用パッケージの製造方法を説明する模式図であり、図２（ａ）はその構成部品を表す模式図、図２（ｂ）は構成部品をろう付けしたパッケージの模式断面図、図２（ｃ）は裏面研磨後のパッケージの模式断面図、である。図３（ａ）は半導体装置を構成する部品の模式断面図、図３（ｂ）は半田付けした半導体装置の模式断面図、図３（ｃ）は気密封止した半導体装置の模式断面図、である。図４（ａ）〜図４（ｄ）は比較例にかかる半導体装置の製造方法を説明する模式図であり、図４（ａ）はパッケージを構成する部品の模式断面図、図４（ｂ）ろう付けしたパッケージの模式断面図、図４（ｃ）は半導体装置を構成する部品の模式図、図４（ｄ）は組立後の半導体装置の模式断面図、である。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）はＢ−Ｂ線に沿った模式断面図、図１（ｄ）は模式斜視図、である。
半導体装置は、パッケージと、その内部に設けられた半導体素子７０と、入力整合回路５０と、出力整合回路６０と、蓋部８０と、を有する。

パッケージは、ベース板３０と、入力側絶縁材３２と、入力側絶縁材３２の上面に設けられた入力導電部３３と、出力側絶縁材３４と、出力側絶縁材３４の上面に設けられた出力導電部３５と、ベース板３０と入力側絶縁材３２と出力側絶縁材３５との上面に配設された枠状壁３９と、ベース板３０の上面に設けられた入力側緩衝板４４および出力緩衝板４６と、入力リード４０と、出力リード４２と、これらの構成部材を接合するろう材２０と、を有する。

半導体素子７０は、ＧａＡｓやＧａＮなどからなる電界効果トランジスタやＨＥＭＴ（High Electron Mobility Transistor）などとすることができる。半導体素子７０を用いて高出力増幅器を構成する場合、半導体素子７０の入力インピーダンスおよび出力インピーダンスは、負荷や電源のインピーダンス（たとえば５０Ω）に対して、不整合となり高い反射係数Γとなる。このため、半導体素子７０のチップ近傍に整合回路を設け増幅周波数帯域を広げることが好ましい。

たとえば、マイクロ波帯においてマイクロストリップ線路の特性インピーダンスや電気長を変化させた分布定数整合回路を用いると、半導体素子７０と負荷（または電源）とそれぞれ整合させることができる。

半導体素子７０がマイクロ波帯の素子であると、枠状壁３９の横の長さＬ１は１０ｍｍ、縦の長さＬ２は１０ｍｍ、などとなる。なお、ボンディングワイヤによる集中定数的なインダクタンスも整合回路を構成することができる。

このような分布定数回路を含む整合回路は、酸化アルミニウム（Ａｌ_２Ｏ_３）焼結体などのセラミックなどからなる基板上に導電部をパターニングすることにより設けることができる。入力整合回路５０および出力整合回路６０と、ベース板３０との間の熱膨張による応力を緩和するために入力側緩衝板４４や出力側緩衝板４６を設ける。入力側緩衝板４４と入力側整合回路５０との接合、および出力側緩衝板４６と出力側整合回路６０との接合、には、ろう材２０の融点よりも低いＡｕＳｎ半田材（融点：略２８２℃）などを用いるとよい。

セラミック基板５０ａ、６０ａの線膨張率と、入力側緩衝板４４および出力側緩衝板４６の線膨張率と、の差は、セラミック基板５０ａ、６０ａの線膨張率と、銅などのベース板３０の線膨張率と、の差よりも小さい。このため、セラミック基板５０ａ、６０ａに加わる降温時の圧縮応力は低減される。また、入力側および出力側緩衝板４４、４６とベース板３０とはろう材２０で接着されており、ＡｕＳｎ半田材などの接着工程において溶融することはなく、半田材の溶融時に生じた反りは、降温後には元に戻る。

さらに、半導体装置が蓋部８０を有すると、気密性を有する内部に不活性ガスを充填し、内部を安定に保つことができる。

図２（ａ）〜（ｃ）は、パッケージの製造方法を説明する模式図である。すなわち、図２（ａ）はその構成部品を表す模式図、図２（ｂ）は構成部品をろう付けしたパッケージの模式断面図、図２（ｃ）は裏面研磨後のパッケージの模式断面図、である。

図２（ａ）に表すように、半導体装置用パッケージは、ベース板３０と、枠部３８と、入力側緩衝板４４と、出力側緩衝板４６と、これらの構成部品を接合するろう材２０と、を有する。枠部３８は、入力側絶縁材３２と、その表面に設けられた入力導電部３３と、出力絶縁材３４と、その表面に設けられた出力導電部３５と、枠状壁３９と、を有し、第１の面３０ｂのうち、外周領域３０ｄに設けられる。なお、枠部３８の下面は、平坦とされる。枠部３８の下面に導電部を設けると、ベース板とのろう付けが容易となる。

ベース板３０は、熱伝導率が高いＣｕ、Ａｌなどの金属とすることができる。または、金属内部に、たとえば、カーボンナノチューブやダイアモンド粉末などを分散させて熱伝導率を高めた複合材料としてもよい。

枠状壁３９は、コバールなどとすることができる。入力絶縁材３２と、出力絶縁材３４と、は、たとえばＡｌ_２Ｏ_３やＡｌＮを含む焼結体などとすることができる。入力導電部３３および出力導電部３５は、厚膜金属や薄膜金属を含むことができる。入力リード４０や出力リード４２は、たとえば、コバールなどとすることができる。

また、入力側絶縁材３２は、ベース板３０とろう付けされる第１領域３２ａと、第１領域３２ａの上面に設けられた入力導電部３３の上に設けられた第２領域３２ｂと、を含むことができる。同様に、出力側絶縁材３４は、ベース板３０とろう付けされる第１領域３４ａと、第１領域３４ａの上面に設けられた出力導電部３５の上に設けられた第２領域３２ｂと、を含むことができる。絶縁材の第１領域３２ａ、３４ａと、第２領域３２ｂ、３４ｂと、は、導電層を介して焼結などにより接着できる。

なお、絶縁材の第２領域３２ｂ、３４ｂは、枠状壁３９とろう付けしてもよい。

図２（ｂ）に表すように、入力側緩衝板４４および出力緩衝板４６は、第１の面３０ｂのうち、枠部３８に囲まれた内部領域３０ｃに設けられる。また、入力側緩衝板４４および出力緩衝板４６は、Ｍｏ（モリブデン）やＷ（タングステン）などの材料とすることができる。また、その厚さは、０．３ｍｍなどとすることができる。厚さが小さすぎると、熱膨張に対する緩衝効果が不十分となりベース板３０の大きな反り量を十分には抑制できない。これらの構成部品は、金型などで固定されたのち、ろう付けにより接着される。

Ｃｕ（銅）の線膨張率（２９３Ｋ）は、略１６．５×１０^−６／Ｋである。他方、Ｍｏの線膨張率（２０〜１００℃）は３．７〜５．３×１０^−６／Ｋ、Ｗの線膨張率（２９３Ｋ）は略４．５×１０^−６／Ｋ、とＣｕよりも小さい。また９６％Ａｌ_２Ｏ_３の線膨張率は、６．４×１０^−６／Ｋであり、ＭｏやＷとの間で差異は小さい。

ろう材２０としては、銀ろうなどを用いることができる。たとえば、Ａｇ（５０％）、Ｃｕ（１５．５％）、Ｚｎ（１６．５％、Ｃｄ（１８％）の成分とすると、ろう付け温度を６３５〜７６０℃などとすることができる。また、Ａｇ（７２％）、Ｃｕ（２８％）などの成分とすると、ろう付け温度は７８０〜９００℃などの共晶合金とでき電気伝導度を高めることができる。

たとえば、入力側および出力側緩衝板４４、４６をＭｏからなるものとし、大きな線膨張率を有するＣｕと接合すると、８００℃近傍温度から室温まで降温するとき、ベース板３０の裏面３０ａの中央部は凹む。この場合、裏面（第２の面）３０ａの外周領域３０ｄには大きな反りを生じ、内部領域３０ｃとの間の反り量Ｗａ２は、たとえば、３０〜１００μｍとなることがある。また、第１の面３０ｂの側の外周領域３０ｄにも大きな反りを生じ、内部領域３０ｃとの間の反り量Ｗａ１は、たとえば、３０〜１００μｍとなることもある。

第１の実施形態の半導体装置用パッケージの製造方法では、ろう付け工程ののち、ベース板３０の第２の面３０ａを研磨する。このため第２の面３０ａの研磨後の反り量Ｗａ３を、第１の面３０ｂの反り量Ｗａ１や研磨前の第２の面３０ａの反り量Ｗａ２よりも低減できる。すなわち、研磨後の反り量Ｗａ３は、０以上３０μｍ以下などに低減できる。

研磨後のパッケージでは、パッケージの反り量は大幅に低減され、平坦化される。研磨工程ののち、ベース板３０の表面、導電部３３、３５の表面、入力リード４０、および出力リード４２、にＡｕやＮｉメッキなどによる金属保護層を設けることができる。

このため、半導体装置を実装基板に接着した場合、密着性が高められ、放熱性が高められる。また、半導体素子７０のベース板３０への接合や、入力リード４０や出力リード４２の実装基板への半田付けが容易となる。

図３（ａ）は半導体装置を構成する部品の模式断面図、図３（ｂ）は構成部品を半田付けした半導体装置の模式断面図、図３（ｃ）は気密封止した半導体装置の模式断面図、である。

入力整合回路５０は、Ａｌ_２Ｏ_３などからなる基板５０ａと、基板５０ａの上面に設けられＣｕ／Ａｕなどの積層からなる導電部５０ｂと、を含む。また、出力整合回路６０は、Ａｌ_２Ｏ_３のような基板６０ａと、基板６０ａの上面に設けられＣｕ／Ａｕなどの積層からなる導電部６０ｂと、を含む。基板５０ａ、６０ａの厚さは、０．２５ｍｍなどとすることができる。

導電部５０ｂ、６０ｂにおいて、たとえば、マイクロストリップ線路の特性インピーダンスと電気長とを変化させることにより整合回路として用いることができる。また、基板５０ａ，６０ａ上に設けられた導電部５０ｂ、６０ｂは、ワイヤボンディング７６、７５、７４、７３などにより半導体素子７０、入力リード４０、および出力リード４２、などと接続される。

なお、半導体素子７０のチップの表面にソース電極が設けられたＨＥＭＴの場合、ソース電極とベース板３０の第１の面３０ｂとを、ボンディングワイヤなどで接続すれことができる。

もし、入力緩衝板４４および出力緩衝板４６を設けないと、ベース板３０の線膨張率と、入力整合回路５０と出力整合回路６０を構成する基板５０ａ、５０ｂの線膨張率と、の差が大きいため、基板５０ａ、５０ｂにクラックなどを生じやすい。

図３（ａ）に表すパッケージは、裏面研磨によりベース板３０の第２の面３０ａの反り量Ｗａ１は、０〜３０μｍに低減されている。入力および出力整合回路５０、６０と、入力側緩衝板４４および出力側緩衝板４６と、は、ＡｕＳｎ（融点が略２８２℃）半田材５４．６４でそれぞれ接着される。また、半導体素子７０は、半田材７２でベース板３０の接着される。なお、ＡｕＳｎ半田材の代わりに、ＡｕＳｉ（融点が略３８０℃）、ＡｕＧｅ（融点が略３５０℃）などを用いてもよい。

図４（ａ）〜図４（ｄ）は比較例にかかる半導体装置の製造方法を説明する模式図であり、図４（ａ）はパッケージを構成する部品の模式断面図、図４（ｂ）ろう付けしたパッケージの模式断面図、図４（ｃ）は半導体装置を構成する部品の模式図、図４（ｄ）は組立後の半導体装置の模式断面図、である。

図４（ａ）に表すそれぞれの構成部品を、略８００℃でろう付けする（図４（ｂ））。このあと、ベース板１３０、導電層１３３、１３５の表面、入力リード１４０、出力リード１４２、などにメッキなどにより保護層を設ける。

ベース板１３０の表面に設けられ、Ａｕメッキなどの保護層の上に、ＡｕＳｎ半田材１５６、１６６などを介して入力側緩衝板１４４、出力側緩衝板１４６、を重ねる。また、入力側緩衝板１４４の上にＡｕＳｎ半田材１５４を介して入力整合回路１５０、出力緩衝板１４６の上にＡｕＳｎ半田材１６４を介して出力整合回路１６０、をそれぞれ重ねる。

このあと、２８２℃以上に加熱することよりベース板１３０上に、半導体素子１７０、入力側緩衝板１４４および出力側緩衝板１４６とをそれぞれ介して入力整合回路１５０および出力整合回路１６０がそれぞれ接着される。このとき、入出力整合回路とベース板１３０との線膨張率の差により、ベース板１３０の裏面１３０ａの中央部が凹み反り量Ｗａａを生じやすい。

比較例の場合、ＡｕＳｎ半田材１５４、１６４がベース板１３０上と緩衝板１４４、１４６との間で溶融したのち、降温工程で、線膨張率の大きいベース板１３０の内部領域が凹み外周領域には反りを生じる。反り量Ｗａａを３０μｍよりも小さくすることは困難である。このため、実装基板との間に空隙を生じ、放熱性が低下する。

これに対して、第１の実施形態にかかる半導体装置では、ベース板３０と、入力側および出力側緩衝板４４、４６と、がろう付けされており、ＡｕＳｎの融点では溶融することなく接着された状態である。このため、半田材５４、６４、７２の溶融時にベース板３０に新たな反りを生じても、降温後に反りは元に戻り、ベース板３０の第２の面３０ａの反り量Ｗａ３を３０μｍ以下に保つことは容易である。

本実施形態のパッケージに半導体素子および整合回路が接合された半導体装置は、実装基板との隙間が低減され、放熱性が改善される。このため、高出力を得ることができる。特に、マイクロ波帯において、入力および出力整合回路をパッケージ内に設けることが容易であるため、小型で放熱性に富む増幅器を得ることができる。これらの増幅器は、移動無線基地局、マイクロ波中継器、レーダー装置などに用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２０ろう材、３０ベース板、３０ａ第２の面、３０ｂ第１の面、３０ｃ内部領域、３０ｄ外周領域、３２入力側絶縁材、３３入力導電部、３４出力側絶縁材、３５出力導電部、３８枠部、３９枠状壁、４０入力リード、４２出力リード、４４入力側緩衝板、４６出力側緩衝板、５０入力整合回路、５０ａセラミック基板、５０ｂ導電部、６０出力整合回路、６０ａセラミック基板、６０ｂ導電部、５４、６４、７２半田材、７０半導体素子、８０蓋部、Ｗａ１（第１の面の）反り量、Ｗａ２（第２の面の）反り量、Ｗａ３（研磨後の第２の面の）反り量

Claims

第１の面と前記第１の面とは反対の側の第２の面とを有し、銅を含むベース板と、
前記ベース板の前記第１の面の外周領域に設けられた枠部であって、入力側絶縁材と、前記入力側絶縁材とは反対の側の出力側絶縁材と、前記入力側絶縁材の表面に設けられた入力導電部と、前記出力側絶縁材の表面に設けられた出力導電部と、前記入力側絶縁材と前記出力側絶縁材と前記外周領域との上に配設された枠状壁と、を有する枠部と、
前記ベース板の前記第１の面のうち前記枠部に囲まれた内部領域において、前記入力側絶縁材に対向するように設けられ、前記ベース板の線膨張率よりも小さい線膨張率を有し金属からなる入力側緩衝板と、
前記ベース板の前記第１の面のうち前記枠部に囲まれた前記内部領域において、前記出力側絶縁材に対向し前記入力側緩衝板と離間して対向するように設けられ、前記ベース板の前記線膨張率よりも小さい線膨張率を有し金属からなる出力側緩衝板と、
入力リードと、
出力リードと、
前記枠部の下面と前記ベース板の前記第１の面との間、前記入力リードと前記入力導電部との間、前記出力リードと前記出力導電部との間、前記入力側緩衝板と前記第１の面との間、前記出力側緩衝板と前記第１の面との間、をそれぞれ接合し、融点が６３５℃以上であり、少なくとも銅および銀を含むろう材と、
を備え、
前記ベース板の前記第２の面は研磨面とされ、前記第１の面の反り量よりも小さい反り量を有する半導体装置用パッケージ。
前記第２の面の前記反り量は、３０μｍ以下である請求項１記載の半導体装置用パッケージ。
前記入力側緩衝板は、モリブデンまたはタングステンを含み、
前記出力側緩衝板は、モリブデンまたはタングステンを含む、請求項１または２に記載の半導体装置用パッケージ。
表面に入力導電部が設けられた入力側絶縁材と、表面に出力導電部が設けられた出力側絶縁材と、を形成する工程と、
第１の面と前記第１の面とは反対の側の第２の面を有し銅を含むベース板の前記第１の面の外周領域と前記入力側絶縁材の下面との間、前記外周領域と前記出力側絶縁材の下面との間、前記入力側絶縁材と枠状壁との間、前記出力側絶縁材と前記枠状壁との間、前記ベース板の前記外周領域の一部と前記枠状壁との間、前記外周領域に囲まれた前記第１の面の内部領域と入力側緩衝板との間、前記内部領域と出力側緩衝板との間、前記入力導電部と入力リードとの間、前記出力導電部と出力リードとの間、を融点が６３５℃以上でありかつ少なくとも銅および銀を含むろう材を用いてそれぞれ同時にろう付けする工程と、
前記ベース板の前記第２の面を研磨することにより、前記外周領域の反りを低減する工程と、
前記内部領域のうち前記入力側緩衝板および前記出力側緩衝板に覆われない領域と、前記ベース板の前記第２の面と、前記入力リードと、前記出力リードと、前記入力側緩衝板の表面と、前記出力側緩衝板の表面と、に金属保護層を設ける工程と、
を備えた半導体装置用パッケージの製造方法。
請求項１〜３のいずれか１つに記載の半導体装置用パッケージと、
半導体素子と、
前記入力リードと前記半導体素子とに電気的にそれぞれ接続された入力整合回路と、
前記出力リードと前記半導体素子とに電気的にそれぞれ接続された出力整合回路と、
前記半導体素子を封止可能な蓋部と、
前記ベース板の前記第１の面と前記半導体素子との間、前記入力側緩衝板と前記入力整合回路との間、前記出力側緩衝板と前記出力整合回路との間、前記枠状壁の上面と前記蓋部との間、をそれぞれ接合し、前記ろう材の前記融点よりも低い融点の半田材と、
を備えた半導体装置。
前記入力整合回路および前記出力整合回路は、セラミック基板と、前記セラミック基板上に設けられた導電部と、をそれぞれ含む請求項５記載の半導体装置。