JP6980415B2 - 電子部品収納用パッケージの製造方法および電子部品収納用パッケージ - Google Patents

Description

本発明は、電子部品収納用パッケージの製造方法および電子部品収納用パッケージに関するものである。

電子部品収納用パッケージは、半導体素子などの電子部品を収納するものである。例えば高出力半導体素子のように大きな発熱を有する電子部品が搭載される場合には、正常動作を維持するために、電子部品収納用パッケージは、熱を効率的に放散させる能力を有する必要がある。その目的で電子部品収納用パッケージには、優れた熱伝導性を有する放熱用基板が設けられる。代表的な放熱用基板として、タングステン（Ｗ）および銅（Ｃｕ）からなるＣｕ−Ｗ基板、および、Ｗの代わりにモリブデン（Ｍｏ）を用いたＣｕ−Ｍｏ基板がある（例えば、特許文献１参照）。Ｃｕ−Ｗ基板は、Ｗの多孔質構造体に溶融Ｃｕを含浸させることによって製造され得る（例えば、特許文献２参照）。

Ｃｕ−Ｗ基板を有する電子部品収納用パッケージは、典型的には、上記放熱用基板に加えて、金属枠体と、リードフレームと、シールリングと、セラミック入出力端子部とを有している。例えば、Ｃｕ−Ｗ基板は、重量比Ｃｕ：Ｗ＝２０：８０および熱膨張係数８．２１７×１０^−６／Ｋを有している。また金属枠体は、Ｆｅ−Ｎｉ−Ｃｏ系合金からなり、熱膨張係数５．３９５×１０^−６／Ｋを有している。セラミック入出力端子部の絶縁体部はアルミナ系セラミックスからなり、熱膨張係数６．５５７×１０^−６／Ｋを有している。電子部品収納用パッケージの製造においては、上記複数の部材がろう付けによって互いに接合される。ろう付けには、典型的には銀（Ａｇ）ろう材が用いられる。また必要に応じて、ニッケル（Ｎｉ）、ニッケル／金（Ｎｉ／Ａｕ）などのめっき層を形成するめっき処理が行われる。

特開２０１６−１６２８３６号公報 特開平９−１４３７５６号公報

ろう付け工程は加熱工程であるため、互いに接合される部材間での熱膨張係数の差異に起因して、接合後の構成に、望ましくない反りが生じ得る。特に、放熱用基板の熱膨張係数が金属枠体の熱膨張係数よりも大きいことに起因して、放熱用基板の、金属枠体が接合された面とは反対の面に、凹状の反りが生じやすい。この反りの存在は、放熱用基板とヒートシンクなどの支持部材とが互いに取り付けられた際に、両者の間の密着性を低下させる。その結果、放熱用基板を介しての電子部品から支持部材への熱伝導経路の熱抵抗が増大する。このため、電子部品から熱を効率的に放散することができなくなる。

そこで本発明者は、放熱用基板の反りを低減する方法として、反りを有する表面を研磨によって平滑化することを検討した。Ｃｕ−Ｗ基板の表面が研磨されると、副次的な作用として、Ｃｕに覆われていたＷの結晶粒が表面上に露出された。その結果、表面のうちＷからなる部分の割合が高くなった。Ｗには表面酸化膜が形成されやすいので、Ｗからなる部分の割合が高くなると、Ｃｕ−Ｗ基板の表面上にめっき層、典型的にはＮｉめっき層、を高い密着性で形成することが困難となる。密着性が低いと、Ｃｕ−Ｗ基板とめっき層との間に膨れが生じやすく、信頼性の低下が懸念される。

そこで本発明者は、熱処理を用いて、上記研磨面上におけるＣｕの拡散またはＷの還元を行うことを検討した。これによりＣｕ−Ｗ基板の表面とめっき層との密着性は向上すると考えられる。しかしながら、本発明者の検討によれば、この熱処理自体が新たな反りを発生させてしまった。すなわち、研磨によって低減された反りが再び大きくなってしまうことが見出された。

本発明は以上のような課題を解決するためになされたものであり、その目的は、支持部材に取り付けられることになる面の反りを抑制しつつ、信頼性確保のために基板とめっき層との間の高い密着性を確保することができる電子部品収納用パッケージの製造方法および電子部品収納用パッケージを提供することである。

本発明の電子部品収納用パッケージの製造方法は、以下の工程を有している。第１の面と、第１の面と反対の第２の面と、を有し、ＷおよびＭｏの少なくともいずれかの材料からなり多孔質構造を有する第１の領域と、Ｃｕからなり多孔質構造を充填する第２の領域と、を含む基板が準備される。基板の第１の面に金属枠体が接合される。金属枠体が接合された後に、基板の第２の面が平滑化される。基板の第２の面を平滑化する工程の後に、Ｃｕのエッチング速度に比して速い前記材料のエッチング速度を有するエッチング条件を用いて基板の第２の面がエッチングされる。基板の第２の面がエッチングされた後に、基板の第２の面上にめっき層が形成される。

本発明の電子部品収納用パッケージは、金属枠体と、基板と、めっき層とを有している。基板は、金属枠体が接合された第１の面と、第１の面と反対の第２の面と、を有している。基板は、ＷおよびＭｏの少なくともいずれかの材料からなり多孔質構造を有する第１の領域と、Ｃｕからなり多孔質構造を充填する第２の領域と、を含む。めっき層は、基板の第２の面上に設けられている。基板の第２の面には、第１の領域の結晶粒の大きさに対応した大きさを有する複数の凹部形状が設けられている。基板は全体として、第１の領域および第２の領域のうち第２の領域からなる部分の重量比Ｘを有しており、基板の第２の面は、第１の領域および第２の領域のうち第２の領域からなる部分の重量比Ｙを有しており、重量比Ｙは重量比Ｘよりも大きい。

本発明の電子部品収納用パッケージの製造方法によれば、基板の第２の面が平滑化された後に、Ｃｕのエッチング速度に比して速い上記材料のエッチング速度を有するエッチング条件を用いて、基板の第２の面がエッチングされる。このエッチング処理は、基板の巨視的な形状である反りには大きな影響を及ぼすことなく、第２の面のうちＷまたはＭｏからなる部分を選択的に除去する。これにより、基板の第２の面の反りを抑制しつつ、基板の第２の面のうちＣｕではなくＷまたはＭｏからなる部分の割合を低減させることができる。よって、支持部材に取り付けられることになる第２の面の反りを抑制しつつ、信頼性確保のために基板の第２の面とめっき層との間の高い密着性を確保することができる。

本発明の電子部品収納用パッケージによれば、基板の第２の面には、第１の領域の結晶粒の大きさに対応した大きさを有する複数の凹部形状が設けられている。このような形状は、第２の領域をより残存させつつ第１の領域をより除去する選択性を有する表面処理を用いて第２の面を処理することによって、容易に形成することができる。またこの表面処理によって、基板の第２の面において、第２の領域が占める重量比Ｙを増大させることができる。すなわち、基板の第２の面において、Ｃｕからなる部分の割合が高められる。これにより、第２の面上での還元またはＣｕ拡散を意図した熱処理を行わなくても、第２の面とめっき層との十分な密着性が確保される。よって、この熱処理に起因して基板の第２の面が反ることが避けられる。以上から、支持部材に取り付けられることになる基板の第２の面の反りを抑制しつつ、信頼性確保のために基板の第２の面とめっき層との間の高い密着性を確保することができる。

本発明の一実施の形態における電子部品収納用パッケージの構成を概略的に示す図であり、図２の線Ｉ−Ｉに沿う断面図である。 図１の概略上面図である。 図１の電子部品収納用パッケージが有する基板の内部微細構造を概略的に示す部分断面図である。 図１の電子部品収納用パッケージが有する基板の第２の面の表面形状を概略的に示す部分断面図である。 本発明の一実施の形態における電子部品収納用パッケージの製造方法を概略的に示すフロー図である。 図５のフロー図の一部を他の観点で概略的に示すフロー図である。 本発明の一実施の形態における電子部品収納用パッケージの製造方法の第１の工程を概略的に示す断面図である。 本発明の一実施の形態における電子部品収納用パッケージの製造方法の第２の工程を概略的に示す断面図である。 本発明の一実施の形態における電子部品収納用パッケージの製造方法の第３の工程を概略的に示す断面図である。 本発明の一実施の形態における電子部品収納用パッケージの製造方法の第４の工程を概略的に示す断面図である。 本発明の一実施の形態における電子部品収納用パッケージの製造方法の第５の工程を概略的に示す断面図である。 比較例の電子部品収納用パッケージの構成を示す断面図である。 比較例の電子部品収納用パッケージにおける基板上でのめっき層の膨れの発生を示す断面図である。 比較例の電子部品収納用パッケージにおけるろう付け部上でのめっき層の膨れの発生を示す電子顕微鏡写真（ＳＥＭ）である。 電子部品収納用パッケージが有する基板の反りの測定箇所を説明する底面図である。 電子部品収納用パッケージが有する基板の正の反りの方向を説明する断面図である。 電子部品収納用パッケージが有する基板の負の反りの方向を説明する断面図である。 電子部品収納用パッケージが有する基板の反りの測定結果を示すグラフ図である。 電子部品収納用パッケージが有する基板の第２の面の重量組成比の測定結果を示すグラフ図である。 電子部品収納用パッケージが有する基板の第２の面とめっき層との界面近傍を示す電子顕微鏡写真（ＳＥＭ）である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰り返さない。

（構成）
図１は、本発明の一実施の形態における半導体素子収納用パッケージ７０（電子部品収納用パッケージ）の構成を概略的に示す図であり、図２の線Ｉ−Ｉに沿う断面図である。図２は、図１の概略上面図である。

本実施の形態の半導体素子収納用パッケージ７０は、半導体素子８１（電子部品）を収容するための空間を有している。この空間は、半導体素子収納用パッケージ７０に蓋体８２が取り付けられることによって封止される。これにより、封止された半導体素子８１を有する半導体装置が得られる。より一般的にいえば、封止された電子部品を有する電子装置が得られる。半導体素子収納用パッケージ７０は、放熱用基板１０（基板）と、金属枠体２１と、セラミック入出力端子部２２と、リードフレーム２３と、シールリング２４と、めっき層３０とを有している。

放熱用基板１０は、内面Ｓ１（第１の面）と、内面Ｓ１と反対の外面Ｓ２（第２の面）とを有している。金属枠体２１は、放熱用基板１０の内面Ｓ１上に配置されている。金属枠体２１は、例えば、Ｆｅ−Ｎｉ合金、または、Ｆｅ−Ｎｉ−Ｃｏ合金からなる。金属枠体２１は内面Ｓ１に、ろう付けによって接合されている。ろう付け工程は、典型的には銀（Ａｇ）ろう材を用いて行われる。後述する他のろう付け工程についても同様である。内面Ｓ１のうち金属枠体２１に囲まれた部分の上に半導体素子８１が搭載されることになる。半導体素子収納用パッケージ７０が使用される際には、外面Ｓ２は、支持部材（図示せず）に取り付けられることになる。支持部材は、基板１０を介しての半導体素子８１から熱を受けるものであり、例えばヒートシンクである。

セラミック入出力端子部２２は金属枠体２１上に配置されている。リードフレーム２３はセラミック入出力端子部２２に取り付けられている。セラミック入出力端子部２２は、半導体素子収納用パッケージ７０の内部と外部との間をつなぐ配線部（図示せず）を有している。配線部のうち半導体素子収納用パッケージ７０の外部に位置する部分はリードフレーム２３に接している。また配線部のうち半導体素子収納用パッケージ７０の内部に位置する部分は、半導体素子８１に電気的に接続されている。この電気的接続は、例えばボンディングワイヤ（図示せず）によって構成され得る。

シールリング２４はセラミック入出力端子部２２上に配置されている。シールリング２４は、蓋体８２を容易に取り付けることができるように設けられている。具体的には、蓋体８２がシールリング２４にシーム溶接によって接合され得る。シールリング２４の材料としては、金属または合金が好ましい。典型的には、Ｆｅ−Ｎｉ−Ｃｏ合金であるコバールが用いられ、その場合、シールリングはコバールリングとも称される。

図３は、放熱用基板１０の内部微細構造を概略的に示す部分断面図である。放熱用基板１０は、Ｗ領域１１（第１の領域）と、Ｃｕ領域１２（第２の領域）とを含む。Ｗ領域１１は、材料（以下、「母材料」ともいう）としてＷからなる。Ｗ領域１１は、Ｗの多数の結晶粒から構成されている。結晶粒は、焼結されることによって結合されている。Ｗの結晶粒は３次元的に網目状に結合しており、よってＷ領域１１はその内部に空隙を有している。これによりＷ領域１１は多孔質構造を有している。Ｃｕ領域１２は、Ｃｕからなり、Ｗ領域１１の多孔質構造を充填している。

図４は、放熱用基板１０の外面Ｓ２の表面形状を概略的に示す部分断面図である。外面Ｓ２には複数の凹部形状１０ｄが設けられている。凹部形状１０ｄの大きさは、Ｗ領域１１の結晶粒（図３参照）の大きさに対応している。この理由は、詳しくは後述するように、凹部形状１０ｄが外面Ｓ２上でのＷ領域１１の選択的エッチング処理によって形成されたものだからである。具体的な数値でいえば、複数の凹部形状１０ｄが設けられていることによって外面Ｓ２は、０．１５μｍ以上０．５０μｍ以下の算術平均粗さＲａと、１．０μｍ以上５．０μｍ以下の最大高さＲｚとを有している。

放熱用基板１０は全体として、Ｗ領域１１およびＣｕ領域１２のうち、Ｃｕ領域１２からなる部分の重量比Ｘを有している。ここで「全体として」の重量比とは、放熱用基板１０の全体での平均的な重量比のことを意味する。例えば、放熱用基板１０は、８０ｗｔ％（重量パーセント）のＷ領域１１と、２０ｗｔ％のＣｕ領域１２とからなり、その場合、重量比Ｘはｗｔ２０％である。放熱用基板１０の外面Ｓ２は、Ｗ領域１１およびＣｕ領域１２のうち、Ｃｕ領域１２からなる部分の重量比Ｙを有している。ここで、外面Ｓ２の重量比とは、外面Ｓ２の表面近傍での重量比のことを意味する。ここで「表面近傍」とは、典型的な表面分析法であるエネルギー分散Ｘ線分光（ＥＤＸ）による測定に反映される程度の深さに対応し、例えば、おおよそ５μｍ以上１０μｍ以下程度の深さである。上記重量比Ｙは、上記重量比Ｘよりも大きい。すなわち、放熱用基板１０におけるＣｕ組成の量は、外面Ｓ２近傍において、平均的な量よりも大きい。例えば、重量比Ｘが２０ｗｔ％の場合に、重量比Ｙは４０ｗｔ％以上であり得る。この理由は、詳しくは後述するように、外面Ｓ２上でＷ領域１１の選択的エッチング処理が行われているからである。なお、本実施の形態と異なりこのようなエッチング処理が行われなかったとすると、重量比Ｙは、通常、重量比Ｘよりも小さくなりやすく、例えば５ｗｔ％以下であり得る。

めっき層３０は、放熱用基板１０の外面Ｓ２上に設けられている。めっき層３０は凹部形状１０ｄ（図４）を埋めている。めっき層３０は下層３１および上層３２を有している。下層３１はＮｉめっき層である。上層３２はＡｕめっき層である。

（製造方法）
図５は、本実施の形態における半導体素子収納用パッケージ７０の製造方法を概略的に示すフロー図である。図６は、図５のフロー図の一部を他の観点で概略的に示すフロー図である。図７〜図１１のそれぞれは、半導体素子収納用パッケージ７０の製造方法の第１〜第５の工程を概略的に示す断面図である。これらの図を参照しつつ、半導体素子収納用パッケージ７０の製造方法について、以下に具体的に説明する。

図７に示すように、ステップＳ１０（図５）として、半導体素子収納用パッケージ７０の製造のための部材が準備される。すなわち、放熱用基板１０が準備され（図６：ステップＳ１１）、また金属枠体２１と、セラミック入出力端子部２２と、リードフレーム２３と、シールリング２４とが準備される。放熱用基板１０は、溶融したＣｕをＷ焼結体に含浸させることによって製造され得る。セラミック入出力端子部２２は、セラミックグリーンシートの準備工程と、メタライズ印刷工程と、積層工程と、焼成工程とを含む通常のセラミックプロセスによって製造され得る。セラミック入出力端子部２２には、後述するろう付けを容易とするためにＮｉめっき処理が施される。

図８に示すように、ステップＳ２０（図５）として、上述した部材を互いに接合するろう付けが行われる。これにより、放熱用基板１０の内面Ｓ１に金属枠体２１が接合される（図６：ステップ２１）。また金属枠体２１上にセラミック入出力端子部２２が接合される。またセラミック入出力端子部２２にリードフレーム２３が接合される。またセラミック入出力端子部２２上にシールリング２４が形成される。ろう付けは、ろう材を加熱しながら行われる。このため、部材の熱膨張係数の差異、特に放熱用基板１０および金属枠体２１の熱膨張係数の差異、に起因して、熱応力が生じる。その結果、放熱用基板１０に反りが生じる。前述したように典型的には、放熱用基板１０の熱膨張係数は金属枠体２１の熱膨張係数よりも大きく、その結果、外面Ｓ２が凹状となる反りが生じる。なお、図８においては、放熱用基板１０と金属枠体２１との間を接合するろう付け部４１のみが示されているが、図示されていない他のろう付け部が形成され得る。

次に、ステップＳ３０として、図８で示されている構造に対して、めっき処理が行われる。具体的には、電解Ｎｉめっき処理が行われ、これにより、当該構造のうち金属部分の表面上に、Ｎｉめっき層（図示せず）が形成される。よって、基板１０の内面Ｓ１および外面Ｓ２の両方の上にＮｉめっき層が形成される。また、ろう付け部４１などのろう付け部の上にもＮｉめっき層が形成される。

図９に示すように、ステップＳ４０（図５）として、放熱用基板１０の外面Ｓ２が研磨される。これにより、外面Ｓ２の上述した反りが取り除かれ、外面Ｓ２が平滑化される（図６：ステップＳ４１）。

図１０に示すように、ステップＳ５０（図５）として、放熱用基板１０の外面Ｓ２にエッチング処理が施される。このエッチング処理においては、Ｃｕのエッチング速度に比して速い母材料（本実施の形態においてはＷ）のエッチング速度を有するエッチング条件が用いられる。これにより、外面Ｓ２上において、Ｃｕ領域１２（図３）が残存させられつつ、Ｗ領域１１（図３）が除去される。その結果、凹部形状１０ｄ（図４参照）が形成される（図６：ステップＳ５１）。

次に、ステップＳ６０（図５）として、図１０で示されている構造に対して、電解Ｎｉめっき処理が施される。これにより形成されたＮｉめっき層の耐熱性を向上させるために、ステップＳ７０（図５）として、熱処理が行われる。次に、ステップＳ８０（図５）として、このＮｉめっき層の上にさらに、電解Ｎｉ／Ａｕめっき処理が施される。

図１１に示すように、上記ステップＳ６０〜Ｓ８０によって、放熱用基板１０の外面Ｓ２上にめっき層３０が形成される。具体的には、Ｎｉからなる下層３１と、Ａｕからなる上層３２とが形成される。これにより、図１でも説明した半導体素子収納用パッケージ７０が得られる。

なお上述した構成および製造方法においては、第１の領域がＷ領域１１である場合について詳しく説明したが、第１の領域は、ＷおよびＭｏの少なくともいずれかの材料からなり多孔質構造を有するものであればよい。言い換えれば、母材料は、Ｗに限定されるものではなく、ＷおよびＭｏの少なくともいずれかの材料であればよい。

（比較例）
図１２は、比較例の半導体素子収納用パッケージ７０Ｖの構成を示す断面図である。半導体素子収納用パッケージ７０Ｖの製造方法は、ステップＳ５０（図５）の選択的エッチング処理が省略されている点で、上記本実施の形態の製造方法と相違している。ステップＳ４０（図５）によって本比較例の放熱用基板１０Ｖの外面Ｓ２が研磨された直後は、外面Ｓ２の比較的大きな割合が、外面Ｓ２に露出されたＷ結晶粒によって占められており、本比較例においてはそのような状態の外面Ｓ２上にめっき層３０が形成される。Ｗには表面酸化膜が形成されやすく、よってめっき層との密着性が低くなりやすい。その結果、図１３に示すように、外面Ｓ２上においてめっき層３０に、膨れＢＬ１が生じやすい。

上記問題を避けるためには、めっき層３０が形成される時点で、外面Ｓ２に露出されたＷ結晶粒が少なくされるか、または、Ｗ表面が還元されればよい。この点だけを考慮すれば、ステップＳ５０（図５）の選択的エッチング処理に代わり、熱処理によって外面Ｓ２上でＣｕの拡散またはＷの還元を行うことが考えられる。これにより、外面Ｓ２とめっき層３０との密着性が高められる。しかしながら、この熱処理は、外面Ｓ２に再度反りを発生させてしまう原因となり得る。本実施の形態によれば、このような熱処理は不要であり、よって上記再度の反りの発生を避けることができる。

さらに、上記の熱処理は、再度の反りの原因となるだけでなく、めっき層の膨れの原因ともなり得る。このことについて、以下に説明する。図１４は、上記熱処理工程を有する製造方法によって製造された比較例の半導体素子収納用パッケージ７０Ｗにおける、ろう付け部４２上でのめっき層の膨れＢＬ２の発生を示す電子顕微鏡写真（ＳＥＭ）である。この写真においては、セラミック入出力端子部２２とシールリング２４との間を接合するためにステップＳ２０（図５）で形成されたろう付け部４２上において、上記熱処理に起因して、ステップＳ３０（図５）で形成されたＮｉめっき層に、膨れＢＬ２が生じていた。本実施の形態によれば、上記熱処理は不要であり、よって、この熱処理に起因してのめっき層の膨れの発生を避けることができる。

（効果）
本実施の形態の半導体素子収納用パッケージ７０の製造方法によれば、放熱用基板１０の外面Ｓ２が平滑化された後に、Ｃｕのエッチング速度に比して速い母材料のエッチング速度を有するエッチング条件を用いて、放熱用基板１０の外面Ｓ２がエッチングされる。このエッチング処理は、放熱用基板１０の巨視的な形状である反りには大きな影響を及ぼすことなく、外面Ｓ２のうちＷからなる部分を選択的に除去する。これにより、放熱用基板１０の外面Ｓ２の反りを抑制しつつ、放熱用基板１０の外面Ｓ２のうちＣｕではなくＷからなる部分の割合を低減させることができる。よって、支持部材に取り付けられることになる外面Ｓ２の反りを抑制しつつ、信頼性確保のために放熱用基板１０の外面Ｓ２とめっき層３０との間の高い密着性を確保することができる。

また金属枠体２１が接合された後かつ放熱用基板１０の外面Ｓ２が平滑化される前に、めっき処理（図５：ステップＳ３０）が行われる。この場合、仮に研磨直後に放熱用基板１０の外面Ｓ２上で、Ｃｕの拡散またはＷの還元を意図した熱処理が行われたとすると、このめっき処理によって形成されためっき層に膨れ（図１４：膨れＢＬ２）が生じやすい。本実施の形態によれば、上記熱処理が不要であることから、このような膨れの発生を抑制することができる。

本実施の形態の半導体素子収納用パッケージ７０によれば、放熱用基板１０の外面Ｓ２には、Ｗ領域１１の結晶粒の大きさに対応した大きさを有する複数の凹部形状１０ｄが設けられている。このような形状は、Ｃｕ領域１２をより残存させつつＷ領域１１をより除去する選択性を有する表面処理である選択的エッチング処理を用いて外面Ｓ２を処理することによって、容易に形成することができる。またこの選択的エッチング処理によって、放熱用基板１０の外面Ｓ２において、Ｃｕ領域１２が占める重量比Ｙを増大させることができる。すなわち、放熱用基板１０の外面Ｓ２において、Ｃｕからなる部分の割合が高められる。これにより、外面Ｓ２上でのＣｕの拡散またはＷの還元を意図した熱処理を行わなくても、外面Ｓ２とめっき層３０との十分な密着性が確保される。よって、この熱処理に起因して放熱用基板１０の外面Ｓ２が反ることが避けられる。以上から、支持部材に取り付けられることになる放熱用基板１０の外面Ｓ２の反りを抑制しつつ、信頼性確保のために放熱用基板１０の外面Ｓ２とめっき層３０との間の高い密着性を確保することができる。

また放熱用基板１０の外面Ｓ２に凹部形状１０ｄが設けられることによって、めっき層３０に対してアンカー効果が生じる。これにより、めっき層３０の密着性をより高めることができる。

実施例１〜５および比較例の半導体素子収納用パッケージの作製および評価を行った。実施例１〜５においては、上記選択的エッチング処理のエッチング時間が相違させられた。比較例においては、選択的エッチング処理の代わりに熱処理が行われた。

（作製）
まず半導体素子収納用パッケージを製造するための部材が準備された（図７）。放熱用基板の材料としては、８０ｗｔ％のＷと、２０ｗｔ％のＣｕとを有するものが用いられた。放熱用基板の平面視（図２に対応する視野）での大きさは３０ｍｍ×１２．７ｍｍとされた。放熱用基板の厚み（図１における縦方向の寸法）は０．５ｍｍとされた。セラミック入出力端子部の表面には、予めＮｉめっき処理が施された。シールリングとしてはコバールリングが準備された。

上記部材が、還元雰囲気下でＡｇろう材を用いたろう付けによって接合された（図８）。これによって得られた構造に対して、電解Ｎｉめっき処理が施された。次に、放熱用基板の外面が、研磨されることによって研磨面とされた。すなわち放熱用基板の外面が平滑化された。

次に、放熱用基板の外面に対して、Ｗに対する選択的なエッチング処理が施された。エッチャントとしては、温度４０℃の赤血塩（Ｋ_３［Ｆｅ（ＣＮ）_６］）が用いられた。エッチング時間は、実施例１で２０秒、実施例２で３０秒、実施例３で４０秒、実施例４で６０秒、実施例５で１０秒とされた。実施例２における各試料についてエッチング量を測定したところ、１．４ｍｇ／ｃｍ^２〜２．３ｍｇ／ｃｍ^２であった。また比較例においては、エッチング処理に代わり、還元雰囲気下での７５０℃での熱処理が行われた。これ以外については、比較例の工程は、実施例の工程と同じとされた。

次に、上記工程によって得られた構造に対して、電解Ｎｉめっき処理が施された。これにより当該構造の金属部分の表面上にＮｉめっき層が形成された。次に、還元雰囲気下での７５０℃での熱処理が行われた。次に、電解Ｎｉ／Ａｕめっき処理が施された。これにより、Ｎｉめっき層の厚みが増やされ、さらにそれを覆うＡｕめっき層が形成された。これにより、実施例１〜５および比較例の半導体素子収納用パッケージが得られた。

（半導体素子収納用パッケージの検査）
実施例１〜５および比較例の各々について、放熱用基板の外面上でのめっき層の膨れ発生率が検査された。また、放熱用基板の外面の反りが測定された。反り測定は、図１５の矢印ＭＳに示す方向に沿って、測定長２６ｍｍで行われた。ここで、図１６に示す反りを「正の反り」と定義し、図１７に示す反りを「負の反り」と定義する。また、異常な変色の有無が検査された。これらの結果を、以下の表１にまとめる。

上記結果から、比較例の膨れ発生率よりも実施例１〜５の膨れ発生率は低かった。この結果から、比較例に比して、実施例１〜５によれば、めっき層の膨れの発生を抑制することができることがわかった。特に実施例１〜４の膨れ発生率はゼロであった。膨れ発生率の低下は、放熱用基板の外面上において露出されたＷ結晶粒が選択的エッチング処理によって少なくされたためと考えられる。また実施例１〜５のうち実施例５の膨れ発生率が相対的に高かったのは、Ｗのエッチング処理が実施例１〜４に比して十分には進行していなかったためと考えられる。

また比較例の平均反り量よりも実施例１〜５の平均反り量は、絶対値として小さかった。この結果から、比較例に比して実施例１〜５によれば放熱用基板の反りの大きさを抑制することができることがわかった。実施例１〜５において反りが小さかったのは、研磨直後の熱処理が行われなかったためと考えられる。

なお本発明者の検討によれば、研磨処理とその後の熱処理との間にめっき処理が行われていれば、当該熱処理は、大きな反りの原因とはならなかった。よって、エッチング処理（図５：ステップＳ５０）および電解Ｎｉめっき処理（図５：ステップＳ６０）の後に行われる熱処理（図５：Ｓ７０）は、大きな反りの原因とはならなかった。この理由の詳細は不明であるが、熱処理時に放熱用基板の内面だけでなく研磨された外面もＮｉめっき層によって被覆されていることが関係している可能性があると考えられる。

また実施例１〜３および５については、異常な変色は認められなかった。一方、エッチング時間が最長であった実施例４においては変色が認められた。よって、変色が許容されない場合は、エッチング時間が過度とならないようにする必要がある。

図１８は、比較例および実施例２における反りの測定結果を示すグラフ図である。特に実施例２については、５つの試料Ａ〜Ｅについての結果が示されている。比較例では大きな絶対値を有する負の反りが認められたが、実施例２の試料Ａ〜Ｅでは、いずれも、ゼロに近い小さな絶対値を有する反りが認められた。よってこの実施例によれば、量産においても反りを安定的に低減することができると推測される。また、試料Ａ〜Ｅのいずれもが正の反りを有していた。よってこの実施例によれば、半導体素子収納用パッケージの使用に際して、負の反りに起因しての問題を考慮する必要性が低くなると考えられる。

（放熱用基板の組成の評価）
図１９は、半導体素子収納用パッケージが有する放熱用基板の外面の重量比の測定結果を示すグラフ図である。図中、左側が研磨直後の測定結果であり、右側が３０秒のエッチング処理後（実施例２に対応）の測定結果である。放熱用基板としては全体として２０ｗｔ％のＣｕ重量比を有するものが準備されたが、その研磨面のＣｕ重量比は、より小さい４．６２ｗｔ％であった。この原因は、放熱用基板の表面近傍ではその内部に比べてＣｕ量が小さくなりやすいため、または、研磨においてＣｕに比してＷが削れにくいためと推測される。

上記のように研磨面のＣｕ重量比は、全体的なＣｕ重量比２０ｗｔ％よりも小さな４．６２ｗｔ％であった。この研磨面に対して選択的エッチング処理が施されると、Ｃｕ重量比は、全体的なＣｕ重量比２０ｗｔ％よりも大きな４２．８４ｗｔ％へと増大した。このように、選択的エッチング処理が施されることによって、放熱用基板の外面のＣｕ重量比が、全体的なＣｕ重量比に対して相対的に小さい値から相対的に大きい値へと変化した。またその増加は、４．６２ｗｔ％から４２．８４ｗｔ％への、顕著なものであった。

（放熱用基板の外面の微細構造の評価）
図２０は、放熱用基板（Ｃｕ−Ｗ基板）の外面と、めっき層（Ｎｉ／Ａｕ層）との界面近傍を示す電子顕微鏡写真（ＳＥＭ）である。Ｗの結晶粒の大きさ程度の寸法変化による表面形状について観察すると、放熱用基板の外面は、比較例においては比較的平坦であったが、実施例２においてはＷの結晶粒の大きさに対応した凹部形状が認められた。すなわち、熱処理によって形成された外面は比較的平坦であったが、エッチング処理によって形成された外面にはＷの結晶粒の大きさに対応した凹部形状が認められた。

また、めっき層（Ｎｉ／Ａｕ層）の形成前に行われた放熱用基板の外面の表面粗さ測定によれば、比較例においては、算術平均粗さＲａが０．１１８μｍであり、最大高さＲｚが０．８４４μｍであった。実施例２においては、算術平均粗さＲａが０．１６９μｍであり、最大高さＲｚが１．３１０μｍであった。エッチング処理が行われる場合において算術平均粗さＲａおよび最大高さＲｚの値はエッチング条件に依存すると考えられるが、本発明者の検討によれば、算術平均粗さＲａが０．１５μｍ以上０．５０μｍ以下程度、かつ最大高さＲｚが１．０μｍ以上５．０μｍ以下程度であれば、表面形状は、Ｗの結晶粒の大きさに対応した凹部形状を有すると考えられる。

Ｓ１ 内面（第１の面）
Ｓ２ 外面（第２の面）
３０ めっき層
１０ 放熱用基板（基板）
１０ｄ 凹部形状
１１ Ｗ領域（第１の領域）
１２ Ｃｕ領域（第２の領域）
２１ 金属枠体
２２ セラミック入出力端子部
２３ リードフレーム
２４ シールリング
３１ 下層
３２ 上層
４１，４２ ろう付け部
７０ 半導体素子収納用パッケージ
８１ 半導体素子
８２ 蓋体

Claims (7)

1. 第１の面と、前記第１の面と反対の第２の面と、を有し、タングステンおよびモリブデンの少なくともいずれかの材料からなり多孔質構造を有する第１の領域と、銅からなり前記多孔質構造を充填する第２の領域と、を含む基板を準備する工程と、
   前記基板の前記第１の面に金属枠体を接合する工程と、
   前記金属枠体を接合する工程の後に、前記基板の前記第２の面を平滑化する工程と、
   前記基板の前記第２の面を平滑化する工程の後に、銅のエッチング速度に比して速い前記材料のエッチング速度を有するエッチング条件を用いて前記基板の前記第２の面をエッチングする工程と、
   前記基板の前記第２の面をエッチングする工程の後に、前記基板の前記第２の面上にめっき層を形成する工程と、
   を備える、電子部品収納用パッケージの製造方法。
2. 前記金属枠体を接合する工程は、ろう付けによって行われる、請求項１に記載の電子部品収納用パッケージの製造方法。
3. 前記金属枠体を接合する工程の後かつ前記基板の前記第２の面を平滑化する工程の前に、めっき処理を行う工程をさらに備える、請求項１または２に記載の電子部品収納用パッケージの製造方法。
4. 前記金属枠体上にセラミック入出力端子部を接合する工程と、前記セラミック入出力端子部にリードフレームを接合する工程と、前記セラミック入出力端子部上にシールリングを形成する工程と、をさらに備える、請求項１から３のいずれか１項に記載の電子部品収納用パッケージの製造方法。
5. 金属枠体と、
   前記金属枠体が接合された第１の面と、前記第１の面と反対の第２の面と、を有し、タングステンおよびモリブデンの少なくともいずれかの材料からなり多孔質構造を有する第１の領域と、銅からなり前記多孔質構造を充填する第２の領域と、を含む基板と、
   前記基板の前記第２の面上に設けられためっき層と、
   を備え、
   前記基板の前記第２の面には、前記第１の領域の結晶粒の大きさに対応した大きさを有する複数の凹部形状が設けられており、
   前記基板は全体として、前記第１の領域および前記第２の領域のうち前記第２の領域からなる部分の重量比Ｘを有しており、前記基板の前記第２の面は、前記第１の領域および前記第２の領域のうち前記第２の領域からなる部分の重量比Ｙを有しており、前記重量比Ｙは前記重量比Ｘよりも大きい、電子部品収納用パッケージ。
6. 前記複数の凹部形状が設けられていることによって、前記基板の前記第２の面は、０．１５μｍ以上０．５０μｍ以下の算術平均粗さＲａと、１．０μｍ以上５．０μｍ以下の最大高さＲｚとを有している、請求項５に記載の電子部品収納用パッケージ。
7. 前記金属枠体上に配置されたセラミック入出力端子部と、前記セラミック入出力端子部に取り付けられたリードフレームと、前記セラミック入出力端子部上に配置されたシールリングと、をさらに備える、請求項５または６に記載の電子部品収納用パッケージ。

Images