JP4049035B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4049035B2 JP4049035B2 JP2003184757A JP2003184757A JP4049035B2 JP 4049035 B2 JP4049035 B2 JP 4049035B2 JP 2003184757 A JP2003184757 A JP 2003184757A JP 2003184757 A JP2003184757 A JP 2003184757A JP 4049035 B2 JP4049035 B2 JP 4049035B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- film
- electrode
- semiconductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハの一面側にメッキにより形成されたメッキ膜を形成するとともに、半導体ウェハをその他面側から薄肉化するようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、この種の半導体装置として、半導体基板の素子形成面である表面側およびその反対側の裏面側に電極を形成してなるものがある。具体的には、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のパワー素子等が挙げられる。
【０００３】
そして、そのようなＩＧＢＴ等の半導体装置をヒートシンク等で挟み込み、半導体基板における表裏両面の電極を介してヒートシンクと半導体装置とをはんだ接続するようにした構成が提案されている（例えば、特許文献１、特許文献２参照）。
【０００４】
【特許文献１】
特開２００２−１１０８９３号公報
【０００５】
【特許文献２】
特開２００３−１１００６４号公報
【０００６】
【発明が解決しようとする課題】
ここで、半導体基板の表面側の電極上にメッキによりメッキ膜を形成し、ヒートシンクとのはんだ接続性やボンディングワイヤ接続性を確保するようにすることが考えられる。
【０００７】
そのような半導体装置の製造方法としては、次の図７に示す方法が考えられる。図７は、従来の一般的な半導体装置の製造方法を示す概略断面図である。なお、同図において、ウェハや各膜の厚さは実際のものに比べてデフォルメしてある。
【０００８】
この半導体装置は、シリコン半導体等からなる半導体ウェハにおいて、チップ単位毎に、周知の半導体プロセス技術を用いて製造され、ダイシングカット等により最終的にチップに分断されることで形成される。
【０００９】
ここでは、例えば半導体ウェハ１００として直径６インチ、厚さ６００μｍのものを用いることとする。そして、熱拡散やイオン注入等により半導体ウェハ１００の表面１００ａに素子（図示せず）を形成するとともに（素子形成工程）、アルミニウム（以下、Ａｌという）からなるＡｌ電極１１を形成する（Ａｌ電極形成工程、図７（ａ）参照）。
【００１０】
その上に、ポリイミド等からなる保護膜１２を形成するとともに、この保護膜１２に開口部１２ａを形成する（保護膜加工工程、図７（ｂ）参照）。そして、この開口部１２ａから臨むＡｌ電極１１の表面上に、金属電極１３をメッキにより形成する（表面電極形成工程、図７（ｃ）参照）。
【００１１】
ここで、通常、金属電極１３は無電解Ｎｉ／Ａｕメッキにより形成することにより、下側からＮｉメッキ膜１３ａ、金メッキ膜１３ｂが積層されたメッキ膜として構成される。
【００１２】
この後、半導体ウェハ１００の裏面１００ｂを研削して薄肉化する（ウェハ薄肉化工程、図７（ｄ）参照）。このとき、例えば半導体ウェハ１００厚さが２００μｍ程度になるように研削する。
【００１３】
その後、半導体基板の表裏両面に電極を有する半導体装置の場合、例えばＮｉ膜を含む裏面電極をスパッタ等にて形成する（裏面電極形成工程）。
【００１４】
すなわち、半導体ウェハ１００の裏面１００ｂに、スパッタ等により例えばＡｌ膜５を成膜し、さらに、Ｔｉ膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃを順次成膜する。こうして、Ａｌ／Ｔｉ／Ｎｉ／Ａｕの４層からなる裏面電極４、５ができあがる（図７（ｅ）参照）。
【００１５】
しかる後、ダイシングカットを行い、半導体ウェハ１００をチップ単位毎に分断することにより、半導体装置ができあがる。
【００１６】
ところで、このようにしてできあがった半導体装置において、メッキ膜である金属電極１３は、はんだ等が接合されるため、金属電極１３におけるＮｉメッキ膜１３ａの膜厚が大きいものとすることが望ましい。例えば、Ｎｉメッキ膜１３ａの膜厚は５μｍ程度となる。
【００１７】
これは、はんだを構成する金属（例えばＳｎ）のＮｉメッキ膜１３ａへの拡散が生じ、Ｎｉとはんだ構成金属との合金層が形成されることではんだ接合がなされることによる。つまり、金属電極１３におけるＮｉメッキ膜１３ａが薄いものであると、はんだ接合の強度が不十分となってしまうからである。
【００１８】
このようなＮｉメッキ膜１３ａは、膜応力が引っ張り応力であるうえに、その膜厚が大きいので、Ｎｉメッキ膜１３ａの全応力が大きいものとなる。
【００１９】
その結果、図８に示すように、上記製造工程において金属電極１３を形成し、さらに半導体ウェハ１００を研削して薄肉化した後には、半導体ウェハ１００は、金属電極１３側すなわち表面１００ａ側が凹となり裏面１００ｂ側が凸となるように大きく反ることになる。
【００２０】
なお、半導体ウェハ１００の反りは、図８に示されるように、半導体ウェハ１００の中央部から端部との間における反りｔのことである。この寸法ｔの大きさが、反りの大きさすなわち反り量となる。
【００２１】
また、この半導体ウェハ１００の反りｔには、半導体ウェハ１００の裏面１００ｂの研削後において当該裏面１００ｂの表層に形成される破砕層（図示せず）も関係すると考えられる。
【００２２】
この破砕層は、一般に知られているもので、研削された半導体ウェハ１００の裏面１００ｂの最外面から約１０μｍくらいの深さまで形成された層であり、例えばアモルファス構造等、半導体ウェハ１００の結晶構造がくずれている層である。
【００２３】
そして、この破砕層から何らかの応力がさらに半導体ウェハ１００の裏面１００ｂに発生することによって、半導体ウェハ１００の反りｔが大きくなると考えられる。
【００２４】
このような半導体ウェハ１００における大きな反りｔは、本発明者らの検討では、数ｍｍ程度にも及んでおり、後工程での処理、検査に不具合を生じる。さらに、半導体ウェハ１００をダイシングカットしてチップとした後においても、上記反りｔの影響が及ぶため、半導体装置を実装する時等においても不具合が発生する。
【００２５】
例えば、半導体ウェハ１００として直径６インチ、厚さ６００μｍのものとし、金属電極１３におけるＮｉメッキ膜１３ａの膜厚を７μｍとした場合、金属電極形成工程後であってウェハ薄肉化工程前には、半導体ウェハ１００の厚さが６００μｍと厚いため、ほとんど反りｔは発生しない。
【００２６】
しかし、この場合において、研削を行って半導体ウェハ１００を厚さ２００μｍと薄肉化した後には、図８に示す半導体ウェハ１００の反りｔは３ｍｍ程度となり、例えば研削装置内での搬送ができなくなってしまう等の不具合を生じることになる。
【００２７】
さらに、理由はよくわからないが、上記図７（ｅ）に示すように、半導体ウェハ１００の裏面１００ｂにＮｉ膜４ｂを形成すると、反りｔが助長され、例えば、ウェハ１００の反りｔは５ｍｍ程度に大きくなってしまった。
【００２８】
いずれにせよ、半導体ウェハが製造工程に大きく反ることは、工程の実現に障害をきたし、歩留まりや生産性の悪化につながるため、好ましくない。
【００２９】
そこで、本発明は上記問題に鑑み、半導体ウェハの表面側にメッキによりメッキ膜を形成して表面電極を形成するとともに、半導体ウェハをその裏面側から薄肉化し、薄肉化した裏面に裏面電極を形成するようにした半導体装置の製造方法において、半導体ウェハの反りを極力抑制できるようにすることを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体ウェハ（１００）の表面（１００ａ）側にメッキによりメッキ膜（１３ａ）を形成して表面電極を形成するとともに、半導体ウェハ（１００）を表面（１００ａ）とは反対側の裏面（１００ｂ）側から薄肉化し、薄肉化した裏面（１００ｂ）にＮｉ膜（４ｂ）を含む裏面電極を形成するようにした半導体装置の製造方法であって、半導体ウェハ（１００）を薄肉化する工程を行った後に、裏面電極を形成する工程を行い、この後、メッキ膜（１３ａ）を形成して表面電極のみを形成する工程を行うことを特徴としている。
【００３１】
本発明は、実験的に見出されたものであり、このように半導体ウェハ（１００）を薄肉化してからメッキ膜（１３ａ）を形成すれば、従来よりも半導体ウェハ（１００）の反りを大幅に低減できることがわかった。
【００３２】
よって、本発明によれば、半導体ウェハ（１００）の表面（１００ａ）側にメッキによりメッキ膜（１３ａ）を形成して表面電極を形成するとともに、半導体ウェハ（１００）をその裏面（１００ｂ）側から薄肉化し、薄肉化した裏面に裏面電極を形成するようにした半導体装置の製造方法において、半導体ウェハ（１００）の反りを極力抑制することができる。
【００３３】
ここで、請求項２に記載の発明のように、メッキ膜としてＮｉメッキ膜（１３ａ）を形成することができる。
【００３４】
また、請求項３に記載の発明のように、そのＮｉメッキ膜（１３ａ）の膜厚は２μｍ以上であることが好ましい。
【００３５】
このＮｉメッキ膜（１３ａ）の膜厚を２μｍ未満とした場合、Ｎｉメッキ膜（１３ａ）にはんだ接合を行ったときに、はんだ材料との合金化によるＮｉの消失が起こり、当該はんだ接合の強度が不十分になりやすい。はんだにより消失するＮｉメッキ膜（１３ａ）の厚さは１μｍ程度であるが、製造上の加工誤差等を考慮すれば、Ｎｉメッキ膜（１３ａ）の厚さは２μｍ以上あることが好ましい。
【００３６】
また、半導体ウェハ（１００）から製造された半導体チップ（１０）と何らかの相手材とをメッキ膜（１３ａ）を介して接合する場合、当該半導体チップ（１０）と相手材との熱膨張係数の差が小さいほうがよい。これは、当該熱膨張係数差が大きいと、熱応力により接合部の剥離や半導体チップ（１０）へのクラックの進展等が発生しやすくなるためである。
【００３７】
そこで、半導体チップ（１０）すなわち半導体ウェハ（１００）は薄い方がよい。本発明者らが冷熱サイクル試験等を行って検討したところ、薄肉化された半導体ウェハ（１００）の厚さとして２００μｍ以下であれば、熱応力による接合部の剥離や半導体チップ（１０）の破壊等が防止できることがわかった。
【００３８】
このことから、請求項４に記載の発明のように、半導体ウェハ（１００）の薄肉化により半導体ウェハ（１００）の厚さを２００μｍ以下とすることが好ましい。
【００３９】
それによれば、請求項５に記載の発明のように、メッキ膜（１３ａ）が、はんだ付けによって金属製のヒートシンク（２０）が接合されるものであるような場合等に、熱応力による接合部の剥離や半導体チップ（１０）の破壊等を防止することができる。
【００４０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００４１】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係る半導体装置１０を用いた実装構造を示す概略断面図である。
【００４２】
また、図２は、本実施形態の要部拡大図であって、（ａ）は図１中の半導体装置１０におけるエミッタ電極２の近傍部の拡大断面図、（ｂ）は図１中の半導体装置１０におけるコレクタ電極４の一部を拡大して示す概略断面図である。
【００４３】
図１に示すように、本実施形態では、半導体装置１０としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が形成された半導体チップ１０を採用している。
【００４４】
そして、この半導体チップ１０の実装形態としては、半導体チップ１０をその両面にはんだ付けされたヒートシンク２０、３０、４０によって挟み込み、さらに樹脂５０にてモールドした構成としている。以下、この実装形態を両面はんだ付けモールド構造ということにする。
【００４５】
半導体チップ１０は、シリコン半導体等の半導体基板１を本体として構成されている。この半導体基板１の厚みは例えば７０μｍ〜４００μｍ程度のものにすることができ、好ましくは２００μｍ以下である。
【００４６】
以下、半導体チップ１０すなわち半導体基板１の外表面のうち、図１中の上面側に相当する素子形成面側の面を基板表面１ａといい、基板表面１ａとは反対側の面を基板裏面１ｂという。なお、図示しないが、半導体基板１の基板表面１ａ側には、熱拡散やイオン注入等により不純物拡散層が形成されることにより、いＧＢＴを構成するトランジスタ構造の素子が形成されている。
【００４７】
そして、半導体チップ１０の基板表面１ａにはエミッタ電極２およびゲート電極３が形成されており、基板裏面１ｂには裏面電極としてのコレクタ電極４が形成されている。ここで、エミッタ電極２には、はんだ６０を介して第１のヒートシンク２０が接合されており、さらに、第１のヒートシンク２０の外側には、はんだ６０を介して第２のヒートシンク３０が接合されている。
【００４８】
また、ゲート電極３にはボンディングワイヤ７０が接続されており、このボンディングワイヤ７０を介して、ゲート電極３と半導体チップ１０の周辺に設けられた外部接続用のリード８０とが結線され電気的に接続されている。
【００４９】
また、コレクタ電極４は、はんだ６０を介して第３のヒートシンク４０と接合されている。ここで、はんだ６０としては、鉛フリーはんだが用いられるが、例えば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。
【００５０】
また、ヒートシンク２０、３０、４０は銅（Ｃｕ）等の熱伝導性に優れた材料からなるものである。ボンディングワイヤ７０は、一般的なＡｌや金（Ａｕ）等からなるワイヤをワイヤボンディング法により形成したものである。
【００５１】
ここで、エミッタ電極２およびゲート電極３の詳細な構成は図２（ａ）に示される。図２（ａ）はエミッタ電極２を表しているが、ゲート電極３も、接続相手がはんだ６０とボンディングワイヤ７０との違いはあるもののエミッタ電極２と同様の構成である。
【００５２】
図２（ａ）に示すように、半導体基板１の基板表面１ａ上に、ＡｌからなるＡｌ電極１１が形成されている。Ａｌ電極１１は蒸着やスパッタ等の物理的気相成長法（ＰＶＤ法）により形成されたＡｌの膜であり、例えば膜厚は１μｍ程度とすることができる。
【００５３】
このＡｌ電極１１の上には、電気絶縁性材料からなる保護膜１２が形成されている。この保護膜１２は、例えばポリイミド系樹脂等の電気絶縁性材料を用いたスピンコート法により成膜することができる。
【００５４】
また、この保護膜１２には、Ａｌ電極１１の表面を開口させる開口部１２ａが形成されている。この開口部１２ａは、例えばフォトリソグラフ技術を用いたエッチングを行うことにより形成することができる。
【００５５】
そして、開口部１２ａから臨むＡｌ電極１１の表面上には、金属電極１３が形成されている。この金属電極１３は外部接続用の電極であって、エミッタ電極２においてははんだ付け用であり、ゲート電極３においてはワイヤボンディング用である。
【００５６】
本実施形態では、金属電極１３は、Ａｌ電極１１の表面側からＮｉメッキ層１３ａ、Ａｕメッキ層１３ｂが順次無電解メッキにより形成され積層されてなる膜すなわち無電解Ｎｉ／Ａｕメッキ膜としている。例えば、Ｎｉメッキ層１３ａの厚さは５μｍ程度、Ａｕメッキ層１３ｂの厚さは０．１μｍ程度にすることができる。
【００５７】
このように、本実施形態では、エミッタ電極２およびゲート電極３は、Ａｌ電極１１と無電解Ｎｉ／Ａｕメッキ膜である金属電極１３との積層膜として構成されている。
【００５８】
また、図１において、半導体基板１の基板裏面１ｂに形成され且つ第３のヒートシンク４０とはんだ付けされているコレクタ電極４は、裏面電極として構成されるものであって、基板裏面１ｂの略全面にスパッタや蒸着等の物理的気相成長法（ＰＶＤ法）により形成されたＮｉ膜からなる。
【００５９】
ここで、コレクタ電極４がＮｉ膜からなることとは、コレクタ電極４がＮｉ膜のみからなるものでもよいし、Ｎｉ膜と他の膜との積層膜からなるものでもよいことを意味する。
【００６０】
図２（ｂ）では、上記図１に示す半導体チップ１０において本例のコレクタ電極４の一部が拡大して示されている。本例では、コレクタ電極４は、基板裏面１ｂ側から順次、Ａｌ膜５、Ｔｉ（チタン）膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃがスパッタにより積層形成されたＡｌ／Ｔｉ／Ｎｉ／Ａｕ膜としている。つまり、本例のコレクタ電極４はＡｌ膜５も含むものである。
【００６１】
例えば、Ａｌ膜５は２００ｎｍ程度、Ｔｉ（チタン）膜４ａは２００ｎｍ程度、Ｎｉ膜４ｂは６００ｎｍ程度、Ａｕ膜４ｃは１００ｎｍ程度の膜厚とすることができる。
【００６２】
また、半導体チップ１０においては、基板表面１ａ側の電極２、３は、パターニングされた形状であるが、基板裏面１ｂ側のコレクタ電極４は、基板裏面１ｂのほぼ全域に形成されている。
【００６３】
図３は、半導体チップ１０における基板表面１ａ側からみたときのエミッタ電極２およびゲート電極３におけるＡｌ電極１１の平面パターンの一例を示す平面図であり、Ａｌ電極１１の表面には便宜上ハッチングが施してある。
【００６４】
また、上記図１において、樹脂５０は少なくとも第２のヒートシンク３０と第３のヒートシンク４０との間に充填され、当該ヒートシンク３０、４０間に位置する構成部品を封止している。
【００６５】
ここで、リード８０については、ボンディングワイヤ７０との接続部が樹脂５０にて封止されている。樹脂５０としてはエポキシ系樹脂等、通常のモールド材料を採用することができる。
【００６６】
このようにして、本実施形態における半導体チップ１０の実装構造が構成されている。この実装構造では、半導体チップ１０からの発熱を熱伝導性にも優れたはんだ６０を介して各ヒートシンク２０、３０、４０に伝え、放熱を行うことができるようになっている。つまり、本実施形態では、半導体チップ１０の表裏両面１ａ、１ｂからの放熱が可能となっている。
【００６７】
また、各ヒートシンク２０、３０、４０は半導体チップ１０との電気的な経路となっている。つまり、第１および第２のヒートシンク２０、３０を介して半導体チップ１０のエミッタ電極２の導通が図られ、第３のヒートシンク４０を介して半導体チップ１０のコレクタ電極４の導通が図られるようになっている。
【００６８】
次に、半導体チップ１０の製造方法および製造された半導体チップ１０の実装方法について、図４および図５も参照して述べる。
【００６９】
図４は、本製造方法に用いる半導体ウェハ１００の概略平面図であり、ダイシングライン（スクライブライン）によって多数のチップ単位Ｕが区画されている。図５は、半導体チップ１０の製造方法を示す工程図であり、半導体ウェハ１００の概略断面図として示してある。なお、同図において、ウェハや各膜の厚さは実際のものに比べてデフォルメしてある。
【００７０】
まず、図４に示すように、半導体ウェハ１００を用意する。図示しないが、この半導体ウェハ１００の表面１００ａには、素子形成工程を経ることによってチップ単位毎に注入や拡散等によりトランジスタ等の素子が形成されている。
【００７１】
ここでは、例えば半導体ウェハ１００として直径６インチ、厚さ６００μｍのものを用い、薄肉化によって最終的には半導体ウェハ１００の厚さを２００μｍにするものとする。
【００７２】
次に、図５（ａ）に示すように、Ａｌ電極形成工程では、半導体ウェハ１００の表面１００ａにスパッタやフォトリソグラフ技術等を用いてＡｌ電極１１を形成する。
【００７３】
次に、図５（ｂ）に示すように、保護膜加工工程では、Ａｌ電極１１の上に保護膜１２をスピンコート法等を用いて形成し、フォトエッチング等により保護膜１２に開口部１２ａを形成する。
【００７４】
次に、本実施形態では、図５（ｃ）に示すように、ウェハ薄肉化工程を行い、半導体ウェハ１００の裏面１００ｂを研削して薄肉化する。この研削は一般的な研削装置を用いて行うことができ、例えば半導体ウェハ１００の厚さが２００μｍになるように研削する。
【００７５】
次に、図５（ｄ）に示すように、裏面電極形成工程を行い、半導体ウェハ１００の裏面１００ｂに、スパッタによりＡｌ膜５を成膜し、さらに、Ｔｉ膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃを順次成膜する。こうして、裏面電極としてのコレクタ電極４ができあがる。
【００７６】
次に、図５（ｅ）に示すように、表面電極形成工程を行い、開口部１２ａから臨むＡｌ電極１１の表面に、無電解メッキにより無電解Ｎｉ／Ａｕメッキ膜としての金属電極１３を形成する。
【００７７】
それによって、半導体ウェハ１００の表面１００ａ側にメッキによりＮｉメッキ膜１３ａおよびＡｕメッキ膜１３ｂが形成される。こうして、Ａｌ電極１１および金属電極１３より構成されるエミッタ電極２およびゲート電極３ができあがる。
【００７８】
しかる後、ダイシングカットを行い、半導体ウェハ１００をチップ単位毎に分断することにより、半導体装置としての半導体チップ１０ができあがる。そして、できあがった半導体チップ１０の厚さは、最終的な半導体ウェハ１００の厚さであり、本例では２００μｍとなる。
【００７９】
この半導体チップ１０の実装方法は次の通りである。半導体チップ１０における各電極２〜４の表面にはんだ６０を配設する。そして、半導体チップ１０に対して、はんだ６０を介して、第１および第３のヒートシンク２０、４０を接合する。
【００８０】
また、半導体チップ１０のゲート電極３とリード８０とを、ワイヤボンディングを行ってボンディングワイヤ７０により電気的に接続する。そして、第１のヒートシンク２０の外側に、第２のヒートシンク３０をはんだ６０を介して接合する。続いて、樹脂５０によるモールドを行う。こうして、上記図１に示す実装構造が完成する。
【００８１】
ところで、本実施形態によれば、半導体ウェハ１００の一面１００ａ側にメッキにより形成されたメッキ膜１３ａを形成するとともに、半導体ウェハ１００を一面１００ａとは反対側の他面１００ｂ側から薄肉化するようにした半導体装置１０の製造方法において、半導体ウェハ１００を薄肉化する工程を、メッキ膜１３ａを形成する工程の前に行うことを主たる特徴としている。
【００８２】
このように半導体ウェハ１００を薄肉化してからメッキ膜１３ａを形成すれば、従来よりも半導体ウェハ１００の反りｔ（上記図８参照）が大幅に低減できる。このことは、本発明者らによる実験によって確認されている。
【００８３】
具体的に、上記製造方法中に示した例では、半導体ウェハ１００として直径６インチ、厚さ６００μｍのものを用い、薄肉化によって最終的には半導体ウェハ１００の厚さを２００μｍにするものとしている。
【００８４】
この例では、保護膜加工工程までは半導体ウェハ１００の反りｔはほぼ０であった。そして、ウェハ薄肉化工程によって半導体ウェハ１００の裏面１００ｂを研削して、半導体ウェハ１００を厚さ２００μｍまで薄肉化したとき、半導体ウェハ１００の反りｔは、裏面１００ｂを凸として約１５０μｍであった。
【００８５】
さらに、裏面電極であるコレクタ電極４を、例えばＴｉ膜４ａの厚さ２００ｎｍ程度、Ｎｉ膜４ｂの厚さ６００ｎｍ程度、Ａｕ膜４ｃの厚さ１００ｎｍ程度となるように形成したとき、半導体ウェハ１００の反りｔは、裏面１００ｂを凸として約５００μｍであった。ここまでの半導体ウェハ１００の反りｔの度合いは、実用レベルで問題ない大きさである。
【００８６】
そして、半導体ウェハ１００の表面１００ａ側に、厚さ７μｍのＮｉメッキ膜１３ａおよび厚さ０．１μｍのＡｕメッキ膜１３ｂを形成したとき、半導体ウェハ１００の反りｔは、裏面１００ｂを凸として約１ｍｍであった。
【００８７】
ここで、比較例として図６を示す。図６は、上記図７に示した製造方法において、半導体ウェハ１００の表面１００ａに位置するＮｉメッキ膜１３ａの厚さ（図中、Ｎｉ厚と図示）を３μｍ、５μｍ、７μｍと変えたときの製造工程毎の反り量（単位：μｍ）を示す図である。なお、この反り量は上記図８に示す反りｔである。
【００８８】
図６では、工程として、保護膜加工、表面電極形成、ウェハ薄肉化、裏面電極形成の各工程が挙げられており、これら各工程後における反り量が表されている。なお、図６から、Ｎｉメッキ膜１３ａが厚くなるほど、膜応力が大きくなり反り量も大きくなっている。
【００８９】
図６に示すように、表面電極形成工程を行い、半導体ウェハ１００の表面１００ａ側にＮｉメッキ膜１３ａを形成したときには、ほぼ反り量ｔは０である。しかし、ウェハ薄肉化工程後は、反り量は１ｍｍから２ｍｍ以上と大きくなり、さらに裏面電極形成工程後は、反り量は１ｍｍから４ｍｍ以上とさらに大きくなっている。
【００９０】
本発明者らの検討では、ウェハの搬送や製造装置への取り付け等を考慮すると、実用的には半導体ウェハ１００の反りｔを１．３ｍｍ以下に抑えることが必要である。
【００９１】
従来では、この反りｔを１．３ｍｍ以下に抑えることは困難であったが、本実施形態ではそれが実現できており、後工程での処理、検査ひいてはチップとしての半導体装置を実装する際の不具合の発生を防止できる。
【００９２】
ここで、半導体チップ実装時の不具合とは、次のようなことである。例えば、大きな反りを持つ半導体ウェハを、仮に最終的に製造できたとしても、ダイシング後チップとした場合には、反ったチップとなってしまう。
【００９３】
そして、例えば、このようなチップをリードフレーム等に組付けた場合、チップ中心とチップ端部とではんだ付けしたとき、中心部に比べ端部の強度が弱くなり、結果としてチップ全体の強度も弱くなってしまう。
【００９４】
このように、本実施形態によれば、半導体ウェハ１００の一面１００ａ側にメッキにより形成されたメッキ膜１３ａを形成するとともに、半導体ウェハ１００をその他面１００ｂ側から薄肉化するようにした半導体装置の製造方法において、半導体ウェハ１００の反りｔを極力抑制することができる。
【００９５】
ここで、本実施形態ではメッキ膜としてＮｉメッキ膜１３ａを形成しているが、それ以外のメッキ膜でもよい。また、そのＮｉメッキ膜１３ａの場合、その膜厚は２μｍ以上であることが好ましい。
【００９６】
このＮｉメッキ膜１３ａの膜厚を２μｍ未満とした場合、上記図１および図２に示す実装構造のように、Ｎｉメッキ膜１３ａにはんだ接合を行ったときに、はんだ６０によるＮｉの消失、すなわちはんだ材料との合金化によるＮｉの消失が起こり、当該はんだ接合の強度が不十分になりやすい。
【００９７】
はんだ６０により消失するＮｉメッキ膜１３ａの厚さは１μｍ程度であるが、製造上の加工誤差等を考慮すれば、Ｎｉメッキ膜１３ａの厚さは２μｍ以上あることが好ましい。
【００９８】
また、半導体ウェハ１００から製造された半導体チップ１０と何らかの相手材とをメッキ膜１３ａを介して接合する場合、当該半導体チップ１０と相手材との熱膨張係数の差が小さいほうがよい。上記図１および図２に示す例では、相手材はＣｕ等からなるヒートシンク２０である。
【００９９】
これは、半導体チップ１０と相手材との熱膨張係数差が大きいと、熱応力により、両者の接合部の剥離や半導体チップ１０へのクラックの進展等が発生しやすくなる。そこで、半導体チップ１０すなわち半導体ウェハ１００は薄い方がよい。
【０１００】
本発明者らは、上記図１に示す両面はんだ付けモールド構造について、冷熱サイクル試験を行って検討した。その結果、半導体チップ１０の厚さすなわち薄肉化された半導体ウェハ１００の厚さが２５０μｍの場合では、接合部の剥離や半導体チップ１０の破壊等が発生した。
【０１０１】
しかし、半導体チップ１０の厚さすなわち薄肉化された半導体ウェハ１００の厚さが１９０μｍの場合では、接合部の剥離や半導体チップ１０の破壊等が発生しなかった。このことから、半導体ウェハ１００の薄肉化により半導体ウェハ１００の厚さを２００μｍ以下とすることが好ましい。
【０１０２】
以上述べてきたように、本実施形態によれば、半導体ウェハ１００の一面１００ａ側にメッキにより形成されたメッキ膜１３ａを形成するとともに、半導体ウェハ１００を一面１００ａとは反対側の他面１００ｂ側から薄肉化するようにした半導体装置の製造方法において、半導体ウェハ１００を薄肉化する工程を、メッキ膜１３ａを形成する工程の前に行うようにした製造方法が提供される。そして、それにより、半導体ウェハ１００の反りを極力抑制することができる。
【０１０３】
また、本実施形態では、メッキ膜としてＮｉメッキ膜１３ａを形成するようにしており、そのＮｉメッキ膜１３ａの膜厚は２μｍ以上であることが好ましいとしているが、メッキ膜はＮｉメッキ膜以外のものであってもよいし、その膜厚も２μｍ以上に限定されず適宜設計変更可能である。
【０１０４】
また、半導体ウェハ１００の薄肉化により半導体ウェハ１００の厚さを２００μｍ以下とすることが好ましいとしているが、もちろん、薄肉化された半導体ウェハ１００の厚さを２００μｍより厚いものとしてもよい。
【０１０５】
なお、半導体装置の実装形態は、上記したヒートシンク２０〜４０を用いた両面はんだ付けモールド構造に限定されるものではなく、例えば、リードフレームやプリント基板、セラミック基板等を用いた実装を行うようにしてもよい。
【０１０６】
また、本発明においては、半導体ウェハ１００を薄肉化する工程を、メッキ膜１３ａを形成する工程の前に行うことを要部とするものであり、その他の工程や各構成要素については、適宜設計変更してもよい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置としての半導体チップを用いた実装構造を示す概略断面図である。
【図２】（ａ）は図１中の半導体チップにおけるエミッタ電極の近傍部の拡大断面図であり、（ｂ）は図１中の半導体チップにおけるコレクタ電極の一部を拡大して示す概略断面図である。
【図３】半導体チップの基板表面におけるＡｌ電極の平面パターンの一例を示す平面図である。
【図４】半導体チップの製造に用いる半導体ウェハの概略平面図である。
【図５】半導体チップの製造方法を示す工程図である。
【図６】図７に示した製造方法において、半導体ウェハの表面に位置するＮｉメッキ膜の厚さを３μｍ、５μｍ、７μｍと変えたときの製造工程毎の反り量を示す図である。
【図７】比較例の半導体装置の製造方法を示す概略断面図である。
【図８】半導体ウェハの反りの様子を示す図である。
【符号の説明】
１３ａ…Ｎｉメッキ膜、２０…ヒートシンク、１００…半導体ウェハ、１００ａ…半導体ウェハの表面、１００ｂ…半導体ウェハの裏面。
【発明の属する技術分野】
本発明は、半導体ウェハの一面側にメッキにより形成されたメッキ膜を形成するとともに、半導体ウェハをその他面側から薄肉化するようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、この種の半導体装置として、半導体基板の素子形成面である表面側およびその反対側の裏面側に電極を形成してなるものがある。具体的には、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のパワー素子等が挙げられる。
【０００３】
そして、そのようなＩＧＢＴ等の半導体装置をヒートシンク等で挟み込み、半導体基板における表裏両面の電極を介してヒートシンクと半導体装置とをはんだ接続するようにした構成が提案されている（例えば、特許文献１、特許文献２参照）。
【０００４】
【特許文献１】
特開２００２−１１０８９３号公報
【０００５】
【特許文献２】
特開２００３−１１００６４号公報
【０００６】
【発明が解決しようとする課題】
ここで、半導体基板の表面側の電極上にメッキによりメッキ膜を形成し、ヒートシンクとのはんだ接続性やボンディングワイヤ接続性を確保するようにすることが考えられる。
【０００７】
そのような半導体装置の製造方法としては、次の図７に示す方法が考えられる。図７は、従来の一般的な半導体装置の製造方法を示す概略断面図である。なお、同図において、ウェハや各膜の厚さは実際のものに比べてデフォルメしてある。
【０００８】
この半導体装置は、シリコン半導体等からなる半導体ウェハにおいて、チップ単位毎に、周知の半導体プロセス技術を用いて製造され、ダイシングカット等により最終的にチップに分断されることで形成される。
【０００９】
ここでは、例えば半導体ウェハ１００として直径６インチ、厚さ６００μｍのものを用いることとする。そして、熱拡散やイオン注入等により半導体ウェハ１００の表面１００ａに素子（図示せず）を形成するとともに（素子形成工程）、アルミニウム（以下、Ａｌという）からなるＡｌ電極１１を形成する（Ａｌ電極形成工程、図７（ａ）参照）。
【００１０】
その上に、ポリイミド等からなる保護膜１２を形成するとともに、この保護膜１２に開口部１２ａを形成する（保護膜加工工程、図７（ｂ）参照）。そして、この開口部１２ａから臨むＡｌ電極１１の表面上に、金属電極１３をメッキにより形成する（表面電極形成工程、図７（ｃ）参照）。
【００１１】
ここで、通常、金属電極１３は無電解Ｎｉ／Ａｕメッキにより形成することにより、下側からＮｉメッキ膜１３ａ、金メッキ膜１３ｂが積層されたメッキ膜として構成される。
【００１２】
この後、半導体ウェハ１００の裏面１００ｂを研削して薄肉化する（ウェハ薄肉化工程、図７（ｄ）参照）。このとき、例えば半導体ウェハ１００厚さが２００μｍ程度になるように研削する。
【００１３】
その後、半導体基板の表裏両面に電極を有する半導体装置の場合、例えばＮｉ膜を含む裏面電極をスパッタ等にて形成する（裏面電極形成工程）。
【００１４】
すなわち、半導体ウェハ１００の裏面１００ｂに、スパッタ等により例えばＡｌ膜５を成膜し、さらに、Ｔｉ膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃを順次成膜する。こうして、Ａｌ／Ｔｉ／Ｎｉ／Ａｕの４層からなる裏面電極４、５ができあがる（図７（ｅ）参照）。
【００１５】
しかる後、ダイシングカットを行い、半導体ウェハ１００をチップ単位毎に分断することにより、半導体装置ができあがる。
【００１６】
ところで、このようにしてできあがった半導体装置において、メッキ膜である金属電極１３は、はんだ等が接合されるため、金属電極１３におけるＮｉメッキ膜１３ａの膜厚が大きいものとすることが望ましい。例えば、Ｎｉメッキ膜１３ａの膜厚は５μｍ程度となる。
【００１７】
これは、はんだを構成する金属（例えばＳｎ）のＮｉメッキ膜１３ａへの拡散が生じ、Ｎｉとはんだ構成金属との合金層が形成されることではんだ接合がなされることによる。つまり、金属電極１３におけるＮｉメッキ膜１３ａが薄いものであると、はんだ接合の強度が不十分となってしまうからである。
【００１８】
このようなＮｉメッキ膜１３ａは、膜応力が引っ張り応力であるうえに、その膜厚が大きいので、Ｎｉメッキ膜１３ａの全応力が大きいものとなる。
【００１９】
その結果、図８に示すように、上記製造工程において金属電極１３を形成し、さらに半導体ウェハ１００を研削して薄肉化した後には、半導体ウェハ１００は、金属電極１３側すなわち表面１００ａ側が凹となり裏面１００ｂ側が凸となるように大きく反ることになる。
【００２０】
なお、半導体ウェハ１００の反りは、図８に示されるように、半導体ウェハ１００の中央部から端部との間における反りｔのことである。この寸法ｔの大きさが、反りの大きさすなわち反り量となる。
【００２１】
また、この半導体ウェハ１００の反りｔには、半導体ウェハ１００の裏面１００ｂの研削後において当該裏面１００ｂの表層に形成される破砕層（図示せず）も関係すると考えられる。
【００２２】
この破砕層は、一般に知られているもので、研削された半導体ウェハ１００の裏面１００ｂの最外面から約１０μｍくらいの深さまで形成された層であり、例えばアモルファス構造等、半導体ウェハ１００の結晶構造がくずれている層である。
【００２３】
そして、この破砕層から何らかの応力がさらに半導体ウェハ１００の裏面１００ｂに発生することによって、半導体ウェハ１００の反りｔが大きくなると考えられる。
【００２４】
このような半導体ウェハ１００における大きな反りｔは、本発明者らの検討では、数ｍｍ程度にも及んでおり、後工程での処理、検査に不具合を生じる。さらに、半導体ウェハ１００をダイシングカットしてチップとした後においても、上記反りｔの影響が及ぶため、半導体装置を実装する時等においても不具合が発生する。
【００２５】
例えば、半導体ウェハ１００として直径６インチ、厚さ６００μｍのものとし、金属電極１３におけるＮｉメッキ膜１３ａの膜厚を７μｍとした場合、金属電極形成工程後であってウェハ薄肉化工程前には、半導体ウェハ１００の厚さが６００μｍと厚いため、ほとんど反りｔは発生しない。
【００２６】
しかし、この場合において、研削を行って半導体ウェハ１００を厚さ２００μｍと薄肉化した後には、図８に示す半導体ウェハ１００の反りｔは３ｍｍ程度となり、例えば研削装置内での搬送ができなくなってしまう等の不具合を生じることになる。
【００２７】
さらに、理由はよくわからないが、上記図７（ｅ）に示すように、半導体ウェハ１００の裏面１００ｂにＮｉ膜４ｂを形成すると、反りｔが助長され、例えば、ウェハ１００の反りｔは５ｍｍ程度に大きくなってしまった。
【００２８】
いずれにせよ、半導体ウェハが製造工程に大きく反ることは、工程の実現に障害をきたし、歩留まりや生産性の悪化につながるため、好ましくない。
【００２９】
そこで、本発明は上記問題に鑑み、半導体ウェハの表面側にメッキによりメッキ膜を形成して表面電極を形成するとともに、半導体ウェハをその裏面側から薄肉化し、薄肉化した裏面に裏面電極を形成するようにした半導体装置の製造方法において、半導体ウェハの反りを極力抑制できるようにすることを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体ウェハ（１００）の表面（１００ａ）側にメッキによりメッキ膜（１３ａ）を形成して表面電極を形成するとともに、半導体ウェハ（１００）を表面（１００ａ）とは反対側の裏面（１００ｂ）側から薄肉化し、薄肉化した裏面（１００ｂ）にＮｉ膜（４ｂ）を含む裏面電極を形成するようにした半導体装置の製造方法であって、半導体ウェハ（１００）を薄肉化する工程を行った後に、裏面電極を形成する工程を行い、この後、メッキ膜（１３ａ）を形成して表面電極のみを形成する工程を行うことを特徴としている。
【００３１】
本発明は、実験的に見出されたものであり、このように半導体ウェハ（１００）を薄肉化してからメッキ膜（１３ａ）を形成すれば、従来よりも半導体ウェハ（１００）の反りを大幅に低減できることがわかった。
【００３２】
よって、本発明によれば、半導体ウェハ（１００）の表面（１００ａ）側にメッキによりメッキ膜（１３ａ）を形成して表面電極を形成するとともに、半導体ウェハ（１００）をその裏面（１００ｂ）側から薄肉化し、薄肉化した裏面に裏面電極を形成するようにした半導体装置の製造方法において、半導体ウェハ（１００）の反りを極力抑制することができる。
【００３３】
ここで、請求項２に記載の発明のように、メッキ膜としてＮｉメッキ膜（１３ａ）を形成することができる。
【００３４】
また、請求項３に記載の発明のように、そのＮｉメッキ膜（１３ａ）の膜厚は２μｍ以上であることが好ましい。
【００３５】
このＮｉメッキ膜（１３ａ）の膜厚を２μｍ未満とした場合、Ｎｉメッキ膜（１３ａ）にはんだ接合を行ったときに、はんだ材料との合金化によるＮｉの消失が起こり、当該はんだ接合の強度が不十分になりやすい。はんだにより消失するＮｉメッキ膜（１３ａ）の厚さは１μｍ程度であるが、製造上の加工誤差等を考慮すれば、Ｎｉメッキ膜（１３ａ）の厚さは２μｍ以上あることが好ましい。
【００３６】
また、半導体ウェハ（１００）から製造された半導体チップ（１０）と何らかの相手材とをメッキ膜（１３ａ）を介して接合する場合、当該半導体チップ（１０）と相手材との熱膨張係数の差が小さいほうがよい。これは、当該熱膨張係数差が大きいと、熱応力により接合部の剥離や半導体チップ（１０）へのクラックの進展等が発生しやすくなるためである。
【００３７】
そこで、半導体チップ（１０）すなわち半導体ウェハ（１００）は薄い方がよい。本発明者らが冷熱サイクル試験等を行って検討したところ、薄肉化された半導体ウェハ（１００）の厚さとして２００μｍ以下であれば、熱応力による接合部の剥離や半導体チップ（１０）の破壊等が防止できることがわかった。
【００３８】
このことから、請求項４に記載の発明のように、半導体ウェハ（１００）の薄肉化により半導体ウェハ（１００）の厚さを２００μｍ以下とすることが好ましい。
【００３９】
それによれば、請求項５に記載の発明のように、メッキ膜（１３ａ）が、はんだ付けによって金属製のヒートシンク（２０）が接合されるものであるような場合等に、熱応力による接合部の剥離や半導体チップ（１０）の破壊等を防止することができる。
【００４０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００４１】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係る半導体装置１０を用いた実装構造を示す概略断面図である。
【００４２】
また、図２は、本実施形態の要部拡大図であって、（ａ）は図１中の半導体装置１０におけるエミッタ電極２の近傍部の拡大断面図、（ｂ）は図１中の半導体装置１０におけるコレクタ電極４の一部を拡大して示す概略断面図である。
【００４３】
図１に示すように、本実施形態では、半導体装置１０としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が形成された半導体チップ１０を採用している。
【００４４】
そして、この半導体チップ１０の実装形態としては、半導体チップ１０をその両面にはんだ付けされたヒートシンク２０、３０、４０によって挟み込み、さらに樹脂５０にてモールドした構成としている。以下、この実装形態を両面はんだ付けモールド構造ということにする。
【００４５】
半導体チップ１０は、シリコン半導体等の半導体基板１を本体として構成されている。この半導体基板１の厚みは例えば７０μｍ〜４００μｍ程度のものにすることができ、好ましくは２００μｍ以下である。
【００４６】
以下、半導体チップ１０すなわち半導体基板１の外表面のうち、図１中の上面側に相当する素子形成面側の面を基板表面１ａといい、基板表面１ａとは反対側の面を基板裏面１ｂという。なお、図示しないが、半導体基板１の基板表面１ａ側には、熱拡散やイオン注入等により不純物拡散層が形成されることにより、いＧＢＴを構成するトランジスタ構造の素子が形成されている。
【００４７】
そして、半導体チップ１０の基板表面１ａにはエミッタ電極２およびゲート電極３が形成されており、基板裏面１ｂには裏面電極としてのコレクタ電極４が形成されている。ここで、エミッタ電極２には、はんだ６０を介して第１のヒートシンク２０が接合されており、さらに、第１のヒートシンク２０の外側には、はんだ６０を介して第２のヒートシンク３０が接合されている。
【００４８】
また、ゲート電極３にはボンディングワイヤ７０が接続されており、このボンディングワイヤ７０を介して、ゲート電極３と半導体チップ１０の周辺に設けられた外部接続用のリード８０とが結線され電気的に接続されている。
【００４９】
また、コレクタ電極４は、はんだ６０を介して第３のヒートシンク４０と接合されている。ここで、はんだ６０としては、鉛フリーはんだが用いられるが、例えば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。
【００５０】
また、ヒートシンク２０、３０、４０は銅（Ｃｕ）等の熱伝導性に優れた材料からなるものである。ボンディングワイヤ７０は、一般的なＡｌや金（Ａｕ）等からなるワイヤをワイヤボンディング法により形成したものである。
【００５１】
ここで、エミッタ電極２およびゲート電極３の詳細な構成は図２（ａ）に示される。図２（ａ）はエミッタ電極２を表しているが、ゲート電極３も、接続相手がはんだ６０とボンディングワイヤ７０との違いはあるもののエミッタ電極２と同様の構成である。
【００５２】
図２（ａ）に示すように、半導体基板１の基板表面１ａ上に、ＡｌからなるＡｌ電極１１が形成されている。Ａｌ電極１１は蒸着やスパッタ等の物理的気相成長法（ＰＶＤ法）により形成されたＡｌの膜であり、例えば膜厚は１μｍ程度とすることができる。
【００５３】
このＡｌ電極１１の上には、電気絶縁性材料からなる保護膜１２が形成されている。この保護膜１２は、例えばポリイミド系樹脂等の電気絶縁性材料を用いたスピンコート法により成膜することができる。
【００５４】
また、この保護膜１２には、Ａｌ電極１１の表面を開口させる開口部１２ａが形成されている。この開口部１２ａは、例えばフォトリソグラフ技術を用いたエッチングを行うことにより形成することができる。
【００５５】
そして、開口部１２ａから臨むＡｌ電極１１の表面上には、金属電極１３が形成されている。この金属電極１３は外部接続用の電極であって、エミッタ電極２においてははんだ付け用であり、ゲート電極３においてはワイヤボンディング用である。
【００５６】
本実施形態では、金属電極１３は、Ａｌ電極１１の表面側からＮｉメッキ層１３ａ、Ａｕメッキ層１３ｂが順次無電解メッキにより形成され積層されてなる膜すなわち無電解Ｎｉ／Ａｕメッキ膜としている。例えば、Ｎｉメッキ層１３ａの厚さは５μｍ程度、Ａｕメッキ層１３ｂの厚さは０．１μｍ程度にすることができる。
【００５７】
このように、本実施形態では、エミッタ電極２およびゲート電極３は、Ａｌ電極１１と無電解Ｎｉ／Ａｕメッキ膜である金属電極１３との積層膜として構成されている。
【００５８】
また、図１において、半導体基板１の基板裏面１ｂに形成され且つ第３のヒートシンク４０とはんだ付けされているコレクタ電極４は、裏面電極として構成されるものであって、基板裏面１ｂの略全面にスパッタや蒸着等の物理的気相成長法（ＰＶＤ法）により形成されたＮｉ膜からなる。
【００５９】
ここで、コレクタ電極４がＮｉ膜からなることとは、コレクタ電極４がＮｉ膜のみからなるものでもよいし、Ｎｉ膜と他の膜との積層膜からなるものでもよいことを意味する。
【００６０】
図２（ｂ）では、上記図１に示す半導体チップ１０において本例のコレクタ電極４の一部が拡大して示されている。本例では、コレクタ電極４は、基板裏面１ｂ側から順次、Ａｌ膜５、Ｔｉ（チタン）膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃがスパッタにより積層形成されたＡｌ／Ｔｉ／Ｎｉ／Ａｕ膜としている。つまり、本例のコレクタ電極４はＡｌ膜５も含むものである。
【００６１】
例えば、Ａｌ膜５は２００ｎｍ程度、Ｔｉ（チタン）膜４ａは２００ｎｍ程度、Ｎｉ膜４ｂは６００ｎｍ程度、Ａｕ膜４ｃは１００ｎｍ程度の膜厚とすることができる。
【００６２】
また、半導体チップ１０においては、基板表面１ａ側の電極２、３は、パターニングされた形状であるが、基板裏面１ｂ側のコレクタ電極４は、基板裏面１ｂのほぼ全域に形成されている。
【００６３】
図３は、半導体チップ１０における基板表面１ａ側からみたときのエミッタ電極２およびゲート電極３におけるＡｌ電極１１の平面パターンの一例を示す平面図であり、Ａｌ電極１１の表面には便宜上ハッチングが施してある。
【００６４】
また、上記図１において、樹脂５０は少なくとも第２のヒートシンク３０と第３のヒートシンク４０との間に充填され、当該ヒートシンク３０、４０間に位置する構成部品を封止している。
【００６５】
ここで、リード８０については、ボンディングワイヤ７０との接続部が樹脂５０にて封止されている。樹脂５０としてはエポキシ系樹脂等、通常のモールド材料を採用することができる。
【００６６】
このようにして、本実施形態における半導体チップ１０の実装構造が構成されている。この実装構造では、半導体チップ１０からの発熱を熱伝導性にも優れたはんだ６０を介して各ヒートシンク２０、３０、４０に伝え、放熱を行うことができるようになっている。つまり、本実施形態では、半導体チップ１０の表裏両面１ａ、１ｂからの放熱が可能となっている。
【００６７】
また、各ヒートシンク２０、３０、４０は半導体チップ１０との電気的な経路となっている。つまり、第１および第２のヒートシンク２０、３０を介して半導体チップ１０のエミッタ電極２の導通が図られ、第３のヒートシンク４０を介して半導体チップ１０のコレクタ電極４の導通が図られるようになっている。
【００６８】
次に、半導体チップ１０の製造方法および製造された半導体チップ１０の実装方法について、図４および図５も参照して述べる。
【００６９】
図４は、本製造方法に用いる半導体ウェハ１００の概略平面図であり、ダイシングライン（スクライブライン）によって多数のチップ単位Ｕが区画されている。図５は、半導体チップ１０の製造方法を示す工程図であり、半導体ウェハ１００の概略断面図として示してある。なお、同図において、ウェハや各膜の厚さは実際のものに比べてデフォルメしてある。
【００７０】
まず、図４に示すように、半導体ウェハ１００を用意する。図示しないが、この半導体ウェハ１００の表面１００ａには、素子形成工程を経ることによってチップ単位毎に注入や拡散等によりトランジスタ等の素子が形成されている。
【００７１】
ここでは、例えば半導体ウェハ１００として直径６インチ、厚さ６００μｍのものを用い、薄肉化によって最終的には半導体ウェハ１００の厚さを２００μｍにするものとする。
【００７２】
次に、図５（ａ）に示すように、Ａｌ電極形成工程では、半導体ウェハ１００の表面１００ａにスパッタやフォトリソグラフ技術等を用いてＡｌ電極１１を形成する。
【００７３】
次に、図５（ｂ）に示すように、保護膜加工工程では、Ａｌ電極１１の上に保護膜１２をスピンコート法等を用いて形成し、フォトエッチング等により保護膜１２に開口部１２ａを形成する。
【００７４】
次に、本実施形態では、図５（ｃ）に示すように、ウェハ薄肉化工程を行い、半導体ウェハ１００の裏面１００ｂを研削して薄肉化する。この研削は一般的な研削装置を用いて行うことができ、例えば半導体ウェハ１００の厚さが２００μｍになるように研削する。
【００７５】
次に、図５（ｄ）に示すように、裏面電極形成工程を行い、半導体ウェハ１００の裏面１００ｂに、スパッタによりＡｌ膜５を成膜し、さらに、Ｔｉ膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃを順次成膜する。こうして、裏面電極としてのコレクタ電極４ができあがる。
【００７６】
次に、図５（ｅ）に示すように、表面電極形成工程を行い、開口部１２ａから臨むＡｌ電極１１の表面に、無電解メッキにより無電解Ｎｉ／Ａｕメッキ膜としての金属電極１３を形成する。
【００７７】
それによって、半導体ウェハ１００の表面１００ａ側にメッキによりＮｉメッキ膜１３ａおよびＡｕメッキ膜１３ｂが形成される。こうして、Ａｌ電極１１および金属電極１３より構成されるエミッタ電極２およびゲート電極３ができあがる。
【００７８】
しかる後、ダイシングカットを行い、半導体ウェハ１００をチップ単位毎に分断することにより、半導体装置としての半導体チップ１０ができあがる。そして、できあがった半導体チップ１０の厚さは、最終的な半導体ウェハ１００の厚さであり、本例では２００μｍとなる。
【００７９】
この半導体チップ１０の実装方法は次の通りである。半導体チップ１０における各電極２〜４の表面にはんだ６０を配設する。そして、半導体チップ１０に対して、はんだ６０を介して、第１および第３のヒートシンク２０、４０を接合する。
【００８０】
また、半導体チップ１０のゲート電極３とリード８０とを、ワイヤボンディングを行ってボンディングワイヤ７０により電気的に接続する。そして、第１のヒートシンク２０の外側に、第２のヒートシンク３０をはんだ６０を介して接合する。続いて、樹脂５０によるモールドを行う。こうして、上記図１に示す実装構造が完成する。
【００８１】
ところで、本実施形態によれば、半導体ウェハ１００の一面１００ａ側にメッキにより形成されたメッキ膜１３ａを形成するとともに、半導体ウェハ１００を一面１００ａとは反対側の他面１００ｂ側から薄肉化するようにした半導体装置１０の製造方法において、半導体ウェハ１００を薄肉化する工程を、メッキ膜１３ａを形成する工程の前に行うことを主たる特徴としている。
【００８２】
このように半導体ウェハ１００を薄肉化してからメッキ膜１３ａを形成すれば、従来よりも半導体ウェハ１００の反りｔ（上記図８参照）が大幅に低減できる。このことは、本発明者らによる実験によって確認されている。
【００８３】
具体的に、上記製造方法中に示した例では、半導体ウェハ１００として直径６インチ、厚さ６００μｍのものを用い、薄肉化によって最終的には半導体ウェハ１００の厚さを２００μｍにするものとしている。
【００８４】
この例では、保護膜加工工程までは半導体ウェハ１００の反りｔはほぼ０であった。そして、ウェハ薄肉化工程によって半導体ウェハ１００の裏面１００ｂを研削して、半導体ウェハ１００を厚さ２００μｍまで薄肉化したとき、半導体ウェハ１００の反りｔは、裏面１００ｂを凸として約１５０μｍであった。
【００８５】
さらに、裏面電極であるコレクタ電極４を、例えばＴｉ膜４ａの厚さ２００ｎｍ程度、Ｎｉ膜４ｂの厚さ６００ｎｍ程度、Ａｕ膜４ｃの厚さ１００ｎｍ程度となるように形成したとき、半導体ウェハ１００の反りｔは、裏面１００ｂを凸として約５００μｍであった。ここまでの半導体ウェハ１００の反りｔの度合いは、実用レベルで問題ない大きさである。
【００８６】
そして、半導体ウェハ１００の表面１００ａ側に、厚さ７μｍのＮｉメッキ膜１３ａおよび厚さ０．１μｍのＡｕメッキ膜１３ｂを形成したとき、半導体ウェハ１００の反りｔは、裏面１００ｂを凸として約１ｍｍであった。
【００８７】
ここで、比較例として図６を示す。図６は、上記図７に示した製造方法において、半導体ウェハ１００の表面１００ａに位置するＮｉメッキ膜１３ａの厚さ（図中、Ｎｉ厚と図示）を３μｍ、５μｍ、７μｍと変えたときの製造工程毎の反り量（単位：μｍ）を示す図である。なお、この反り量は上記図８に示す反りｔである。
【００８８】
図６では、工程として、保護膜加工、表面電極形成、ウェハ薄肉化、裏面電極形成の各工程が挙げられており、これら各工程後における反り量が表されている。なお、図６から、Ｎｉメッキ膜１３ａが厚くなるほど、膜応力が大きくなり反り量も大きくなっている。
【００８９】
図６に示すように、表面電極形成工程を行い、半導体ウェハ１００の表面１００ａ側にＮｉメッキ膜１３ａを形成したときには、ほぼ反り量ｔは０である。しかし、ウェハ薄肉化工程後は、反り量は１ｍｍから２ｍｍ以上と大きくなり、さらに裏面電極形成工程後は、反り量は１ｍｍから４ｍｍ以上とさらに大きくなっている。
【００９０】
本発明者らの検討では、ウェハの搬送や製造装置への取り付け等を考慮すると、実用的には半導体ウェハ１００の反りｔを１．３ｍｍ以下に抑えることが必要である。
【００９１】
従来では、この反りｔを１．３ｍｍ以下に抑えることは困難であったが、本実施形態ではそれが実現できており、後工程での処理、検査ひいてはチップとしての半導体装置を実装する際の不具合の発生を防止できる。
【００９２】
ここで、半導体チップ実装時の不具合とは、次のようなことである。例えば、大きな反りを持つ半導体ウェハを、仮に最終的に製造できたとしても、ダイシング後チップとした場合には、反ったチップとなってしまう。
【００９３】
そして、例えば、このようなチップをリードフレーム等に組付けた場合、チップ中心とチップ端部とではんだ付けしたとき、中心部に比べ端部の強度が弱くなり、結果としてチップ全体の強度も弱くなってしまう。
【００９４】
このように、本実施形態によれば、半導体ウェハ１００の一面１００ａ側にメッキにより形成されたメッキ膜１３ａを形成するとともに、半導体ウェハ１００をその他面１００ｂ側から薄肉化するようにした半導体装置の製造方法において、半導体ウェハ１００の反りｔを極力抑制することができる。
【００９５】
ここで、本実施形態ではメッキ膜としてＮｉメッキ膜１３ａを形成しているが、それ以外のメッキ膜でもよい。また、そのＮｉメッキ膜１３ａの場合、その膜厚は２μｍ以上であることが好ましい。
【００９６】
このＮｉメッキ膜１３ａの膜厚を２μｍ未満とした場合、上記図１および図２に示す実装構造のように、Ｎｉメッキ膜１３ａにはんだ接合を行ったときに、はんだ６０によるＮｉの消失、すなわちはんだ材料との合金化によるＮｉの消失が起こり、当該はんだ接合の強度が不十分になりやすい。
【００９７】
はんだ６０により消失するＮｉメッキ膜１３ａの厚さは１μｍ程度であるが、製造上の加工誤差等を考慮すれば、Ｎｉメッキ膜１３ａの厚さは２μｍ以上あることが好ましい。
【００９８】
また、半導体ウェハ１００から製造された半導体チップ１０と何らかの相手材とをメッキ膜１３ａを介して接合する場合、当該半導体チップ１０と相手材との熱膨張係数の差が小さいほうがよい。上記図１および図２に示す例では、相手材はＣｕ等からなるヒートシンク２０である。
【００９９】
これは、半導体チップ１０と相手材との熱膨張係数差が大きいと、熱応力により、両者の接合部の剥離や半導体チップ１０へのクラックの進展等が発生しやすくなる。そこで、半導体チップ１０すなわち半導体ウェハ１００は薄い方がよい。
【０１００】
本発明者らは、上記図１に示す両面はんだ付けモールド構造について、冷熱サイクル試験を行って検討した。その結果、半導体チップ１０の厚さすなわち薄肉化された半導体ウェハ１００の厚さが２５０μｍの場合では、接合部の剥離や半導体チップ１０の破壊等が発生した。
【０１０１】
しかし、半導体チップ１０の厚さすなわち薄肉化された半導体ウェハ１００の厚さが１９０μｍの場合では、接合部の剥離や半導体チップ１０の破壊等が発生しなかった。このことから、半導体ウェハ１００の薄肉化により半導体ウェハ１００の厚さを２００μｍ以下とすることが好ましい。
【０１０２】
以上述べてきたように、本実施形態によれば、半導体ウェハ１００の一面１００ａ側にメッキにより形成されたメッキ膜１３ａを形成するとともに、半導体ウェハ１００を一面１００ａとは反対側の他面１００ｂ側から薄肉化するようにした半導体装置の製造方法において、半導体ウェハ１００を薄肉化する工程を、メッキ膜１３ａを形成する工程の前に行うようにした製造方法が提供される。そして、それにより、半導体ウェハ１００の反りを極力抑制することができる。
【０１０３】
また、本実施形態では、メッキ膜としてＮｉメッキ膜１３ａを形成するようにしており、そのＮｉメッキ膜１３ａの膜厚は２μｍ以上であることが好ましいとしているが、メッキ膜はＮｉメッキ膜以外のものであってもよいし、その膜厚も２μｍ以上に限定されず適宜設計変更可能である。
【０１０４】
また、半導体ウェハ１００の薄肉化により半導体ウェハ１００の厚さを２００μｍ以下とすることが好ましいとしているが、もちろん、薄肉化された半導体ウェハ１００の厚さを２００μｍより厚いものとしてもよい。
【０１０５】
なお、半導体装置の実装形態は、上記したヒートシンク２０〜４０を用いた両面はんだ付けモールド構造に限定されるものではなく、例えば、リードフレームやプリント基板、セラミック基板等を用いた実装を行うようにしてもよい。
【０１０６】
また、本発明においては、半導体ウェハ１００を薄肉化する工程を、メッキ膜１３ａを形成する工程の前に行うことを要部とするものであり、その他の工程や各構成要素については、適宜設計変更してもよい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置としての半導体チップを用いた実装構造を示す概略断面図である。
【図２】（ａ）は図１中の半導体チップにおけるエミッタ電極の近傍部の拡大断面図であり、（ｂ）は図１中の半導体チップにおけるコレクタ電極の一部を拡大して示す概略断面図である。
【図３】半導体チップの基板表面におけるＡｌ電極の平面パターンの一例を示す平面図である。
【図４】半導体チップの製造に用いる半導体ウェハの概略平面図である。
【図５】半導体チップの製造方法を示す工程図である。
【図６】図７に示した製造方法において、半導体ウェハの表面に位置するＮｉメッキ膜の厚さを３μｍ、５μｍ、７μｍと変えたときの製造工程毎の反り量を示す図である。
【図７】比較例の半導体装置の製造方法を示す概略断面図である。
【図８】半導体ウェハの反りの様子を示す図である。
【符号の説明】
１３ａ…Ｎｉメッキ膜、２０…ヒートシンク、１００…半導体ウェハ、１００ａ…半導体ウェハの表面、１００ｂ…半導体ウェハの裏面。
Claims (5)
- 半導体ウェハ（１００）の表面（１００ａ）側にメッキによりメッキ膜（１３ａ）を形成して表面電極を形成するとともに、前記半導体ウェハ（１００）を前記表面（１００ａ）とは反対側の裏面（１００ｂ）側から薄肉化し、薄肉化した前記裏面（１００ｂ）にＮｉ膜（４ｂ）を含む裏面電極を形成するようにした半導体装置の製造方法であって、
前記半導体ウェハ（１００）を薄肉化する工程を行った後に、前記裏面電極を形成する工程を行い、この後、前記メッキ膜（１３ａ）を形成して前記表面電極のみを形成する工程を行うことを特徴とする半導体装置の製造方法。 - 前記メッキ膜としてＮｉメッキ膜（１３ａ）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記Ｎｉメッキ膜（１３ａ）の膜厚は２μｍ以上であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記半導体ウェハ（１００）の薄肉化により前記半導体ウェハ（１０）の厚さを２００μｍ以下とすることを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置の製造方法。
- 前記メッキ膜（１３ａ）は、はんだ付けによって金属製のヒートシンク（２０）が接合されるものであることを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184757A JP4049035B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184757A JP4049035B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019830A JP2005019830A (ja) | 2005-01-20 |
| JP4049035B2 true JP4049035B2 (ja) | 2008-02-20 |
Family
ID=34184421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184757A Expired - Lifetime JP4049035B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4049035B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492256B2 (en) | 2010-04-14 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor apparatus |
| US9666437B2 (en) | 2013-09-27 | 2017-05-30 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4788390B2 (ja) | 2005-06-07 | 2011-10-05 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| US7897452B2 (en) | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
| JP2007194514A (ja) * | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP5194767B2 (ja) * | 2007-12-19 | 2013-05-08 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP5245485B2 (ja) | 2008-03-25 | 2013-07-24 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2010021171A (ja) * | 2008-07-08 | 2010-01-28 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
| JP5707709B2 (ja) * | 2009-03-23 | 2015-04-30 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6094392B2 (ja) * | 2013-06-11 | 2017-03-15 | 株式会社デンソー | 半導体装置 |
| JP2016004877A (ja) * | 2014-06-16 | 2016-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
| JP6494802B2 (ja) * | 2016-01-19 | 2019-04-03 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置を製造する方法 |
| JP6624298B2 (ja) * | 2016-09-09 | 2019-12-25 | 富士電機株式会社 | 半導体装置製造方法 |
| JP6610577B2 (ja) * | 2017-02-10 | 2019-11-27 | トヨタ自動車株式会社 | 半導体装置 |
| JP7229330B2 (ja) * | 2018-01-19 | 2023-02-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN111540680A (zh) * | 2020-05-29 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | 应用于igbt器件的化镀方法 |
| CN111540682A (zh) * | 2020-05-29 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Igbt器件的制造方法 |
| JP7577140B2 (ja) | 2021-01-19 | 2024-11-01 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4343286B2 (ja) * | 1998-07-10 | 2009-10-14 | シチズンホールディングス株式会社 | 半導体装置の製造方法 |
| JP3601432B2 (ja) * | 2000-10-04 | 2004-12-15 | 株式会社デンソー | 半導体装置 |
| JP2001196404A (ja) * | 2000-01-11 | 2001-07-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3498672B2 (ja) * | 2000-03-28 | 2004-02-16 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-06-27 JP JP2003184757A patent/JP4049035B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492256B2 (en) | 2010-04-14 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor apparatus |
| US9666437B2 (en) | 2013-09-27 | 2017-05-30 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019830A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4049035B2 (ja) | 半導体装置の製造方法 | |
| KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
| JP2792532B2 (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| JP5141076B2 (ja) | 半導体装置 | |
| KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI248143B (en) | Semiconductor package and method of fabricating the same | |
| JP5266720B2 (ja) | 半導体装置 | |
| JP2004022730A (ja) | 半導体装置及びその製造方法 | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| TW200428608A (en) | Semiconductor device and manufacturing method thereof | |
| JP4604641B2 (ja) | 半導体装置 | |
| JP3767585B2 (ja) | 半導体装置 | |
| US8283756B2 (en) | Electronic component with buffer layer | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| US11552014B2 (en) | Semiconductor package structure and method of making the same | |
| JP4215571B2 (ja) | 半導体装置の製造方法 | |
| JP2007049103A (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
| US11769717B2 (en) | Semiconductor device for reducing concentration of thermal stress acting on bonding layers | |
| JP4054672B2 (ja) | 半導体装置の製造方法 | |
| JP4638614B2 (ja) | 半導体装置の作製方法 | |
| JP4282514B2 (ja) | 半導体装置の製造方法 | |
| US20220238425A1 (en) | Semiconductor package structure | |
| JP2006261415A (ja) | 半導体装置の製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| TWM629323U (zh) | 覆晶封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4049035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |