JP2007049103A - 半導体チップおよびその製造方法、ならびに半導体装置 - Google Patents
半導体チップおよびその製造方法、ならびに半導体装置 Download PDFInfo
- Publication number
- JP2007049103A JP2007049103A JP2005252544A JP2005252544A JP2007049103A JP 2007049103 A JP2007049103 A JP 2007049103A JP 2005252544 A JP2005252544 A JP 2005252544A JP 2005252544 A JP2005252544 A JP 2005252544A JP 2007049103 A JP2007049103 A JP 2007049103A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- hole
- reinforcing structure
- conductive layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】歩留まりと信頼性の高い貫通電極を有した半導体チップおよびその製造方法を提供する。
【解決手段】この半導体チップ1は、半導体基板2を含んでいる。半導体基板2の表面には導電層3が形成されている。導電層3の下部には、半導体基板2を厚さ方向に貫通する貫通孔5が形成されている。貫通孔5内には、貫通電極8が設けられている。半導体基板2の表面には、貫通孔5を形成する前に予め、補強構造体4が、貫通孔5を完全に覆い尽くすように、貫通孔5よりも大きい径で配置されている。これにより、導電層3は、常に貫通孔5の反対面において補強構造体4で、支えられることにより、導電層3のクラックが防止される。
【選択図】図1
【解決手段】この半導体チップ1は、半導体基板2を含んでいる。半導体基板2の表面には導電層3が形成されている。導電層3の下部には、半導体基板2を厚さ方向に貫通する貫通孔5が形成されている。貫通孔5内には、貫通電極8が設けられている。半導体基板2の表面には、貫通孔5を形成する前に予め、補強構造体4が、貫通孔5を完全に覆い尽くすように、貫通孔5よりも大きい径で配置されている。これにより、導電層3は、常に貫通孔5の反対面において補強構造体4で、支えられることにより、導電層3のクラックが防止される。
【選択図】図1
Description
この発明は、貫通電極を有する半導体チップおよびその製造方法、ならびに貫通電極を有する複数の半導体チップを備えたマルチチップ型の半導体装置に関する。
従来より、貫通電極を有した複数のチップを、電気的および機械的に接続したマルチチップ積層構造が知られている。
図14は、従来の貫通電極を有する半導体チップの製造方法を説明するための図解的な断面図である。このような製造方法は、下記特許文献1に開示されている。図14(a)に示すように、半導体ウエハ(以下、単に「ウエハ」という。)Wの一方表面(以下、「表面」という。)には複数の電極、配線、機能素子(デバイス)が形成された導電層81が形成されている。そして、ウエハWの表面とは反対側の面(以下、「裏面」という。)に所定の位置に開口を有したマスク(図示せず)が形成され、反応性イオンエッチング(RIE)により、マスク開口位置において、半導体ウエハをその厚さ方向に貫通する貫通孔82が形成される。
図14は、従来の貫通電極を有する半導体チップの製造方法を説明するための図解的な断面図である。このような製造方法は、下記特許文献1に開示されている。図14(a)に示すように、半導体ウエハ(以下、単に「ウエハ」という。)Wの一方表面(以下、「表面」という。)には複数の電極、配線、機能素子(デバイス)が形成された導電層81が形成されている。そして、ウエハWの表面とは反対側の面(以下、「裏面」という。)に所定の位置に開口を有したマスク(図示せず)が形成され、反応性イオンエッチング(RIE)により、マスク開口位置において、半導体ウエハをその厚さ方向に貫通する貫通孔82が形成される。
続いて、CVD(Chemical Vapor Deposition)法により、貫通孔82の内壁面およびウエハWの裏面に酸化珪素(SiO2)や窒化珪素(Si3N4)からなる絶縁膜83が形成され、反応性イオンエッチングにより貫通孔の底部において絶縁膜の開口83aが形成され導電層81が露出される。この状態が、図14(b)に示されている。
次に、絶縁膜83上、開口83a内を含む所定の領域には、タンタルナイトライド(TaN)やチタンナイトライド(TiN)からなる連続した拡散防止膜(図示せず)および銅(Cu)からなるシード層(図示せず)が形成された後、所定のパターンのマスクを用いて、ウエハWを垂直に見下ろす平面視において、貫通孔82を含む所定の領域が電解めっきにより、貫通電極84が金属材料(銅)にて形成される。この時、貫通孔は完全に埋め込まれておらず、貫通電極85は立体的に見れば円筒もしくは角筒の形状を呈している。すなわち、貫通電極84は、貫通孔82の中央に空隙84aを有している。この状態が図14(c)に示されている。
その後、ウエハWが切断されて、図15(d)に示す貫通電極84を有する半導体チップ91の個片にされる。
特開平5−55454号公報
しかしながら、図14および図15に示した従来例では、貫通孔82を形成した際に複数の層で形成された薄く脆弱な導電層81が露出した状態となり、導電層81の露出部のたわみにより応力が発生し、図15(d)に示すように、露出部の縁部においてクラック93が生じるおそれがあった。また、絶縁膜83を形成する際に発生する膜応力によっても、クラック93が生じるおそれがあった。これにより半導体チップの歩留まりが低下した。
更に、隣接する2つの半導体チップ91がチップ91を垂直に見下ろす平面視において、貫通孔82がほぼ重なるように接合された場合、これらの半導体チップ91の間に応力がかかると、この応力は接合部に集中する。すなわち、貫通電極84が空隙84aを有した場合、導電層81の開口83a付近に応力が集中し、クラック93が生じるおそれがあった。これにより、半導体チップ同士の接続信頼性が低下した。
そこで、この発明の目的は、歩留まりと信頼性の高い貫通電極を有した半導体チップの製造方法を提供することである。
この発明の他の目的は、歩留まりと歩留まりの高い貫通電極を有した半導体チップを提供することである。
この発明のさらに他の目的は、相互に高い信頼性で接続された複数の半導体チップを備えた半導体装置を提供することである。
この発明の他の目的は、歩留まりと歩留まりの高い貫通電極を有した半導体チップを提供することである。
この発明のさらに他の目的は、相互に高い信頼性で接続された複数の半導体チップを備えた半導体装置を提供することである。
上記の目的を達成するための請求項1記載の発明は、表面および裏面を有し上記表面に導電層(3,42)が形成された半導体基板(2,W)の上記表面から突出した、補強構造体(4)を形成する工程と、上記半導体基板の上記裏面から、上記半導体基板の厚さ方向に貫通し、上記導電層の一部を上記補強構造体よりも小さい径で開口する貫通孔(5)を形成する工程と、上記貫通孔内から上記半導体基板の上記裏面に延びる絶縁膜(6)を形成する工程と、上記貫通孔の底部の絶縁膜をエッチングして上記導電層を露出する工程と、上記貫通孔内に、上記導電層と電気的に接続された貫通電極(8,13,23)を形成する工程と、を有することを特徴とする半導体チップ(1,11,21,31,35,41)の製造方法である。
なお、括弧内の数字は後述の実施形態における対応構成要素を示す。以下、この項において同じ。
この発明によれば、表面に補強構造体を形成する工程の後、補強構造体よりも小さい径で導電層を開口する貫通孔を形成する工程を実施することにより、露出された導電層はその反対面において補強構造体によって支えられた状態となる。この補強構造体は、絶縁膜を形成する工程、底部絶縁膜をエッチングする工程および貫通電極を形成する工程において、常に露出した導電層を反対面から支えている。
この発明によれば、表面に補強構造体を形成する工程の後、補強構造体よりも小さい径で導電層を開口する貫通孔を形成する工程を実施することにより、露出された導電層はその反対面において補強構造体によって支えられた状態となる。この補強構造体は、絶縁膜を形成する工程、底部絶縁膜をエッチングする工程および貫通電極を形成する工程において、常に露出した導電層を反対面から支えている。
この製造方法によれば、貫通孔を形成した後も、露出された導電層はその反対面において常に貫通孔より大きな径の補強構造体によって支えられる。補強構造体を形成せずに貫通孔を形成した場合、露出された導電層は薄い膜として存在することとなり、クラックが発生するおそれがある。この発明によれば、このような問題は生じず、容易に貫通孔を形成し、導電層を露出することができるとともに、その後の工程においても露出した導電層はその反対面において補強構造体に支えられた状態となるので、製造は容易となり歩留まりが上がる。更に、チップ状態になった後も、下部に貫通孔が形成された導電層は、その反対面において補強構造体で、支えられた状態となるので、導電層におけるストレスの集中が起きなく(少なく)なり、信頼性が向上する。
請求項2記載の発明は、表面および裏面を有し上記表面に導電層(3)が形成された半導体基板(2,W)と、上記表面から突出した、補強構造体(4)と、上記半導体基板の上記裏面から、上記半導体基板の厚さ方向に貫通し、上記導電層の一部を上記補強構造体よりも小さい径で開口する貫通孔(5)と、上記貫通孔内から上記半導体基板の上記裏面に延び、上記貫通孔の底部において上記導電層を露出する絶縁膜(6)と、上記貫通孔内に、上記導電層と電気的に接続された貫通電極(8,13,23)と、を有することを特徴とする半導体チップ(1,11)である。
この半導体チップは、請求項1記載の製造方法によって製造することができ、請求項1記載の製造方法と同様の効果を奏することができる。
請求項3記載の発明は、上記貫通電極が、上記貫通孔の中央に空隙(23a)を有することを特徴とする請求項2記載の半導体チップ(21,31,35)である。
請求項3記載の発明は、上記貫通電極が、上記貫通孔の中央に空隙(23a)を有することを特徴とする請求項2記載の半導体チップ(21,31,35)である。
この発明によれば、貫通孔内を完全に充填しないで貫通電極を形成してもよい。露出された導電層は、その反対面において補強構造体により支えられているので、貫通孔内に空隙が存在してもクラックが発生するおそれがない(少ない)。たとえば、電解めっきで貫通電極を形成する場合、めっき時間を短くすることができるので、コストを低減できる。
上記補強構造体は、請求項4記載のように導電性を有する金属材料であってもよい。この場合、補強構造体は、導電層の外部電極とすることができる。このため、補強構造体を介して、この半導体チップを、配線基板や固体装置に形成された電極パッドや他の半導体チップに接合することができる。金属材料は、たとえば、銅(Cu)、金(Au)、ニッケル(Ni)、タングステン(W)とすることができる。
請求項5記載の発明は、上記補強構造体上に、上記補強構造体および貫通電極よりも弾性率の低い低弾性金属材料(32)を有することを特徴とする請求項2ないし4のいずれかに記載の半導体チップ(31)である。
この発明の半導体チップは、補強構造体上に、弾性率の低い低弾性金属材料が形成されており、補強構造体に比べて低弾性金属材料は容易に変形できる。したがって、このような半導体チップは、補強構造体を低弾性金属材料を介して配線基板や固体装置に形成された電極パッドや他の半導体チップに接合する際、応力が与えられても、このような応力を低弾性金属材料で緩和できるため、補強構造体および導電層に応力集中はない(少ない)。したがって、この半導体チップは、配線基板や固体装置に形成された電極パッドや他の半導体チップに導電層のダメージ無く接続できる。
上記低弾性金属材料は、たとえば、金ボールバンプとすることができる。金ボールバンプは、Auワイヤーを一度ボール状に溶融・再結晶化するため、補強構造体の金属材料に比べて柔らかい(弾性率が低い)。
請求項6記載の発明は、上記補強構造体上に、固相線温度が60℃以上かつ370℃以下の温度範囲である低融点金属材料を含み、上記補強構造体および貫通電極の融点よりも低い低融点金属層(36)を有することを特徴とする請求項2ないし5のいずれかに記載の半導体チップ(35)である。
請求項6記載の発明は、上記補強構造体上に、固相線温度が60℃以上かつ370℃以下の温度範囲である低融点金属材料を含み、上記補強構造体および貫通電極の融点よりも低い低融点金属層(36)を有することを特徴とする請求項2ないし5のいずれかに記載の半導体チップ(35)である。
この発明の半導体チップは、補強構造体の少なくとも先端部に低融点金属材料が形成されている。このような半導体チップは、補強構造体を配線基板や固体装置に形成された電極パッドや他の半導体チップに接合する際、この半導体チップを当該低融点金属材料(低融点金属層)の融点(固相線温度)以上の温度に加熱して、当該低融点金属材料を溶融および固化させることができる。これにより、補強構造体と配線基板や固体装置に形成された電極パッドや他の半導体チップの貫通電極とを良好に接合できる。
この際、補強構造体を構成する金属の一部も低融点金属層中に取り込まれて、合金層(金属間化合物や固溶体を含む層、または共晶からなる層)を形成する。
上記低融点金属材料は、たとえば、錫(Sn)、錫を含む合金(たとえば、錫−銀(Ag)−銅合金)、インジウム(In)、インジウムを含む合金(たとえば、インジウム−錫合金)からなるものとすることができる。
上記低融点金属材料は、たとえば、錫(Sn)、錫を含む合金(たとえば、錫−銀(Ag)−銅合金)、インジウム(In)、インジウムを含む合金(たとえば、インジウム−錫合金)からなるものとすることができる。
請求項7記載の発明は、固体撮像素子を内蔵した導電層(42)と、上記表面に形成された集光用の凸型レンズ(43)と、上記補強構造体を介して接続された光透過性を有する表面保護チップ(44)と、上記凸型レンズと上記表面保護チップとの間の間隙(45)と、を有することを特徴とする請求項2ないし6のいずれかに記載の半導体チップ(41)である。
この発明の半導体チップは、導電層中に固体撮像素子を内蔵しており、イメージセンサとなる。その際、一般的に固体撮像素子への光の入射を効率よくするために、透過性の有機材料などで形成される凸型レンズ(マイクロレンズ)を有する。また、凸型レンズを保護するために表面保護チップ(ガラスやプラスチック)を搭載する際、表面保護チップの凸型レンズに対向する面の表面状態の影響が及ばないように、ガラスと凸型レンズの間に間隙を有する必要がある。この半導体チップは、表面保護チップを、補強構造体を介して搭載できるため、補強構造体の高さで間隙を調整することができる。したがって、この半導体チップは、表面保護チップと凸型レンズとの間に適切な間隙を有したイメージセンサとなる。
請求項8記載の発明は、厚さ方向に積層された複数の請求項2ないし6のいずれかに記載の半導体チップ(1,11,21,31,35,41)を含むことを特徴とする半導体装置(51,61,75)である。
この発明の半導体装置は、いわゆるマルチチップ型の半導体装置であり、隣接する2つの半導体チップの一方の貫通電極が、他方の半導体チップに接合および電気接続されたものとすることができる。これにより、隣接する2つの半導体チップは、良好な電気接続性を有することができる。
複数の半導体チップは、配線基板の上に積層されて接続されていてもよい。また、複数の半導体チップは、他の半導体チップなどの固体装置を介して、配線基板などに積層されて接続されていてもよい。これらの場合、各半導体チップの導電層(能動層)が形成された面は、配線基板側に向けられていてもよく、配線基板と反対側に向けられていてもよい。固体装置と配線基板は、たとえば、ボンディングワイヤにより電気接続されていてもよい。また、単一の半導体チップが配線基板や固体装置に接続されてもよい。
複数の半導体チップは、配線基板の上に積層されて接続されていてもよい。また、複数の半導体チップは、他の半導体チップなどの固体装置を介して、配線基板などに積層されて接続されていてもよい。これらの場合、各半導体チップの導電層(能動層)が形成された面は、配線基板側に向けられていてもよく、配線基板と反対側に向けられていてもよい。固体装置と配線基板は、たとえば、ボンディングワイヤにより電気接続されていてもよい。また、単一の半導体チップが配線基板や固体装置に接続されてもよい。
この発明に係る半導体装置は、いわゆるBGA(Ball Grid Array)の形態を有していてもよく、その他任意のパッケージ形態を有するものとすることができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第一の実施形態に係る半導体チップの構造を示す図解的な断面図である。
この半導体チップ1は、シリコン(Si)からなる半導体基板2を含んでいる。半導体基板2の一方表面(以下、「表面」という。)には、複数の電極、配線、機能素子(デバイス)(図示せず)が形成された導電層3が形成されている。電極や配線は、アルミニウム(Al)、銅(Cu)、金(Au)、もしくはタングステン(W)、またはこれらの合金からなる。導電層3の下部には、半導体基板2を厚さ方向に貫通する貫通孔5が形成されている。
図1は、本発明の第一の実施形態に係る半導体チップの構造を示す図解的な断面図である。
この半導体チップ1は、シリコン(Si)からなる半導体基板2を含んでいる。半導体基板2の一方表面(以下、「表面」という。)には、複数の電極、配線、機能素子(デバイス)(図示せず)が形成された導電層3が形成されている。電極や配線は、アルミニウム(Al)、銅(Cu)、金(Au)、もしくはタングステン(W)、またはこれらの合金からなる。導電層3の下部には、半導体基板2を厚さ方向に貫通する貫通孔5が形成されている。
貫通孔5の内壁面および半導体基板2の裏面には、酸化珪素(SiO2)や窒化珪素(Si3N4)からなる絶縁膜6が形成されており、貫通孔5の底部において絶縁膜6の開口6aが形成され導電層3が露出されている。開口6aおよび絶縁膜6上を含む所定の領域には、チタン(Ti)やチタンタングステン(TiW)やタンタルナイトライド(TaN)やチタンナイトライド(TiN)からなる連続した拡散防止膜(図示せず)が形成されていてもよいし、形成されていなくてもよい。
貫通孔5および開口6aの内部は、貫通電極8で埋められている。貫通電極8は、銅、タングステン、金、アルミニウム、ニッケル(Ni)、ポリシリコン(Poly−Si)、またはこれらの合金からなる。また、貫通電極8は、銀(Ag)や銅などの金属粒子を含んだ導電性樹脂でもよい。さらに、貫通電極8は、錫(Sn)、錫を含む合金(たとえば、錫−銀−銅合金)、インジウム(In)、インジウムを含む合金(たとえば、インジウム−錫合金)からなる低融点金属でもよい。
半導体基板2の表面には、銅、タングステン、金、アルミニウム、ニッケル、やポリシリコンからなる補強構造体4が形成されている。補強構造体4は、チタンやチタンタングステンやチタンナイトライドからなるUBM(Under Bump Metal)層(図示せず)を介して、形成されていてもよく、介さなくてもよい。また、補強構造体4は、ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂などからなる、いわゆる有機材料でもよい。さらに補強構造体4は、酸化珪素、窒化珪素、酸化アルミニウム(Al2O3)などからなる、いわゆる無機材料でもよい。
補強構造体4は、貫通孔5のほぼ真上に(半導体基板2を垂直に見下ろす平面視において、貫通孔5を完全に覆い尽くすように、貫通孔5よりも大きい径で)配置されている。
以上のような構成により、貫通孔5が下部に形成された導電層3は、その反対面において貫通孔5よりも大きな径の補強構造体4で、支えられた状態となる。
具体的には、この半導体チップ1は、下部に貫通孔5が形成された導電層3の領域が補強構造体4により保護されるため、導電層3におけるストレスの集中が無く(少なく)、機械的・電気的な信頼性を高くすることができる。
以上のような構成により、貫通孔5が下部に形成された導電層3は、その反対面において貫通孔5よりも大きな径の補強構造体4で、支えられた状態となる。
具体的には、この半導体チップ1は、下部に貫通孔5が形成された導電層3の領域が補強構造体4により保護されるため、導電層3におけるストレスの集中が無く(少なく)、機械的・電気的な信頼性を高くすることができる。
図2ないし図3は、図1に示す半導体チップ1の製造方法を説明するための図解的な断面図である。複数の半導体チップ1が1枚の半導体ウエハ(以下、単に「ウエハ」という。)Wから作成されるが、図2ないし図3では、ウエハWにおける1つの半導体チップ1の一部に相当する部分のみを示す。図2ないし図3に示すウエハWは、図1に示す最終形態の半導体チップ1に対応する領域が、ウエハWの面内方向に、複数個密に配されたものである。
表面に導電層3が形成されたウエハWの当該表面に、所定の部分にスパッタ法、CVD(Chemical Vapor Deposition)法、電解めっき法、無電解めっき法などによりW4の径を有する導電材料(銅、タングステン、金、アルミニウム、ニッケル、ポリシリコン)や無機材料(酸化珪素、窒化珪素、酸化アルミニウム)からなる補強構造体4が形成される。この状態が図2(a)に示されている。また、補強構造体4は、有機材料(ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂)からなるものでもよく、この場合、印刷法などにより供給される。
次に、所定のパターンのマスクを用いて、反応性イオンエッチング(RIE)により、ウエハ裏面からウエハWが垂直に見下ろす平面視において、補強構造体4の径W4より小さく、かつ補強構造体に完全に覆われるような径W5aの開口5aを有する貫通孔5が形成される。つまり、W4>W5aとなる開口5aが形成される。開口5a内には、導電層3の電極、配線、または機能素子が露出するようにされる(図2(b1)参照)。
貫通孔5は、エッチング条件によって、ウエハWとほぼ垂直に形成することもでき、傾斜をつけて形成することもできる。また、ウエハWのみが選択的にエッチングされるような条件とした場合、エッチングが導電層3に至ると、ウエハWに対して水平方向にエッチングが広がっていく。つまり、貫通孔5の底部における開口5a付近の形状は、図2(b2)に示すような形状を選択することができるが、いずれの開口5aの径W5aは補強構造体の径W4より小さいものとする。
次に、CVD法やスパッタ法などにより、貫通孔5およびウエハWの裏面に酸化珪素や窒化珪素が供給されて絶縁膜6が形成される。この状態が図3(a)に示されている。続いて、反応性イオンエッチングにより、貫通孔5の底部の絶縁膜6がエッチングされ、開口6aが形成されるとともに再び導電層3が露出される(図3(d)参照)。
次に、開口6a内および貫通孔5内を含むウエハWの裏面側露出面全体に、チタンやチタンタングステンやタンタルナイトライドやチタンナイトライドからなる拡散防止膜(図示せず)、および貫通電極8と同種の金属材料からなるシード層(図示せず)が形成される。そして、このシード層をシードとして電解めっきにより、貫通電極8を形成するための導電材料7(銅、タングステン、金、アルミニウム、ニッケル)が供給される(図3(e)参照)。
導電材料7を供給する工程は、無電解めっき法で行ってもよく、この場合、シード層を形成する工程は実施しなくてよい。また、導電材料7は、ポリシリコンでもよく、この場合、スパッタ法やCVD法で形成することができる。また、導電材料7は、導電性樹脂や低融点金属でもよく、この場合、ペースト状の材料を、印刷法を用いて供給することができる。
次に、機械研削法やCMP(Chemical Mechanical Polishing)法によりウエハWを垂直に見下ろす平面視において、貫通孔5を含む所定の領域以外の部分の導電材料7、シード層、拡散防止膜が、除去される。これにより、貫通孔5内に配置された導電材料7は、ウエハWの表面側と裏面側とを電気接続する貫通電極8となる。
その後、ウエハWが切断されて、図1に示す貫通電極8を有する半導体チップ1の個片にされる。
その後、ウエハWが切断されて、図1に示す貫通電極8を有する半導体チップ1の個片にされる。
この製造方法によれば、貫通孔5を形成した後も、露出された導電層3はその反対面において常に貫通孔5より大きな径の補強構造体4によって支えられる。補強構造体5を形成せずに貫通孔5を形成した場合、露出された導電層3は薄い膜として存在することとなり、クラックが発生するおそれがある。この製造方法によれば、このような問題は生じず、容易に貫通孔5を形成し、導電層3を露出することができるとともに、その後の工程においても露出した導電層3はその反対面において補強構造体4に支えられた状態となるので、製造は容易となり歩留まりが上がる。更に、チップ状態になった後も、下部に貫通孔5が形成された導電層3は、その反対面において補強構造体4で、支えられた状態となるので、導電層3にストレスの集中が起きなく(少なく)なり、信頼性が向上する。
図4は、本発明の第2の実施形態に係る半導体チップの図解的な断面図である。図1に示す半導体チップ1の各部に対応する部分には、図4に同一符号を付して説明を省略する。
この半導体チップ11は、半導体チップ1と類似した構造を有するが、貫通電極13は、半導体基板2の裏面より突出しており、突出部においては、半導体基板2を垂直に見下ろす平面視において、貫通孔5よりも大きな径となる。貫通電極13の全体は、金属材料(銅、金、もしくはニッケル、またはこれらの合金)からなる。また、表面側の補強構造体は、導電材料(銅、タングステン、金、アルミニウム、ニッケル、ポリシリコン)からなる。
この半導体チップ11は、半導体チップ1と類似した構造を有するが、貫通電極13は、半導体基板2の裏面より突出しており、突出部においては、半導体基板2を垂直に見下ろす平面視において、貫通孔5よりも大きな径となる。貫通電極13の全体は、金属材料(銅、金、もしくはニッケル、またはこれらの合金)からなる。また、表面側の補強構造体は、導電材料(銅、タングステン、金、アルミニウム、ニッケル、ポリシリコン)からなる。
この半導体チップ11は、裏面に突出した貫通電極13を、配線基板に形成された電極パッドや、他の半導体チップ1,11の表面側の補強構造体4に接合して、これらの配線基板や半導体チップ1,11に接続できる。貫通電極13の裏面突出部は、貫通孔5の径よりも大きい、つまり接続面積が大きくなるため、高い接合強度を得ることができる。
図5は、図4に示す半導体チップ11の製造方法を説明するための図解的な断面図である。
図5は、図4に示す半導体チップ11の製造方法を説明するための図解的な断面図である。
絶縁膜6、開口6aの形成(図(3)d)、および開口6a内および貫通孔5内を含むウエハWの裏面側露出面全体への拡散防止膜(図示せず)の形成までが、半導体チップ1の製造方法と同様に実施される。その後、貫通電極13を形成する工程が、電解めっき法で実施される。めっき電極12より、導電材料で形成された補強構造体4を介して、貫通孔5の底部の開口6aの導電層3の露出部に所定電流を流すことで、貫通孔5の底部より、金属材料が垂直方向に堆積される。金属材料は、ウエハWの裏面まで達すると、平面方向にも広がる。その後、ウエハWを垂直に見下ろす平面視において、金属材料が存在する所定の領域以外の拡散防止膜を除去する工程が実施される。
その後、ウエハWが切断されて、図4に示す貫通電極13を有する半導体チップ11が得られる。この製造方法によれば、金属材料は、貫通孔5の底部よりボトムアップで供給されるため、ボイドの無い(少ない)貫通電極13が得られるため、貫通電極13の電気抵抗が下がり、電気特性が向上する。
図6は、本発明の第3の実施形態に係る半導体チップの図解的な断面図である。図1に示す半導体チップ1の各部に対応する部分には、図6に同一符号を付して説明を省略する。
図6は、本発明の第3の実施形態に係る半導体チップの図解的な断面図である。図1に示す半導体チップ1の各部に対応する部分には、図6に同一符号を付して説明を省略する。
この半導体チップ21は、半導体チップ1と類似した構造を有するが、銅、タングステン、金、アルミニウム、ニッケルなどの金属から成る貫通電極23は、半導体基板2を垂直に見下ろす平面視において、円筒もしくは角筒の形状を呈している。すなわち、貫通電極23は、貫通孔5の中央に空隙23aを有しており、半導体基板2の裏面からわずかに突出して形成されている。
図7は、図6に示す半導体チップ21の製造方法を説明するための図解的な断面図である。
絶縁膜6、開口6aの形成(図(3)d)、および開口6a内および貫通孔5内を含むウエハWの裏面側露出面全体への拡散防止膜(図示せず)およびシード層(図示せず)の形成までが、半導体チップ1の製造方法と同様に実施される。続いて、所定のパターンにて開口22aを有するマスク22を用いて、電解めっき法にて、ウエハWを垂直に見下ろす平面視において、貫通孔5、開口6aおよび開口22aを含む所定の領域に貫通電極23が形成される。
絶縁膜6、開口6aの形成(図(3)d)、および開口6a内および貫通孔5内を含むウエハWの裏面側露出面全体への拡散防止膜(図示せず)およびシード層(図示せず)の形成までが、半導体チップ1の製造方法と同様に実施される。続いて、所定のパターンにて開口22aを有するマスク22を用いて、電解めっき法にて、ウエハWを垂直に見下ろす平面視において、貫通孔5、開口6aおよび開口22aを含む所定の領域に貫通電極23が形成される。
その後、ウエハWを垂直に見下ろす平面視において、貫通電極23が存在する所定の領域以外の拡散防止膜およびシード層を除去する工程が実施される。続いてマスク22を除去した後、ウエハWが切断されて、図6に示す貫通電極23を有する半導体チップ21が得られる。この製造方法によれば、貫通孔5内を完全に充填しないで貫通電極23を形成してもよい。露出された導電層3は、その反対面において補強構造体4により支えられているので、貫通孔5内に空隙23aが存在してもクラックが発生するおそれがない(少ない)。電解めっきで貫通電極を形成する場合、めっき時間を短くすることができるので、コストを低減できる。
図8は、本発明の第4の実施形態に係る半導体チップの図解的な断面図である。図6に示す半導体チップ21の各部に対応する部分には、図8に同一符号を付して説明を省略する。
この半導体チップ31は、半導体チップ21と類似した構造を有するが、補強構造体4上に、補強構造体4および貫通電極23よりも弾性率の低い低弾性金属材料32が形成されている。
この半導体チップ31は、半導体チップ21と類似した構造を有するが、補強構造体4上に、補強構造体4および貫通電極23よりも弾性率の低い低弾性金属材料32が形成されている。
この半導体チップ31は、補強構造体4上に、弾性率の低い低弾性金属材料32が形成されており、補強構造体4に比べて低弾性金属材料32は容易に変形できる。したがって、半導体チップ31は、補強構造体4を、低弾性金属材料32を介して配線基板や固体装置に形成された電極パッドや他の半導体チップ1,11,21,31に接合する際、応力が与えられても、このような応力を低弾性金属材料32で緩和できるため、補強構造体4および導電層3に応力集中はない(少ない)。したがって、この半導体チップ31は、配線基板や固体装置に形成された電極パッドや他の半導体チップ1,11,21,31に導電層3のダメージ無く接続できる。
低弾性金属材料32は、たとえば、金ボールバンプとすることができる。金ボールバンプは、Auワイヤーを一度ボール状に溶融・再結晶化するため、補強構造体4の導電材料(銅、タングステン、金、アルミニウム、ニッケル、ポリシリコン)に比べて柔らかい(弾性率が低い)。
図9は、本発明の第5の実施形態に係る半導体チップの図解的な断面図である。図6に示す半導体チップ21の各部に対応する部分には、図9に同一符号を付して説明を省略する。
図9は、本発明の第5の実施形態に係る半導体チップの図解的な断面図である。図6に示す半導体チップ21の各部に対応する部分には、図9に同一符号を付して説明を省略する。
この半導体チップ35は、半導体チップ21と類似した構造を有するが、補強構造体4上に、固相線温度が60℃以上かつ370℃以下の温度範囲である低融点金属材料を含み、上記補強構造体4および貫通電極23の融点よりも低い低融点金属層36を有している。
半導体チップ35は、補強構造体4の少なくとも先端部に低融点金属材料が形成されている。このような半導体チップ35は、補強構造体4を配線基板や固体装置に形成された電極パッドや他の半導体チップ1,11,21,31,35に接合する際、この半導体チップ35を当該低融点金属材料(低融点金属層)の融点(固相線温度)以上の温度に加熱して、当該低融点金属材料を溶融および固化させることができる。
半導体チップ35は、補強構造体4の少なくとも先端部に低融点金属材料が形成されている。このような半導体チップ35は、補強構造体4を配線基板や固体装置に形成された電極パッドや他の半導体チップ1,11,21,31,35に接合する際、この半導体チップ35を当該低融点金属材料(低融点金属層)の融点(固相線温度)以上の温度に加熱して、当該低融点金属材料を溶融および固化させることができる。
これにより、補強構造体4と配線基板や固体装置に形成された電極パッドや他の半導体チップ1,11,21,31,35の貫通電極8,13,23とを良好に接合できる。
補強構造体4を構成する金属の一部も低融点金属層中に取り込まれて、合金層(金属間化合物や固溶体を含む層、または共晶からなる層)を形成する。低融点金属材料は、たとえば、錫(Sn)、錫を含む合金(たとえば、錫−銀−銅合金)、インジウム、インジウムを含む合金(たとえば、インジウム−錫合金)からなるものとすることができる。
補強構造体4を構成する金属の一部も低融点金属層中に取り込まれて、合金層(金属間化合物や固溶体を含む層、または共晶からなる層)を形成する。低融点金属材料は、たとえば、錫(Sn)、錫を含む合金(たとえば、錫−銀−銅合金)、インジウム、インジウムを含む合金(たとえば、インジウム−錫合金)からなるものとすることができる。
図10は、本発明の第6の実施形態に係る半導体チップの図解的な断面図である。図6に示す半導体チップ21の各部に対応する部分には、図10に同一符号を付して説明を省略する。
この半導体チップ41は、半導体チップ21と類似した構造を有するが、半導体基板2の表面に固体撮像素子(図示せず)を内蔵した導電層42と、導電層42上に形成された集光用の凸型レンズ43(マイクロレンズ)が形成されている。また、補強構造体4を介して光透過性を有する表面保護チップ44(たとえばガラスやプラスチック)が接続されており、凸型レンズ43と表面保護チップ44との間には間隙45を有する。
この半導体チップ41は、半導体チップ21と類似した構造を有するが、半導体基板2の表面に固体撮像素子(図示せず)を内蔵した導電層42と、導電層42上に形成された集光用の凸型レンズ43(マイクロレンズ)が形成されている。また、補強構造体4を介して光透過性を有する表面保護チップ44(たとえばガラスやプラスチック)が接続されており、凸型レンズ43と表面保護チップ44との間には間隙45を有する。
半導体チップ41は、導電層42中に固体撮像素子を内蔵しており、イメージセンサとなる。その際、一般的に固体撮像素子への光の入射を効率よくするために、透過性の有機材料などで形成される凸型レンズ43を有する。また、凸型レンズ43を保護するために表面保護チップ44を搭載する際、表面保護チップ44の凸型レンズ43に対向する面の表面状態の影響が及ばないように、表面保護チップ44と凸型レンズ43の間に間隙を有する必要がある。半導体チップ41は、表面保護チップ44を、補強構造体4を介して搭載できるため、補強構造体4の高さで間隙45を調整することができる。したがって、半導体チップ41は、表面保護チップ44と凸型レンズ43との間に適切な間隙45を有したイメージセンサとなる。
図11は、図8に示す半導体チップ31を複数個含む第一の半導体装置の構造を示す図解的な断面図である。この半導体装置51は、いわゆるBGA(Ball Grid Array)タイプのパッケージ形態を有しており、配線基板52、および配線基板52上に積層された複数(この実施形態では2つ)の半導体チップ31を備えている。
配線基板52は絶縁体からなる。配線基板52には、配線基板52を厚さ方向に貫通する貫通電極53が形成されている。配線基板52の一方表面側で貫通電極53には金属ボール(たとえば半田ボール)54が接合されている。配線基板52の金属ボール54側とは反対側の面には、所定のパターンの配線55が形成されている。配線55は貫通電極53に電気接続されており、配線55の所定の部分には金属からなるバンプ56が形成されている。
配線基板52は絶縁体からなる。配線基板52には、配線基板52を厚さ方向に貫通する貫通電極53が形成されている。配線基板52の一方表面側で貫通電極53には金属ボール(たとえば半田ボール)54が接合されている。配線基板52の金属ボール54側とは反対側の面には、所定のパターンの配線55が形成されている。配線55は貫通電極53に電気接続されており、配線55の所定の部分には金属からなるバンプ56が形成されている。
複数の半導体チップ31は、いずれも半導体基板2が配線基板52とほぼ平行になるように配置されている。この実施形態では、半導体チップ31の表面(導電層3が形成されている側の面)が、配線基板52側とは反対側に向けられているが、半導体チップ31の表面が配線基板52側に向けられていてもよい。
配線基板52のバンプ56は、半導体チップ31の貫通電極23と接合されている。隣接する2つの半導体チップ31において、一方の半導体チップ31の低弾性金属材料32と、他方の半導体チップ31の貫通電極23とが接合されている。
配線基板52のバンプ56は、半導体チップ31の貫通電極23と接合されている。隣接する2つの半導体チップ31において、一方の半導体チップ31の低弾性金属材料32と、他方の半導体チップ31の貫通電極23とが接合されている。
接合時に、やわらかい低弾性金属材料32の一部57が変形し、貫通電極23の空隙23aに入り込む。同様にバンプ56は一部57が変形し、貫通電極23の空隙23aに入り込む。ここで、貫通電極23が低弾性金属材料32およびバンプ56と接触する面積は、低弾性金属材料32またはバンプ56の一部57が空隙23aに入り込むほど増加するため、両者の電気的・機械的接続をより良好にすることができる。さらに、接合時に低弾性金属材料32の一部が変形するため、補強構造体4および導電層3にはストレスが無い(少ない)ため、クラック等の不具合が無くなり(少なくなり)歩留まりが上がる。
このようにして、2つの半導体チップ31は厚さ方向に積層されている。
以上のような構成により、各半導体チップ31に備えられた導電層3は、貫通電極23、低弾性金属材料32、補強構造体4、バンプ56、配線55、および貫通電極53を介して、所定の金属ボール54に電気接続されている。各半導体チップ31に備えられた貫通電極23はほぼ直線上にのるように配列されているので、配線基板52に隣接していない半導体チップ31の導電層3も、短い距離で配線基板52の配線55に接続されている。
以上のような構成により、各半導体チップ31に備えられた導電層3は、貫通電極23、低弾性金属材料32、補強構造体4、バンプ56、配線55、および貫通電極53を介して、所定の金属ボール54に電気接続されている。各半導体チップ31に備えられた貫通電極23はほぼ直線上にのるように配列されているので、配線基板52に隣接していない半導体チップ31の導電層3も、短い距離で配線基板52の配線55に接続されている。
この半導体装置51は、金属ボール54を介して他の配線基板に接続できる。これにより、導電層3を他の配線基板に電気接続できる。複数の半導体チップ31が積層されていることにより、この半導体装置51の実装面積は小さくなっている。
図12は、図8に示す半導体チップ31を複数個含む第2の半導体装置の構造を示す図解的な断面図である。図11の半導体装置51の各部に対応する部分には、図12に同一符号を付して説明を省略する。
図12は、図8に示す半導体チップ31を複数個含む第2の半導体装置の構造を示す図解的な断面図である。図11の半導体装置51の各部に対応する部分には、図12に同一符号を付して説明を省略する。
この半導体装置61も、BGAタイプのパッケージ形態を有しており、配線基板(インターポーザ)62および金属ボール54を備えている。配線基板62の上には、半導体チップなどの固体装置63、複数(この実施形態では3つ)の半導体チップ31、および貫通電極を有しない半導体チップ66が、順に積層されている。
配線基板62および固体装置63を厚さ方向に見下ろす平面視において、配線基板62は、固体装置63より大きく、固体装置63および半導体チップ31,66を厚さ方向に見下ろす平面視において、固体装置63は半導体チップ31,66より大きい。複数の半導体チップ31および66は、これらを厚さ方向に見下ろす平面視において、ほぼ同じ大きさおよび形状を有しており、ほぼ重なるように配置されている。
配線基板62および固体装置63を厚さ方向に見下ろす平面視において、配線基板62は、固体装置63より大きく、固体装置63および半導体チップ31,66を厚さ方向に見下ろす平面視において、固体装置63は半導体チップ31,66より大きい。複数の半導体チップ31および66は、これらを厚さ方向に見下ろす平面視において、ほぼ同じ大きさおよび形状を有しており、ほぼ重なるように配置されている。
半導体チップ66の一方表面には、半導体チップ31と同様の導電層が形成されており、この導電層が形成された面は、固体装置63側に向けられている。また、この実施形態では、複数の半導体チップ31の導電層3が形成された面は、いずれも固体装置63側に向けられているが、固体装置63とは反対側に向けられていてもよい。
配線基板62の一方表面外周部で、固体装置63が対向していない領域には、電極パッド(図示せず)が設けられており、この電極パッドは、配線基板62の内部や表面で再配線されて、配線基板62の他方表面に設けられた金属ボール54に電気接続されている。
配線基板62の一方表面外周部で、固体装置63が対向していない領域には、電極パッド(図示せず)が設けられており、この電極パッドは、配線基板62の内部や表面で再配線されて、配線基板62の他方表面に設けられた金属ボール54に電気接続されている。
固体装置63の一方表面(配線基板62とは反対側の面)外周部で半導体チップ31が対向していない領域には、電極パッド65が形成されている。配線基板62に設けられた電極パッドと、固体装置63の電極パッド65とは、ボンディングワイヤ68により電気接続されている。
固体装置63の上記一方表面内方の領域には、半導体チップ31の低弾性金属材料32に対応する位置に、電極パッド64が形成されている。固体装置63に隣接する半導体チップ31の低弾性金属材料32は、電極パッド64に接合されている。また、隣接する2つの半導体チップ31において、一方の半導体チップ31の低弾性金属材料32と、他方の半導体チップ31の貫通電極23とは、図11に示す半導体装置51と同様にして接合されている。
固体装置63の上記一方表面内方の領域には、半導体チップ31の低弾性金属材料32に対応する位置に、電極パッド64が形成されている。固体装置63に隣接する半導体チップ31の低弾性金属材料32は、電極パッド64に接合されている。また、隣接する2つの半導体チップ31において、一方の半導体チップ31の低弾性金属材料32と、他方の半導体チップ31の貫通電極23とは、図11に示す半導体装置51と同様にして接合されている。
半導体チップ66の導電層が形成された面には、この導電層に電気接続され半導体チップ31の貫通電極23に対応する位置に設けられた突起電極69が形成されており、突起電極69は、最上部(固体装置63から最も遠い)半導体チップ31の貫通電極23に接合されている。
各半導体チップ31,66の間、および半導体チップ31と固体装置63との間の間隙は、層間封止材67で封止されている。
各半導体チップ31,66の間、および半導体チップ31と固体装置63との間の間隙は、層間封止材67で封止されている。
このようにして、半導体チップ31,66は厚さ方向に積層されている。複数の半導体チップ31,66、固体装置63および配線基板62の一方表面外周部で固体装置63が対向していない領域は、封止樹脂(モールド樹脂)70で封止されている。
図8および図12を参照して、以上のような構成により、各半導体チップ31,66に備えられた導電層3は、貫通電極23、突起電極69、低弾性金属材料32、補強構造体4、電極パッド64、固体装置63、電極パッド65、ボンディングワイヤ68、および配線基板62を介して、所定の金属ボール54に電気接続されている。
図8および図12を参照して、以上のような構成により、各半導体チップ31,66に備えられた導電層3は、貫通電極23、突起電極69、低弾性金属材料32、補強構造体4、電極パッド64、固体装置63、電極パッド65、ボンディングワイヤ68、および配線基板62を介して、所定の金属ボール54に電気接続されている。
図13は、図10に示す半導体チップ41を含む第3の半導体装置の構造を示す図解的な断面図である。図12の半導体装置61の各部に対応する部分には、図13に同一符号を付して説明を省略する。
この半導体装置75は、図12に示す半導体装置61と類似した構造を有するが、配線基板62の上には、固体装置63、半導体チップ41が順に積層されている。半導体チップ41の導電層42が形成された面は、この実施形態では配線基板62とは反対側に向けられている。これは、導電層42に内蔵された固体撮像素子への光の入射を行うためである。この場合、封止樹脂70は、表面保護チップ44の表面は覆わない。
また、封止樹脂70が透光性樹脂からなる場合は、封止樹脂70は、表面保護チップ44の表面に封止されていてもよい。
この半導体装置75は、図12に示す半導体装置61と類似した構造を有するが、配線基板62の上には、固体装置63、半導体チップ41が順に積層されている。半導体チップ41の導電層42が形成された面は、この実施形態では配線基板62とは反対側に向けられている。これは、導電層42に内蔵された固体撮像素子への光の入射を行うためである。この場合、封止樹脂70は、表面保護チップ44の表面は覆わない。
また、封止樹脂70が透光性樹脂からなる場合は、封止樹脂70は、表面保護チップ44の表面に封止されていてもよい。
図10および図13を参照して、以上のような構成により、半導体チップ41に備えられた導電層42は、貫通電極23、電極パッド64、固体装置63、電極パッド65、ボンディングワイヤ68、および配線基板62を介して、所定の金属ボール54に電気接続されている。
この発明の実施形態の説明は、以上の通りであるが、この発明は、他の形態でも実施できる。たとえば、図11ないし図12の半導体装置51,61は、各半導体チップ31に備えられた貫通電極23はほぼ直線上にのるように配列されているが、それぞれ任意の位置に配列されていてもよい。また、半導体チップ51,61は、いずれも複数の半導体チップ31が積層された構造を有するが、半導体チップ31の代わりに、半導体チップ1,11,21,35,41が積層されていてもよい。さらに、半導体装置51,61は、同種の半導体チップ31が積層されている例であるが、異なる種類の複数の半導体チップ1,11,21,31,35,41が積層されていてもよい。
この発明の実施形態の説明は、以上の通りであるが、この発明は、他の形態でも実施できる。たとえば、図11ないし図12の半導体装置51,61は、各半導体チップ31に備えられた貫通電極23はほぼ直線上にのるように配列されているが、それぞれ任意の位置に配列されていてもよい。また、半導体チップ51,61は、いずれも複数の半導体チップ31が積層された構造を有するが、半導体チップ31の代わりに、半導体チップ1,11,21,35,41が積層されていてもよい。さらに、半導体装置51,61は、同種の半導体チップ31が積層されている例であるが、異なる種類の複数の半導体チップ1,11,21,31,35,41が積層されていてもよい。
図13の半導体装置75は、固体装置63の上に、半導体チップ41のみが積層されているが、固体装置63と半導体チップ41の間に、複数の半導体チップ1,11,21,31,35が積層されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
1,11,21,31,35,41 半導体チップ
2 半導体基板
3,42 導電層
4 補強構造体
5 貫通孔
6 絶縁層
8,13,23 貫通電極
32 低弾性金属材料
36 低融点金属層
43 凸型レンズ
44 表面保護チップ
51,61,75 半導体装置
W 半導体ウエハ
2 半導体基板
3,42 導電層
4 補強構造体
5 貫通孔
6 絶縁層
8,13,23 貫通電極
32 低弾性金属材料
36 低融点金属層
43 凸型レンズ
44 表面保護チップ
51,61,75 半導体装置
W 半導体ウエハ
Claims (8)
- 表面および裏面を有し上記表面に導電層が形成された半導体基板の上記表面から突出した、補強構造体を形成する工程と、
上記半導体基板の上記裏面から、上記半導体基板の厚さ方向に貫通し、上記導電層の一部を上記補強構造体よりも小さい径で開口する貫通孔を形成する工程と、
上記貫通孔内から上記半導体基板の上記裏面に延びる絶縁膜を形成する工程と、
上記貫通孔の底部の絶縁膜をエッチングして上記導電層を露出する工程と、
上記貫通孔内に、上記導電層と電気的に接続された貫通電極を形成する工程と、を有することを特徴とする半導体チップの製造方法。 - 表面および裏面を有し上記表面に導電層が形成された半導体基板と、
上記表面から突出した、補強構造体と、
上記半導体基板の上記裏面から、上記半導体基板の厚さ方向に貫通し、上記導電層の一部を上記補強構造体よりも小さい径で開口する貫通孔と、
上記貫通孔内から上記半導体基板の上記裏面に延び、上記貫通孔の底部において上記導電層を露出する絶縁膜と、
上記貫通孔内に、上記導電層と電気的に接続された貫通電極と、を有することを特徴とする半導体チップ。 - 上記貫通電極が、上記貫通孔の中央に空隙を有することを特徴とする請求項2記載の半導体チップ。
- 上記補強構造体が導電性を有する金属材料からなることを特徴とする請求項2ないし3のいずれかに記載の半導体チップ。
- 上記補強構造体上に、上記補強構造体および貫通電極よりも弾性率の低い金属材料を有することを特徴とする請求項2ないし4のいずれかに記載の半導体チップ。
- 上記補強構造体上に、固相線温度が60℃以上かつ370℃以下の温度範囲である低融点金属材料を含み、上記補強構造体および貫通電極の融点よりも低い低融点金属層を有することを特徴とする請求項2ないし5のいずれかに記載の半導体チップ。
- 固体撮像素子を内蔵した導電層と、
上記表面に形成された集光用の凸型レンズと、
上記補強構造体を介して接続された光透過性を有する表面保護チップと、
上記凸型レンズと上記表面保護チップとの間の空隙と、を有することを特徴とする請求項2ないし6のいずれかに記載の半導体チップ。 - 厚さ方向に積層された複数の請求項2ないし7のいずれかに記載の半導体チップを含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252544A JP2007049103A (ja) | 2005-08-05 | 2005-08-05 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252544A JP2007049103A (ja) | 2005-08-05 | 2005-08-05 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049103A true JP2007049103A (ja) | 2007-02-22 |
Family
ID=37851653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005252544A Pending JP2007049103A (ja) | 2005-08-05 | 2005-08-05 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007049103A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055003A (ja) * | 2007-08-24 | 2009-03-12 | Honda Motor Co Ltd | 貫通配線構造 |
JP2010519780A (ja) * | 2007-02-27 | 2010-06-03 | フリースケール セミコンダクター インコーポレイテッド | 電気メッキを利用した導電ビア形成 |
WO2011089677A1 (ja) * | 2010-01-20 | 2011-07-28 | パナソニック株式会社 | 半導体装置の製造方法 |
WO2011158698A1 (ja) * | 2010-06-15 | 2011-12-22 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2012033576A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
US8247841B2 (en) | 2008-12-02 | 2012-08-21 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
US8338890B2 (en) | 2008-12-01 | 2012-12-25 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
JP2014022663A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 半導体装置 |
WO2014038244A1 (ja) * | 2012-09-07 | 2014-03-13 | 独立行政法人産業技術総合研究所 | グラフェン構造及びその製造方法 |
US8685854B2 (en) | 2010-03-12 | 2014-04-01 | Renesas Electronics Corporation | Method of forming a via in a semiconductor device |
KR20220060675A (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
-
2005
- 2005-08-05 JP JP2005252544A patent/JP2007049103A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010519780A (ja) * | 2007-02-27 | 2010-06-03 | フリースケール セミコンダクター インコーポレイテッド | 電気メッキを利用した導電ビア形成 |
JP2009055004A (ja) * | 2007-08-24 | 2009-03-12 | Honda Motor Co Ltd | 貫通配線構造 |
JP2009055003A (ja) * | 2007-08-24 | 2009-03-12 | Honda Motor Co Ltd | 貫通配線構造 |
US8338890B2 (en) | 2008-12-01 | 2012-12-25 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
US8247841B2 (en) | 2008-12-02 | 2012-08-21 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
WO2011089677A1 (ja) * | 2010-01-20 | 2011-07-28 | パナソニック株式会社 | 半導体装置の製造方法 |
US8685854B2 (en) | 2010-03-12 | 2014-04-01 | Renesas Electronics Corporation | Method of forming a via in a semiconductor device |
WO2011158698A1 (ja) * | 2010-06-15 | 2011-12-22 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5539511B2 (ja) * | 2010-06-15 | 2014-07-02 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
TWI480978B (zh) * | 2010-06-15 | 2015-04-11 | Tokyo Electron Ltd | Semiconductor device manufacturing method and semiconductor device |
JP2012033576A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
JP2014022663A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 半導体装置 |
WO2014038244A1 (ja) * | 2012-09-07 | 2014-03-13 | 独立行政法人産業技術総合研究所 | グラフェン構造及びその製造方法 |
KR20220060675A (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
KR102442256B1 (ko) | 2020-11-05 | 2022-09-08 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102425720B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2007049103A (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
JP4307284B2 (ja) | 半導体装置の製造方法 | |
TWI383488B (zh) | 半導體晶片及其製造方法與半導體裝置 | |
KR101802570B1 (ko) | 반도체 디바이스를 위한 패키징 디바이스 및 그 제조방법 | |
JP4074862B2 (ja) | 半導体装置の製造方法、半導体装置、および半導体チップ | |
US8633091B2 (en) | Chip package and fabrication method thereof | |
US7915741B2 (en) | Solder bump UBM structure | |
JP4534096B2 (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
US20140131862A1 (en) | Semiconductor device having conductive pads and a method of manufacturing the same | |
US8729700B2 (en) | Multi-direction design for bump pad structures | |
KR20050038499A (ko) | 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조 | |
US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP2016027586A (ja) | 光学装置および光学装置の製造方法 | |
US9153510B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
JP6548187B2 (ja) | 半導体装置 | |
JP4282514B2 (ja) | 半導体装置の製造方法 | |
JP4845986B2 (ja) | 半導体装置 | |
US11935824B2 (en) | Integrated circuit package module including a bonding system | |
JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
JP4769926B2 (ja) | 半導体装置及びその製造方法 | |
JP2004281980A (ja) | 半導体装置及びその製造方法 |