JP6548187B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

特許文献１は、半導体基板と、半導体基板上に形成された絶縁膜と、絶縁膜上に形成された銅配線とを含む半導体装置を開示している。

特開２０１０−１７１３８６号公報

本発明の一つの目的は、配線抵抗の増加を抑制しながら、配線の下方に位置する絶縁膜にクラックが生じるのを抑制できる半導体装置を提供することである。

一様な厚さの配線が絶縁膜上に形成された半導体装置が加熱されるとき、加えられた熱によって、配線および絶縁膜がそれぞれ膨張する。配線は、通常、絶縁膜よりも高い熱膨張率を有しており、熱膨張によって絶縁膜の表面に沿う方向に応力を発生させる。この応力によって、絶縁膜にクラック（亀裂）が形成される恐れがある。絶縁膜のクラックは、配線からの応力が集中する配線縁部の周辺で発生し易い傾向がある。また、配線の厚膜化に伴って熱膨張による応力も大きくなるので、クラック発生のリスクが高まる。このようなクラックの発生は、配線を薄膜化することで回避できるかもしれないが、この場合、配線の抵抗値が増加するという背反がある。

そこで、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成され、縁部と、前記縁部よりも内方側に位置する内方部とを有する配線とを含み、前記配線の前記縁部は、前記内方部よりも小さい厚さの薄膜部を含む。
本発明の構成によれば、絶縁膜のクラックが生じ易い部分に位置する配線の縁部が薄膜部を含んでいる。これにより、配線の縁部における熱膨張に起因する応力を小さくして、絶縁膜の表面に沿う方向の応力を低減できるので、配線の縁部周辺の絶縁膜においてクラックが生じるのを抑制できる。また、薄膜部によりクラックの発生を抑制できる一方で、内方部を厚膜化できるので、配線の高抵抗化を抑制できる。

前記半導体装置において、前記薄膜部は、前記内方部から離れる方向に向かって厚さが徐々に小さくなる傾斜部を含んでいてもよい。この構成によれば、絶縁膜の表面に沿う方向の応力を良好に低減できるので、絶縁膜においてクラックが生じるのを良好に抑制できる。
前記半導体装置において、前記傾斜部は、前記配線の前記内方部側に向けて湾曲する表面を有していることが好ましい。この構成によれば、絶縁膜の表面に沿う方向の応力を効果的に低減できるので、配線の縁部周辺の絶縁膜においてクラックが生じるのを効果的に抑制できる。

前記半導体装置において、前記配線は、前記絶縁膜上に形成された第１導電体層と、前記第１導電体層上に形成された第２導電体層とを含んでいてもよい。この場合、前記第１導電体層は、前記第２導電体層の周縁からはみ出したはみ出し部を有し、前記薄膜部は、前記はみ出し部により形成されていてもよい。この構成によっても、絶縁膜の表面に沿う方向の応力を良好に低減できるので、絶縁膜においてクラックが生じるのを良好に抑制できる。

前記半導体装置において、前記薄膜部は、前記配線の前記縁部の全体に形成されていることが好ましい。この構成によれば、配線全体で絶縁膜の表面に沿う方向の応力を低減できるので、絶縁膜の広い範囲でクラックが生じるのを抑制できる。
前記半導体装置は、前記絶縁膜上に互いに間隔を空けて形成された複数の前記配線を含んでいてもよい。この場合、前記薄膜部は、互いに隣り合う複数の前記配線間において、前記縁部のうち少なくとも複数の前記配線が互いに対向する部分に形成されていてもよい。

たとえば、薄膜部を有さない複数の配線が互いに間隔を空けて絶縁膜上に形成されると、互いに隣り合う複数の配線間に位置する絶縁膜は、両方の配線から応力を受ける。そのため、複数の配線間に位置する絶縁膜におけるクラックの発生リスクは、他の部分よりも高い。そこで、配線の縁部のうち少なくとも複数の配線が互いに対向する部分に薄膜部を形成することにより、互いに隣り合う複数の配線間において絶縁膜にクラックが発生するリスクを低減できる。

前記半導体装置は、前記絶縁膜上に互いに間隔を空けて形成された複数の前記配線を含んでいてもよい。この場合、前記薄膜部は、互いに隣り合う複数の前記配線間において、前記縁部のうち少なくとも複数の前記配線が２０μｍ以下の配線間距離で互いに対向する部分に形成されていてもよい。このような構成においても、互いに隣り合う複数の配線間に位置する絶縁膜におけるクラックの発生を抑制できる。とくに、配線間距離が短い部分に限定して配線縁部に薄膜部を配置する構成とすれば、他の部分での配線断面積を大きくできるから、配線抵抗の増加を抑制できる。

前記半導体装置において、前記配線は、銅を主成分とする金属を含み、前記絶縁膜は、窒化膜または酸化膜を含んでいてもよい。銅を主成分とする金属と、窒化膜または酸化膜との間には熱膨張率の差があるが、薄膜部によりクラックを抑制できるので、窒化膜上または酸化膜上に配線を良好に形成できる。また、銅を主成分とする金属を含むことにより、配線の低抵抗化を図ることができる。

前記半導体装置において、前記配線は、アルミニウムを主成分とする金属を含み、前記絶縁膜は、酸化膜を含んでいてもよい。アルミニウムを主成分とする金属と、酸化膜との間には熱膨張率の差があるが、薄膜部によりクラックを抑制できるので、酸化膜上に配線を良好に形成できる。
前記半導体装置は、前記配線と前記絶縁膜との間に介在するバリア膜をさらに含んでいてもよい。

前記半導体装置において、前記配線の前記内方部は、２０μｍ以下の厚さを有していてもよい。
前記半導体装置は、前記半導体基板上に形成され、層間絶縁膜を介して複数の配線層が積層された多層配線構造をさらに含んでいてもよい。この場合、前記絶縁膜は、前記多層配線構造を被覆するように当該多層配線構造上に形成されており、前記配線は、最上層配線として前記絶縁膜上に形成されていてもよい。

最上層配線の側面が保護膜等で支持されていない場合には、とりわけ、配線の熱膨張に起因する絶縁膜のクラックが生じ易い。このような場合に、配線の縁部に薄膜部を有する配線構造を適用することによって、配線抵抗値の増加を抑制しながら、クラック発生の回避を図ることができる。
前記半導体装置は、前記配線に電気的に接続されたボンディングワイヤをさらに含んでいてもよい。たとえば、ボンディングワイヤを配線に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板等が加熱されることがある。加えられた熱は、直接または半導体基板等を介して配線に伝達され、その熱膨張を引き起こす。このとき、配線の薄膜部は、配線の縁部における応力の集中を緩和するので、絶縁膜のクラックの発生を抑制できる。

前記ボンディングワイヤは、銅ワイヤまたは金ワイヤを含んでいてもよい。
前記半導体装置は、前記配線を被覆するように前記絶縁膜上に形成された配線上絶縁膜と、前記配線に電気的に接続されるように前記配線上絶縁膜上に形成された再配線とをさらに含んでいてもよい。前記構成において、前記再配線に電気的に接続されたボンディングワイヤをさらに含んでいてもよい。たとえば、ボンディングワイヤを再配線に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板等が加熱されることがある。加えられた熱は、半導体基板や再配線等を介して配線に伝達される。このとき、配線の薄膜部によって、配線の縁部における応力の集中が緩和されるので、絶縁膜のクラックを抑制できる。

前記半導体装置は、前記配線に電気的に接続された接続電極と、前記半導体基板が前記接続電極を介してフリップチップ接合された接合面を有する配線基板とをさらに含んでいてもよい。たとえば、接続電極を配線基板に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板が加熱されることがある。加えられた熱は、半導体基板や接続電極等を介して配線に伝達される。このとき、配線の薄膜部によって、配線縁部における応力集中が緩和されるので、絶縁膜のクラックを抑制できる。

前記半導体装置は、前記配線基板の前記接合面の反対側の面に配置され、ビア電極を介して前記配線に電気的に接続されたランドをさらに含んでいてもよい。たとえば、半導体装置は、ランドに接する半田を介して実装基板に実装される。この実装時には、半田を溶融させるために半導体装置が加熱される。それにより、配線も加熱することになるが、その薄膜部の働きによって、配線の縁部における応力の集中が緩和される。それにより、実装時の加熱に起因する絶縁膜のクラックを抑制できる。

前記半導体装置は、前記配線に電気的に接続された接続電極と、前記接続電極を露出させるように、前記半導体基板の表面、裏面および側面を被覆する封止樹脂とをさらに含んでいてもよい。たとえば、接続電極は、外部との電気的接続を達成するための外部端子として形成されている場合がある。この場合、半導体装置は、接続電極に接する半田を介して実装基板に実装されてもよい。この実装時には、半田を溶融させるために半導体装置が加熱される。それにより、配線も加熱することになるが、配線の薄膜部の働きによって、配線の縁部における応力の集中が緩和される。それにより、実装時の加熱に起因する絶縁膜のクラックを抑制できる。

本発明の一局面に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に露出させる開口が形成され、前記絶縁膜に向かう方向に沿って前記開口の開口幅が徐々に広がるように前記開口を区画する傾斜面を有するカバー膜を、前記絶縁膜上に形成するカバー膜形成工程と、前記開口に導電体を埋めて、前記カバー膜の前記傾斜面に整合する傾斜部を含む配線を形成する配線形成工程とを含む。

この方法によれば、半導体基板と、半導体基板上に形成された絶縁膜と、絶縁膜上に形成され、縁部と、縁部よりも内方側に位置する内方部とを有する配線とを含む半導体装置が製造される。配線の縁部には、内方部から離れる方向に向かって厚さが徐々に小さくなる傾斜部が形成される。この傾斜部は、配線の縁部に、その内方部よりも小さい厚さの薄膜部を提供する。これにより、配線形成後の製造工程中において、半導体基板等に加えられた熱が配線に伝達されても、配線の縁部の熱膨張を小さくできるので、当該縁部において絶縁膜の表面に沿う方向に生じる応力を低減できる。その結果、配線の縁部周辺において絶縁膜にクラックが生じるのを抑制できる。また、薄膜部によりクラックの発生を抑制できる一方で、内方部を厚膜化できるので、配線の抵抗値増大を抑制できる。

前記方法において、前記カバー膜形成工程において、前記開口に向かって湾曲する湾曲状の前記傾斜面を有する前記カバー膜が形成され、前記配線形成工程において、前記カバー膜の前記傾斜面に整合する湾曲状の表面を有する前記傾斜部を含む前記配線が形成されることが好ましい。この方法によれば、内方部側に向けて湾曲する表面を有する傾斜部を含む配線が絶縁膜上に形成される。これにより、絶縁膜の表面に沿う方向の応力を効果的に低減できるので、配線の縁部周辺の絶縁膜においてクラックが生じるのを効果的に抑制できる。

前記方法において、前記カバー膜は、感光性樹脂を含み、前記開口は、前記カバー膜を選択的に露光することにより形成されてもよい。
前記方法において、前記配線形成工程の後、前記半導体基板を２００℃以上の温度にして、前記配線にボンディングワイヤを接続する工程をさらに含んでいてもよい。この方法のように、半導体基板の温度が高められる場合であっても、絶縁膜にクラックが生じるのを抑制できる。

本発明の他の局面に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に露出させる第１開口を有する第１カバー膜を形成する工程と、前記第１開口に導電体を埋めて、前記第１開口に第１導電体層を形成する工程と、前記第１カバー膜を除去する工程と、前記第１導電体層を選択的に露出させる第２開口を有する第２カバー膜を形成する工程と、前記第２開口に導電体を埋めて、前記第２開口に第２導電体層を形成する工程とを含む。前記第２カバー膜を形成する工程において、前記第２開口の周縁から前記第１導電体層がはみ出すように前記第２開口が形成される。

この方法によれば、半導体基板と、半導体基板上に形成された絶縁膜と、絶縁膜上に形成され、縁部と、縁部よりも内方側に位置する内方部とを有する配線とを含む半導体装置が製造される。より具体的には、配線は、第１導電体層および第２導電体層を含む。配線の内方部は、第１導電体層および第２導電体層を含み、これらの合計厚さに対応する厚さを有している。一方、配線の縁部は、第１導電体層のはみ出し部を含み、このはみ出し部は、内方部よりも膜厚の小さい薄膜部を提供する。これにより、製造工程中において、配線が加熱されるときに、配線の縁部（第１導電体層のはみ出し部）の熱膨張を小さくできるので、当該縁部において、絶縁膜の表面に沿う方向の大きな応力が生じることを回避できる。その結果、配線の縁部周辺の絶縁膜においてクラックが生じるのを抑制できる。また、配線縁部の薄膜部によりクラックの発生を抑制できる一方で、内方部を厚膜化できるので、配線抵抗の増加を抑制できる。

図１は、本発明の第１実施形態に係る半導体装置を示す底面図である。 図２は、図１の半導体装置の内部構造を示す平面図である。 図３は、図２の切断線III−IIIに沿う断面図である。 図４は、図３の破線円IVで囲った部分の拡大図であって、配線の一実施例を示す図である。 図５Ａは、図４の配線の製造工程の一部を説明するための図である。 図５Ｂは、図５Ａの次の工程を示す図である。 図５Ｃは、図５Ｂの次の工程を示す図である。 図５Ｄは、図５Ｃの次の工程を示す図である。 図５Ｅは、図５Ｄの次の工程を示す図である。 図５Ｆは、図５Ｅの次の工程を示す図である。 図５Ｇは、図５Ｆの次の工程を示す図である。 図５Ｈは、図５Ｇの次の工程を示す図である。 図６は、配線の他の実施例を示す断面図である。 図７Ａは、図６の配線の製造工程の一部を説明するための図である。 図７Ｂは、図７Ａの次の工程を示す図である。 図７Ｃは、図７Ｂの次の工程を示す図である。 図７Ｄは、図７Ｃの次の工程を示す図である。 図７Ｅは、図７Ｄの次の工程を示す図である。 図７Ｆは、図７Ｅの次の工程を示す図である。 図７Ｇは、図７Ｆの次の工程を示す図である。 図７Ｈは、図７Ｇの次の工程を示す図である。 図７Ｉは、図７Ｈの次の工程を示す図である。 図８は、本発明の第２実施形態に係る半導体装置の配線が形成された部分を示す拡大断面図である。 図９は、本発明の第３実施形態に係る半導体装置を示す断面図である。 図１０は、本発明の第４実施形態に係る半導体装置を示す断面図である。 図１１は、本発明の第５実施形態に係る半導体装置を示す断面図である。 図１２は、本発明の第６実施形態に係る半導体装置の配線が形成された部分を示す拡大断面図である。 図１３Ａは、図１２の配線の製造工程の一部を説明するための図である。 図１３Ｂは、図１３Ａの次の工程を示す図である。 図１３Ｃは、図１３Ｂの次の工程を示す図である。 図１３Ｄは、図１３Ｃの次の工程を示す図である。 図１３Ｅは、図１３Ｄの次の工程を示す図である。 図１３Ｆは、図１３Ｅの次の工程を示す図である。 図１３Ｇは、図１３Ｆの次の工程を示す図である。 図１４は、配線の第１変形例を示す断面図である。 図１５は、配線の第２変形例を示す断面図である。 図１６は、配線の第３変形例を示す断面図である。 図１７は、配線の第４変形例を示す断面図である。

以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１を示す底面図である。図２は、図１の半導体装置１の内部構造を示す平面図である。図３は、図２の切断線III−IIIに沿う断面図である。

半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。半導体装置１は、半導体チップ２と、ダイパッド３と、リード４と、ボンディングワイヤ５と、それらを封止する樹脂パッケージ６とを含む。樹脂パッケージ６（半導体装置１）の外形は、扁平な直方体形状である。半導体チップ２の表面には、複数のパッド７が配置されている。各パッド７は、たとえば、半導体チップ２の周縁部に形成されている。各パッド７は、たとえば半導体素子と電気的に接続されている。半導体チップ２の裏面には、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）等の金属層からなる裏メタル８が形成されている。

ダイパッド３およびリード４は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。ダイパッド３およびリード４の表面には、銀からなるめっき層９が形成されている。ダイパッド３は、平面視で正方形状を成し、その中央部に半導体チップ２が配置されている。ダイパッド３の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略１／４楕円形状の窪みが形成されている。この窪みに樹脂パッケージ６を構成する封止樹脂が入り込んでいる。

これにより、ダイパッド３の周縁部がその上下から封止樹脂（樹脂パッケージ６）で挟まれ、ダイパッド３の樹脂パッケージ６からの脱落が防止（抜け止め）されている。ダイパッド３の裏面は、断面略１／４楕円形状に窪んだ部分を除いて、樹脂パッケージ６の裏面から露出している。ダイパッド３の裏面における樹脂パッケージ６から露出する部分には、半田からなるめっき層１０が形成されている。

リード４は、ダイパッド３の各側面と対向する位置に、同数（たとえば、９本）ずつ設けられている。ダイパッド３の側面に対向する各位置において、リード４は、その対向する側面に直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード４の裏面のダイパッド３側の端部には、裏面側からの潰し加工により、断面略１／４楕円形状の窪みが形成されている。この窪みに、樹脂パッケージ６を構成する封止樹脂が入り込んでいる。

これにより、リード４のダイパッド３側の端部がその上下から封止樹脂（樹脂パッケージ６）で挟まれ、リード４の樹脂パッケージ６からの脱落が防止（抜け止め）されている。リード４の裏面は、断面略１／４楕円形状に窪んだ部分を除いて、樹脂パッケージ６の裏面から露出している。また、リード４のダイパッド３側と反対側の側面は、樹脂パッケージ６の側面から露出している。リード４の裏面における樹脂パッケージ６から露出する部分には、半田からなるめっき層１０が形成されている。

本実施形態では、半導体チップ２は、パッド７が配置されている表面を上方に向けた状態で、その裏面が接合材１１を介して、ダイパッド３の表面（めっき層９）に接合されている。接合材１１は、たとえば、半田ペーストである。なお、半導体チップ２とダイパッド３との電気的な接続が不要な場合には、裏メタル８が省略されて、半導体チップ２の裏面がダイパッド３の表面に絶縁性ペースト等からなる接合材を介して接合されてもよい。この場合、ダイパッド３の表面上のめっき層９が省略されてもよい。

ボンディングワイヤ５は、半導体チップ２のパッド７に接合された一端と、リード４の表面に接合された他端とを有している。ボンディングワイヤ５は、たとえば、銅ワイヤまたは金ワイヤを含む。
図４は、図３の破線円IVで囲った部分の拡大図であって、配線１５の一実施例を示す図である。

半導体チップ２は、半導体基板１２と、多層配線構造１３と、本発明の絶縁膜の一例としてのパッシベーション膜１４と、配線１５とを含む。半導体基板１２は、たとえば、半導体素子（ダイオード、トランジスタ、抵抗、キャパシタ等）が形成された素子形成面１６を有するシリコン基板からなる。
多層配線構造１３は、半導体基板１２の素子形成面１６から順に、層間絶縁膜を介して積層された複数の配線層を有している。本実施形態では、多層配線構造１３は、第１層間絶縁膜１７を介して半導体基板１２の素子形成面１６に積層された第１メタル層１８と、第２層間絶縁膜１９を介して第１メタル層１８に積層された第２メタル層２０と、第２メタル層２０を被覆する第３層間絶縁膜２１とを含む。第１層間絶縁膜１７、第２層間絶縁膜１９および第３層間絶縁膜２１は、たとえば、酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ）等の絶縁材料を含む。第１メタル層１８および第２メタル層２０は、アルミニウムを含む。

第１メタル層１８の上下面には、それぞれ第１層間絶縁膜１７および第２層間絶縁膜１９への不純物の拡散を防止する上面バリア膜２２および下面バリア膜２３が形成されている。同様に、第２メタル層２０の上下面にはそれぞれ、第２層間絶縁膜１９および第３層間絶縁膜２１への不純物の拡散を防止する上面バリア膜２２および下面バリア膜２３が形成されている。第１メタル層１８および第２メタル層２０の各上面に形成された上面バリア膜２２は、たとえば窒化チタンを含んでいてもよい。一方、第１メタル層１８および第２メタル層２０の各下面に形成された下面バリア膜２３は、たとえば第１メタル層１８および第２メタル層２０の各下面から順に窒化チタンおよびチタンが積層された２層構造を有していてもよい。

パッシベーション膜１４は、多層配線構造１３を被覆するように多層配線構造１３上に形成されている。より具体的には、パッシベーション膜１４は、第３層間絶縁膜２１上に形成されている。パッシベーション膜１４は、たとえば酸化シリコン、ＢＰＳＧ（Boron Phosphorus Silicon Glass）または窒化シリコンであってもよい。パッシベーション膜１４は、第３層間絶縁膜２１の表面から順に窒化シリコンおよび酸化シリコンが積層された積層構造を有していてもよい。

第１メタル層１８の上面には、第２層間絶縁膜１９を貫通する第１ビア２４ａが接続されている。第１ビア２４ａは、第２層間絶縁膜１９を貫通して、第２メタル層２０の下面に接続されている。第１ビア２４ａは、タングステンを含む。第１ビア２４ａと第２層間絶縁膜１９との間には、たとえば窒化チタンを含む第１バリア膜２５ａが介在されている。

一方、第２メタル層２０の上面には、第３層間絶縁膜２１およびパッシベーション膜１４を貫通する第２ビア２４ｂが接続されている。第２ビア２４ｂは、パッシベーション膜１４の表面から露出している。第２ビア２４ｂは、パッシベーション膜１４の表面と面一に形成されている。第２ビア２４ｂは、タングステンを含む。第２ビア２４ｂと第３層間絶縁膜２１およびパッシベーション膜１４との各間には、たとえば窒化チタンを含む第２バリア膜２５ｂが介在されている。

図２の拡大図および図４を参照して、配線１５は、パッシベーション膜１４上に互いに間隔を空けて複数本形成されている。各配線１５は、パッシベーション膜１４の表面から露出する第２ビア２４ｂを覆うように配置されている。各配線１５は、ボンディングワイヤ５に電気的に接続される接続部４０と、接続部４０から選択的に引き出された引き出し部４１とを一体的に有している。本実施形態では、接続部４０は、前述のパッド７（図３参照）の一部として平面視において略矩形状に形成されている。各配線１５において、互いに隣り合う引き出し部４１は、所定の間隔を隔てて互いに並走するように形成されていてもよい。

各配線１５は、縁部４２と、縁部４２よりも内方側に位置する内方部４３とを有している。図２の拡大図において、縁部４２と内方部４３との境界を破線で示している。各配線１５の内方部４３は、パッシベーション膜１４の表面に沿う平坦な上面２７を有している。この上面２７は、各配線１５の上面２７でもある。各配線１５の内方部４３の幅Ｗは、たとえば７μｍ以上２０μｍ以下である。また、内方部４３の厚さＴは、たとえば７μｍ以上２０μｍ以下である。これらの数値の範囲において、各配線１５の内方部４３のアスペクト比Ｒ_４３（＝厚さＴ／幅Ｗ）は、０＜Ｒ_４３≦１であってもよい。縁部４２を含めた配線１５全体のアスペクト比Ｒ_１５は、０＜Ｒ_１５＜１であり、アスペクト比Ｒ_４３よりも小さい。

各配線１５の縁部４２には、内方部４３よりも小さい厚さの薄膜部４４が形成されている。配線１５の薄膜部４４は、互いに隣り合う複数の配線１５間において、縁部４２のうち少なくとも複数の配線１５が互いに対向する部分に形成されていることが好ましい。より具体的には、配線１５の薄膜部４４は、互いに隣り合う複数の配線１５間において、縁部４２のうち少なくとも複数の配線１５が２０μｍ以下の配線間距離Ｌで互いに対向する部分に形成されていることが好ましい。本実施形態では、各配線１５の縁部４２の全体に薄膜部４４が形成されている。

図４を参照して、本実施形態では、各配線１５の薄膜部４４は、内方部４３から離れる方向に厚さが徐々に小さくなる傾斜部４５を含む。各配線１５は、当該配線１５が延びる方向に交差する切断面において、半導体基板１２から離れる方向に向かうに従って幅狭となる先細り形状（テーパ状。略台形形状）の断面形状を有している。傾斜部４５は、この実施形態では、内方部４３側に向けて凹状に湾曲する表面を有している。傾斜部４５の表面は、配線１５の側面２８であり、傾斜部４５の端部４６は、配線１５の端部４６である。配線１５の端部４６は、他の部分に比して極めて薄く形成されている。

配線１５は、銅を主成分とする金属を含んでいてもよい。銅を主成分とする金属とは、銅の質量比率（質量％）が、他の成分に対して最も高い金属のことをいう（以下、同じ）。たとえば、配線１５がアルミニウム−銅（Ａｌ−Ｃｕ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等からなる場合、銅の質量比率Ｒ_Ｃｕは、アルミニウムの質量比率Ｒ_Ａｌやシリコンの質量比率Ｒ_Ｓｉよりも高い（Ｒ_Ｃｕ＞Ｒ_Ａｌ，Ｒ_Ｃｕ＞Ｒ_Ｓｉ）。銅を主成分とする金属には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。配線１５が、銅を主成分とする金属を含む場合、パッシベーション膜１４は、酸化シリコン、ＢＰＳＧおよび窒化シリコンを含む群から選択される１つまたは複数の絶縁材料を含むことが好ましい。

一方、配線１５は、アルミニウムを主成分とする金属を含んでいてもよい。アルミニウムを主成分とする金属とは、アルミニウムの質量比率（質量％）が、他の成分に対して最も高い金属のことをいう（以下、同じ）。たとえば、配線１５がアルミニウム−銅（Ａｌ−Ｃｕ）合金、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等からなる場合、アルミニウムの質量比率Ｒ_Ａｌは、銅の質量比率Ｒ_Ｃｕやシリコンの質量比率Ｒ_Ｓｉよりも高い（Ｒ_Ａｌ＞Ｒ_Ｃｕ，Ｒ_Ａｌ＞Ｒ_Ｓｉ）。アルミニウムを主成分とする金属には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度アルミニウムや、純度９９．９９％（４Ｎ）以上の高純度アルミニウム等も含まれる。配線１５が、アルミニウムを主成分とする金属を含む場合、パッシベーション膜１４は、ＳｉＯ_２やＢＰＳＧ等の酸化膜を含むことが好ましい。パッシベーション膜１４は、酸化シリコンおよびＢＰＳＧのうちの少なくとも一方を含むことが好ましい。

各配線１５とパッシベーション膜１４との間には、バリアメタル膜２６および銅シード膜（図示せず）が介在するように配置されている。つまり、各配線１５は、これら銅シード膜（図示せず）およびバリアメタル膜２６を介して第２ビア２４ｂに電気的に接続されている。バリアメタル膜２６は、パッシベーション膜１４上に形成されており、銅シード膜（図示せず）は、バリアメタル膜２６上に形成されている。なお、本実施形態では、銅シード膜（図示せず）は、各配線１５と一体を成している。バリアメタル膜２６は、断面視において、その両端部が配線１５の端部４６よりも内側に位置するように形成されている。

バリアメタル膜２６の端部は、たとえば、平面視において配線１５の端部４６と配線１５の内方部４３との間の領域に位置している。バリアメタル膜２６の幅は、たとえば配線１５の内方部４３の幅Ｗよりも大きく、縁部４２を含む配線１５全体の幅よりも小さい。バリアメタル膜２６は、配線１５の厚さよりも小さい厚さを有している。バリアメタル膜２６の厚さは、たとえば０．１μｍ以上０．３μｍ以下であってもよい。バリアメタル膜２６は、チタン膜を含んでいてもよいし、パッシベーション膜１４の表面から順に積層された窒化チタン膜およびチタン膜の積層膜を含んでいてもよい。

また、バリアメタル膜２６は、チタン膜に加えてまたはこれに代えて、銅よりも高い剛性率または銅よりも低い熱膨張率を有する金属材料からなる金属膜を含んでいてもよい。この金属膜は、たとえばタンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含む。これらの金属種は、いずれも銅よりも高い剛性率および銅よりも低い熱膨張率を有している。さらに、これらの金属種は、チタンの電気抵抗率よりも小さい電気抵抗率を有している。

チタン膜と金属膜との積層構造を有する場合、金属膜は、チタン膜上に形成されていてもよい。この場合、チタン膜の膜厚は、たとえば０．１μｍ以上０．３μｍ以下であってもよく、金属膜の膜厚は、たとえば０．１μｍ以上０．３μｍ以下であってもよい。この構成において、パッシベーション膜１４は、窒化膜であり、金属膜はタングステン膜であってもよい。パッシベーション膜１４が窒化膜であれば、良好な密着性を保ちつつ、パッシベーション膜１４上にチタン膜を形成できる。また、良好な密着性を保ちつつ、チタン膜上にタングステン膜を形成することができる。

各配線１５の表面には、Ｎｉ（ニッケル）膜２９、Ｐｄ（パラジウム）膜３０およびＡｕ（金）膜３１の積層膜が形成されている。Ｎｉ膜２９は、その一方表面および他方表面が各配線１５を被覆するように、各配線１５の上面２７および側面２８に沿って形成されている。本実施形態では、Ｎｉ膜２９のうち各配線１５の上面２７に形成された部分が他の部分よりも厚く形成されている。Ｎｉ膜２９は、一様な厚さを有していてもよい。Ｎｉ膜２９の厚さは、たとえば２μｍ以上４μｍ以下であってもよい。

Ｐｄ膜３０は、一様な厚さ（たとえば０．１μｍ以上０．５μｍ以下）でＮｉ膜２９の全域を被覆している。Ａｕ膜３１は、たとえばＰｄ膜３０よりも薄い一様な厚さ（たとえば０μｍ〜０．０５μｍ）でＰｄ膜３０の全域を被覆している。Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜は、配線１５を保護する保護膜として機能している。ボンディングワイヤ５は、Ａｕ膜３１に接続されている。つまり、本実施形態では、パッド７は、各配線１５の接続部４０、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１により形成されている。

図５Ａ〜図５Ｈは、図４の配線１５の製造工程の一部を説明するための図である。以下の説明では、必要に応じて図４を参照する。また、以下では、配線１５が高純度銅からなる場合を例にとって説明する。
まず、配線１５の形成に先立って、半導体基板１２上に多層配線構造１３（図４参照）が形成される。次に、多層配線構造１３上にパッシベーション膜１４が形成される。次に、パッシベーション膜１４を貫通する第２ビア２４ｂ（図４参照）が形成される。

次に、図５Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリアメタル膜２６および銅シード膜３２がこの順に形成される。次に、図５Ｂに示すように、銅シード膜３２上に、カバー膜３３が形成される。カバー膜３３は、たとえばポリイミド樹脂等の感光性樹脂である。次に、カバー膜３３が選択的に露光・現像されて、図５Ｃに示すように、カバー膜３３に、各配線１５を形成すべき領域に選択的に開口３４が形成される。

カバー膜３３の露光時において、当該カバー膜３３の光反応速度は、光源から離れるに従い小さくなる。そのため、カバー膜３３では、銅シード膜３２に近づくにつれて反応する部分が徐々に広がる。その結果、露光・現像により、断面視において逆テーパ状の開口３４が形成される。つまり、カバー膜３３は、パッシベーション膜１４に向かう方向に沿って開口３４の開口幅が徐々に広がるように当該開口３４を区画する傾斜面３３ａを有するように形成（露光・現像）される。この工程において、傾斜面３３ａは、開口３４に向かって凸状に湾曲する湾曲状に形成される。

次に、図５Ｄに示すように、開口３４から露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。銅は、開口３４の途中部まで成長される（埋め込まれる）。この工程において、めっき成長された銅は、銅シード膜３２と一体を成す。これにより、開口３４から露出する内方部４３と、カバー膜３３の傾斜面３３ａに整合する凹状に湾曲する表面（側面２８）を有する傾斜部４５とを含む配線１５が形成される。

次に、図５Ｅに示すように、カバー膜３３の開口３４を利用して、配線１５の上面２７から無電解めっきによってＮｉを成長させる。これにより、Ｎｉ膜２９の一部が形成される。次に、図５Ｆに示すように、カバー膜３３が除去される。次に、図５Ｇに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリアメタル膜２６が選択的に除去される。

この工程において、バリアメタル膜２６の端部が配線１５の端部４６よりも内側にエッチング（オーバーエッチング）されて、バリアメタル膜２６の端部は、配線１５の端部４６よりも内側に位置するように形成される。これにより、バリアメタル膜２６の端部と配線１５の端部４６との間に段差が形成される。また、この工程において、銅シード膜３２と共に配線１５の側面２８の一部がエッチングされて、配線１５の側面２８がＮｉ膜２９の端部よりも内側に位置するように形成される。

次に、図５Ｈに示すように、配線１５の側面２８およびＮｉ膜２９から無電解めっきによって、Ｎｉ、ＰｄおよびＡｕをこの順にめっき成長させる。これにより、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜が形成される。その後、半導体基板１２を２００℃以上（たとえば２６０℃）の温度にして、配線１５（Ａｕ膜３１）にボンディングワイヤ５が接続される（図４も併せて参照）。

ここで、参考例として、薄膜部４４を有さない一様な厚さの配線１５がパッシベーション膜１４上に形成された半導体装置について考える。この半導体装置において、半導体基板１２等が加熱されるとき、加えられた熱によって配線１５およびパッシベーション膜１４がそれぞれ膨張する。配線１５は、パッシベーション膜１４よりも高い熱膨張率を有しており、熱膨張によってパッシベーション膜１４の表面に沿う方向に応力を発生させる。この応力によって、パッシベーション膜１４にクラック（亀裂）が形成される恐れがある。

パッシベーション膜１４のクラックは、配線１５からの応力が集中する配線１５の縁部周辺で発生し易い傾向がある。また、配線１５の厚膜化に伴って熱膨張による応力も大きくなるので、クラック発生のリスクが高まる。このようなクラックの発生は、配線１５を薄膜化することで回避できるかもしれないが、この場合、配線１５の抵抗値が増加するという背反がある。

また、複数の配線１５が互いに間隔を空けてパッシベーション膜１４上に形成されると、互いに隣り合う複数の配線１５間に位置するパッシベーション膜１４は、それら両方の配線から応力を受ける。そのため、複数の配線１５間に位置するパッシベーション膜１４におけるクラックの発生リスクは、他の部分よりも高くなる。さらに、配線１５が、最上層配線として形成され、その側面２８が保護膜等で支持されていない場合には、とりわけ、配線１５の熱膨張に起因するパッシベーション膜１４のクラックが生じ易い。

これに対して、本実施形態では、パッシベーション膜１４のクラックが生じ易い部分に位置する配線１５の縁部４２が、薄膜部４４を含む。より具体的には、薄膜部４４は、配線１５の内方部４３側に向けて凹状に湾曲する表面（側面２８）を有する傾斜部４５を含む。この傾斜部４５の端部４６（つまり配線１５の端部４６）は、他の部分に比べて極めて小さく形成されている。これにより、配線１５の縁部４２における熱膨張に起因する応力を小さくして、パッシベーション膜１４の表面に沿う方向の応力を低減できるので、配線１５の縁部４２周辺のパッシベーション膜１４においてクラックが生じるのを抑制できる。とりわけ、本実施形態では、配線１５の全体に傾斜部４５（薄膜部４４）が形成されているので、配線１５全体でパッシベーション膜１４の表面に沿う方向の応力を効果的に低減できる。これにより、パッシベーション膜１４の広い範囲でクラックが生じるのを効果的に抑制できる。また、薄膜部４４によりクラックの発生を抑制できる一方で、内方部４３を厚膜化できるので、配線１５の高抵抗化を抑制できる。

たとえば、互いに隣り合う複数の配線１５間において、縁部４２のうち少なくとも複数の配線１５が互いに対向する部分に傾斜部４５（薄膜部４４）が形成されていてもよい。これにより、互いに隣り合う複数の配線１５間においてパッシベーション膜１４にクラックが発生するリスクを低減できる。とくに、配線間距離Ｌが短い部分（たとえば、配線間距離Ｌが２０μｍ以下の部分）に限定して配線１５の縁部４２に薄膜部４４を配置する構成とすれば、他の部分での配線１５の断面積を大きくできるから、配線１５の抵抗の増加を抑制できる。

また、本実施形態では、配線１５は、銅を主成分とする金属またはアルミニウムを主成分とする金属を含む。銅を主成分とする金属またはアルミニウムを主成分とする金属と、パッシベーション膜１４との間には熱膨張率の差があるが、配線１５の傾斜部４５（薄膜部４４）によりクラックを抑制できるので、パッシベーション膜１４上に配線１５を良好に形成できる。とりわけ、銅を主成分とする金属であれば、配線１５の低抵抗化を図ることができる。

また、本実施形態では、ボンディングワイヤ５を配線１５に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板１２等が加熱される。加えられた熱は、直接または半導体基板１２等を介して配線１５に伝達され、その熱膨張を引き起こす。このとき、配線１５の薄膜部４４は、配線１５の縁部４２における応力の集中を緩和するので、パッシベーション膜１４のクラックの発生を抑制できる。

図６は、図４の配線１５の他の実施例を示す断面図である。図６では、配線１５およびその周辺の構成のみを図示している。図６において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
配線１５は、前述の実施形態と同様に、パッシベーション膜１４上に形成されている。配線１５は、縁部４２と、縁部４２よりも内方側に位置する内方部４３とを有している。配線１５の縁部４２は、内方部４３よりも小さい厚さの薄膜部４４を含む。

より具体的には、配線１５は、パッシベーション膜１４（バリアメタル膜２６）上に形成された第１導電体層５１と、第１導電体層５１上に形成された第２導電体層５２とを含む。配線１５の内方部４３は、第１導電体層５１および第２導電体層５２の積層構造により形成されている。配線１５の内方部４３は、第１導電体層５１および第２導電体層５２の合計厚さＴに対応する厚さを有している。

第１導電体層５１は、平面視において第２導電体層５２よりも大きい面積で形成されており、かつ第２導電体層５２よりも小さい厚さで形成されている。第１導電体層５１は、第２導電体層５２の周縁からはみ出したはみ出し部５３を有している。このはみ出し部５３により、配線１５の薄膜部４４が形成されている。なお、はみ出し部５３の上面は、第１導電体層５１と第２導電体層５２との接続部（境界部）よりも下方（パッシベーション膜１４側）に位置するように形成されていてもよい。

第１導電体層５１は、銅を主成分とする金属またはアルミニウムを主成分とする金属を含んでいてもよい。第２導電体層５２は、銅を主成分とする金属またはアルミニウムを主成分とする金属を含んでいてもよい。第１導電体層５１および第２導電体層５２は、同一の金属で形成されることにより、一体的に形成されていてもよいし、互いに異なる金属で形成されていてもよい。第１導電体層５１が、銅を主成分とする金属を含む場合、パッシベーション膜１４は、酸化シリコン、ＢＰＳＧおよび窒化シリコンを含む群から選択される１つまたは複数の絶縁材料を含むことが好ましい。一方、第１導電体層５１が、アルミニウムを主成分とする金属を含む場合、パッシベーション膜１４は、酸化シリコンおよびＢＰＳＧのうちの少なくとも一方を含むことが好ましい。

この実施例では、バリアメタル膜２６は、断面視において、その両端部が第１導電体層５１の端部よりも内側に位置するように形成されている。バリアメタル膜２６の端部は、たとえば、平面視において第１導電体層５１の端部と第２導電体層５２の端部との間の領域に位置している。バリアメタル膜２６の幅は、たとえば第１導電体層５１の幅よりも小さく、第２導電体層５２の幅よりも大きい。バリアメタル膜２６は、第１導電体層５１の厚さよりも小さい厚さ（たとえば０．１μｍ以上０．３μｍ以下）を有している。

Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜は、第１導電体層５１および第２導電体層５２の表面を被覆するように、第１導電体層５１および第２導電体層５２に沿って形成されている。本実施形態では、Ｎｉ膜２９は、第１導電体層５１のはみ出し部５３の全域を被覆している。
図７Ａ〜図７Ｉは、図６の配線１５の製造工程の一部を説明するための図である。以下では、前述の図４および図５Ａ〜図５Ｇを適宜参照しながら、説明する。

まず、配線１５の形成に先立って、半導体基板１２上に多層配線構造１３（図４参照）が形成される。次に、多層配線構造１３上にパッシベーション膜１４が形成される。次に、パッシベーション膜１４を貫通する第２ビア２４ｂ（図４参照）が形成される。
次に、図７Ａに示すように、前述の図５Ａと同様の工程を経て、パッシベーション膜１４の表面にバリアメタル膜２６および銅シード膜３２がこの順に形成される。次に、図７Ｂに示すように、銅シード膜３２を選択的に露出させる開口５４ａを有する第１カバー膜５４が、銅シード膜３２上に形成される。第１カバー膜５４は、たとえば絶縁膜または樹脂膜であってもよい。図７Ｂでは、樹脂膜からなる第１カバー膜５４が形成された例を示している。

次に、図７Ｃに示すように、開口５４ａから露出する銅シード膜３２の表面から、電解めっきによって銅がめっき成長される。銅は、銅シード膜３２上から開口５４ａの途中部まで成長される（埋め込まれる）。この工程において、めっき成長された銅は、銅シード膜３２と一体を成す。これにより、第１導電体層５１が形成される。その後、第１カバー膜５４が除去される。

次に、図７Ｄに示すように、第１導電体層５１を選択的に露出させる開口５５ａを有する第２カバー膜５５が、銅シード膜３２上に形成される。第２カバー膜５５は、たとえば絶縁膜または樹脂膜であってもよい。図７Ｄでは、樹脂膜からなる第２カバー膜５５が形成された例を示している。次に、図７Ｅに示すように、開口５５ａから露出する第１導電体層５１の表面から、電解めっきによって銅がめっき成長される。銅は、第１導電体層５１上から開口５５ａの途中部まで成長される（埋め込まれる）。これにより、第１導電体層５１上に第２導電体層５２が形成されて、配線１５となる。

次に、図７Ｆに示すように、前述の図５Ｅと同様の工程を経て、配線１５の上面２７にＮｉ膜２９の一部が形成される。次に、図７Ｇに示すように、第２カバー膜５５が除去される。次に、図７Ｈに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリアメタル膜２６が選択的に除去される。
この工程において、バリアメタル膜２６の端部が第１導電体層５１の端部よりも内側にエッチング（オーバーエッチング）されて、バリアメタル膜２６の端部は、第１導電体層５１の端部よりも内側に位置するように形成される。これにより、バリアメタル膜２６の端部と第１導電体層５１の端部との間に段差が形成される。また、この工程において、銅シード膜３２と共に第１導電体層５１のはみ出し部５３の表面（上面および側面を含む）の一部および第２導電体層５２の側面の一部がエッチングされる。第２導電体層５２の側面は、Ｎｉ膜２９の端部よりも内側に位置するように形成される。なお、はみ出し部５３の上面は、エッチングにより、第１導電体層５１と第２導電体層５２との接続部（境界部）よりも下方（パッシベーション膜１４側）に位置するように形成されてもよい。

次に、図７Ｉに示すように、前述の図５Ｈと同様の工程を経て、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜が形成される。その後、半導体基板１２を２００℃以上（たとえば２６０℃）の温度にして、配線１５（Ａｕ膜３１）にボンディングワイヤ５が接続される（図４も併せて参照）。
以上、この実施例によれば、配線１５は、パッシベーション膜１４上に形成された第１導電体層５１と、第１導電体層５１上に形成された第２導電体層５２とを含む。第１導電体層５１は、第２導電体層５２の周縁からはみ出したはみ出し部５３を有している。このはみ出し部５３により、配線１５の薄膜部４４が形成されている。第１導電体層５１のはみ出し部５３は、配線１５の内方部４３よりも小さい厚さを有している。これにより、パッシベーション膜１４の表面に沿う方向の応力を効果的に低減できる。その結果、パッシベーション膜１４においてクラックが生じるのを効果的に抑制できる。
＜第２実施形態＞
図８は、本発明の第２実施形態に係る半導体装置６１の配線１５が形成された部分を示す拡大断面図である。図８は、前述の図３の破線円IVで囲った部分の拡大図に対応している。図８において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。

半導体装置６１は、配線１５を被覆するようにパッシベーション膜１４上に形成された本発明の配線上絶縁膜の一例としての第１樹脂膜６２と、配線１５に電気的に接続されるように第１樹脂膜６２上に形成された再配線６３とを含む。第１樹脂膜６２は、たとえばポリイミド樹脂を含む。第１樹脂膜６２は、配線１５の一部を電極パッド６４として露出させるパッド開口６５を有している。この第１樹脂膜６２上に、再配線６３が引き回されている。

再配線６３は、第１樹脂膜６２の表面からパッド開口６５内に入り込むように形成されている。再配線６３は、パッド開口６５内において電極パッド６４に電気的に接続されている。本実施形態では、再配線６３は、ＵＢＭ（アンダーバンプメタル）膜６６と、ＵＢＭ膜６６上に形成された配線膜６７とを含む２層構造を有している。ＵＢＭ膜６６は、一方側表面および他方側表面が、第１樹脂膜６２の表面および電極パッド６４の表面に沿って形成されている。ＵＢＭ膜６６は、チタン膜およびチタン膜上に形成された銅膜とを含む２層構造を有していてもよい。配線膜６７は、ＵＢＭ膜６６がパッド開口６５内に入り込んで形成された凹状の空間に入り込むようにＵＢＭ膜６６に沿って形成されている。配線膜６７は、銅を主成分とする金属を含んでいてもよい。再配線６３上には、当該再配線６３を被覆するように第２樹脂膜６８が形成されている。

第２樹脂膜６８は、再配線６３の一部を再配線パッド６９として露出させる再配線パッド開口７０を有している。再配線パッド６９上には、電極ポスト７１が形成されている。電極ポスト７１は、パッド７（図２参照）に対応している。電極ポスト７１は、第２樹脂膜６８の表面から再配線パッド開口７０に入り込むように形成されている。電極ポスト７１は、再配線パッド開口７０内において再配線パッド６９に電気的に接続されている。本実施形態では、電極ポスト７１は、ＵＢＭ膜７２と、ＵＢＭ膜７２上に形成された配線膜７３とを含む２層構造を有している。

ＵＢＭ膜７２は、一方側表面および他方側表面が、第２樹脂膜６８の表面および再配線パッド６９の表面に沿って形成されている。ＵＢＭ膜７２は、チタン膜およびチタン膜上に形成された銅膜とを含む２層構造を有していてもよい。配線膜７３は、ＵＢＭ膜７２がパッド開口６５内に入り込んで形成された凹状の空間に入り込むようにＵＢＭ膜７２に沿って形成されている。配線膜７３は、銅を主成分とする金属を含んでいてもよい。この電極ポスト７１に、ボンディングワイヤ５が接続されている。

以上、本実施形態によれば、ボンディングワイヤ５が電極ポスト７１を介して再配線６３に電気的に接続されている。たとえば、ボンディングワイヤ５を電極ポスト７１に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板１２等が加熱されることがある。加えられた熱は、半導体基板１２、電極ポスト７１、再配線６３等を介して配線１５に伝達される。このとき、配線１５の傾斜部４５（薄膜部４４）によって、配線１５の縁部４２における応力の集中が緩和されるので、配線１５からの応力に起因するパッシベーション膜１４のクラックを抑制できる（図４も併せて参照）。配線１５は、傾斜部４５に代えて、前述のはみ出し部５３を有していてもよい（図６参照）。

本実施形態において、再配線６３に、配線１５の薄膜部４４（傾斜部４５またははみ出し部５３）と同様の薄膜部４４を形成することにより、第１樹脂膜６２におけるクラックの発生を抑制するようにしてもよい。また、電極ポスト７１に、配線１５の薄膜部４４（傾斜部４５またははみ出し部５３）と同様の薄膜部４４を形成することにより、第２樹脂膜６８におけるクラックの発生を抑制するようにしてもよい。
＜第３実施形態＞
図９は、本発明の第３実施形態に係る半導体装置８１を示す断面図である。図９において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。

半導体装置８１は、半導体チップ２の表面に形成された複数のパッド７（配線１５）にそれぞれ接続された接続電極８２と、半導体チップ２（半導体基板１２）が接続電極８２を介してフリップチップ接合された接合面８３ａを有する配線基板８３とを含む。接続電極８２は、ブロック状または柱状の導電体であってもよいし、半田であってもよい。配線基板８３における接合面８３ａの反対側に位置する裏面８３ｂには、複数のランド８４と、各ランド８４に電気的に接続された半田ボール８５が形成されている。各ランド８４および各半田ボール８５は、配線基板８３に形成されたビア電極８６を介して、対応する接続電極８２およびパッド７（配線１５）に電気的に接続されている。半導体チップ２と配線基板８３との間の隙間８７には、当該隙間８７を満たすように封止樹脂８８が形成されている。

以上、本実施形態によれば、半導体チップ２は、接続電極８２を介して配線基板８３に接続されている。たとえば、接続電極８２を配線基板８３に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体チップ２（半導体基板１２）等が加熱されることがある。加えられた熱は、半導体基板１２や接続電極８２等を介して配線１５に伝達される。このとき、配線１５の薄膜部４４（傾斜部４５またははみ出し部５３）によって、配線１５の縁部４２における応力集中が緩和されるので、パッシベーション膜１４のクラックを抑制できる（図４、図６等も併せて参照）。

また、本実施形態によれば、半導体装置８１は、ランド８４に接する半田ボール８５を介して実装基板（図示せず）に実装される。この実装時には、半田ボール８５を溶融させるために半導体装置８１が加熱される。それにより、配線１５も加熱することになるが、その薄膜部４４（傾斜部４５またははみ出し部５３）の働きによって、配線１５の縁部４２における応力の集中が緩和される。それにより、実装時の加熱に起因するパッシベーション膜１４のクラックを抑制できる（図４、図６等も併せて参照）。
＜第４実施形態＞
図１０は、本発明の第４実施形態に係る半導体装置９１を示す断面図である。図１０において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。

半導体装置９１は、半導体チップ２の表面に形成された複数のパッド７（配線１５）にそれぞれ接続された接続電極９２と、接続電極９２を露出させるように、半導体チップ２（半導体基板１２）の素子形成面１６、裏面および側面を被覆する封止樹脂９３とを含む。封止樹脂９３は、樹脂パッケージ６を兼ねている。
以上、本実施形態によれば、接続電極９２は、外部との電気的接続を達成するための外部端子として形成されている。この場合、半導体装置９１は、接続電極９２に接する半田を介して実装基板（図示せず）に実装される。この実装時には、半田を溶融させるために半導体装置９１が加熱される。それにより、配線１５も加熱することになるが、配線１５の薄膜部４４（傾斜部４５またははみ出し部５３）の働きによって、配線１５の縁部における応力の集中が緩和される。それにより、実装時の加熱に起因するパッシベーション膜１４のクラックを抑制できる（図４、図６等も併せて参照）。

また、接続電極９２上に、たとえば図８のような再配線６３を形成してもよい。この場合、半導体装置９１は、電極パッド６４（図８参照）に接する半田を介して実装基板（図示せず）に実装される。この実装時には、加熱により半田が溶融させられる。実装時の熱は、たとえば再配線６３等を介して配線１５に伝達される。このような場合でも、配線１５の薄膜部４４（傾斜部４５またははみ出し部５３）によって、配線１５の縁部４２での応力集中を回避できるので、実装時の加熱に起因するパッシベーション膜１４のクラックを抑制できる（図４、図６等も併せて参照）。
＜第５実施形態＞
図１１は、本発明の第５実施形態に係る半導体装置１０１を示す断面図である。図１１において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。

図１１に示すように、半導体装置１０１は、樹脂パッケージ６（封止樹脂）外に引き出されたリード４を有するＳＯＰ（Small Outline Package）が適用された半導体装置である。前述の半導体装置１と同様に、半導体チップ２は、ダイパッド３上に配置されている。本実施形態では、ダイパッド３の下面が樹脂パッケージ６から露出していない例を示しているが、ダイパッド３の下面は、樹脂パッケージ６から露出するように形成されていてもよい。

リード４は、樹脂パッケージ６に封止されたインナーリード部４ａと、インナーリード部４ａと一体的に形成され、樹脂パッケージ６外に引き出されたアウターリード部４ｂとを含む。インナーリード部４ａは、樹脂パッケージ６内において、ボンディングワイヤ５を介して対応する半導体チップ２のパッド７（配線１５）に電気的に接続されている。アウターリード部４ｂは、樹脂パッケージ６の下面に向けて延びるように形成されている。アウターリード部４ｂは、実装基板に接続される実装端子である。

以上、本実施形態の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。本実施形態では、ＳＯＰが適用された半導体装置１０１について説明した。しかし、半導体装置１０１は、樹脂パッケージ６（封止樹脂）外に引き出されたリード４を有していれば、ＳＯＰ以外のタイプであってもよい。つまり、半導体装置１０１には、ＳＯＪ（Small Outline J-leaded）、ＣＦＰ（Ceramic Flat Package）、ＳＯＴ（Small Outline Transistor）、ＱＦＰ（Quad Flat Package）、ＤＦＰ（Dual Flat Package）、ＰＬＣＣ（Plastic leaded chip carrier）、ＤＩＰ（Dual Inline Package）、ＳＩＰ（Single Inline Package）等のタイプが適用されてもよい。
＜第６実施形態＞
図１２は、本発明の第６実施形態に係る半導体装置１１１の配線１５が形成された部分を示す拡大断面図である。図１２は、前述の図３、図９、図１０および図１１の破線円IVで囲った部分の拡大図に対応している。図１２において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。

図１２に示すように、本実施形態では、配線１５上に、金属膜１１２が形成されている。金属膜１１２は、断面視において両端部が配線１５の内方部４３よりも外側に位置するように配線１５の上面２７（内方部４３）上に形成されている。金属膜１１２の幅は、配線１５の内方部４３の幅Ｗよりも大きい。つまり、配線１５の内方部４３の幅Ｗは、金属膜１１２の幅よりも小さい。金属膜１１２の端部は、たとえば、平面視において配線１５の端部４６と配線１５の内方部４３との間の領域に位置している。

金属膜１１２の両端部は、空間を挟んで配線１５の側面２８（縁部４２）に対向する部分を有している。なお、金属膜１１２の両端部は、配線１５の端部４６よりも外側に位置する部分を含み、当該部分がパッシベーション膜１４に対向していてもよい。金属膜１１２は、より具体的には、複数の金属膜からなる積層膜を含む。本実施形態では、金属膜１１２は、Ｎｉ（ニッケル）膜１１３およびＰｄ（パラジウム）膜１１４の積層膜を含む。

金属膜１１２のＮｉ膜１１３は、平坦な表面を有しており、断面視において両端部が配線１５の内方部４３よりも外側に位置するように配線１５上に形成されている。これにより、Ｎｉ膜１１３は、空間を挟んで配線１５の側面２８（縁部４２）に対向する部分を有している。Ｎｉ膜１１３は、配線１５の厚さよりも小さい厚さを有している。Ｎｉ膜１１３は、一様な厚さで形成されていてもよい。Ｎｉ膜１１３の厚さは、たとえば２μｍ以上４μｍ以下であってもよい。

一方、金属膜１１２のＰｄ膜１１４は、平坦な表面を有しており、断面視において両端部が配線１５の内方部４３よりも外側に位置するようにＮｉ膜１１３上に形成されている。Ｐｄ膜１１４は、Ｎｉ膜１１３に整合するようにＮｉ膜１１３上に形成されている。つまり、Ｐｄ膜１１４の端部は、Ｎｉ膜１１３の端部に対して面一になるように形成されている。Ｐｄ膜１１４は、Ｎｉ膜１１３の厚さよりも小さい厚さを有している。Ｐｄ膜１１４は、一様な厚さで形成されていてもよい。Ｐｄ膜１１４の厚さは、たとえば０．１μｍ以上０．５μｍ以下であってもよい。

ボンディングワイヤ５は、金属膜１１２（Ｐｄ膜１１４）に接続されている。つまり、本実施形態では、パッド７は、各配線１５の接続部４０、金属膜１１２（Ｎｉ膜１１３およびＰｄ膜１１４）により形成されている。
以上、本実施形態の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。

図１３Ａ〜図１３Ｇは、図１２の配線１５の製造工程の一部を説明するための図である。以下の説明では、必要に応じて前述の図５Ａ〜図５Ｄを参照する。また、以下では、配線１５が高純度銅からなる場合を例にとって説明する。
まず、図１３Ａに示すように、前述の図５Ａに示す工程と同様の工程を経て、パッシベーション膜１４の表面に、バリアメタル膜２６および銅シード膜３２がこの順に形成される。次に、図１３Ｂおよび図１３Ｃに示すように、前述の図５Ｂおよび図５Ｃに示す工程と同様の工程を経て、開口３４を区画する傾斜面３３ａを有するカバー膜３３が形成される。

次に、図１３Ｄに示すように、前述の図５Ｄに示す工程を経て、開口３４から露出する内方部４３と、カバー膜３３の傾斜面３３ａに整合する表面（側面２８）を有する傾斜部４５とを含む配線１５が形成される。
次に、図１３Ｅに示すように、カバー膜３３の開口３４を利用して、配線１５の上面２７から電解めっきによってＮｉを成長させる。これにより、Ｎｉ膜１１３が形成される。次に、カバー膜３３の開口３４を利用して、Ｎｉ膜１１３上から電解めっきによってＰｄを成長させる。この工程において、Ｎｉ膜１１３の厚さよりも小さい厚さのＰｄ膜が形成される。これにより、Ｎｉ膜１１３およびＰｄ膜１１４を含む金属膜１１２が形成される。その後、図１３Ｆに示すように、カバー膜３３が除去される。

次に、図１３Ｇに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリアメタル膜２６が選択的に除去される。この工程において、銅シード膜３２と共に配線１５の側面２８がエッチングされて、配線１５の内方部４３が金属膜１１２の端部よりも内側に位置するように形成される。これにより、配線１５の内方部４３と金属膜１１２の端部との間に段差が形成される。また、この工程において、バリアメタル膜２６の端部が配線１５の端部４６よりも内側にエッチング（オーバーエッチング）されて、バリアメタル膜２６の端部は、配線１５の端部４６よりも内側に位置するように形成される。これにより、バリアメタル膜２６の端部と配線１５の端部４６との間に段差が形成される。

その後、半導体基板１２を２００℃以上（たとえば２６０℃）の温度にして、Ｐｄ膜１１４にボンディングワイヤ５（図１２参照）が接続される。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、前述の第１実施形態では、配線１５を被覆するＮｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜が形成された例について説明した。しかし、図１４に示すように、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜を形成せずに、配線１５に直接ボンディングワイヤ５を接続するようにしてもよい。

また、前述の第１実施形態ではパッシベーション膜１４上に、銅シード膜３２およびバリアメタル膜２６が形成された例について説明した。しかし、図１５に示すように、銅シード膜３２およびバリアメタル膜２６を設けることなく、配線１５をパッシベーション膜１４上に直接配置してもよい。このような配線１５は、電解めっきに代えて無電解めっきを実行して、パッシベーション膜１４上に直接銅を成長させることにより形成できる。

また、前述の第１実施形態に係る配線１５の一実施例では、配線１５が内方部４３に向かって湾曲する表面を有する傾斜部４５を含む例について説明した。しかし、傾斜部４５は、内方部４３とは反対側に向かって湾曲する表面を有していてもよい。この場合、配線１５の端部４６は、内方部４３に向かって湾曲する場合に比べて厚く形成されるので、傾斜部４５は、配線１５が内方部４３に向かって湾曲する表面を有しているのが望ましいといえる。

また、前述の第１実施形態に係る配線１５の他の実施例では、配線１５が、第１導電体層５１および第２導電体層５２を含む例について説明した。しかし、配線１５は、２つ以上の導電体層が積層された構造を有していてもよい。この場合、図１６に示すように、第１導電体層５１と第２導電体層５２との間に第３導電体層５６が形成されてもよい。第３導電体層５６は、第１導電体層５１の厚さよりも大きく、かつ、第２導電体層５２の厚さよりも小さい厚さを有している。また、第３導電体層５６は、平面視において、第１導電体層５１の面積よりも小さく、かつ、第２導電体層５２の面積よりも大きい面積を有している。このように、第１導電体層５１、第３導電体層５６および第２導電体層５２により、段状の配線１５を形成してもよい。

また、前述の第１実施形態に係る配線１５の他の実施例において、図１７に示すように、前述の第６実施形態に係る金属膜１１２が採用されてもよい。このような金属膜１１２は、前述の図５Ｅ以降の工程に代えて、前述の図１３Ｅ以降の工程と同様の工程を実行することにより形成できる。
また、前述の第６実施形態では、Ｎｉ膜１１３およびＰｄ膜１１４の積層膜を含む金属膜１１２が形成された例について説明した。この構成において、金属膜１１２は、Ｐｄ膜１１４上に形成されたＡｕ（金）膜を含んでいてもよい。さらに、金属膜１１２は、Ｎｉ、ＰｄおよびＡｕを含む群から選択される１つまたは複数の金属種を含む金属膜であってもよい。

また、前述の第１実施形態、第２実施形態、第５実施形態および第６実施形態では、半導体装置１，６１，１０１，１１１が、ボンディングワイヤ５を含む例について説明した。しかし、半導体装置１，６１，１０１，１１１は、ボンディングワイヤ５に代えてまたはこれに加えて、導電体板等の比較的大きな電流通過面積を有する配線部材を含んでいてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体装置
５ ボンディングワイヤ
１２ 半導体基板
１３ 多層配線構造
１４ パッシベーション膜
１５ 配線
２６ バリア膜
３３ カバー膜
３３ａ 傾斜面
３４ カバー膜の開口
４２ 縁部
４３ 内方部
４４ 薄膜部
４５ 傾斜部
５１ 第１導電体層
５２ 第２導電体層
５３ はみ出し部
５４ 第１カバー膜
５４ａ 第１カバー膜の開口
５５ 第２カバー膜
５５ａ 第２カバー膜の開口
６１ 半導体装置
６２ 第１樹脂膜
６３ 再配線
８１ 半導体装置
８２ 接続電極
８３ 配線基板
８３ａ 接合面
８３ｂ 裏面
８４ ランド
８６ ビア電極
８８ 封止樹脂
９１ 半導体装置
９２ 接続電極
９３ 封止樹脂
１０１ 半導体装置
１１１ 半導体装置
Ｌ 配線間距離

Claims (16)

1. 半導体基板と、
   前記半導体基板上に形成された絶縁膜と、
   前記絶縁膜上に形成され、外部回路に電気的に接続される接続部と、当該接続部から選択的に引き出された引き出し部とを一体的に有する配線であって、縁部と、前記縁部よりも内方側に位置する内方部とを有する配線とを含み、
   前記配線の前記縁部は、前記内方部よりも小さい厚さの薄膜部を含み、
   前記薄膜部は、前記内方部から離れる方向に向かって厚さが徐々に小さくなる傾斜部を含み、
   前記傾斜部は、前記配線の前記内方部側に向けて湾曲する表面を有しており、
   前記配線の表面には、Ｎｉ膜が積層膜として形成され、当該Ｎｉ膜は前記配線の上面に形成された部分が他の部分よりも厚く形成されており、
   前記半導体基板上に形成され、層間絶縁膜を介して複数の配線層が積層された多層配線構造をさらに含み、
   前記絶縁膜は、前記多層配線構造を被覆するように当該多層配線構造上に形成されており、
   前記配線は、最上層配線として前記絶縁膜上に形成されている、半導体装置。
2. 前記配線の表面に形成されたＮｉ膜の全域を被覆するように、さらに、Ｐｄ（パラジウム）膜およびＡｕ（金）膜の積層膜が形成されている、請求項１に記載の半導体装置。
3. 半導体基板と、
   前記半導体基板上に形成された絶縁膜と、
   前記絶縁膜上に形成され、外部回路に電気的に接続される接続部と、接続部から選択的に引き出された引き出し部とを一体的に有する配線であって、縁部と、前記縁部よりも内方側に位置する内方部とを有する配線とを含み、
   前記配線の前記縁部は、前記内方部より小さい厚さの薄膜部を含み、
   前記配線は、前記絶縁膜上に形成された第１導電体層と、前記第１導電体層上に形成された第２導電体層とを含み、
   前記第１導電体層は、前記第２導電体層の周縁からはみ出したはみ出し部を有し、
   前記薄膜部は、前記はみ出し部により形成されており、
   前記半導体基板上に形成され、層間絶縁膜を介して複数の配線層が積層された多層配線構造をさらに含み、
   前記絶縁膜は、前記多層配線構造を被覆するように当該多層配線構造上に形成されており、
   前記配線は、最上層配線として前記絶縁膜上に形成されている、半導体装置。
4. 前記薄膜部は、前記配線の前記縁部の全体に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
5. 前記絶縁膜上に互いに間隔を空けて形成された複数の前記配線を含み、
   前記薄膜部は、互いに隣り合う複数の前記配線間において、前記縁部のうち少なくとも複数の前記配線が互いに対向する部分に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
6. 前記絶縁膜上に互いに間隔を空けて形成された複数の前記配線を含み、
   前記薄膜部は、互いに隣り合う複数の前記配線間において、前記縁部のうち少なくとも複数の前記配線が２０μｍ以下の配線間距離で互いに対向する部分に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
7. 前記配線は、銅を主成分とする金属を含み、
   前記絶縁膜は、窒化膜または酸化膜を含む、請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記配線は、アルミニウムを主成分とする金属を含み、
   前記絶縁膜は、酸化膜を含む、請求項１〜６のいずれか一項に記載の半導体装置。
9. 前記配線と前記絶縁膜との間に介在するバリア膜をさらに含む、請求項１〜８のいずれか一項に記載の半導体装置。
10. 前記配線の前記内方部は、２０μｍ以下の厚さを有している、請求項１〜９のいずれか一項に記載の半導体装置。
11. 前記配線の前記接続部に電気的に接続されたボンディングワイヤをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。
12. 前記ボンディングワイヤは、銅ワイヤまたは金ワイヤを含む、請求項１１に記載の半導体装置。
13. 前記配線を被覆するように前記絶縁膜上に形成された配線上絶縁膜と、
    前記配線に電気的に接続されるように前記配線上絶縁膜上に形成された再配線とをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。
14. 前記配線に電気的に接続された接続電極と、
    前記半導体基板が前記接続電極を介してフリップチップ接合された接合面を有する配線基板とをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。
15. 前記配線基板の前記接合面の反対側の面に配置され、ビア電極を介して前記配線に電気
    的に接続されたランドをさらに含む、請求項１４に記載の半導体装置。
16. 前記配線に電気的に接続された接続電極と、
    前記接続電極を露出させるように、前記半導体基板の表面、裏面および側面を被覆する
    封止樹脂とをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。

Images