JP6210482B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6210482B2
JP6210482B2 JP2013078759A JP2013078759A JP6210482B2 JP 6210482 B2 JP6210482 B2 JP 6210482B2 JP 2013078759 A JP2013078759 A JP 2013078759A JP 2013078759 A JP2013078759 A JP 2013078759A JP 6210482 B2 JP6210482 B2 JP 6210482B2
Authority
JP
Japan
Prior art keywords
copper wiring
layer
film
forming
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013078759A
Other languages
English (en)
Other versions
JP2014203958A (ja
Inventor
聡 蔭山
聡 蔭山
勇 西村
勇 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013078759A priority Critical patent/JP6210482B2/ja
Priority to US14/243,245 priority patent/US9627344B2/en
Publication of JP2014203958A publication Critical patent/JP2014203958A/ja
Application granted granted Critical
Publication of JP6210482B2 publication Critical patent/JP6210482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ワイヤ接続用の銅配線を有する半導体装置およびその製造方法に関する。
従来、低抵抗化を図るために、ボンディングワイヤが接続される層に銅配線を用いることが知られている。
たとえば、特許文献１は、誘電体上に形成された銅電極と、銅電極上に形成されたＮｉ等からなる障壁層と、障壁層上に形成されたＡｕ等からなる最外層とを含み、当該最外層にワイヤが接続された半導体装置を開示している。
この半導体装置の製造工程では、銅電極を被覆する障壁層および最外層はいずれも、銅電極の表面にシード金属を形成した後、当該シード金属から各材料を無電解めっきで成長させることによって形成される。
特開２００１−３１９９４６号公報
ワイヤボンディング時の衝撃を緩和するため、銅電極上には比較的厚いＮｉ層を形成する必要がある。しかしながら、無電解めっきのように材料をシード膜から等方的に成長させるやり方では、銅電極の横方向にもＮｉがめっき成長するため、隣り合う銅電極上のＮｉ層同士の間隔が狭くなりやすい。そのため、Ｎｉのめっき成長時に一緒にめっきされた残渣がリークパスとなって配線間ショートが発生するおそれがある。この問題を防止するためには、互いに隣り合う銅電極の間隔（配線間距離）を広くしなければならず、これが配線の微細化を困難にさせている。
一方、銅電極の側面をレジスト膜等で覆った状態でめっき成長させてもよいが、そうすると、銅電極の側面にめっき層が形成されず、銅電極の側面がむき出しとなる。この場合には、銅電極が側面から酸化されて腐食するおそれがある。
本発明の目的は、ワイヤ接続用の銅配線を備える半導体装置において、銅配線の側面を保護できると共に、配線間距離を短くできる半導体装置およびその製造方法を提供することである。
上記目的を達成するための半導体装置は、絶縁層と、前記絶縁層上に形成されたワイヤ接続用の銅配線と、前記銅配線の上面に形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、前記衝撃緩和層上に形成され、ワイヤが接着される接着層と、前記銅配線の側面を覆う側壁保護層とを含み、前記側壁保護層の厚さは、前記銅配線の上面から前記接着層のワイヤ接着面までの距離よりも薄い、半導体装置である。
この構成によれば、側壁保護層の厚さが、銅配線の上面から接着層のワイヤ接着面までの距離よりも薄い。したがって、複数の銅配線が配置される場合において、隣り合う銅配線の側壁保護層同士の距離を、従来に比べて広く確保できる。その結果、銅配線の配線間距離を短くしても、配線間ショートの発生を防止することができる。
また、銅配線は、衝撃緩和層、接着層および側壁保護層によって覆われていて表面が露出していないので、銅配線の酸化や腐食を抑制することもできる。
前記半導体装置では、前記衝撃緩和層は、前記銅配線の側面を露出させるように上面のみに選択的に形成されていてもよい。
この構成によれば、衝撃緩和層が銅配線の側面に形成されていない分、銅配線の側面に形成される層の厚さを薄くすることができる。
前記半導体装置では、前記衝撃緩和層の上面に加えて、前記銅配線の側面も覆うように形成されており、前記側壁保護層は、前記接着層の前記銅配線の側面に接する部分を利用して形成されていてもよい。
この構成によれば、接着層の形成と同時に側壁保護層を形成できるので、製造工程を簡略化することができる。
前記半導体装置では、前記側壁保護層は、前記銅配線の上端から下端までの前記銅配線の側面を完全に覆うように形成されていてもよい。
この構成によれば、銅配線の側面を完全に覆うことによって、銅配線の酸化や腐食を確実に防止することができる。
一方、前記銅配線は、その側面の下端に外側に張り出した張出部をさらに有し、前記側壁保護層は、前記銅配線の上端から前記張出部までの前記銅配線の側面を覆うように形成されていてもよい。
前記半導体装置では、前記側壁保護層は、絶縁材料からなるサイドウォールを含んでいてもよい。
この構成によれば、側壁保護層が絶縁材料からなるので、配線間ショートの発生をより良好に防止することができる。
前記サイドウォールは、ＳｉＮ膜からなることが好ましい。
前記半導体装置では、前記衝撃緩和層は、その側面が前記銅配線の側面と面一になるように形成されていてもよい。
この構成によれば、衝撃緩和層と銅配線の側面が面一なので、これらの界面付近において、接着層を良好に成膜することができる。
一方、前記衝撃緩和層は、その側面と前記銅配線の側面との間に段差が形成されるように、前記銅配線よりも側方に張り出して形成されていてもよい。
前記半導体装置では、前記衝撃緩和層は、前記銅配線の上面に接する部分の厚さよりも薄くなるように、前記銅配線の側面に接するように形成されており、前記側壁保護層は、前記衝撃緩和層の前記銅配線の側面に接する部分を利用して形成されていてもよい。
この構成によれば、衝撃緩和層が銅配線の側面に接する部分で薄くされる分、銅配線の側面に形成される層の厚さを薄くすることができる。また、衝撃緩和層の形成と同時に側壁保護層を形成できるので、製造工程を簡略化することができる。
また、前記接着層は、前記衝撃緩和層の上面に加えて、前記衝撃緩和層の側面も覆うように形成されており、前記側壁保護層は、前記接着層の前記衝撃緩和層の側面に接する部分をさらに含むことが好ましい。
前記衝撃緩和層は、Ｎｉ膜からなっていてもよい。また、前記接着層は、前記衝撃緩和層から順に積層されたＰｄ膜およびＡｕ膜の積層構造を含んでいてもよい。また、前記半導体装置では、前記絶縁層と前記銅配線との間にバリア膜が介在されていてもよい。
前記半導体装置では、前記銅配線は、２０μｍ未満の配線間距離で複数本形成されていてもよい。
この構成によれば、配線間距離が２０μｍ未満であるため、配線の微細化を図ることができる。
上記目的を達成するための半導体装置の製造方法は、絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、前記銅配線の上面を露出させ、前記銅配線の側面を覆うようにマスクを形成する工程と、前記露出した前記銅配線の上面に銅よりも硬度が高い金属材料をめっきすることによって、前記銅配線の上面に衝撃緩和層を形成する工程と、前記マスクを除去し、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を、前記銅配線の側面および前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法である。
この方法によれば、銅配線の側面をマスクで覆った状態で、銅配線の上面に衝撃緩和層が選択的に形成される。これにより、銅配線の上面上の領域において、ボンディングワイヤの接合時の衝撃を緩和するのに必要な膜厚を有する衝撃緩和層を確保できる。これにより、その後の工程においては、銅配線の上面上には衝撃緩和層の材料を全く成長させないか、もしくは比較的薄く成長させるだけでよい。したがって、銅配線の側面からのめっき成長量を減らすことができるので、銅配線の側面に形成される層の厚さを薄くすることができる。
前記半導体装置の製造方法では、前記衝撃緩和層を形成する工程は、前記衝撃緩和層の材料を電解めっきする工程を含み、前記接着層を形成する工程は、前記接着層の材料を無電解めっきする工程を含んでいてもよい。
この方法によれば、銅配線がマスクで覆われている間のめっき工程を電解めっきで行い、マスクが除去されてからの工程を無電解めっきで行うことによって、無電解めっきのめっき温度の影響でマスクが変形することを回避することができる。
一方、無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。そのため、無電解めっきを行っても上記めっき温度による影響を受けない場面では、積極的に無電解めっきを採用することで、半導体装置の生産性を向上させることができる。
前記半導体装置の製造方法では、前記接着層を形成する工程は、前記マスクの除去によって露出した前記銅配線の側面に接するように、前記接着層の材料をめっきする工程を含んでいてもよい。
この方法によれば、衝撃緩和層が銅配線の側面に形成されない分、銅配線の側面に形成される層の厚さを薄くすることができる。
一方、前記衝撃緩和層を形成する工程は、前記接着層の形成に先立って、前記銅配線の側面および前記衝撃緩和層の表面から前記衝撃緩和層の材料をさらにめっきする工程を含んでいてもよい。
上記目的を達成するための他の半導体装置の製造方法は、絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、前記銅配線の上面を露出させ、前記銅配線の側面を覆うように絶縁材料からなるサイドウォールを形成する工程と、前記露出した前記銅配線の上面から、銅よりも硬度が高い金属材料をめっきすることによって、前記銅配線の上面に衝撃緩和層を形成する工程と、前記衝撃緩和層上に、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法である。
この方法によれば、衝撃緩和層および接着層の形成に先立って、銅配線の側面を覆うサイドウォールが形成される。そのため、衝撃緩和層および接着層のめっきの際には、銅配線の側面から衝撃緩和層および接着層の材料がめっき成長することを防止することができる。したがって、銅配線の側面からのめっき成長量を減らすことができるので、銅配線の側面に形成される層の厚さを薄くすることができる。
前記半導体装置の製造方法では、前記衝撃緩和層を形成する工程および前記接着層を形成する工程は、いずれも各材料を無電解めっきする工程を含んでいてもよい。
この方法によれば、衝撃緩和層および接着層をいずれも無電解めっきで形成することで、半導体装置の生産性を向上させることができる。
前記サイドウォールは、ＳｉＮ膜からなることが好ましい。
上記目的を達成するためのさらに他の半導体装置の製造方法は、絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、前記銅配線の上面を露出させ、前記銅配線の側面を覆うようにマスクを形成する工程と、前記露出した前記銅配線の上面に触媒を塗布した後、前記マスクを除去する工程と、前記マスクの除去後、銅よりも硬度が高い金属材料をめっきすることによって、前記触媒上に選択的に衝撃緩和層を形成する工程と、前記衝撃緩和層の形成後、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を、前記銅配線の側面および前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法である。
この方法によれば、衝撃緩和層の形成に先立って、銅配線の上面のみに選択的に触媒が付与される。これにより、衝撃緩和層のめっきの際には、銅配線の側面から衝撃緩和層の材料がめっき成長することを抑制することができる。したがって、銅配線の側面からのめっき成長量を減らすことができるので、銅配線の側面に形成される層の厚さを薄くすることができる。
前記半導体装置の製造方法では、前記衝撃緩和層を形成する工程および前記接着層を形成する工程は、いずれも各材料を無電解めっきする工程を含んでいてもよい。
この方法によれば、衝撃緩和層および接着層をいずれも無電解めっきで形成することで、半導体装置の生産性を向上させることができる。
上記目的を達成するためのさらに他の半導体装置の製造方法は、絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、前記銅配線の上面を露出させ、前記銅配線の側面を覆うようにマスクを形成する工程と、前記露出した前記銅配線の上面から、銅よりも硬度が高い金属材料をめっきすることによって、前記銅配線の上面に衝撃緩和層を形成する工程と、前記マスクを選択的にエッチングすることによって、前記マスクと前記銅配線の側面との間に隙間を形成する工程と、前記隙間の形成後、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を、前記銅配線の側面および前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法である。
この方法によれば、接着層のめっき時に、めっき成長量をマスクの隙間の範囲内に留めることができる。したがって、銅配線の側面からのめっき成長量を減らすことができるので、銅配線の側面に形成される層の厚さを薄くすることができる。
前記半導体装置の製造方法では、前記衝撃緩和層を形成する工程および前記接着層を形成する工程は、いずれも各材料を電解めっきする工程を含んでいてもよい。
この方法によれば、銅配線がマスクで覆われている間のめっき工程を電解めっきで行うことによって、上記したマスクの変形の問題を回避することができる。
前記衝撃緩和層を形成する工程は、Ｎｉ膜をめっきする工程を含んでいてもよい。また、前記接着層を形成する工程は、Ｐｄ膜およびＡｕ膜を順にめっきする工程を含んでいてもよい。また、前記半導体装置の製造方法は、前記絶縁層と前記銅配線との間にバリア膜を形成する工程をさらに含んでいてもよい。
図１は、本発明の一実施形態に係る半導体装置の模式的な底面図である。 図２は、図１の切断面II−IIにおける断面図である。 図３は、図２の破線円IIIで囲った部分の拡大図であって、銅配線の第１実施形態を示す図である。 図４Ａは、図３の銅配線の製造工程の一部を説明するための図である。 図４Ｂは、図４Ａの次の工程を示す図である。 図４Ｃは、図４Ｂの次の工程を示す図である。 図４Ｄは、図４Ｃの次の工程を示す図である。 図４Ｅは、図４Ｄの次の工程を示す図である。 図４Ｆは、図４Ｅの次の工程を示す図である。 図５は、図３の銅配線の変形例を示す図である。 図６は、図３の銅配線の他の変形例を示す図である。 図７は、図３の銅配線のさらに他の変形例を示す図である。 図８は、銅配線の第２実施形態を示す図である。 図９Ａは、図８の銅配線の製造工程の一部を説明するための図である。 図９Ｂは、図９Ａの次の工程を示す図である。 図９Ｃは、図９Ｂの次の工程を示す図である。 図９Ｄは、図９Ｃの次の工程を示す図である。 図９Ｅは、図９Ｄの次の工程を示す図である。 図９Ｆは、図９Ｅの次の工程を示す図である。 図１０は、銅配線の第３実施形態を示す図である。 図１１Ａは、図１０の銅配線の製造工程の一部を説明するための図である。 図１１Ｂは、図１１Ａの次の工程を示す図である。 図１１Ｃは、図１１Ｂの次の工程を示す図である。 図１１Ｄは、図１１Ｃの次の工程を示す図である。 図１１Ｅは、図１１Ｄの次の工程を示す図である。 図１１Ｆは、図１１Ｅの次の工程を示す図である。 図１２は、銅配線の第４実施形態を示す図である。 図１３Ａは、図１２の銅配線の製造工程の一部を説明するための図である。 図１３Ｂは、図１３Ａの次の工程を示す図である。 図１３Ｃは、図１３Ｂの次の工程を示す図である。 図１３Ｄは、図１３Ｃの次の工程を示す図である。 図１３Ｅは、図１３Ｄの次の工程を示す図である。 図１３Ｆは、図１３Ｅの次の工程を示す図である。
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な底面図である。図２は、図１の切断面II−IIにおける断面図である。
半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置であり、半導体チップ２をダイパッド３、リード４および銅ワイヤ５とともに樹脂パッケージ６で封止した構造を有している。半導体装置１（樹脂パッケージ６）の外形は、扁平な直方体形状である。
半導体装置１の外形は、たとえば、平面形状が４ｍｍ角の正方形状で厚さが０．８５ｍｍの６面体であり、以下で挙げる半導体装置１の各部の寸法は、半導体装置１がその外形寸法を有する場合の一例である。
半導体チップ２は、平面視で２．３ｍｍの正方形状をなしている。半導体チップ２の厚さは、０．２３ｍｍである。半導体チップ２の表面の周縁部には、複数のパッド７が配置されている。各パッド７は、後述する半導体基板１２に作り込まれた半導体素子と電気的に接続されている。半導体チップ２の裏面には、Ａｕ、Ｎｉ（ニッケル）、Ａｇ（銀）などの金属層からなる裏メタル８が形成されている。
ダイパッド３およびリード４は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。その金属薄板（ダイパッド３およびリード４）の厚さは、０．２ｍｍである。ダイパッド３およびリード４の表面には、Ａｇからなるめっき層９が形成されている。
ダイパッド３は、平面視で２．７ｍｍの正方形状をなし、各側面が半導体装置１の側面と平行をなすように半導体装置１の中央部に配置されている。
ダイパッド３の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略１／４楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ６が入り込んでいる。これにより、ダイパッド３の周縁部がその上下から樹脂パッケージ６で挟まれ、ダイパッド３の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
また、ダイパッド３の裏面は、その周縁部（断面略１／４楕円形状に窪んだ部分）を除いて、樹脂パッケージ６の裏面から露出している。
リード４は、ダイパッド３の各側面と対向する位置に、同数（たとえば、９本）ずつ設けられている。ダイパッド３の側面に対向する各位置において、リード４は、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード４の長手方向の長さは、０．４５ｍｍである。また、ダイパッド３とリード４との間の間隔は、０．２ｍｍである。
リード４の裏面のダイパッド３側の端部には、裏面側からの潰し加工により、断面略１／４楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ６が入り込んでいる。これにより、リード４のダイパッド３側の端部がその上下から樹脂パッケージ６で挟まれ、リード４の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
リード４の裏面は、ダイパッド３側の端部（断面略１／４楕円形状に窪んだ部分）を除いて、樹脂パッケージ６の裏面から露出している。また、リード４のダイパッド３側と反対側の側面は、樹脂パッケージ６の側面から露出している。
ダイパッド３およびリード４の裏面における樹脂パッケージ６から露出する部分には、半田からなるめっき層１０が形成されている。
そして、半導体チップ２は、パッド７が配置されている表面を上方に向けた状態で、その裏面が接合材１１を介して、ダイパッド３の表面（めっき層１０）に接合されている。接合材１１には、たとえば、半田ペーストが用いられる。接合材１１の厚さは、０．０２ｍｍである。
なお、半導体チップ２とダイパッド３との電気的な接続が不要な場合には、裏メタル８が省略されて、半導体チップ２の裏面がダイパッド３の表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ２の平面サイズは、２．３ｍｍ角となる。また、ダイパッド３の表面上のめっき層９が省略されてもよい。
銅ワイヤ５は、たとえば、純度が９９．９９％以上の銅からなる。銅ワイヤ５の一端は、半導体チップ２のパッド７に接合されている。銅ワイヤ５の他端は、リード４の表面に接合されている。そして、銅ワイヤ５は、半導体チップ２とリード４との間に、アーチ状のループを描いて架設されている。この銅ワイヤ５のループの頂部と半導体チップ２の表面との高低差は、０．１６ｍｍである。
次に、パッド７（銅配線１５）の４つの実施形態を、半導体チップ２の構造と共に説明する。
＜第１実施形態＞
図３は、図２の破線円IIIで囲った部分の拡大図であって、銅配線１５の第１実施形態を示す図である。
半導体チップ２は、半導体基板１２と、下層配線１３と、本発明の絶縁層の一例としてのパッシベーション膜１４と、銅配線１５とを含む。
半導体基板１２は、たとえば、半導体素子（ダイオード、トランジスタ、抵抗、キャパシタ等）が形成された表面１６を有するシリコン基板からなる。
下層配線１３は、半導体基板１２の表面１６から順に、複数の配線層が層間膜を介して積層された多層配線構造を有している。この実施形態では、下層配線１３は、第１層間膜１７を介して半導体基板１２の表面１６に積層された第１メタル層１８、第２層間膜１９を介して第１メタル層１８に積層された第２メタル層２０と、第２メタル層２０を被覆する第３層間膜２１（最上層間膜）とを含む。
第１層間膜１７、第２層間膜１９および第３層間膜２１は、たとえば、酸化シリコン（ＳｉＯ２）等の絶縁材料からなる。また、第１メタル層１８および第２メタル層２０は、アルミニウム（アルミニウム配線）からなる。なお、この実施形態の配線に使用する「アルミニウム」には、Ａｌが１００％含有される純アルミニウム、およびＡｌと他の金属とのアルミニウム合金（たとえば、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等）が含まれるものとする（以下、同じ）。
第１メタル層１８および第２メタル層２０の上下面にはそれぞれ、第１〜第３層間膜１７，１９，２１への不純物の拡散を防止するバリア膜２２，２３が形成されている。第１および第２メタル層１８，２０の上面に形成された上面バリア膜２２は、たとえば窒化チタン（ＴｉＮ）からなる。一方、第１および第２メタル層１８，２０の下面に形成された下面バリア膜２３は、たとえば第１および第２メタル層１８，２０の下面から順に窒化チタン（ＴｉＮ）およびチタン（Ｔｉ）が積層された２層構造（ＴｉＮ／Ｔｉ）を有している。
パッシベーション膜１４は、たとえば、窒化シリコン（ＳｉＮ）等の絶縁材料からなる。パッシベーション膜１４は、第３層間膜２１上に形成されている。
そして、第１メタル層１８および第２メタル層２０の上面にはそれぞれ、それらの上方の絶縁膜を貫通するビア２４が接続されている。この実施形態では、第１メタル層１８の上面に接続されたビア２４は、第２層間膜１９を貫通して、第２メタル層２０の下面に接続されている。一方、第２メタル層２０の上面に接続されたビア２４は、第３層間膜２１およびパッシベーション膜１４を貫通して、パッシベーション膜１４の表面と面一になるように、当該表面から露出している。この露出部分は、後述するように銅配線１５の下面に接続される。また、ビア２４と絶縁膜（この実施形態では、第２層間膜１９、第３層間膜２１およびパッシベーション膜１４）との間には、たとえば、窒化チタン（ＴｉＮ）からなるバリア膜２５が介在されている。
銅配線１５は、たとえば、銅（たとえば、純度９９．９９９９％（６Ｎ）以上、純度９９．９９％（４Ｎ）以上といった高純度銅等であり、微量の不純物を含む場合はある）からなり、パッシベーション膜１４上に互いに間隔を空けて複数本形成されている。この実施形態では、隣り合う銅配線１５の距離（配線間距離Ｌ）は、たとえば、２０μｍ未満であり、好ましくは、１０μｍ程度である。各銅配線１５は、パッシベーション膜１４の法線方向に沿う断面視（以下、単に断面視とする）において、上面２７および側面２８を有する四角形状に形成されている。このような形状の銅配線１５のサイズは、たとえば、厚さＴが７μｍ〜１０μｍ程度であり、幅Ｗが１０μｍ程度である。
また、各銅配線１５は、パッシベーション膜１４の表面から露出するビア２４を覆うように形成され、パッシベーション膜１４との間に介在されたバリア膜２６を介してビア２４に接続されている。
バリア膜２６は、この実施形態では、たとえばチタン（Ｔｉ）からなる。また、バリア膜２６は、断面視において、その両端部が銅配線１５の側面２８よりも内側に位置するように形成されている。
各銅配線１５を覆うように、本発明の衝撃緩和層の一例としてのＮｉ（ニッケル）膜２９と、本発明の接着層の一例としてのＰｄ（パラジウム）膜３０およびＡｕ（金）膜３１が、銅配線１５からこの順に積層されている。
Ｎｉ膜２９は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、当該上面２７および側面２８を覆っている。また、Ｎｉ膜２９は、側面２８の下方において、バリア膜２６の端部と側面２８との間に形成された段差（溝）に入り込んでいる。このＮｉ膜２９は、銅配線１５の側面２８に接する部分が、上面２７に接する部分よりも選択的に薄くなっている。Ｎｉ膜２９の厚さは、たとえば上面２７に接する部分の厚さが２μｍ〜４μｍであるのに対し、側面２８に接する部分はそれよりも薄く、たとえば０μｍ〜１μｍである。
Ｐｄ膜３０は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、Ｎｉ膜２９の上面および側面を覆っている。このＰｄ膜３０は、一様な厚さで形成されている。Ｐｄ膜３０の厚さは、たとえば０．１μｍ〜０．５μｍである。
Ａｕ膜３１は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、Ｐｄ膜３０の上面および側面を覆っている。このＡｕ膜３１は、Ｐｄ膜３０よりも薄い一様な厚さで形成されている。Ａｕ膜３１の厚さは、たとえば０μｍ〜０．０５μｍである。
これらＮｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１は、本発明の側壁保護層の一例として、銅配線１５の側面２８を覆うことによって保護している。また、当該積層膜２９〜３１は、Ｎｉ膜２９に膜厚差が設けられていることから、銅配線１５の側面２８上の部分が、銅配線１５の上面２７から積層膜２９〜３１における銅ワイヤ５のワイヤ接着面３５（Ａｕ膜３１の上面）までの距離よりも薄くなっている。
そして、この実施形態では、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１で被覆された銅配線１５が、パッド７として半導体チップ２の表面に露出している。銅ワイヤ５は、パッド７の最表面に露出するＡｕ膜３１に接合されている。
次に、第１実施形態の銅配線１５の製造工程について説明を加える。
図４Ａ〜図４Ｆは、図３の銅配線１５の製造工程の一部を工程順に説明するための図である。なお、以下の説明において、電解めっきは、たとえば室温（２０℃または２５℃程度）の温度環境下で行われるものとし、無電解めっきは、たとえば９０℃程度のめっき液中で行われるものとする。
まず、銅配線１５の形成に先立って、半導体基板１２（図３参照）上に、公知の多層配線製造技術によって下層配線１３（図３参照）が形成された後、パッシベーション膜１４が形成され、このパッシベーション膜１４を貫通するビア２４が形成される。
次に、図４Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリア膜２６および銅シード膜３２がこの順に形成される。
次に、図４Ｂに示すように、各銅配線１５を形成すべき領域に選択的に開口を有する本発明のマスクの一例としてのレジスト膜３３が、銅シード膜３２上に形成される。そして、この開口から選択的に露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。これにより、銅配線１５が形成される。この状態において、銅配線１５は、その側面２８がレジスト膜３３によって覆われている。また、隣り合う銅配線１５は、レジスト膜３３で覆われた銅シード膜３２を介して互いに電気的に接続された状態となっている。
次に、図４Ｃに示すように、レジスト膜３３の開口から選択的に露出する銅配線１５の上面２７から、電解めっきによってＮｉをめっき成長させる。これにより、銅配線１５の上面２７に、両側からレジスト膜３３で挟まれた上面Ｎｉ膜３４（たとえば３μｍ厚程度）が形成される。
次に、図４Ｄに示すように、レジスト膜３３が除去される。これにより、レジスト膜３３で覆われていた銅配線１５の側面２８および上面Ｎｉ膜３４の側面が露出する。
次に、図４Ｅに示すように、たとえばウエットエッチングによって、銅配線１５以外の銅シード膜３２およびその下にあるバリア膜２６が選択的に除去される。このとき、ウエットエッチングの特性（等方性エッチング）によって、バリア膜２６の端部が銅配線１５の側面２８よりも内側にエッチングされて、バリア膜２６の端部と側面２８との間に段差が形成される。
次に、図４Ｆに示すように、露出する銅配線１５の全表面（側面２８）および上面Ｎｉ膜３４の全表面から、無電解めっきによって、Ｎｉをめっき成長させる。Ｎｉは、無電解めっきなので等方的に一様な厚さでめっき成長するが、銅配線１５の上面２７上にすでに上面Ｎｉ膜３４が形成されているので、成長後に形成されたＮｉ膜２９においては、銅配線１５の側面２８に接する部分が、上面２７に接する部分よりも選択的に薄くなる。その後、さらに無電解めっきによって、ＰｄおよびＡｕをめっき成長させることによって、Ｐｄ膜３０およびＡｕ膜３１が形成される。
以上の工程を経て、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１で被覆された銅配線１５が形成される。
以上、この実施形態によれば、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１の形成に先立って、上面Ｎｉ膜３４が形成される（図４Ｃ参照）。これにより、銅配線１５の上面２７上の領域において、銅ワイヤ５の接合時の衝撃を緩和するのに必要な膜厚を確保できる。そのため、当該積層膜２９〜３１の無電解めっきの際には、銅配線１５の上面２７上にはＮｉを比較的薄く成長させるだけでよいので、このＮｉのめっき成長時に同時に側面２８からめっき成長するＮｉの膜厚を薄くすることができる。その結果、剥き出しの銅配線１５の上面２７および側面２８から、無電解めっきによってＮｉ、ＰｄおよびＡｕを一様に成長させる場合に比べて、銅配線１５の側面２８を覆う積層膜２９〜３１を薄くすることができる。
これにより、隣り合う銅配線１５の積層膜２９〜３１同士の距離を比較的広く確保できるので、銅配線１５の配線間距離Ｌを短くしても、配線間ショートの発生を防止することができる。また、銅配線１５は、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１によって完全に覆われていて表面が露出していないので、銅配線１５の酸化や腐食を抑制することもできる。
また、上面Ｎｉ膜３４を形成した後は、全てのめっきを無電解めっきで処理することができる。無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。そのため、半導体装置１の生産性を向上させることができる。さらに、当該無電解めっきがレジスト膜３３の除去後に行われるので、無電解めっきのめっき温度（９０℃程度）の影響でレジスト膜３３が変形することを回避することもできる。
なお、この実施形態では、銅配線１５に図５〜図７に示す変形例を適用することもできる。
たとえば、図５では、Ｎｉ膜２９は、銅配線１５の側面２８を露出させるように上面２７のみに選択的に形成されている。この場合、銅配線１５の側面２８は、Ｐｄ膜３０およびＡｕ膜３１の積層膜３０，３１によって覆われている。この構成は、たとえば、図４Ｃで形成された上面Ｎｉ膜３４をＮｉ膜２９として形成し、さらに図４Ｆの工程において、Ｎｉの無電解めっきを省略することによって得ることができる。つまり、Ｎｉ膜２９は、レジスト膜３３の開口でのめっき成長によって形成されるので、その側面が銅配線１５の側面２８と面一（段差がない）になるように形成される。
また、図６では、図５の構成において、さらにＡｕ膜３１が省略されている。この構成は、たとえば、図４Ｆの工程において、さらにＡｕの無電解めっきを省略することによって得ることができる。
また、図７では、図５の構成において、Ｐｄ膜３０もＮｉ膜２９と同様に、銅配線１５の側面２８を露出させるようにＮｉ膜２９上のみに選択的に形成されている。この場合、銅配線１５の側面２８は、Ａｕ膜３１の単層膜によって覆われている。この構成は、たとえば、図４Ｃの工程において、Ｎｉ膜２９の形成後にＰｄ膜３０を電解めっきによって形成し、さらに図４Ｆの工程において、Ｐａの無電解めっきを省略することによって得ることができる。これにより、Ｐｄ膜３０も図５のＮｉ膜２９と同様に、その側面が銅配線１５の側面２８と面一（段差がない）になるように形成される。
以上のような変形例によっても、銅配線１５の側面２８を覆う積層膜または単層膜を従来に比べて薄くできるので、配線間ショートを防止しながら、銅配線１５の配線間距離Ｌを短くすることができる。
＜第２実施形態＞
図８は、銅配線１５の第２実施形態を示す図である。なお、図８では、銅配線１５およびその周辺領域のみを示し、半導体チップ２の構造等については図示および説明を省略する。また、図８において、前述の図３に示された各部と対応する部分には同一の参照符号を付し、その説明を省略する。
この第２実施形態では、各銅配線１５の側面２８には、本発明の側壁保護層の一例としてのサイドウォール３６が形成されている。これにより、銅配線１５の側面２８は、サイドウォール３６で保護されている。サイドウォール３６は、銅配線１５の上面２７を露出させるように、側面２８上に選択的に形成された絶縁膜によって形成されている。この実施形態では、サイドウォール３６は、パッシベーション膜１４と同じ材料であるＳｉＮ膜からなり、その厚さは、たとえば０．１μｍ〜１μｍである。また、サイドウォール３６は、図８に示すように、銅配線１５の下面から上面２７に向かうにしたがって薄くなることによって、側面２８に対して傾斜するテーパ状の外面４２を有していてもよい。
また、パッシベーション膜１４には、サイドウォール３６で被覆された銅配線１５の形成領域（配線領域３７）以外の非配線領域３８が選択的に掘り下げて凹部とされることによって、配線領域３７が、非配線領域３８に比べて突出したメサ部となっている。この実施形態では、非配線領域３８の凹部は、サイドウォール３６に対して自己整合的に形成されている。
サイドウォール３６から露出する銅配線１５の上面２７を覆うように、本発明の衝撃緩和層の一例としてのＮｉ（ニッケル）膜３９と、本発明の接着層の一例としてのＰｄ（パラジウム）膜４０およびＡｕ（金）膜４１が、銅配線１５からこの順に積層されている。
Ｎｉ膜３９は、その側面が銅配線１５の側面２８と面一になるように、銅配線１５の上面２７上に一様な厚さで形成されている。Ｎｉ膜３９の厚さは、たとえば２μｍ〜４μｍである。
Ｐｄ膜４０は、その一方表面および他方表面がＮｉ膜３９の上面および側面に倣うように形成されており、Ｎｉ膜３９の上面および側面を覆うと共に、Ｎｉ膜３９と銅配線１５との界面を横切ってサイドウォール３６の外面４２を覆っている。このＰｄ膜４０は、一様な厚さで形成されている。Ｐｄ膜４０の厚さは、たとえば０．１μｍ〜０．５μｍである。
Ａｕ膜４１は、その一方表面および他方表面がＮｉ膜３９の上面および側面に倣うように形成されており、Ｐｄ膜４０の上面および側面を覆うと共に、Ｎｉ膜３９と銅配線１５との界面を横切って、Ｐｄ膜４０に並んでサイドウォール３６の外面４２を覆っている。このＡｕ膜４１は、Ｐｄ膜４０よりも薄い一様な厚さで形成されている。Ａｕ膜４１の厚さは、たとえば０μｍ〜０．０５μｍである。
また、この実施形態では、これらＮｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１の積層膜３９〜４１の層厚さ（銅配線１５の上面２７から積層膜３９〜４１のワイヤ接着面３５までの距離）に比べて、サイドウォール３６が薄くなっている。そして、Ｎｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１の積層膜３９〜４１、およびサイドウォール３６で被覆された銅配線１５が、パッド７として半導体チップ２の表面に露出している。銅ワイヤ５は、パッド７の最表面に露出するＡｕ膜４１に接合されている。
次に、第２実施形態の銅配線１５の製造工程について説明を加える。
図９Ａ〜図９Ｆは、図８の銅配線１５の製造工程の一部を工程順に説明するための図である。なお、以下の説明において、電解めっきは、たとえば室温（２０℃または２５℃程度）の温度環境下で行われるものとし、無電解めっきは、たとえば９０℃程度のめっき液中で行われるものとする。
まず、銅配線１５の形成に先立って、半導体基板１２（図３参照）上に、公知の多層配線製造技術によって下層配線１３（図３参照）が形成された後、パッシベーション膜１４が形成され、このパッシベーション膜１４を貫通するビア２４が形成される。
次に、図９Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリア膜２６および銅シード膜３２がこの順に形成される。
次に、図９Ｂに示すように、各銅配線１５を形成すべき領域に選択的に開口を有するレジスト膜３３が、銅シード膜３２上に形成される。そして、この開口から選択的に露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。これにより、銅配線１５が形成される。この状態において、銅配線１５は、その側面２８がレジスト膜３３によって覆われている。また、隣り合う銅配線１５は、レジスト膜３３で覆われた銅シード膜３２を介して互いに電気的に接続された状態となっている。
次に、図９Ｃに示すように、レジスト膜３３が除去される。これにより、レジスト膜３３で覆われていた銅配線１５の側面２８が露出する。そして、たとえばウエットエッチングによって、銅配線１５以外の銅シード膜３２およびその下にあるバリア膜２６が選択的に除去される。このとき、ウエットエッチングの特性（等方性エッチング）によって、バリア膜２６の端部が銅配線１５の側面２８よりも内側にエッチングされて、バリア膜２６の端部と側面２８との間に段差が形成される。
次に、図９Ｄに示すように、たとえばＣＶＤ法によって、銅配線１５を覆うように、パッシベーション膜１４上に絶縁膜４３が形成される。この絶縁膜４３は、サイドウォール３６と同じ材料からなる。
次に、図９Ｅに示すように、たとえばエッチバックによって、絶縁膜４３が選択的に除去されることによって、サイドウォール３６が形成される。この際、絶縁膜４３と同じ材料からなるパッシベーション膜１４の表面の一部がオーバーエッチングされることによって、非配線領域３８の凹部が形成される。
次に、図９Ｆに示すように、サイドウォール３６から露出する銅配線１５の上面２７から、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを順にめっき成長させる。これにより、Ｎｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１が形成される。
以上の工程を経て、Ｎｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１の積層膜３９〜４１、およびサイドウォール３６で被覆された銅配線１５が形成される。
以上、この実施形態によれば、Ｎｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１の積層膜３９〜４１の形成に先立って、サイドウォール３６が形成される。そのため、当該積層膜３９〜４１の無電解めっきの際には、銅配線１５の側面２８から積層膜３９〜４１の材料がめっき成長することを防止することができる。しかも、このサイドウォール３６は、積層膜３９〜４１の層厚さよりも薄い。その結果、剥き出しの銅配線１５の上面２７および側面２８から、無電解めっきによってＮｉ、ＰｄおよびＡｕを一様に成長させる場合に比べて、銅配線１５の側面２８を覆う保護膜（サイドウォール３６）を薄くすることができる。
これにより、隣り合う銅配線１５のサイドウォール３６同士の距離を比較的広く確保できるので、銅配線１５の配線間距離Ｌを短くしても、配線間ショートの発生を防止することができる。さらに、サイドウォール３６の形成の際にパッシベーション膜１４の表面の一部をオーバーエッチングすることによって、たとえば図９Ｃの工程等で発生するバリア膜２６のエッチング残渣を一緒に除去することができる。これにより、銅配線１５以外の部分にＮｉ等がめっき成長することを防止できるので、配線間ショートを効果的に防止できる。
また、銅配線１５は、Ｎｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１の積層膜３９〜４１、およびサイドウォール３６によって完全に覆われていて表面が露出していないので、銅配線１５の酸化や腐食を抑制することもできる。
また、Ｎｉ膜３９、Ｐｄ膜４０およびＡｕ膜４１のめっきを無電解めっきで処理することができる。無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。そのため、半導体装置１の生産性を向上させることができる。さらに、当該無電解めっきがレジスト膜３３の除去後に行われるので、無電解めっきのめっき温度（９０℃程度）の影響でレジスト膜３３が変形することを回避することもできる。
なお、この第２実施形態においても、第１実施形態の図６の変形例と同様に、Ａｕ膜４１が省略された例を適用することができる。
＜第３実施形態＞
図１０は、銅配線１５の第３実施形態を示す図である。なお、図１０では、銅配線１５およびその周辺領域のみを示し、半導体チップ２の構造等については図示および説明を省略する。また、図１０において、前述の図３に示された各部と対応する部分には同一の参照符号を付し、その説明を省略する。
この第３実施形態では、各銅配線１５を覆うように、本発明の衝撃緩和層の一例としてのＮｉ（ニッケル）膜４４と、本発明の接着層の一例としてのＰｄ（パラジウム）膜４５およびＡｕ（金）膜４６が、銅配線１５からこの順に積層されている。
Ｎｉ膜４４は、その側面と銅配線１５の側面２８との間に段差が形成されるように、断面視において銅配線１５よりも側方に張り出し、銅配線１５の上面２７上に一様な厚さで形成されている。つまり、Ｎｉ膜４４は、銅配線１５の側面２８を露出させるように、上面２７のみに選択的に形成されている。このＮｉ膜４４と銅配線１５の上面２７との間には、Ｐｄ触媒（図示せず）が介在していてもよい。Ｎｉ膜４４の厚さは、たとえば２μｍ〜４μｍである。
Ｐｄ膜４５は、その一方表面および他方表面が銅配線１５およびＮｉ膜４４の表面に倣うように形成されており、Ｎｉ膜４４の上面および側面、ならびにＮｉ膜４４から露出する銅配線１５の側面２８を覆っている。このＰｄ膜４５は、一様な厚さで形成されている。Ｐｄ膜４５の厚さは、たとえば０．１μｍ〜０．５μｍである。
Ａｕ膜４６は、その一方表面および他方表面が銅配線１５およびＮｉ膜４４の表面に倣うように形成されており、Ｐｄ膜４５の上面および側面を覆っている。このＡｕ膜４６は、Ｐｄ膜４５よりも薄い一様な厚さで形成されている。Ａｕ膜４６の厚さは、たとえば０μｍ〜０．０５μｍである。
これらＰｄ膜４５およびＡｕ膜４６の積層膜４５，４６は、本発明の側壁保護層の一例として、銅配線１５の側面２８を覆うことによって保護している。また、当該積層膜４５，４６は、Ｎｉ膜４４が側面２８に形成されていないことから、銅配線１５の側面２８上の部分が、銅配線１５の上面２７から積層膜４５，４６における銅ワイヤ５のワイヤ接着面３５（Ａｕ膜４６の上面）までの距離よりも薄くなっている。
そして、この実施形態では、Ｎｉ膜４４、Ｐｄ膜４５およびＡｕ膜４６で被覆された銅配線１５が、パッド７として半導体チップ２の表面に露出している。銅ワイヤ５は、パッド７の最表面に露出するＡｕ膜４６に接合されている。
次に、第３実施形態の銅配線１５の製造工程について説明を加える。
図１１Ａ〜図１１Ｆは、図１０の銅配線１５の製造工程の一部を工程順に説明するための図である。なお、以下の説明において、電解めっきは、たとえば室温（２０℃または２５℃程度）の温度環境下で行われるものとし、無電解めっきは、たとえば９０℃程度のめっき液中で行われるものとする。
まず、銅配線１５の形成に先立って、半導体基板１２（図３参照）上に、公知の多層配線製造技術によって下層配線１３（図３参照）が形成された後、パッシベーション膜１４が形成され、このパッシベーション膜１４を貫通するビア２４が形成される。
次に、図１１Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリア膜２６および銅シード膜３２がこの順に形成される。
次に、図１１Ｂに示すように、各銅配線１５を形成すべき領域に選択的に開口を有するレジスト膜３３が、銅シード膜３２上に形成される。そして、この開口から選択的に露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。これにより、銅配線１５が形成される。この状態において、銅配線１５は、その側面２８がレジスト膜３３によって覆われている。また、隣り合う銅配線１５は、レジスト膜３３で覆われた銅シード膜３２を介して互いに電気的に接続された状態となっている。
次に、図１１Ｃに示すように、室温（２０℃または２５℃程度）の温度環境下において、レジスト膜３３の開口から選択的に露出する銅配線１５の上面２７にＰｄ触媒４７が付与される。
次に、図１１Ｄに示すように、レジスト膜３３が除去される。これにより、レジスト膜３３で覆われていた銅配線１５の側面２８およびＰｄ触媒４７が付与された上面２７が露出する。そして、銅配線１５の上面２７から、無電解めっきによってＮｉをめっき成長させる。この際、Ｐｄ触媒４７の付与時にレジスト膜３３で覆われていた銅配線１５の側面２８には、Ｐｄ触媒４７が付与されていないことからＮｉはほとんどめっき成長しない。これにより、銅配線１５の上面２７からＮｉが等方的に成長して、銅配線１５の上面２７のみを選択的に覆うＮｉ膜４４が形成される。
次に、図１１Ｅに示すように、たとえばウエットエッチングによって、銅配線１５以外の銅シード膜３２およびその下にあるバリア膜２６が選択的に除去される。このとき、ウエットエッチングの特性（等方性エッチング）によって、バリア膜２６の端部が銅配線１５の側面２８よりも内側にエッチングされて、バリア膜２６の端部と側面２８との間に段差が形成される。
次に、図１１Ｆに示すように、露出する銅配線１５の全表面（側面２８）およびＮｉ膜４４の全表面から、無電解めっきによって、ＰｄおよびＡｕを順にめっき成長させる。これにより、Ｐｄ膜４５およびＡｕ膜４６が形成される。
以上の工程を経て、Ｎｉ膜４４、Ｐｄ膜４５およびＡｕ膜４６の積層膜４４〜４６で被覆された銅配線１５が形成される。
以上、この実施形態によれば、Ｎｉ膜４４の形成に先立って、銅配線１５の上面２７のみに選択的にＰｄ触媒４７が付与される（図１１Ｃ参照）。これにより、Ｎｉ膜４４の無電解めっきの際には、銅配線１５の側面２８からＮｉがめっき成長することを抑制することができる。その結果、剥き出しの銅配線１５の上面２７および側面２８から、無電解めっきによってＮｉ、ＰｄおよびＡｕを一様に成長させる場合に比べて、銅配線１５の側面２８を覆う保護膜（Ｐａ膜４５およびＡｕ膜４６）を薄くすることができる。
これにより、隣り合う銅配線１５の積層膜４５，４６同士の距離を比較的広く確保できるので、銅配線１５の配線間距離Ｌを短くしても、配線間ショートの発生を防止することができる。また、銅配線１５は、Ｎｉ膜４４、Ｐｄ膜４５およびＡｕ膜４６の積層膜４４〜４６によって完全に覆われていて表面が露出していないので、銅配線１５の酸化や腐食を抑制することもできる。
また、Ｐｄ触媒４７を付与した後は、全てのめっきを無電解めっきで処理することができる。無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。そのため、半導体装置１の生産性を向上させることができる。さらに、当該無電解めっきがレジスト膜３３の除去後に行われるので、無電解めっきのめっき温度（９０℃程度）の影響でレジスト膜３３が変形することを回避することもできる。
なお、この第３実施形態においても、第１実施形態の図６の変形例と同様に、Ａｕ膜４６が省略された例を適用することができる。
＜第４実施形態＞
図１２は、銅配線１５の第４実施形態を示す図である。なお、図１２では、銅配線１５およびその周辺領域のみを示し、半導体チップ２の構造等については図示および説明を省略する。また、図１２において、前述の図３に示された各部と対応する部分には同一の参照符号を付し、その説明を省略する。
この第４実施形態では、銅配線１５は、その側面２８の下端に外側に張り出した張出部４８を有している。張出部４８は、銅配線１５の幅方向両側に一定の厚さで引き出されて形成されている。
また、各銅配線１５を覆うように、本発明の衝撃緩和層の一例としてのＮｉ（ニッケル）膜４９と、本発明の接着層の一例としてのＰｄ（パラジウム）膜５０およびＡｕ（金）膜５１が、銅配線１５からこの順に積層されている。
Ｎｉ膜４９は、その側面が銅配線１５の側面２８と面一になるように、銅配線１５の上面２７上に一様な厚さで形成されている。つまり、Ｎｉ膜４９は、銅配線１５の側面２８を露出させるように、上面２７のみに選択的に形成されている。Ｎｉ膜４９の厚さは、たとえば２μｍ〜４μｍである。
Ｐｄ膜５０は、その一方表面および他方表面が銅配線１５およびＮｉ膜４９の表面に倣うように形成されており、Ｎｉ膜４９の上面および側面、ならびにＮｉ膜４９から露出する銅配線１５の側面２８を覆っている。このＰｄ膜５０は、一様な厚さで形成されている。Ｐｄ膜５０の厚さは、たとえば０．１μｍ〜０．５μｍである。
Ａｕ膜５１は、その一方表面および他方表面が銅配線１５およびＮｉ膜４９の表面に倣うように形成されており、Ｐｄ膜５０の上面および側面を覆っている。このＡｕ膜５１は、Ｐｄ膜５０よりも薄い一様な厚さで形成されている。Ａｕ膜５１の厚さは、たとえば０μｍ〜０．０５μｍである。
また、銅配線１５の側面２８を覆うＰａ膜５０およびＡｕ膜５１は、張出部４８の側面を選択的に露出させるように、銅配線１５の上端から張出部４８までの側面２８を覆っている。Ｐａ膜５０およびＡｕ膜５１は、張出部４８の近傍においては、Ｐａ膜５０が側面２８および張出部４８の表面に倣うように、側面２８から張出部４８の表面に回り込んでいる。これにより、張出部４８の表面とＡｕ膜５１との間には、Ｐａ膜５０の張出部４８に回り込んだ部分が介在している。
これらＰｄ膜５０およびＡｕ膜５１の積層膜５０，５１は、本発明の側壁保護層の一例として、銅配線１５の側面２８を覆うことによって保護している。また、当該積層膜５０，５１は、Ｎｉ膜４９が側面２８に形成されていないことから、銅配線１５の側面２８上の部分が、銅配線１５の上面２７から積層膜５０，５１における銅ワイヤ５のワイヤ接着面３５（Ａｕ膜５１の上面）までの距離よりも薄くなっている。
そして、この実施形態では、Ｎｉ膜４９、Ｐｄ膜５０およびＡｕ膜５１で被覆された銅配線１５が、パッド７として半導体チップ２の表面に露出している。銅ワイヤ５は、パッド７の最表面に露出するＡｕ膜５１に接合されている。
次に、第４実施形態の銅配線１５の製造工程について説明を加える。
図１３Ａ〜図１３Ｆは、図１２の銅配線１５の製造工程の一部を工程順に説明するための図である。なお、以下の説明において、電解めっきは、たとえば室温（２０℃または２５℃程度）の温度環境下で行われるものとし、無電解めっきは、たとえば９０℃程度のめっき液中で行われるものとする。
まず、銅配線１５の形成に先立って、半導体基板１２（図３参照）上に、公知の多層配線製造技術によって下層配線１３（図３参照）が形成された後、パッシベーション膜１４が形成され、このパッシベーション膜１４を貫通するビア２４が形成される。
次に、図１３Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリア膜２６および銅シード膜３２がこの順に形成される。
次に、図１３Ｂに示すように、各銅配線１５を形成すべき領域に選択的に開口を有するレジスト膜３３が、銅シード膜３２上に形成される。そして、この開口から選択的に露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。これにより、銅配線１５が形成される。この状態において、銅配線１５は、その側面２８がレジスト膜３３によって覆われている。また、隣り合う銅配線１５は、レジスト膜３３で覆われた銅シード膜３２を介して互いに電気的に接続された状態となっている。
次に、図１３Ｃに示すように、レジスト膜３３の開口から選択的に露出する銅配線１５の上面２７から、電解めっきによってＮｉをめっき成長させる。これにより、銅配線１５の上面２７に、両側からレジスト膜３３で挟まれたＮｉ膜４９（たとえば３μｍ厚程度）が形成される。
次に、図１３Ｄに示すように、レジスト膜３３と銅配線１５の側面２８との間に隙間５２が空くように、レジスト膜３３が選択的にエッチングされる。これにより、隙間５２内に銅配線１５の側面２８および銅シード膜３２の表面の一部が露出する。エッチングの手法としては、たとえば、希硫酸系のエッチング液を供給することによって、レジスト膜３３が銅配線１５の側面２８から０．２μｍ程度エッチングされる程度のライトエッチングを適用できる。この際、希硫酸系のエッチング液の濃度および温度を一定に保つことが好ましい。
次に、図１３Ｅに示すように、露出する銅配線１５の全表面（側面２８）およびＮｉ膜４９の全表面から、電解めっきによって、ＰｄおよびＡｕを順にめっき成長させる。これにより、Ｐｄ膜５０およびＡｕ膜５１が形成される。この際、隙間５２に露出する銅シード膜３２の表面からもＰｄおよびＡｕが成長する。
次に、図１３Ｆに示すように、レジスト膜３３が除去される。そして、たとえばウエットエッチングによって、Ａｕ膜５１よりも外側の銅シード膜３２およびその下にあるバリア膜２６が選択的に除去される。このとき、ウエットエッチングの特性（等方性エッチング）によって、バリア膜２６の端部が銅配線１５の側面２８よりも内側にエッチングされて、バリア膜２６の端部と側面２８との間に段差が形成される。
以上の工程を経て、Ｎｉ膜４９、Ｐｄ膜５０およびＡｕ膜５１の積層膜４９〜５１で被覆された銅配線１５が形成される。
以上、この実施形態によれば、Ｎｉ膜４９が銅配線１５の上面２７のみに形成されており、さらに、Ｐｄ膜５０およびＡｕ膜５１のめっき時には、めっき成長量をレジスト膜３３の隙間５２の範囲内に留めることができる。そのため、剥き出しの銅配線１５の上面２７および側面２８から、無電解めっきによってＮｉ、ＰｄおよびＡｕを一様に成長させる場合に比べて、銅配線１５の側面２８を覆う保護膜（Ｐａ膜５０およびＡｕ膜５１）を薄くすることができる。さらに、Ｐｄ膜５０およびＡｕ膜５１のめっき時には、隣り合う銅配線１５の間にレジスト膜３３が介在しているので（図１３Ｅ参照）、成長したＰｄやＡｕ同士が接触することがない。
これにより、隣り合う銅配線１５の積層膜５０，５１同士の距離を比較的広く確保できるので、銅配線１５の配線間距離Ｌを短くしても、配線間ショートの発生を防止することができる。また、銅配線１５は、Ｎｉ膜４９、Ｐｄ膜５０およびＡｕ膜５１の積層膜４９〜５１によって完全に覆われていて表面が露出していないので、銅配線１５の酸化や腐食を抑制することもできる。
なお、この第４実施形態においても、第１実施形態の図６の変形例と同様に、Ａｕ膜４５１が省略された例を適用することができる。また、レジスト膜３３に隙間５２に形成した後、Ｐｄ膜５０およびＡｕ膜５１に先立って、Ｎｉをめっき成長させてもよい。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、銅ワイヤ５の代わりに、金ワイヤを用いることもできる。
また、前述の実施形態では、下層配線１３が２層構造である場合を一例として挙げたが、下層配線１３は、単層構造、３層構造、４層構造およびそれ以上の多層構造であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
１４ パッシベーション膜
１５ 銅配線
２６ バリア膜
２７ 上面
２８ 側面
２９ Ｎｉ膜
３０ Ｐｄ膜
３１ Ａｕ膜
３２ 銅シード膜
３３ レジスト膜
３４ 上面Ｎｉ膜
３５ ワイヤ接着面
３６ サイドウォール
３９ Ｎｉ膜
４０ Ｐｄ膜
４１ Ａｕ膜
４４ Ｎｉ膜
４５ Ｐａ膜
４６ Ａｕ膜
４７ Ｐａ触媒
４８ 張出部
４９ Ｎｉ膜
５０ Ｐｄ膜
５１ Ａｕ膜
５２ 隙間

Claims (29)

  1. 絶縁層と、
    前記絶縁層上に形成されたワイヤ接続用の銅配線と、
    前記銅配線の側面を露出させるように前記銅配線の上面のみに選択的に形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、
    前記衝撃緩和層の上面および側面を覆うように形成され、ワイヤが接着される接着層と、
    前記接着層の前記銅配線の側面に接する部分を利用して形成され、前記銅配線の側面を覆う側壁保護層とを含み、
    前記側壁保護層の厚さは、前記銅配線の上面から前記接着層のワイヤ接着面までの距離よりも薄い、半導体装置。
  2. 前記側壁保護層は、前記銅配線の上端から下端までの前記銅配線の側面を完全に覆うように形成されている、請求項１に記載の半導体装置。
  3. 前記銅配線は、その側面の下端に外側に張り出した張出部をさらに有し、
    前記側壁保護層は、前記銅配線の上端から前記張出部までの前記銅配線の側面を覆うように形成されている、請求項１に記載の半導体装置。
  4. 前記衝撃緩和層は、その側面が前記銅配線の側面と面一になるように形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記衝撃緩和層は、その側面と前記銅配線の側面との間に段差が形成されるように、前記銅配線よりも側方に張り出して形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
  6. 絶縁層と、
    前記絶縁層上に形成されたワイヤ接続用の銅配線と、
    前記銅配線の側面を露出させるように前記銅配線の上面のみに選択的に形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、
    前記衝撃緩和層上に形成され、ワイヤが接着される接着層と、
    前記銅配線の側面を覆う側壁保護層とを含み、
    前記側壁保護層の厚さは、前記銅配線の上面から前記接着層のワイヤ接着面までの距離よりも薄い、
    前記側壁保護層は、絶縁材料からなるサイドウォールを含み、
    前記衝撃緩和層は、その側面が前記銅配線の側面と面一になるように形成されている、半導体装置。
  7. 前記サイドウォールは、ＳｉＮ膜からなる、請求項６に記載の半導体装置。
  8. 前記接着層は、前記衝撃緩和層の上面および側面を覆うように形成されている、請求項６または７に記載の半導体装置。
  9. 前記接着層は、前記衝撃緩和層と前記銅配線との界面を横切って前記サイドウォールの外面を覆うように形成されている、請求項８に記載の半導体装置。
  10. 絶縁層と、
    前記絶縁層上に形成されたワイヤ接続用の銅配線と、
    前記銅配線の上面に形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、
    前記衝撃緩和層上に形成され、ワイヤが接着される接着層と、
    前記銅配線の側面を覆う側壁保護層とを含み、
    前記側壁保護層の厚さは、前記銅配線の上面から前記接着層のワイヤ接着面までの距離よりも薄く、
    前記衝撃緩和層は、前記銅配線の上面に接する部分の厚さよりも薄くなるように、前記銅配線の側面に接するように形成されており、
    前記側壁保護層は、前記衝撃緩和層の前記銅配線の側面に接する部分を利用して形成されている、半導体装置。
  11. 前記接着層は、前記衝撃緩和層の上面に加えて、前記衝撃緩和層の側面も覆うように形成されており、
    前記側壁保護層は、前記接着層の前記衝撃緩和層の側面に接する部分をさらに含む、請求項１０に記載の半導体装置。
  12. 前記衝撃緩和層は、Ｎｉ膜からなる、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記接着層は、前記衝撃緩和層から順に積層されたＰｄ膜およびＡｕ膜の積層構造を含む、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記絶縁層と前記銅配線との間に介在されたバリア膜をさらに含む、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記銅配線は、２０μｍ未満の配線間距離で複数本形成されている、請求項１〜１３のいずれか一項に記載の半導体装置。
  16. 絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、
    前記銅配線の上面を露出させ、前記銅配線の側面を覆うようにマスクを形成する工程と、
    前記露出した前記銅配線の上面に銅よりも硬度が高い金属材料をめっきすることによって、前記銅配線の上面に衝撃緩和層を形成する工程と、
    前記マスクを除去し、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を、前記銅配線の側面および前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法。
  17. 前記衝撃緩和層を形成する工程は、前記衝撃緩和層の材料を電解めっきする工程を含み、
    前記接着層を形成する工程は、前記接着層の材料を無電解めっきする工程を含む、請求項１６に記載の半導体装置の製造方法。
  18. 前記接着層を形成する工程は、前記マスクの除去によって露出した前記銅配線の側面に接するように、前記接着層の材料をめっきする工程を含む、請求項１６または１７に記載の半導体装置の製造方法。
  19. 前記衝撃緩和層を形成する工程は、前記接着層の形成に先立って、前記銅配線の側面および前記衝撃緩和層の表面から前記衝撃緩和層の材料をさらにめっきする工程を含む、請求項１６または１７に記載の半導体装置の製造方法。
  20. 絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、
    前記銅配線の上面を露出させ、前記銅配線の側面を覆うように絶縁材料からなるサイドウォールを形成する工程と、
    前記露出した前記銅配線の上面から、銅よりも硬度が高い金属材料をめっきすることによって、前記銅配線の上面に衝撃緩和層を形成する工程と、
    前記衝撃緩和層上に、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法。
  21. 前記衝撃緩和層を形成する工程および前記接着層を形成する工程は、いずれも各材料を無電解めっきする工程を含む、請求項２０に記載の半導体装置の製造方法。
  22. 前記サイドウォールは、ＳｉＮ膜からなる、請求項２０または２１に記載の半導体装置の製造方法。
  23. 絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、
    前記銅配線の上面を露出させ、前記銅配線の側面を覆うようにマスクを形成する工程と、
    前記露出した前記銅配線の上面に触媒を塗布した後、前記マスクを除去する工程と、
    前記マスクの除去後、銅よりも硬度が高い金属材料をめっきすることによって、前記触媒上に選択的に衝撃緩和層を形成する工程と、
    前記衝撃緩和層の形成後、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を、前記銅配線の側面および前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法。
  24. 前記衝撃緩和層を形成する工程および前記接着層を形成する工程は、いずれも各材料を無電解めっきする工程を含む、請求項２３に記載の半導体装置の製造方法。
  25. 絶縁層上に、ワイヤ接続用の銅配線を形成する工程と、
    前記銅配線の上面を露出させ、前記銅配線の側面を覆うようにマスクを形成する工程と、
    前記露出した前記銅配線の上面から、銅よりも硬度が高い金属材料をめっきすることによって、前記銅配線の上面に衝撃緩和層を形成する工程と、
    前記マスクを選択的にエッチングすることによって、前記マスクと前記銅配線の側面との間に隙間を形成する工程と、
    前記隙間の形成後、さらに金属材料をめっきすることによって、ワイヤが接着される接着層を、前記銅配線の側面および前記衝撃緩和層上に形成する工程とを含む、半導体装置の製造方法。
  26. 前記衝撃緩和層を形成する工程および前記接着層を形成する工程は、いずれも各材料を電解めっきする工程を含む、請求項２５に記載の半導体装置の製造方法。
  27. 前記衝撃緩和層を形成する工程は、Ｎｉ膜をめっきする工程を含む、請求項１６〜２６のいずれか一項に記載の半導体装置の製造方法。
  28. 前記接着層を形成する工程は、Ｐｄ膜およびＡｕ膜を順にめっきする工程を含む、請求項１６〜２７のいずれか一項に記載の半導体装置の製造方法。
  29. 前記絶縁層と前記銅配線との間にバリア膜を形成する工程をさらに含む、請求項１６〜２８のいずれか一項に記載の半導体装置の製造方法。
JP2013078759A 2013-04-04 2013-04-04 半導体装置および半導体装置の製造方法 Active JP6210482B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013078759A JP6210482B2 (ja) 2013-04-04 2013-04-04 半導体装置および半導体装置の製造方法
US14/243,245 US9627344B2 (en) 2013-04-04 2014-04-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013078759A JP6210482B2 (ja) 2013-04-04 2013-04-04 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014203958A JP2014203958A (ja) 2014-10-27
JP6210482B2 true JP6210482B2 (ja) 2017-10-11

Family

ID=52354135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013078759A Active JP6210482B2 (ja) 2013-04-04 2013-04-04 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6210482B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996374B2 (en) 2019-06-07 2024-05-28 Fuji Electric Co., Ltd. External connector of semiconductor module, method for manufacturing external connector of semiconductor module, semiconductor module, vehicle, and method for connecting external connector to bus bar

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6425532B2 (ja) 2014-12-17 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6548187B2 (ja) * 2015-05-26 2019-07-24 ローム株式会社 半導体装置
JP2017041566A (ja) 2015-08-20 2017-02-23 セイコーエプソン株式会社 半導体装置及びその製造方法、電子機器並びに移動体
WO2023189930A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033393A (ja) * 1991-06-27 2002-01-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP2007208181A (ja) * 2006-02-06 2007-08-16 Fuji Electric Holdings Co Ltd 金属配線の形成方法
JP4682964B2 (ja) * 2006-10-30 2011-05-11 株式会社デンソー 半導体装置およびその製造方法
JP2008258511A (ja) * 2007-04-09 2008-10-23 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2010171386A (ja) * 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US8405199B2 (en) * 2010-07-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar for semiconductor substrate and method of manufacture
JPWO2012176392A1 (ja) * 2011-06-24 2015-02-23 パナソニック株式会社 半導体装置及びその製造方法
JP5865630B2 (ja) * 2011-08-23 2016-02-17 京セラ株式会社 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996374B2 (en) 2019-06-07 2024-05-28 Fuji Electric Co., Ltd. External connector of semiconductor module, method for manufacturing external connector of semiconductor module, semiconductor module, vehicle, and method for connecting external connector to bus bar

Also Published As

Publication number Publication date
JP2014203958A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
JP4775007B2 (ja) 半導体装置及びその製造方法
KR100914977B1 (ko) 스택 패키지의 제조 방법
JP4373866B2 (ja) 半導体装置の製造方法
US8227341B2 (en) Semiconductor device and method of manufacturing the same
JP6210482B2 (ja) 半導体装置および半導体装置の製造方法
US9343395B2 (en) Semiconductor device and manufacturing method of same
JP7234432B2 (ja) 半導体装置
US9627344B2 (en) Semiconductor device
JP2023054250A (ja) 半導体装置
JP2012146720A (ja) 半導体装置およびその製造方法
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
JP2007214349A (ja) 半導体装置
US10790226B2 (en) Integrated electronic device with a redistribution region and a high resilience to mechanical stresses and method for its preparation
JP4533436B2 (ja) 半導体装置の製造方法
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
JP2017191840A (ja) 半導体装置および半導体装置の製造方法
JP6159125B2 (ja) 半導体装置および半導体装置の製造方法
JP6548187B2 (ja) 半導体装置
KR101313690B1 (ko) 반도체 소자의 본딩 구조물 형성 방법
WO2023026984A1 (ja) 電子部品
CN111564423A (zh) 半导体装置及其制造方法
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
JP4962409B2 (ja) 半導体装置及びその製法
JP2016213413A (ja) 半導体装置
CN117859193A (zh) 电子部件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170905

R150 Certificate of patent or registration of utility model

Ref document number: 6210482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250