JP6159125B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6159125B2 JP6159125B2 JP2013078758A JP2013078758A JP6159125B2 JP 6159125 B2 JP6159125 B2 JP 6159125B2 JP 2013078758 A JP2013078758 A JP 2013078758A JP 2013078758 A JP2013078758 A JP 2013078758A JP 6159125 B2 JP6159125 B2 JP 6159125B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- copper wiring
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、ワイヤ接続用の銅配線を有する半導体装置およびその製造方法に関する。
従来、低抵抗化を図るために、ボンディングワイヤが接続される層に銅配線を用いることが知られている。
たとえば、特許文献１は、誘電体上に形成された銅電極と、銅電極上に形成されたＮｉ等からなる障壁層と、障壁層上に形成されたＡｕ等からなる最外層とを含み、当該最外層にワイヤが接続された半導体装置を開示している。
たとえば、特許文献１は、誘電体上に形成された銅電極と、銅電極上に形成されたＮｉ等からなる障壁層と、障壁層上に形成されたＡｕ等からなる最外層とを含み、当該最外層にワイヤが接続された半導体装置を開示している。
この半導体装置の製造工程では、銅電極を被覆する障壁層および最外層はいずれも、銅電極の表面にシード金属を形成した後、当該シード金属から各材料を無電解めっきで成長させることによって形成される。
ワイヤボンディング時の衝撃を緩和するため、銅電極上には比較的厚いＮｉ層を形成する必要がある。しかしながら、無電解めっきのように材料をシード膜から等方的に成長させるやり方では、銅電極の横方向にもＮｉがめっき成長するため、隣り合う銅電極上のＮｉ層同士の間隔が狭くなりやすい。そのため、Ｎｉのめっき成長時に一緒にめっきされた残渣がリークパスとなって配線間ショートが発生するおそれがある。この問題を防止するためには、互いに隣り合う銅電極の間隔（配線間距離）を広くしなければならず、これが配線の微細化を困難にさせている。
一方、銅電極の側面をレジスト膜等で覆った状態でめっき成長させてもよいが、そうすると、銅電極の側面にめっき層が形成されず、銅電極の側面がむき出しとなる。この場合には、銅電極が側面から酸化されて腐食するおそれがある。
本発明の目的は、ワイヤ接続用の銅配線を備える半導体装置において、銅配線の側面を保護できると共に、配線間距離を短くできる半導体装置およびその製造方法を提供することである。
本発明の目的は、ワイヤ接続用の銅配線を備える半導体装置において、銅配線の側面を保護できると共に、配線間距離を短くできる半導体装置およびその製造方法を提供することである。
上記目的を達成するための請求項１に記載の発明は、第１絶縁層と、前記第１絶縁層上に形成されたワイヤ接続用の銅配線と、前記銅配線と一体的に形成され、前記第１絶縁層の表面に沿うように、前記銅配線の側面の下端から前記銅配線の外側に引き出された銅シード層と、前記銅配線を取り囲むように形成され、かつ、前記銅配線の側面下部を選択的に覆うように、前記銅配線の外側に引き出された前記銅シード層の上に形成された第２絶縁層と、前記第２絶縁層上において前記銅配線の上面および側面を覆う金属材料からなる保護層とを含む、半導体装置である。
この半導体装置は、請求項１０に記載の発明によって製造することができる。
請求項１０に記載の発明は、第１絶縁層上に、銅シード層を形成する工程と、前記銅シード層の上面を選択的に露出させる開口を有する第２絶縁層を形成する工程と、前記露出した前記銅シード層の上面に銅をめっきすることによって、前記第２絶縁層から突出するようにワイヤ接続用の銅配線を形成する工程と、前記第２絶縁層から露出する前記銅配線に金属材料をめっきすることによって、前記銅配線の上面および側面を覆う保護層を形成する工程と、前記第２絶縁層の前記保護層で覆われている部分を残すように、それ以外の部分の前記第２絶縁層およびその直下の前記銅シード層を選択的に除去することによって、前記第１絶縁層を露出させる工程とを含む、半導体装置の製造方法である。
請求項１０に記載の発明は、第１絶縁層上に、銅シード層を形成する工程と、前記銅シード層の上面を選択的に露出させる開口を有する第２絶縁層を形成する工程と、前記露出した前記銅シード層の上面に銅をめっきすることによって、前記第２絶縁層から突出するようにワイヤ接続用の銅配線を形成する工程と、前記第２絶縁層から露出する前記銅配線に金属材料をめっきすることによって、前記銅配線の上面および側面を覆う保護層を形成する工程と、前記第２絶縁層の前記保護層で覆われている部分を残すように、それ以外の部分の前記第２絶縁層およびその直下の前記銅シード層を選択的に除去することによって、前記第１絶縁層を露出させる工程とを含む、半導体装置の製造方法である。
この方法によれば、保護層のめっき界面が、第２絶縁層との間に形成される。この第２絶縁層は、銅シード層上に形成された層であるため、たとえば、銅シード層のエッチングや、銅シード層と第１絶縁層との間にバリア膜が形成される場合にはそのバリア膜のエッチングの時に生じる残渣（エッチング残渣）が存在しない。そのため、銅配線を保護するための保護層以外の部分に、当該エッチング残渣を核とする金属粒がめっき成長することを防止することができる。その結果、銅配線の配線間距離を短くしても、リークパスとなる金属粒がないので、配線間ショートの発生を防止することができる。
また、銅配線は、保護層によって覆われていて表面が露出していないので、銅配線の酸化や腐食を抑制することもできる。
請求項１１に記載の発明のように、前記保護層を形成する工程は、銅よりも硬度が高い金属材料のめっきによって、前記銅配線に接する金属層を形成する工程と、前記金属層上に、ワイヤが接着される接着層を形成する工程とを含む、請求項１０に記載の半導体装置の製造方法である。
請求項１１に記載の発明のように、前記保護層を形成する工程は、銅よりも硬度が高い金属材料のめっきによって、前記銅配線に接する金属層を形成する工程と、前記金属層上に、ワイヤが接着される接着層を形成する工程とを含む、請求項１０に記載の半導体装置の製造方法である。
この方法によって、請求項２に記載の発明のように、前記保護層は、前記銅配線に接するように形成され、銅よりも硬度が高い金属材料からなる金属層と、前記金属層上に形成され、ワイヤが接着される接着層とを含む、請求項１に記載の半導体装置を製造することができる。
また、金属層および接着層の形成によって保護層を形成できるので、製造工程を簡略化することができる。
また、金属層および接着層の形成によって保護層を形成できるので、製造工程を簡略化することができる。
請求項１２に記載の発明のように、前記金属層を形成する工程は、前記第２絶縁層から露出する前記銅配線の全表面に前記金属層を形成する工程を含み、前記接着層を形成する工程は、前記金属層の全表面に前記接着層を形成する工程を含むことが好ましい。
この方法によって、請求項３に記載の発明のように、前記保護層は、その全域に亘って前記金属層および前記接着層の積層構造を有している、請求項２に記載の半導体装置を製造することができる。
この方法によって、請求項３に記載の発明のように、前記保護層は、その全域に亘って前記金属層および前記接着層の積層構造を有している、請求項２に記載の半導体装置を製造することができる。
また、金属層および接着層の全面めっきを採用することで、めっきの形成に際して、銅配線の表面を選択的に覆うなどの工程を省略することができる。そのため、製造工程を一層簡略化することができる。
一方、請求項１３に記載の発明のように、前記金属層を形成する工程は、前記銅配線の側面にめっきが施されないように、前記銅配線の上面に選択的に前記金属層を形成する工程を含み、前記接着層を形成する工程は、前記銅配線の側面に接するように前記接着層を形成する工程を含んでいてもよい。
一方、請求項１３に記載の発明のように、前記金属層を形成する工程は、前記銅配線の側面にめっきが施されないように、前記銅配線の上面に選択的に前記金属層を形成する工程を含み、前記接着層を形成する工程は、前記銅配線の側面に接するように前記接着層を形成する工程を含んでいてもよい。
この方法によって、請求項４に記載の発明のように、前記保護層は、前記銅配線の上面
上の領域に前記金属層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、請求項２に記載の半導体装置を製造することができる。
請求項１４に記載の発明のように、前記保護層を形成する工程は、前記金属材料を無電解めっきする工程を含むことが好ましい。
上の領域に前記金属層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、請求項２に記載の半導体装置を製造することができる。
請求項１４に記載の発明のように、前記保護層を形成する工程は、前記金属材料を無電解めっきする工程を含むことが好ましい。
無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。したがって、無電解めっきを採用することで、半導体装置の生産性を向上させることができる。
一方、請求項１５に記載の発明のように、前記保護層を形成する工程は、前記金属材料を電解めっきする工程を含んでいてもよい。
一方、請求項１５に記載の発明のように、前記保護層を形成する工程は、前記金属材料を電解めっきする工程を含んでいてもよい。
前記金属層は、請求項５に記載の発明のように、Ｎｉ膜からなっていてもよい。また、前記接着層は、請求項６に記載の発明のように、前記金属層から順に積層されたＰｄ膜およびＡｕ膜の積層構造を含んでいてもよい。
また、前記第１絶縁層および前記第２絶縁層は、請求項７に記載の発明のように、共にＳｉＮ膜からなっていてもよい。また、請求項８に記載の発明のように、前記第１絶縁層と前記銅配線との間にバリア膜が介在されていてもよい。
また、前記第１絶縁層および前記第２絶縁層は、請求項７に記載の発明のように、共にＳｉＮ膜からなっていてもよい。また、請求項８に記載の発明のように、前記第１絶縁層と前記銅配線との間にバリア膜が介在されていてもよい。
請求項９に記載の発明は、前記銅配線は、２０μｍ未満の配線間距離で複数本形成されている、請求項１〜８のいずれか一項に記載の半導体装置である。
この構成によれば、配線間距離が２０μｍ未満であるため、配線の微細化を図ることができる。
この構成によれば、配線間距離が２０μｍ未満であるため、配線の微細化を図ることができる。
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な底面図である。図２は、図１の切断面II−IIにおける断面図である。
半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置であり、半導体チップ２をダイパッド３、リード４および銅ワイヤ５とともに樹脂パッケージ６で封止した構造を有している。半導体装置１（樹脂パッケージ６）の外形は、扁平な直方体形状である。
図１は、本発明の一実施形態に係る半導体装置１の模式的な底面図である。図２は、図１の切断面II−IIにおける断面図である。
半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置であり、半導体チップ２をダイパッド３、リード４および銅ワイヤ５とともに樹脂パッケージ６で封止した構造を有している。半導体装置１（樹脂パッケージ６）の外形は、扁平な直方体形状である。
半導体装置１の外形は、たとえば、平面形状が４ｍｍ角の正方形状で厚さが０．８５ｍｍの６面体であり、以下で挙げる半導体装置１の各部の寸法は、半導体装置１がその外形寸法を有する場合の一例である。
半導体チップ２は、平面視で２．３ｍｍの正方形状をなしている。半導体チップ２の厚さは、０．２３ｍｍである。半導体チップ２の表面の周縁部には、複数のパッド７が配置されている。各パッド７は、後述する半導体基板１２に作り込まれた半導体素子と電気的に接続されている。半導体チップ２の裏面には、Ａｕ、Ｎｉ（ニッケル）、Ａｇ（銀）などの金属層からなる裏メタル８が形成されている。
半導体チップ２は、平面視で２．３ｍｍの正方形状をなしている。半導体チップ２の厚さは、０．２３ｍｍである。半導体チップ２の表面の周縁部には、複数のパッド７が配置されている。各パッド７は、後述する半導体基板１２に作り込まれた半導体素子と電気的に接続されている。半導体チップ２の裏面には、Ａｕ、Ｎｉ（ニッケル）、Ａｇ（銀）などの金属層からなる裏メタル８が形成されている。
ダイパッド３およびリード４は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。その金属薄板（ダイパッド３およびリード４）の厚さは、０．２ｍｍである。ダイパッド３およびリード４の表面には、Ａｇからなるめっき層９が形成されている。
ダイパッド３は、平面視で２．７ｍｍの正方形状をなし、各側面が半導体装置１の側面と平行をなすように半導体装置１の中央部に配置されている。
ダイパッド３は、平面視で２．７ｍｍの正方形状をなし、各側面が半導体装置１の側面と平行をなすように半導体装置１の中央部に配置されている。
ダイパッド３の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略１／４楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ６が入り込んでいる。これにより、ダイパッド３の周縁部がその上下から樹脂パッケージ６で挟まれ、ダイパッド３の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
また、ダイパッド３の裏面は、その周縁部（断面略１／４楕円形状に窪んだ部分）を除いて、樹脂パッケージ６の裏面から露出している。
リード４は、ダイパッド３の各側面と対向する位置に、同数（たとえば、９本）ずつ設けられている。ダイパッド３の側面に対向する各位置において、リード４は、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード４の長手方向の長さは、０．４５ｍｍである。また、ダイパッド３とリード４との間の間隔は、０．２ｍｍである。
リード４は、ダイパッド３の各側面と対向する位置に、同数（たとえば、９本）ずつ設けられている。ダイパッド３の側面に対向する各位置において、リード４は、その対向する側面と直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード４の長手方向の長さは、０．４５ｍｍである。また、ダイパッド３とリード４との間の間隔は、０．２ｍｍである。
リード４の裏面のダイパッド３側の端部には、裏面側からの潰し加工により、断面略１／４楕円形状の窪みが形成されている。そして、その窪みには、樹脂パッケージ６が入り込んでいる。これにより、リード４のダイパッド３側の端部がその上下から樹脂パッケージ６で挟まれ、リード４の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
リード４の裏面は、ダイパッド３側の端部（断面略１／４楕円形状に窪んだ部分）を除いて、樹脂パッケージ６の裏面から露出している。また、リード４のダイパッド３側と反対側の側面は、樹脂パッケージ６の側面から露出している。
リード４の裏面は、ダイパッド３側の端部（断面略１／４楕円形状に窪んだ部分）を除いて、樹脂パッケージ６の裏面から露出している。また、リード４のダイパッド３側と反対側の側面は、樹脂パッケージ６の側面から露出している。
ダイパッド３およびリード４の裏面における樹脂パッケージ６から露出する部分には、半田からなるめっき層１０が形成されている。
そして、半導体チップ２は、パッド７が配置されている表面を上方に向けた状態で、その裏面が接合材１１を介して、ダイパッド３の表面（めっき層１０）に接合されている。接合材１１には、たとえば、半田ペーストが用いられる。接合材１１の厚さは、０．０２ｍｍである。
そして、半導体チップ２は、パッド７が配置されている表面を上方に向けた状態で、その裏面が接合材１１を介して、ダイパッド３の表面（めっき層１０）に接合されている。接合材１１には、たとえば、半田ペーストが用いられる。接合材１１の厚さは、０．０２ｍｍである。
なお、半導体チップ２とダイパッド３との電気的な接続が不要な場合には、裏メタル８が省略されて、半導体チップ２の裏面がダイパッド３の表面に銀ペーストなどの絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、半導体チップ２の平面サイズは、２．３ｍｍ角となる。また、ダイパッド３の表面上のめっき層９が省略されてもよい。
銅ワイヤ５は、たとえば、純度が９９．９９％以上の銅からなる。銅ワイヤ５の一端は、半導体チップ２のパッド７に接合されている。銅ワイヤ５の他端は、リード４の表面に接合されている。そして、銅ワイヤ５は、半導体チップ２とリード４との間に、アーチ状のループを描いて架設されている。この銅ワイヤ５のループの頂部と半導体チップ２の表面との高低差は、０．１６ｍｍである。
次に、パッド７（銅配線１５）の実施形態を、半導体チップ２の構造と共に説明する。
図３は、図２の破線円IIIで囲った部分の拡大図であって、銅配線１５の一実施形態を示す図である。
半導体チップ２は、半導体基板１２と、下層配線１３と、本発明の第１絶縁層の一例としてのパッシベーション膜１４と、銅配線１５とを含む。
図３は、図２の破線円IIIで囲った部分の拡大図であって、銅配線１５の一実施形態を示す図である。
半導体チップ２は、半導体基板１２と、下層配線１３と、本発明の第１絶縁層の一例としてのパッシベーション膜１４と、銅配線１５とを含む。
半導体基板１２は、たとえば、半導体素子（ダイオード、トランジスタ、抵抗、キャパシタ等）が形成された表面１６を有するシリコン基板からなる。
下層配線１３は、半導体基板１２の表面１６から順に、複数の配線層が層間膜を介して積層された多層配線構造を有している。この実施形態では、下層配線１３は、第１層間膜１７を介して半導体基板１２の表面１６に積層された第１メタル層１８、第２層間膜１９を介して第１メタル層１８に積層された第２メタル層２０と、第２メタル層２０を被覆する第３層間膜２１（最上層間膜）とを含む。
下層配線１３は、半導体基板１２の表面１６から順に、複数の配線層が層間膜を介して積層された多層配線構造を有している。この実施形態では、下層配線１３は、第１層間膜１７を介して半導体基板１２の表面１６に積層された第１メタル層１８、第２層間膜１９を介して第１メタル層１８に積層された第２メタル層２０と、第２メタル層２０を被覆する第３層間膜２１（最上層間膜）とを含む。
第１層間膜１７、第２層間膜１９および第３層間膜２１は、たとえば、酸化シリコン（ＳｉＯ２）等の絶縁材料からなる。また、第１メタル層１８および第２メタル層２０は、アルミニウム（アルミニウム配線）からなる。なお、この実施形態の配線に使用する「アルミニウム」には、Ａｌが１００％含有される純アルミニウム、およびＡｌと他の金属とのアルミニウム合金（たとえば、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等）が含まれるものとする（以下、同じ）。
第１メタル層１８および第２メタル層２０の上下面にはそれぞれ、第１〜第３層間膜１７，１９，２１への不純物の拡散を防止するバリア膜２２，２３が形成されている。第１および第２メタル層１８，２０の上面に形成された上面バリア膜２２は、たとえば窒化チタン（ＴｉＮ）からなる。一方、第１および第２メタル層１８，２０の下面に形成された下面バリア膜２３は、たとえば第１および第２メタル層１８，２０の下面から順に窒化チタン（ＴｉＮ）およびチタン（Ｔｉ）が積層された２層構造（ＴｉＮ／Ｔｉ）を有している。
パッシベーション膜１４は、たとえば、窒化シリコン（ＳｉＮ）等の絶縁材料からなる。パッシベーション膜１４は、第３層間膜２１上に形成されている。
そして、第１メタル層１８および第２メタル層２０の上面にはそれぞれ、それらの上方の絶縁膜を貫通するビア２４が接続されている。この実施形態では、第１メタル層１８の上面に接続されたビア２４は、第２層間膜１９を貫通して、第２メタル層２０の下面に接続されている。一方、第２メタル層２０の上面に接続されたビア２４は、第３層間膜２１およびパッシベーション膜１４を貫通して、パッシベーション膜１４の表面と面一になるように、当該表面から露出している。この露出部分は、後述するように銅配線１５の下面に接続される。また、ビア２４と絶縁膜（この実施形態では、第２層間膜１９、第３層間膜２１およびパッシベーション膜１４）との間には、たとえば、窒化チタン（ＴｉＮ）からなるバリア膜２５が介在されている。
そして、第１メタル層１８および第２メタル層２０の上面にはそれぞれ、それらの上方の絶縁膜を貫通するビア２４が接続されている。この実施形態では、第１メタル層１８の上面に接続されたビア２４は、第２層間膜１９を貫通して、第２メタル層２０の下面に接続されている。一方、第２メタル層２０の上面に接続されたビア２４は、第３層間膜２１およびパッシベーション膜１４を貫通して、パッシベーション膜１４の表面と面一になるように、当該表面から露出している。この露出部分は、後述するように銅配線１５の下面に接続される。また、ビア２４と絶縁膜（この実施形態では、第２層間膜１９、第３層間膜２１およびパッシベーション膜１４）との間には、たとえば、窒化チタン（ＴｉＮ）からなるバリア膜２５が介在されている。
銅配線１５は、たとえば、銅（たとえば、純度９９．９９９９％（６Ｎ）以上、純度９９．９９％（４Ｎ）以上といった高純度銅等であり、微量の不純物を含む場合はある）からなり、パッシベーション膜１４上に互いに間隔を空けて複数本形成されている。この実施形態では、隣り合う銅配線１５の距離（配線間距離Ｌ）は、たとえば、２０μｍ未満であり、好ましくは、１０μｍ程度である。各銅配線１５は、パッシベーション膜１４の法線方向に沿う断面視（以下、単に断面視とする）において、上面２７および側面２８を有する四角形状に形成されている。このような形状の銅配線１５のサイズは、たとえば、厚さＴが７μｍ〜１０μｍ程度であり、幅Ｗが１０μｍ程度である。
各銅配線１５は、パッシベーション膜１４の表面から露出するビア２４を覆うように形成され、パッシベーション膜１４との間に介在されたバリア膜２６を介してビア２４に接続されている。また、各銅配線１５は、その側面２８の下端に外側に引き出された銅シード膜３２を一体的に有している。銅シード膜３２は、パッシベーション膜１４の表面に沿うように各銅配線１５の外側に引き出されている。銅シード膜３２は、銅配線１５の幅方向両側が一定の厚さで引き出された引き出し部である。
この銅シード膜３２上には、本発明の第２絶縁層の一例としての台座膜３４が形成されている。台座膜３４は、銅配線１５の上面２７および側面２８の大半を露出させ、銅配線１５の側面２８の下部を選択的に取り囲んで覆っている。この台座膜３４によって、銅配線１５の下部は、断面視において、幅方向両側から挟まれている。また、台座膜３４は、一様な厚さで形成されている。台座膜３４の厚さは、たとえば０．０４μｍ〜０．５μｍである。また、台座膜３４は、パッシベーション膜１４と同じ材料（ＳｉＮ）からなる。
バリア膜２６は、この実施形態では、たとえばチタン（Ｔｉ）からなる。また、バリア膜２６は、断面視において、銅シード膜３２と共に、その両端部が台座膜３４の側面よりも内側に位置するように形成されている。
各銅配線１５において台座膜３４から露出した部分を覆うように、本発明の金属層の一例としてのＮｉ（ニッケル）膜２９と、本発明の接着層の一例としてのＰｄ（パラジウム）膜３０およびＡｕ（金）膜３１が、銅配線１５からこの順に積層されている。この積層膜２９〜３１は、台座膜３４の表面に交差する積層界面を有している。言い換えれば、台座膜３４は、断面視において、積層膜２９〜３１の積層界面を横切る方向に沿って、銅配線１５の側面２８から引き出された形状を有している。
各銅配線１５において台座膜３４から露出した部分を覆うように、本発明の金属層の一例としてのＮｉ（ニッケル）膜２９と、本発明の接着層の一例としてのＰｄ（パラジウム）膜３０およびＡｕ（金）膜３１が、銅配線１５からこの順に積層されている。この積層膜２９〜３１は、台座膜３４の表面に交差する積層界面を有している。言い換えれば、台座膜３４は、断面視において、積層膜２９〜３１の積層界面を横切る方向に沿って、銅配線１５の側面２８から引き出された形状を有している。
Ｎｉ膜２９は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、台座膜３４から露出した上面２７および側面２８の全域を覆っている。このＮｉ膜２９は、一様な厚さで形成されている。Ｎｉ膜２９の厚さは、たとえば２μｍ〜４μｍである。
Ｐｄ膜３０は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、Ｎｉ膜２９の上面および側面の全域を覆っている。このＰｄ膜３０は、Ｎｉ膜２９よりも薄い一様な厚さで形成されている。Ｐｄ膜３０の厚さは、たとえば０．１μｍ〜０．５μｍである。
Ｐｄ膜３０は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、Ｎｉ膜２９の上面および側面の全域を覆っている。このＰｄ膜３０は、Ｎｉ膜２９よりも薄い一様な厚さで形成されている。Ｐｄ膜３０の厚さは、たとえば０．１μｍ〜０．５μｍである。
Ａｕ膜３１は、その一方表面および他方表面が銅配線１５の上面２７および側面２８に倣うように形成されており、Ｐｄ膜３０の上面および側面の全域を覆っている。このＡｕ膜３１は、Ｐｄ膜３０よりも薄い一様な厚さで形成されている。Ａｕ膜３１の厚さは、たとえば０μｍ〜０．０５μｍである。
これらＮｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１は、本発明の保護層の一例として、銅配線１５の上面２７および側面２８を覆うことによって保護している。そして、この実施形態では、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１で被覆された銅配線１５が、パッド７として半導体チップ２の表面に露出している。銅ワイヤ５は、パッド７の最表面に露出するＡｕ膜３１に接合されている。
これらＮｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１は、本発明の保護層の一例として、銅配線１５の上面２７および側面２８を覆うことによって保護している。そして、この実施形態では、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１で被覆された銅配線１５が、パッド７として半導体チップ２の表面に露出している。銅ワイヤ５は、パッド７の最表面に露出するＡｕ膜３１に接合されている。
次に、銅配線１５の製造工程について説明を加える。
図４Ａ〜図４Ｆは、図３の銅配線１５の製造工程の一部を工程順に説明するための図である。なお、以下の説明において、電解めっきは、たとえば室温（２０℃または２５℃程度）の温度環境下で行われるものとし、無電解めっきは、たとえば９０℃程度のめっき液中で行われるものとする。
図４Ａ〜図４Ｆは、図３の銅配線１５の製造工程の一部を工程順に説明するための図である。なお、以下の説明において、電解めっきは、たとえば室温（２０℃または２５℃程度）の温度環境下で行われるものとし、無電解めっきは、たとえば９０℃程度のめっき液中で行われるものとする。
まず、銅配線１５の形成に先立って、半導体基板１２（図３参照）上に、公知の多層配線製造技術によって下層配線１３（図３参照）が形成された後、パッシベーション膜１４が形成され、このパッシベーション膜１４を貫通するビア２４が形成される。
次に、図４Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリア膜２６および銅シード膜３２がこの順に形成される。次に、たとえばＣＶＤ法によって、銅シード膜３２上に台座膜３４が形成される。
次に、図４Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリア膜２６および銅シード膜３２がこの順に形成される。次に、たとえばＣＶＤ法によって、銅シード膜３２上に台座膜３４が形成される。
次に、図４Ｂに示すように、各銅配線１５を形成すべき領域に選択的に開口を有するレジスト膜３３が、台座膜３４上に形成される。そして、レジスト膜３３をマスクとして利用するドライエッチング（フロン系ドライエッチング）によって、レジスト膜３３の開口から露出する台座膜３４が選択的に除去される。これにより、レジスト膜３３の開口には、銅シード膜３２が選択的に露出することとなる。
次に、図４Ｃに示すように、レジスト膜３３の開口から選択的に露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。これにより、銅配線１５が形成される。この状態において、銅配線１５は、その側面２８がレジスト膜３３によって覆われている。
次に、図４Ｄに示すように、レジスト膜３３が除去される。これにより、レジスト膜３３で覆われていた銅配線１５の側面２８が露出する。次に、露出する銅配線１５の全表面（上面２７および側面２８）から、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕをこの順にめっき成長させる。Ｎｉ、ＰｄおよびＡｕは、無電解めっきなので、台座膜３４の表面に沿って等方的に一様な厚さでめっき成長する。これにより、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１が形成される。
次に、図４Ｄに示すように、レジスト膜３３が除去される。これにより、レジスト膜３３で覆われていた銅配線１５の側面２８が露出する。次に、露出する銅配線１５の全表面（上面２７および側面２８）から、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕをこの順にめっき成長させる。Ｎｉ、ＰｄおよびＡｕは、無電解めっきなので、台座膜３４の表面に沿って等方的に一様な厚さでめっき成長する。これにより、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１が形成される。
次に、図４Ｅに示すように、積層膜２９〜３１と銅シード膜３２との間の部分を残すように、ドライエッチング（フロン系ドライエッチング）によって、積層膜２９〜３１よりも外側の台座膜３４が選択的に除去される。
次に、図４Ｆに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリア膜２６における台座膜３４の下にある部分以外の部分が選択的に除去される。このとき、ウエットエッチングの特性（等方性エッチング）によって、銅シード膜３２およびバリア膜２６の端部が、台座膜３４の側面よりも内側にエッチングされて、銅シード膜３２およびバリア膜２６の端部と台座膜３４の側面との間に段差が形成される。
次に、図４Ｆに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリア膜２６における台座膜３４の下にある部分以外の部分が選択的に除去される。このとき、ウエットエッチングの特性（等方性エッチング）によって、銅シード膜３２およびバリア膜２６の端部が、台座膜３４の側面よりも内側にエッチングされて、銅シード膜３２およびバリア膜２６の端部と台座膜３４の側面との間に段差が形成される。
以上の工程を経て、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１で被覆された銅配線１５が形成される。
以上、この実施形態によれば、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１のめっき界面が、台座膜３４との間に形成される（図４Ｄ参照）。この台座膜３４は、銅シード膜３２およびバリア膜２６のエッチング前に銅シード膜３２上に形成された膜である。そのため、積層膜２９〜３１がめっき成長する台座膜３４の表面には、銅シード膜３２やバリア膜２６のエッチングの際に生じる残渣（ＣｕやＴｉ等のエッチング残渣）が存在しない。したがって、隣り合う銅配線１５の間において、積層膜２９〜３１が形成される領域以外の領域に、当該エッチング残渣を核とする金属粒がめっき成長することを防止することができる。たとえ、隣り合う銅配線１５の間に、何らかの要因でめっきの核となるものが存在し、その核から金属粒がめっき成長しても、当該金属粒は、図４Ｅの工程において台座膜３４の不要部分と一緒に除去されるので、配線間ショートのリークパスとなることがない。さらに、銅シード膜３２やバリア膜２６のエッチング（図４Ｆ参照）の際にエッチング残渣が生じても、その後にめっき工程を行わないので、当該残渣がリークパスとなる程度に粒成長することがない。その結果、銅配線１５の配線間距離Ｌを短くしても、リークパスとなる金属粒がないので、配線間ショートの発生を防止することができる。
以上、この実施形態によれば、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１のめっき界面が、台座膜３４との間に形成される（図４Ｄ参照）。この台座膜３４は、銅シード膜３２およびバリア膜２６のエッチング前に銅シード膜３２上に形成された膜である。そのため、積層膜２９〜３１がめっき成長する台座膜３４の表面には、銅シード膜３２やバリア膜２６のエッチングの際に生じる残渣（ＣｕやＴｉ等のエッチング残渣）が存在しない。したがって、隣り合う銅配線１５の間において、積層膜２９〜３１が形成される領域以外の領域に、当該エッチング残渣を核とする金属粒がめっき成長することを防止することができる。たとえ、隣り合う銅配線１５の間に、何らかの要因でめっきの核となるものが存在し、その核から金属粒がめっき成長しても、当該金属粒は、図４Ｅの工程において台座膜３４の不要部分と一緒に除去されるので、配線間ショートのリークパスとなることがない。さらに、銅シード膜３２やバリア膜２６のエッチング（図４Ｆ参照）の際にエッチング残渣が生じても、その後にめっき工程を行わないので、当該残渣がリークパスとなる程度に粒成長することがない。その結果、銅配線１５の配線間距離Ｌを短くしても、リークパスとなる金属粒がないので、配線間ショートの発生を防止することができる。
また、銅配線１５は、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１によって完全に覆われていて表面が露出していないので、銅配線１５の酸化や腐食を抑制することもできる。
また、この実施形態では、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の全てが無電解めっきで処理される。無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。そのため、半導体装置１の生産性を向上させることができる。さらに、当該無電解めっきがレジスト膜３３の除去後に行われるので、無電解めっきのめっき温度（９０℃程度）の影響でレジスト膜３３が変形することを回避することもできる。
また、この実施形態では、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の全てが無電解めっきで処理される。無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。そのため、半導体装置１の生産性を向上させることができる。さらに、当該無電解めっきがレジスト膜３３の除去後に行われるので、無電解めっきのめっき温度（９０℃程度）の影響でレジスト膜３３が変形することを回避することもできる。
なお、銅配線１５については、図５に示す変形例を適用することもできる。
図５では、Ｎｉ膜２９は、銅配線１５の側面２８を露出させるように上面２７のみに選択的に形成されている。この場合、銅配線１５の側面２８は、Ｐｄ膜３０およびＡｕ膜３１の積層膜３０，３１によって覆われている。この構成は、たとえば、図４Ｃの工程で銅配線１５が形成された後、続いて、電解めっきによってＮｉをめっき成長させてＮｉ膜２９を形成し、さらに図４Ｄの工程において、Ｎｉの無電解めっきを省略することによって得ることができる。つまり、Ｎｉ膜２９は、レジスト膜３３の開口でのめっき成長によって形成されるので、その側面が銅配線１５の側面２８と面一（段差がない）になるように形成される。
図５では、Ｎｉ膜２９は、銅配線１５の側面２８を露出させるように上面２７のみに選択的に形成されている。この場合、銅配線１５の側面２８は、Ｐｄ膜３０およびＡｕ膜３１の積層膜３０，３１によって覆われている。この構成は、たとえば、図４Ｃの工程で銅配線１５が形成された後、続いて、電解めっきによってＮｉをめっき成長させてＮｉ膜２９を形成し、さらに図４Ｄの工程において、Ｎｉの無電解めっきを省略することによって得ることができる。つまり、Ｎｉ膜２９は、レジスト膜３３の開口でのめっき成長によって形成されるので、その側面が銅配線１５の側面２８と面一（段差がない）になるように形成される。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、図４Ｄのめっき工程では、隣り合う銅配線１５は、レジスト膜３３で覆われた銅シード膜３２を介して互いに電気的に接続された状態となっている。そのため、この銅シード膜３２を利用して、全銅配線１５に対して、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１を電解めっきによって成長させることもできる。電解めっきであれば、Ｎｉ、ＰｄおよびＡｕを一つの装置でめっきすることができる。
たとえば、図４Ｄのめっき工程では、隣り合う銅配線１５は、レジスト膜３３で覆われた銅シード膜３２を介して互いに電気的に接続された状態となっている。そのため、この銅シード膜３２を利用して、全銅配線１５に対して、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜２９〜３１を電解めっきによって成長させることもできる。電解めっきであれば、Ｎｉ、ＰｄおよびＡｕを一つの装置でめっきすることができる。
また、Ａｕ膜３１は必ずしも必要ではなく、省略することができる。また、銅ワイヤ５の代わりに、金ワイヤを用いることもできる。
また、前述の実施形態では、下層配線１３が２層構造である場合を一例として挙げたが、下層配線１３は、単層構造、３層構造、４層構造およびそれ以上の多層構造であってもよい。
また、前述の実施形態では、下層配線１３が２層構造である場合を一例として挙げたが、下層配線１３は、単層構造、３層構造、４層構造およびそれ以上の多層構造であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される特徴の例を以下に示す。
項１：第１絶縁層と、前記第１絶縁層上に形成されたワイヤ接続用の銅配線と、前記銅配線を取り囲むように形成され、前記銅配線の側面下部を選択的に覆う第２絶縁層と、前記第１絶縁層と前記第２絶縁層との間に配置され、前記銅配線と一体的に形成された銅シード層と、前記第２絶縁層上において前記銅配線の上面および側面を覆う金属材料からなる保護層とを含む、半導体装置。
項２：前記保護層は、前記銅配線に接するように形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、前記衝撃緩和層上に形成され、ワイヤが接着される接着層とを含む、項１に記載の半導体装置。
項３：前記保護層は、その全域に亘って前記衝撃緩和層および前記接着層の積層構造を有している、項２に記載の半導体装置。
項４：前記保護層は、前記銅配線の上面上の領域に前記衝撃緩和層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、項２に記載の半導体装置。
項５：前記衝撃緩和層は、Ｎｉ膜からなる、項２〜４のいずれか一項に記載の半導体装置。
項６：前記接着層は、前記衝撃緩和層から順に積層されたＰｄ膜およびＡｕ膜の積層構造を含む、項２〜５のいずれか一項に記載の半導体装置。
項７：前記第１絶縁層および前記第２絶縁層は、共にＳｉＮ膜からなる、項１〜６のいずれか一項に記載の半導体装置。
項８：前記第１絶縁層と前記銅配線との間に介在されたバリア膜をさらに含む、項１〜７のいずれか一項に記載の半導体装置。
項９：前記銅配線は、２０μｍ未満の配線間距離で複数本形成されている、項１〜８のいずれか一項に記載の半導体装置。
この構成によれば、配線間距離が２０μｍ未満であるため、配線の微細化を図ることができる。
項１０：第１絶縁層上に、銅シード層を形成する工程と、前記銅シード層の上面を選択的に露出させる開口を有する第２絶縁層を形成する工程と、前記露出した前記銅シード層の上面に銅をめっきすることによって、前記第２絶縁層から突出するようにワイヤ接続用の銅配線を形成する工程と、前記第２絶縁層から露出する前記銅配線に金属材料をめっきすることによって、前記銅配線の上面および側面を覆う保護層を形成する工程と、前記第２絶縁層の前記保護層で覆われている部分を残すように、それ以外の部分の前記第２絶縁層およびその直下の前記銅シード層を選択的に除去することによって、前記第１絶縁層を露出させる工程とを含む、半導体装置の製造方法。
この方法によれば、保護層のめっき界面が、第２絶縁層との間に形成される。この第２絶縁層は、銅シード層上に形成された層であるため、たとえば、銅シード層のエッチングや、銅シード層と第１絶縁層との間にバリア膜が形成される場合にはそのバリア膜のエッチングの時に生じる残渣（エッチング残渣）が存在しない。そのため、銅配線を保護するための保護層以外の部分に、当該エッチング残渣を核とする金属粒がめっき成長することを防止することができる。その結果、銅配線の配線間距離を短くしても、リークパスとなる金属粒がないので、配線間ショートの発生を防止することができる。
また、銅配線は、保護層によって覆われていて表面が露出していないので、銅配線の酸化や腐食を抑制することもできる。
項１１：前記保護層を形成する工程は、銅よりも硬度が高い金属材料のめっきによって、前記銅配線に接する衝撃緩和層を形成する工程と、前記衝撃緩和層上に、ワイヤが接着される接着層を形成する工程とを含む、項１０に記載の半導体装置の製造方法。
この方法によって、項２に記載のように、前記保護層は、前記銅配線に接するように形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、前記衝撃緩和層上に形成され、ワイヤが接着される接着層とを含む、項１に記載の半導体装置を製造することができる。
また、衝撃緩和層および接着層の形成によって保護層を形成できるので、製造工程を簡略化することができる。
項１２：前記衝撃緩和層を形成する工程は、前記第２絶縁層から露出する前記銅配線の全表面に前記衝撃緩和層を形成する工程を含み、前記接着層を形成する工程は、前記衝撃緩和層の全表面に前記接着層を形成する工程を含む、項１１に記載の半導体装置の製造方法。
この方法によって、項３に記載のように、前記保護層は、その全域に亘って前記衝撃緩和層および前記接着層の積層構造を有している、項２に記載の半導体装置を製造することができる。
また、衝撃緩和層および接着層の全面めっきを採用することで、めっきの形成に際して、銅配線の表面を選択的に覆うなどの工程を省略することができる。そのため、製造工程を一層簡略化することができる。
項１３：前記衝撃緩和層を形成する工程は、前記銅配線の側面にめっきが施されないように、前記銅配線の上面に選択的に前記衝撃緩和層を形成する工程を含み、前記接着層を形成する工程は、前記銅配線の側面に接するように前記接着層を形成する工程を含む、項１１に記載の半導体装置の製造方法。
この方法によって、項４に記載のように、前記保護層は、前記銅配線の上面上の領域に前記衝撃緩和層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、項２に記載の半導体装置を製造することができる。
項１４：前記保護層を形成する工程は、前記金属材料を無電解めっきする工程を含む、項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。したがって、無電解めっきを採用することで、半導体装置の生産性を向上させることができる。
項１５：前記保護層を形成する工程は、前記金属材料を電解めっきする工程を含む、項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
項１：第１絶縁層と、前記第１絶縁層上に形成されたワイヤ接続用の銅配線と、前記銅配線を取り囲むように形成され、前記銅配線の側面下部を選択的に覆う第２絶縁層と、前記第１絶縁層と前記第２絶縁層との間に配置され、前記銅配線と一体的に形成された銅シード層と、前記第２絶縁層上において前記銅配線の上面および側面を覆う金属材料からなる保護層とを含む、半導体装置。
項２：前記保護層は、前記銅配線に接するように形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、前記衝撃緩和層上に形成され、ワイヤが接着される接着層とを含む、項１に記載の半導体装置。
項３：前記保護層は、その全域に亘って前記衝撃緩和層および前記接着層の積層構造を有している、項２に記載の半導体装置。
項４：前記保護層は、前記銅配線の上面上の領域に前記衝撃緩和層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、項２に記載の半導体装置。
項５：前記衝撃緩和層は、Ｎｉ膜からなる、項２〜４のいずれか一項に記載の半導体装置。
項６：前記接着層は、前記衝撃緩和層から順に積層されたＰｄ膜およびＡｕ膜の積層構造を含む、項２〜５のいずれか一項に記載の半導体装置。
項７：前記第１絶縁層および前記第２絶縁層は、共にＳｉＮ膜からなる、項１〜６のいずれか一項に記載の半導体装置。
項８：前記第１絶縁層と前記銅配線との間に介在されたバリア膜をさらに含む、項１〜７のいずれか一項に記載の半導体装置。
項９：前記銅配線は、２０μｍ未満の配線間距離で複数本形成されている、項１〜８のいずれか一項に記載の半導体装置。
この構成によれば、配線間距離が２０μｍ未満であるため、配線の微細化を図ることができる。
項１０：第１絶縁層上に、銅シード層を形成する工程と、前記銅シード層の上面を選択的に露出させる開口を有する第２絶縁層を形成する工程と、前記露出した前記銅シード層の上面に銅をめっきすることによって、前記第２絶縁層から突出するようにワイヤ接続用の銅配線を形成する工程と、前記第２絶縁層から露出する前記銅配線に金属材料をめっきすることによって、前記銅配線の上面および側面を覆う保護層を形成する工程と、前記第２絶縁層の前記保護層で覆われている部分を残すように、それ以外の部分の前記第２絶縁層およびその直下の前記銅シード層を選択的に除去することによって、前記第１絶縁層を露出させる工程とを含む、半導体装置の製造方法。
この方法によれば、保護層のめっき界面が、第２絶縁層との間に形成される。この第２絶縁層は、銅シード層上に形成された層であるため、たとえば、銅シード層のエッチングや、銅シード層と第１絶縁層との間にバリア膜が形成される場合にはそのバリア膜のエッチングの時に生じる残渣（エッチング残渣）が存在しない。そのため、銅配線を保護するための保護層以外の部分に、当該エッチング残渣を核とする金属粒がめっき成長することを防止することができる。その結果、銅配線の配線間距離を短くしても、リークパスとなる金属粒がないので、配線間ショートの発生を防止することができる。
また、銅配線は、保護層によって覆われていて表面が露出していないので、銅配線の酸化や腐食を抑制することもできる。
項１１：前記保護層を形成する工程は、銅よりも硬度が高い金属材料のめっきによって、前記銅配線に接する衝撃緩和層を形成する工程と、前記衝撃緩和層上に、ワイヤが接着される接着層を形成する工程とを含む、項１０に記載の半導体装置の製造方法。
この方法によって、項２に記載のように、前記保護層は、前記銅配線に接するように形成され、銅よりも硬度が高い金属材料からなる衝撃緩和層と、前記衝撃緩和層上に形成され、ワイヤが接着される接着層とを含む、項１に記載の半導体装置を製造することができる。
また、衝撃緩和層および接着層の形成によって保護層を形成できるので、製造工程を簡略化することができる。
項１２：前記衝撃緩和層を形成する工程は、前記第２絶縁層から露出する前記銅配線の全表面に前記衝撃緩和層を形成する工程を含み、前記接着層を形成する工程は、前記衝撃緩和層の全表面に前記接着層を形成する工程を含む、項１１に記載の半導体装置の製造方法。
この方法によって、項３に記載のように、前記保護層は、その全域に亘って前記衝撃緩和層および前記接着層の積層構造を有している、項２に記載の半導体装置を製造することができる。
また、衝撃緩和層および接着層の全面めっきを採用することで、めっきの形成に際して、銅配線の表面を選択的に覆うなどの工程を省略することができる。そのため、製造工程を一層簡略化することができる。
項１３：前記衝撃緩和層を形成する工程は、前記銅配線の側面にめっきが施されないように、前記銅配線の上面に選択的に前記衝撃緩和層を形成する工程を含み、前記接着層を形成する工程は、前記銅配線の側面に接するように前記接着層を形成する工程を含む、項１１に記載の半導体装置の製造方法。
この方法によって、項４に記載のように、前記保護層は、前記銅配線の上面上の領域に前記衝撃緩和層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、項２に記載の半導体装置を製造することができる。
項１４：前記保護層を形成する工程は、前記金属材料を無電解めっきする工程を含む、項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
無電解めっきは、枚葉式の電解めっきと異なり、バスタブ式であって異なるサイズのウエハでも一度に処理できる。したがって、無電解めっきを採用することで、半導体装置の生産性を向上させることができる。
項１５：前記保護層を形成する工程は、前記金属材料を電解めっきする工程を含む、項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
１ 半導体装置
１４ パッシベーション膜
１５ 銅配線
２６ バリア膜
２７ 上面
２８ 側面
２９ Ｎｉ膜
３０ Ｐｄ膜
３１ Ａｕ膜
３２ 銅シード膜
３３ レジスト膜
３４ 台座膜
３５ ワイヤ接着面
１４ パッシベーション膜
１５ 銅配線
２６ バリア膜
２７ 上面
２８ 側面
２９ Ｎｉ膜
３０ Ｐｄ膜
３１ Ａｕ膜
３２ 銅シード膜
３３ レジスト膜
３４ 台座膜
３５ ワイヤ接着面
Claims (15)
- 第１絶縁層と、
前記第１絶縁層上に形成されたワイヤ接続用の銅配線と、
前記銅配線と一体的に形成され、前記第１絶縁層の表面に沿うように、前記銅配線の側面の下端から前記銅配線の外側に引き出された銅シード層と、
前記銅配線を取り囲むように形成され、かつ、前記銅配線の側面下部を選択的に覆うように、前記銅配線の外側に引き出された前記銅シード層の上に形成された第２絶縁層と、
前記第２絶縁層上において前記銅配線の上面および側面を覆う金属材料からなる保護層とを含む、半導体装置。 - 前記保護層は、
前記銅配線に接するように形成され、銅よりも硬度が高い金属材料からなる金属層と、
前記金属層上に形成され、ワイヤが接着される接着層とを含む、請求項１に記載の半導体装置。 - 前記保護層は、その全域に亘って前記金属層および前記接着層の積層構造を有している、請求項２に記載の半導体装置。
- 前記保護層は、前記銅配線の上面上の領域に前記金属層および前記接着層の積層構造を有しており、前記銅配線の側面上の領域には当該側面に接する前記接着層を有している、請求項２に記載の半導体装置。
- 前記金属層は、Ｎｉ膜からなる、請求項２〜４のいずれか一項に記載の半導体装置。
- 前記接着層は、前記金属層から順に積層されたＰｄ膜およびＡｕ膜の積層構造を含む、請求項２〜５のいずれか一項に記載の半導体装置。
- 前記第１絶縁層および前記第２絶縁層は、共にＳｉＮ膜からなる、請求項１〜６のいずれか一項に記載の半導体装置。
- 前記第１絶縁層と前記銅配線との間に介在されたバリア膜をさらに含む、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記銅配線は、２０μｍ未満の配線間距離で複数本形成されている、請求項１〜８のいずれか一項に記載の半導体装置。
- 第１絶縁層上に、銅シード層を形成する工程と、
前記銅シード層の上面を選択的に露出させる開口を有する第２絶縁層を形成する工程と、
前記露出した前記銅シード層の上面に銅をめっきすることによって、前記第２絶縁層から突出するようにワイヤ接続用の銅配線を形成する工程と、
前記第２絶縁層から露出する前記銅配線に金属材料をめっきすることによって、前記銅配線の上面および側面を覆う保護層を形成する工程と、
前記第２絶縁層の前記保護層で覆われている部分を残すように、それ以外の部分の前記第２絶縁層およびその直下の前記銅シード層を選択的に除去することによって、前記第１絶縁層を露出させる工程とを含む、半導体装置の製造方法。 - 前記保護層を形成する工程は、
銅よりも硬度が高い金属材料のめっきによって、前記銅配線に接する金属層を形成する工程と、
前記金属層上に、ワイヤが接着される接着層を形成する工程とを含む、請求項１０に記載の半導体装置の製造方法。 - 前記金属層を形成する工程は、前記第２絶縁層から露出する前記銅配線の全表面に前記金属層を形成する工程を含み、
前記接着層を形成する工程は、前記金属層の全表面に前記接着層を形成する工程を含む、請求項１１に記載の半導体装置の製造方法。 - 前記金属層を形成する工程は、前記銅配線の側面にめっきが施されないように、前記銅配線の上面に選択的に前記金属層を形成する工程を含み、
前記接着層を形成する工程は、前記銅配線の側面に接するように前記接着層を形成する工程を含む、請求項１１に記載の半導体装置の製造方法。 - 前記保護層を形成する工程は、前記金属材料を無電解めっきする工程を含む、請求項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
- 前記保護層を形成する工程は、前記金属材料を電解めっきする工程を含む、請求項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013078758A JP6159125B2 (ja) | 2013-04-04 | 2013-04-04 | 半導体装置および半導体装置の製造方法 |
| US14/243,245 US9627344B2 (en) | 2013-04-04 | 2014-04-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013078758A JP6159125B2 (ja) | 2013-04-04 | 2013-04-04 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014203957A JP2014203957A (ja) | 2014-10-27 |
| JP6159125B2 true JP6159125B2 (ja) | 2017-07-05 |
Family
ID=52354134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013078758A Expired - Fee Related JP6159125B2 (ja) | 2013-04-04 | 2013-04-04 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6159125B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024029286A1 (ja) * | 2022-08-03 | 2024-02-08 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208181A (ja) * | 2006-02-06 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 金属配線の形成方法 |
| JP4682964B2 (ja) * | 2006-10-30 | 2011-05-11 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6040456B2 (ja) * | 2010-01-15 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| US8232193B2 (en) * | 2010-07-08 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming Cu pillar capped by barrier layer |
| JP5658582B2 (ja) * | 2011-01-31 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
-
2013
- 2013-04-04 JP JP2013078758A patent/JP6159125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014203957A (ja) | 2014-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| KR102597994B1 (ko) | 배선 구조체 및 이의 형성 방법 | |
| US9704805B2 (en) | Semiconductor device and manufacturing method of same | |
| JP2023033351A (ja) | 半導体装置 | |
| KR20080111228A (ko) | 몰드 재형상 웨이퍼와 이를 이용한 스택 패키지 및 그의제조 방법 | |
| JP7234432B2 (ja) | 半導体装置 | |
| JP2023054250A (ja) | 半導体装置 | |
| JP6210482B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10026695B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9627344B2 (en) | Semiconductor device | |
| JP2012146720A (ja) | 半導体装置およびその製造方法 | |
| KR20180090200A (ko) | 혹독한 매체 적용에 있어서의 본드 패드 보호 | |
| JP6846117B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6159125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6548187B2 (ja) | 半導体装置 | |
| JP6937283B2 (ja) | 半導体装置の製造方法 | |
| KR101313690B1 (ko) | 반도체 소자의 본딩 구조물 형성 방법 | |
| JP6504601B2 (ja) | 半導体装置 | |
| JP5966330B2 (ja) | 半導体チップおよび半導体パッケージ | |
| TWI587418B (zh) | 半導體裝置及其製造方法 | |
| TW201843789A (zh) | 半導體裝置之製造方法 | |
| WO2023026984A1 (ja) | 電子部品 | |
| JP2019135779A (ja) | 半導体装置 | |
| JP2000228485A (ja) | チップ・オン・チップ構造の半導体装置および半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6159125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |