JP2016213413A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016213413A JP2016213413A JP2015098318A JP2015098318A JP2016213413A JP 2016213413 A JP2016213413 A JP 2016213413A JP 2015098318 A JP2015098318 A JP 2015098318A JP 2015098318 A JP2015098318 A JP 2015098318A JP 2016213413 A JP2016213413 A JP 2016213413A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- barrier metal
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 229910052751 metal Inorganic materials 0.000 claims abstract description 188
- 239000002184 metal Substances 0.000 claims abstract description 188
- 230000004888 barrier function Effects 0.000 claims abstract description 113
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052802 copper Inorganic materials 0.000 claims abstract description 65
- 239000010949 copper Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000011347 resin Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 34
- 239000010936 titanium Substances 0.000 claims description 25
- 229910052719 titanium Inorganic materials 0.000 claims description 25
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 20
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 15
- 239000011651 chromium Substances 0.000 claims description 15
- 229910052750 molybdenum Inorganic materials 0.000 claims description 15
- 239000011733 molybdenum Substances 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 150000003608 titanium Chemical class 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 55
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 42
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 30
- 239000010931 gold Substances 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 239000007769 metal material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004347 surface barrier Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】配線抵抗の増加を抑制しながら、配線の下方に位置する絶縁膜にクラックが生じるのを抑制できる半導体装置を提供する。【解決手段】半導体装置１は、半導体基板１２を含む。半導体基板１２上には、パッシベーション膜１４が形成されている。パッシベーション膜１４上には、銅を主成分とする配線１５が形成されている。パッシベーション膜１４と配線１５との間には、銅よりも高い剛性率を有するバリアメタル膜２６が介在している。【選択図】図４
Description
本発明は、半導体装置に関する。
特許文献１は、半導体基板と、半導体基板上に形成された絶縁膜と、絶縁膜上に形成された銅配線とを含む半導体装置を開示している。
本発明の一つの目的は、配線抵抗の増加を抑制しながら、配線の下方に位置する絶縁膜にクラックが生じるのを抑制できる半導体装置を提供することである。
絶縁膜上に銅配線を配置する場合に、それらの間にバリアメタル膜が介在されることがある。製造工程途中または製造後の半導体装置に熱が加えられると、配線、バリアメタル膜および絶縁膜の熱膨張が生じる。配線およびバリアメタル膜は、通常、絶縁膜よりも高い熱膨張率を有しており、熱膨張によって絶縁膜の表面に沿う方向の応力を発生させる。バリアメタル膜は、自らの熱膨張による応力に加えて、配線からの応力も絶縁膜に伝える。バリアメタル膜が配線よりも低い剛性率を有している場合には、バリアメタル膜は、配線からの応力を受けて変形し、配線の応力を下方に位置する絶縁膜に伝える。この応力によって、配線の周縁において応力が集中し、その下方に位置する絶縁膜にクラック（亀裂）が生じる恐れがある。このようなクラックの発生は、配線を薄膜化することで回避できるかもしれないが、この場合、配線の抵抗値が増加するという背反がある。
そこで、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された銅を主成分とする配線と、前記絶縁膜と前記配線との間に介在し、銅よりも高い剛性率を有するバリアメタル膜とを含む。
本発明の構成によれば、銅よりも高い剛性率を有するバリアメタル膜が、絶縁膜と銅を主成分とする配線との間に介在している。したがって、配線が熱膨張によって絶縁膜の表面に沿う方向の応力を発生させたとしても、バリアメタル膜は、当該応力に対して変形し難い。これにより、配線からの応力が絶縁膜に伝わることをバリアメタル膜により抑制できる。その結果、絶縁膜においてクラックが生じるのを抑制できる。また、バリアメタル膜によりクラックの発生を抑制できる一方で、配線を厚膜化できるので、配線の抵抗値増加を抑制したり、その低抵抗化を図ったりすることができる。
本発明の構成によれば、銅よりも高い剛性率を有するバリアメタル膜が、絶縁膜と銅を主成分とする配線との間に介在している。したがって、配線が熱膨張によって絶縁膜の表面に沿う方向の応力を発生させたとしても、バリアメタル膜は、当該応力に対して変形し難い。これにより、配線からの応力が絶縁膜に伝わることをバリアメタル膜により抑制できる。その結果、絶縁膜においてクラックが生じるのを抑制できる。また、バリアメタル膜によりクラックの発生を抑制できる一方で、配線を厚膜化できるので、配線の抵抗値増加を抑制したり、その低抵抗化を図ったりすることができる。
前記半導体装置において、前記バリアメタル膜は、銅よりも低い熱膨張率を有していることが好ましい。この構成によれば、バリアメタル膜の熱膨張による変形量を、配線の熱膨張による変形量よりも小さくできる。これにより、バリアメタル膜から絶縁膜に与えられる応力が小さいので、絶縁膜においてクラックが生じるのを効果的に抑制できる。
前記半導体装置において、前記バリアメタル膜は、５０Ｇｐａ以上１８０Ｇｐａ以下の剛性率を有していてもよい。前記半導体装置において、前記バリアメタル膜は、８．６μｍ／ｍ・Ｋ未満の熱膨張率を有していてもよい。前記半導体装置において、前記バリアメタル膜は、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含んでいてもよい。
前記半導体装置において、前記バリアメタル膜は、５０Ｇｐａ以上１８０Ｇｐａ以下の剛性率を有していてもよい。前記半導体装置において、前記バリアメタル膜は、８．６μｍ／ｍ・Ｋ未満の熱膨張率を有していてもよい。前記半導体装置において、前記バリアメタル膜は、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含んでいてもよい。
前記半導体装置において、前記バリアメタル膜は、１００Ｇｐａ以上１８０Ｇｐａ以下の剛性率を有し、かつ５μｍ／ｍ・Ｋ未満の熱膨張率を有していてもよい。前記半導体装置において、前記バリアメタル膜は、タングステン、モリブデンおよびクロムを含む群から選択される１つまたは複数の金属種を含んでいてもよい。前記半導体装置において、前記絶縁膜は、窒化膜または酸化膜を含んでいてもよい。前記半導体装置において、前記絶縁膜は、窒化膜を含み、前記バリアメタル膜は、前記絶縁膜上に形成されたチタン膜と、前記チタン膜上に形成されたタングステン膜との積層構造を有していてもよい。前記半導体装置において、前記バリアメタル膜は、前記配線よりも小さい厚さを有していてもよい。
前記半導体装置は、前記半導体基板上に形成され、層間絶縁膜を介して複数の配線層が積層された多層配線構造をさらに含んでいてもよい。この場合、前記絶縁膜は、前記多層配線構造を被覆するように当該多層配線構造上に形成されており、前記配線は、最上層配線として前記絶縁膜上に形成されていてもよい。
最上層配線の側面が保護膜等で支持されていない場合には、とりわけ、配線の熱膨張に起因する絶縁膜のクラックが生じやすい。このような場合に、配線と絶縁膜との間に高剛性率を有するバリアメタル膜を介在させることによって、配線抵抗値の増加を抑制しながら、クラック発生の回避を図ることができる。
最上層配線の側面が保護膜等で支持されていない場合には、とりわけ、配線の熱膨張に起因する絶縁膜のクラックが生じやすい。このような場合に、配線と絶縁膜との間に高剛性率を有するバリアメタル膜を介在させることによって、配線抵抗値の増加を抑制しながら、クラック発生の回避を図ることができる。
前記半導体装置は、前記配線に電気的に接続されたボンディングワイヤをさらに含んでいてもよい。たとえば、ボンディングワイヤを配線に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板等が加熱されることがある。加えられた熱は、直接または半導体基板等を介して配線に伝達され、その熱膨張を引き起こす。このとき、バリアメタル膜は、配線からの応力を緩和するので、絶縁膜のクラックの発生を抑制できる。
前記半導体装置は、前記配線を被覆するように前記絶縁膜上に形成された配線上絶縁膜と、前記配線に電気的に接続されるように前記配線上絶縁膜上に形成された再配線とをさらに含んでいてもよい。前記構成において、前記再配線に電気的に接続されたボンディングワイヤをさらに含んでいてもよい。たとえば、ボンディングワイヤを再配線に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板等が加熱されることがある。加えられた熱は、半導体基板や再配線等を介して配線に伝達される。このとき、バリアメタル膜は、配線からの応力を緩和するので、絶縁膜のクラックの発生を抑制できる。
前記半導体装置は、前記配線に電気的に接続された接続電極と、前記半導体基板が前記接続電極を介してフリップチップ接合された接合面を有する配線基板とをさらに含んでいてもよい。たとえば、接続電極を配線基板に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板が加熱されることがある。加えられた熱は、半導体基板や接続電極等を介して配線に伝達される。このとき、バリアメタル膜は、配線からの応力を緩和するので、絶縁膜のクラックの発生を抑制できる。
前記半導体装置は、前記配線基板の前記接合面の反対側の面に配置され、ビア電極を介して前記配線に電気的に接続されたランドをさらに含んでいてもよい。たとえば、半導体装置は、ランドに接する半田を介して実装基板に実装される。この実装時には、半田を溶融させるために半導体装置が加熱される。それにより、配線も加熱することになるが、バリアメタル膜は、配線からの応力を緩和するので、絶縁膜のクラックの発生を抑制できる。
前記半導体装置は、前記配線に電気的に接続された接続電極と、前記接続電極を露出させるように、前記半導体基板の表面、裏面および側面を被覆する封止樹脂とをさらに含んでいてもよい。たとえば、接続電極は、外部との電気的接続を達成するための外部端子として形成されている場合がある。この場合、半導体装置は、接続電極に接する半田を介して実装基板に実装されてもよい。この実装時には、半田を溶融させるために半導体装置が加熱される。それにより、配線も加熱することになるが、バリアメタル膜は、配線からの応力を緩和するので、絶縁膜のクラックの発生を抑制できる。
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１を示す底面図である。図２は、図１の半導体装置１の内部構造を示す平面図である。図３は、図２の切断線III−IIIに沿う断面図である。図４は、図３の破線円IVで囲った部分の拡大断面図である。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１を示す底面図である。図２は、図１の半導体装置１の内部構造を示す平面図である。図３は、図２の切断線III−IIIに沿う断面図である。図４は、図３の破線円IVで囲った部分の拡大断面図である。
半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。半導体装置１は、半導体チップ２と、ダイパッド３と、リード４と、ボンディングワイヤ５と、それらを封止する樹脂パッケージ６とを含む。樹脂パッケージ６（半導体装置１）の外形は、扁平な直方体形状である。
半導体チップ２の表面には、複数のパッド７が配置されている。各パッド７は、たとえば、半導体チップ２の周縁部に形成されている。各パッド７は、たとえば半導体素子と電気的に接続されている。半導体チップ２の裏面には、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）等の金属層からなる裏メタル８が形成されている。
半導体チップ２の表面には、複数のパッド７が配置されている。各パッド７は、たとえば、半導体チップ２の周縁部に形成されている。各パッド７は、たとえば半導体素子と電気的に接続されている。半導体チップ２の裏面には、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）等の金属層からなる裏メタル８が形成されている。
ダイパッド３およびリード４は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。ダイパッド３およびリード４の表面には、銀からなるめっき層９が形成されている。ダイパッド３は、平面視で正方形状を成し、その中央部に半導体チップ２が配置されている。ダイパッド３の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって、断面略１／４楕円形状の窪みが形成されている。この窪みに樹脂パッケージ６を構成する封止樹脂が入り込んでいる。
これにより、ダイパッド３の周縁部がその上下から封止樹脂（樹脂パッケージ６）で挟まれ、ダイパッド３の樹脂パッケージ６からの脱落が防止（抜け止め）されている。ダイパッド３の裏面は、断面略１／４楕円形状に窪んだ部分を除いて、樹脂パッケージ６の裏面から露出している。ダイパッド３の裏面における樹脂パッケージ６から露出する部分には、半田からなるめっき層１０が形成されている。
リード４は、ダイパッド３の各側面と対向する位置に、同数（たとえば、９本）ずつ設けられている。ダイパッド３の側面に対向する各位置において、リード４は、その対向する側面に直交する方向に延び、当該側面と平行な方向に等間隔を空けて配置されている。リード４の裏面のダイパッド３側の端部には、裏面側からの潰し加工により、断面略１／４楕円形状の窪みが形成されている。この窪みに、樹脂パッケージ６を構成する封止樹脂が入り込んでいる。
これにより、リード４のダイパッド３側の端部がその上下から封止樹脂（樹脂パッケージ６）で挟まれ、リード４の樹脂パッケージ６からの脱落が防止（抜け止め）されている。リード４の裏面は、断面略１／４楕円形状に窪んだ部分を除いて、樹脂パッケージ６の裏面から露出している。また、リード４のダイパッド３側と反対側の側面は、樹脂パッケージ６の側面から露出している。リード４の裏面における樹脂パッケージ６から露出する部分には、半田からなるめっき層１０が形成されている。
本実施形態では、半導体チップ２は、パッド７が配置されている表面を上方に向けた状態で、その裏面が接合材１１を介して、ダイパッド３の表面（めっき層９）に接合されている。接合材１１は、たとえば、半田ペーストである。なお、半導体チップ２とダイパッド３との電気的な接続が不要な場合には、裏メタル８が省略されて、半導体チップ２の裏面がダイパッド３の表面に絶縁性ペースト等からなる接合材を介して接合されてもよい。この場合、ダイパッド３の表面上のめっき層９が省略されてもよい。
ボンディングワイヤ５は、半導体チップ２のパッド７に接合された一端と、リード４の表面に接合された他端とを有している。ボンディングワイヤ５は、たとえば、銅ワイヤまたは金ワイヤを含む。
図４を参照して、半導体チップ２は、半導体基板１２と、多層配線構造１３と、本発明の絶縁膜の一例としてのパッシベーション膜１４と、配線１５とを含む。半導体基板１２は、たとえば、半導体素子（ダイオード、トランジスタ、抵抗、キャパシタ等）が形成された素子形成面１６を有するシリコン基板からなる。
図４を参照して、半導体チップ２は、半導体基板１２と、多層配線構造１３と、本発明の絶縁膜の一例としてのパッシベーション膜１４と、配線１５とを含む。半導体基板１２は、たとえば、半導体素子（ダイオード、トランジスタ、抵抗、キャパシタ等）が形成された素子形成面１６を有するシリコン基板からなる。
多層配線構造１３は、半導体基板１２の素子形成面１６から順に、層間絶縁膜を介して積層された複数の配線層を有している。本実施形態では、多層配線構造１３は、第１層間絶縁膜１７を介して半導体基板１２の素子形成面１６に積層された第１メタル層１８と、第２層間絶縁膜１９を介して第１メタル層１８に積層された第２メタル層２０と、第２メタル層２０を被覆する第３層間絶縁膜２１とを含む。第１層間絶縁膜１７、第２層間絶縁膜１９および第３層間絶縁膜２１は、たとえば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等の絶縁材料を含む。第１メタル層１８および第２メタル層２０は、アルミニウムを含む。
第１メタル層１８の上下面には、それぞれ第１層間絶縁膜１７および第２層間絶縁膜１９への不純物の拡散を防止する上面バリア膜２２および下面バリア膜２３が形成されている。同様に、第２メタル層２０の上下面にはそれぞれ、第２層間絶縁膜１９および第３層間絶縁膜２１への不純物の拡散を防止する上面バリア膜２２および下面バリア膜２３が形成されている。第１メタル層１８および第２メタル層２０の各上面に形成された上面バリア膜２２は、たとえば窒化チタンを含んでいてもよい。一方、第１メタル層１８および第２メタル層２０の各下面に形成された下面バリア膜２３は、たとえば第１メタル層１８および第２メタル層２０の各下面から順に窒化チタンおよびチタンが積層された２層構造を有していてもよい。
パッシベーション膜１４は、多層配線構造１３を被覆するように多層配線構造１３上に形成されている。より具体的には、パッシベーション膜１４は、第３層間絶縁膜２１上に形成されている。パッシベーション膜１４は、たとえば酸化シリコン、ＢＰＳＧ（Boron Phosphorus Silicon Glass）または窒化シリコンであってもよい。パッシベーション膜１４は、第３層間絶縁膜２１の表面から順に窒化シリコンおよび酸化シリコンが積層された積層構造を有していてもよい。
第１メタル層１８の上面には、第２層間絶縁膜１９を貫通する第１ビア２４ａが接続されている。第１ビア２４ａは、第２層間絶縁膜１９を貫通して、第２メタル層２０の下面に接続されている。第１ビア２４ａは、タングステンを含む。第１ビア２４ａと第２層間絶縁膜１９との間には、たとえば窒化チタンを含む第１バリア膜２５ａが介在されている。
一方、第２メタル層２０の上面には、第３層間絶縁膜２１およびパッシベーション膜１４を貫通する第２ビア２４ｂが接続されている。第２ビア２４ｂは、パッシベーション膜１４の表面から露出している。第２ビア２４ｂは、パッシベーション膜１４の表面と面一に形成されている。第２ビア２４ｂは、タングステンを含む。第２ビア２４ｂと第３層間絶縁膜２１およびパッシベーション膜１４との各間には、たとえば窒化チタンを含む第２バリア膜２５ｂが介在されている。
図２の拡大図および図４を参照して、配線１５は、パッシベーション膜１４上に互いに間隔を空けて複数本形成されている。各配線１５は、パッシベーション膜１４の表面から露出する第２ビア２４ｂを覆うように配置されている。各配線１５は、ボンディングワイヤ５に電気的に接続される接続部４０と、接続部４０から選択的に引き出された引き出し部４１とを一体的に有している。本実施形態では、接続部４０は、前述のパッド７（図３参照）の一部として平面視において略矩形状に形成されている。各配線１５において、互いに隣り合う引き出し部４１は、所定の間隔を隔てて互いに並走するように形成されていてもよい。
各配線１５は、パッシベーション膜１４の表面に沿う平坦な上面２７を有している。各配線１５の幅Ｗは、たとえば７μｍ以上２０μｍ以下である。また、各配線１５の厚さＴは、たとえば７μｍ以上２０μｍ以下である。これらの数値の範囲において、各配線１５のアスペクト比Ｒ１５（＝厚さＴ／幅Ｗ）は、０＜Ｒ１５≦１であってもよい。複数の配線１５の配線間距離Ｌは、たとえば２０μｍ以下であってもよい。
配線１５は、銅を主成分とする金属を含んでいてもよい。銅を主成分とする金属とは、銅の質量比率（質量％）が、他の成分に対して最も高い金属のことをいう（以下、同じ）。たとえば、配線１５がアルミニウム−銅（Ａｌ−Ｃｕ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌやシリコンの質量比率ＲＳｉよりも高い（ＲＣｕ＞ＲＡｌ，ＲＣｕ＞ＲＳｉ）。銅を主成分とする金属には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。
各配線１５とパッシベーション膜１４との間には、バリアメタル膜２６および銅シード膜（図示せず）が介在するように配置されている。バリアメタル膜２６は、パッシベーション膜１４上に形成されており、銅シード膜（図示せず）は、バリアメタル膜２６上に形成されている。なお、本実施形態では、銅シード膜（図示せず）は、各配線１５と一体を成している。バリアメタル膜２６は、断面視において、その両端部が配線１５の側面２８よりも内側に位置するように形成されている。つまり、バリアメタル膜２６の幅は、配線１５の幅Ｗよりも小さい。バリアメタル膜２６は、配線１５の厚さよりも小さい厚さを有している。バリアメタル膜２６の厚さは、たとえば０．１μｍ以上０．３μｍ以下であってもよい。各配線１５は、これら銅シード膜（図示せず）およびバリアメタル膜２６を介して第２ビア２４ｂに電気的に接続されている。
各配線１５の表面には、Ｎｉ（ニッケル）膜２９、Ｐｄ（パラジウム）膜３０およびＡｕ（金）膜３１の積層膜が形成されている。Ｎｉ膜２９は、その一方表面および他方表面が各配線１５を被覆するように、各配線１５の上面２７および側面２８に沿って形成されている。本実施形態では、Ｎｉ膜２９のうち各配線１５の上面２７に形成された部分が他の部分よりも厚く形成されている。Ｎｉ膜２９は、一様な厚さを有していてもよい。Ｎｉ膜２９の厚さは、たとえば２μｍ以上４μｍ以下であってもよい。
Ｐｄ膜３０は、一様な厚さ（たとえば０．１μｍ以上０．５μｍ以下）でＮｉ膜２９の全域を被覆している。Ａｕ膜３１は、たとえばＰｄ膜３０よりも薄い一様な厚さ（たとえば０μｍ以上０．０５μｍ以下）でＰｄ膜３０の全域を被覆している。Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜は、配線１５を保護する保護膜として機能している。ボンディングワイヤ５は、Ａｕ膜３１に接続されている。つまり、本実施形態では、パッド７は、各配線１５の接続部４０、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１により形成されている。
ここで、参考例として、下記表１を参照して、銅よりも低い剛性率からなるバリアメタル膜２６を含む半導体装置について考える。表１は、参考例に係る半導体装置の配線１５、バリアメタル膜２６およびパッシベーション膜１４の各材料を示している。以下では、配線１５が、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等（以下、単に「銅」という。）からなる場合を例にとって説明する。
参考例に係る半導体装置は、酸化膜または窒化膜からなるパッシベーション膜１４と、銅からなる配線１５との間に、銅よりも低い剛性率を有するチタンからなるバリアメタル膜２６を含む。製造工程途中または製造後の半導体装置に熱が加えられると、配線１５、バリアメタル膜２６およびパッシベーション膜１４の熱膨張が生じる。配線１５およびバリアメタル膜２６は、パッシベーション膜１４よりも高い熱膨張率を有しており、熱膨張によってパッシベーション膜１４の表面に沿う方向の応力を発生させる。
バリアメタル膜２６は、自らの熱膨張による応力に加えて、配線１５からの応力もパッシベーション膜１４に伝える。バリアメタル膜２６が配線１５よりも低い剛性率を有している場合には、配線１５からの応力を受けて変形し、配線１５の応力をその下方に位置するパッシベーション膜１４に伝える。この応力によって、配線１５の周縁において応力が集中し、その下方に位置するパッシベーション膜１４にクラック（亀裂）が生じる恐れがある。このようなクラックの発生は、配線１５を薄膜化することで回避できるかもしれないが、この場合、配線１５の抵抗値が増加するという背反がある。
以上のことから、チタンに代えてまたはこれに加えて、銅の剛性率（４８ＧＰａ）よりも高い剛性率を有する金属材料をバリアメタル膜２６に採用することにより、パッシベーション膜１４におけるクラックの発生を抑制できると考えられる。また、配線１５の厚膜化により、当該配線１５の抵抗値増加を抑制したり、その低抵抗化を図ったりすることができると考えられる。
また、バリアメタル膜２６の熱膨張率を、銅の熱膨張率（１６．５μｍ／ｍ・Ｋ）、より好ましくはチタンの熱膨張率（８．６μｍ／ｍ・Ｋ）未満にすることにより、クラックの発生を効果的に抑制できると考えられる。言い換えると、バリアメタル膜２６の熱膨張率をパッシベーション膜１４の熱膨張率に近づけることにより、パッシベーション膜１４におけるクラックの発生を効果的に抑制できると考えられる。これらの場合において、抵抗値の増加を抑制する観点から、バリアメタル膜２６の金属材料として、チタンの電気抵抗率（＝４２０ｎΩ・ｍ）よりも小さい金属材料が採用されるのが望ましい。以上の条件を具備するバリアメタル膜２６の金属材料の一例が、下記表２に示されている。
表２に示すように、バリアメタル膜２６は、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびルテニウム（Ｒｕ）を含む群から選択される１つまたは複数の金属種を含むことができる。これらの金属種によれば、４μｍ／ｍ・Ｋ以上７μｍ／ｍ・Ｋ未満の熱膨張率、５０Ｇｐａ以上１８０Ｇｐａ以下の剛性率および５０ｎΩ・ｍ以上１５０ｎΩ・ｍ以下の電気抵抗率を有するバリアメタル膜２６を得ることができる。
つまり、これらの金属種によれば、銅の熱膨張率（１６．５μｍ／ｍ・Ｋ）およびチタンの熱膨張率（８．６μｍ／ｍ・Ｋ）よりも小さい熱膨張率を有するバリアメタル膜２６を実現できる。また、これらの金属種によれば、銅の剛性率（４８Ｇｐａ）またはチタンの剛性率（４４Ｇｐａ）よりも大きい剛性率を有するバリアメタル膜２６を実現できる。さらに、これらの金属種によれば、チタンの電気抵抗率（４２０ｎΩ・ｍ）よりも小さい電気抵抗率を有するバリアメタル膜２６を実現できる。
表２を参照して、４μｍ／ｍ・Ｋ以上５μｍ／ｍ・Ｋ未満の熱膨張率、１００Ｇｐａ以上１８０Ｇｐａ以下の剛性率および５０ｎΩ・ｍ以上１００ｎΩ・ｍ以下の電気抵抗率の少なくとも１つの条件を具備するバリアメタル膜２６が形成されてもよい。これらの条件を全て具備する場合、バリアメタル膜２６は、タングステンおよびモリブデンのうちの少なくとも１つを含むことができる。
たとえば、バリアメタル膜２６は、４μｍ／ｍ・Ｋ以上５μｍ／ｍ・Ｋ未満の熱膨張率および１００Ｇｐａ以上１８０Ｇｐａ以下の剛性率を有していてもよい。この場合、バリアメタル膜２６は、タングステン、モリブデンおよびクロムを含む群から選択される１つまたは複数の金属種を含むことができる。また、バリアメタル膜２６は、４μｍ／ｍ・Ｋ以上５μｍ／ｍ・Ｋ未満の熱膨張率および５０ｎΩ・ｍ以上１００ｎΩ・ｍ以下の電気抵抗率を有していてもよい。この場合、バリアメタル膜２６は、タングステンおよびモリブデンのうちの少なくとも１つを含むことができる。また、バリアメタル膜２６は、１００Ｇｐａ以上１８０Ｇｐａ以下の剛性率および５０ｎΩ・ｍ以上１００ｎΩ・ｍ以下の電気抵抗率を有していてもよい。この場合、バリアメタル膜２６は、タングステン、モリブデンおよびルテニウムを含む群から選択される１つまたは複数の金属種を含むことができる。
図４を参照して、チタンに代えて銅よりも高い剛性率を有する金属材料がバリアメタル膜２６に採用される場合、パッシベーション膜１４は、酸化膜または窒化膜を含んでいてもよい。この場合、バリアメタル膜２６は、タンタル、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含むことができる。これらの金属種であれば、パッシベーション膜１４との良好な密着性を保ちつつ、当該パッシベーション膜１４上にバリアメタル膜２６を形成できる。また、バリアメタル膜２６は、チタンよりも小さい電気抵抗率を有しているので、半導体装置１の低抵抗化を図ることもできる。
一方、チタンに加えて銅よりも高い剛性率を有する金属材料がバリアメタル膜２６に採用される場合、図５に示すような構成となる。図５は、バリアメタル膜２６の一実施例を示す断面図である。図５では、配線１５、バリアメタル膜２６およびその周辺の構成のみを図示している。
図５に示すように、配線１５とパッシベーション膜１４との間には、複数の金属膜が積層された積層構造を有するバリアメタル膜２６が介在している。バリアメタル膜２６は、パッシベーション膜１４上に形成された第１金属膜２６ａと、第１金属膜２６ａ上に形成された第２金属膜２６ｂとを含む。第１金属膜２６ａは、チタン膜であり、第２ビア２４ｂに電気的に接続されている。第１金属膜２６ａの厚さは、たとえば０．１μｍ以上０．３μｍ以下であってもよい。一方、第２金属膜２６ｂは、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含む金属膜である。第２金属膜２６ｂの厚さは、たとえば０．１μｍ以上０．３μｍ以下であってもよい。
図５に示すように、配線１５とパッシベーション膜１４との間には、複数の金属膜が積層された積層構造を有するバリアメタル膜２６が介在している。バリアメタル膜２６は、パッシベーション膜１４上に形成された第１金属膜２６ａと、第１金属膜２６ａ上に形成された第２金属膜２６ｂとを含む。第１金属膜２６ａは、チタン膜であり、第２ビア２４ｂに電気的に接続されている。第１金属膜２６ａの厚さは、たとえば０．１μｍ以上０．３μｍ以下であってもよい。一方、第２金属膜２６ｂは、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含む金属膜である。第２金属膜２６ｂの厚さは、たとえば０．１μｍ以上０．３μｍ以下であってもよい。
この構成において、パッシベーション膜１４は窒化膜であり、第２金属膜２６ｂはタングステン膜であってもよい。パッシベーション膜１４が窒化膜であれば、良好な密着性を保ちつつ、パッシベーション膜１４上に第１金属膜２６ａ（チタン膜）を形成できる。また、良好な密着性を保ちつつ、第１金属膜２６ａ（チタン膜）上に第２金属膜２６ｂ（タングステン膜）を形成できる。
以上のように、本実施形態によれば、銅よりも高い剛性率を有するバリアメタル膜２６が、銅を主成分とする配線１５とパッシベーション膜１４との間に介在している。したがって、配線１５が熱膨張によってパッシベーション膜１４の表面に沿う方向の応力を発生させたとしても、バリアメタル膜２６は、当該応力に対して変形し難い。これにより、配線１５からの応力がパッシベーション膜１４に伝わることをバリアメタル膜２６により抑制できる。加えて、バリアメタル膜２６は、銅よりも低い熱膨張率を有しているので、バリアメタル膜２６の熱膨張による変形量を、配線１５の熱膨張による変形量よりも小さくできる。これにより、バリアメタル膜２６からパッシベーション膜１４に与えられる応力を小さくできる。その結果、パッシベーション膜１４においてクラックが生じるのを効果的に抑制できる。また、バリアメタル膜２６によりクラックの発生を抑制できる一方で、配線１５を厚膜化できるので、配線１５の抵抗値増加を抑制したり、その低抵抗化を図ったりすることができる。
また、本実施形態では、配線１５にボンディングワイヤ５が接続されている。たとえば、ボンディングワイヤ５を配線１５に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板１２等が加熱されることがある。加えられた熱は、直接または半導体基板１２等を介して配線１５に伝達され、その熱膨張を引き起こす。このとき、バリアメタル膜２６は、配線１５からの応力を緩和するので、パッシベーション膜１４のクラックの発生を抑制できる。
図６Ａ〜図６Ｆは、図４の配線１５の製造工程の一部を説明するための図である。以下の説明では、必要に応じて前述の図４を参照する。また、以下では、配線１５が高純度銅からなる場合を例にとって説明する。
まず、配線１５の形成に先立って、半導体基板１２上に多層配線構造１３（図４参照）が形成される。次に、多層配線構造１３上にパッシベーション膜１４が形成される。次に、パッシベーション膜１４を貫通する第２ビア２４ｂ（図４参照）が形成される。次に、図６Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリアメタル膜２６および銅シード膜３２がこの順に形成される。
まず、配線１５の形成に先立って、半導体基板１２上に多層配線構造１３（図４参照）が形成される。次に、多層配線構造１３上にパッシベーション膜１４が形成される。次に、パッシベーション膜１４を貫通する第２ビア２４ｂ（図４参照）が形成される。次に、図６Ａに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリアメタル膜２６および銅シード膜３２がこの順に形成される。
次に、図６Ｂに示すように、銅シード膜３２上に、各配線１５を形成すべき領域に選択的に開口３４を有するレジスト膜３３が形成される。次に、開口３４から露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。銅は、開口３４の途中部まで成長される（埋め込まれる）。この工程において、めっき成長された銅は、銅シード膜３２と一体を成す。これにより、配線１５が形成される。
次に、図６Ｃに示すように、レジスト膜３３の開口３４を利用して、配線１５の上面２７から無電解めっきによってＮｉを成長させる。これにより、Ｎｉ膜２９の一部が形成される。その後、図６Ｄに示すように、レジスト膜３３が除去される。
次に、図６Ｅに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリアメタル膜２６が選択的に除去される。この工程において、バリアメタル膜２６の端部が配線１５の側面２８よりも内側にエッチング（オーバーエッチング）されて、バリアメタル膜２６の端部は、配線１５の側面２８よりも内側に位置するように形成される。これにより、バリアメタル膜２６の端部と側面２８との間に段差が形成される。なお、この工程において、銅シード膜３２と共に配線１５の側面２８がエッチングされて、配線１５の側面２８がＮｉ膜２９の端部よりも内側に位置するように形成されてもよい。
次に、図６Ｅに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリアメタル膜２６が選択的に除去される。この工程において、バリアメタル膜２６の端部が配線１５の側面２８よりも内側にエッチング（オーバーエッチング）されて、バリアメタル膜２６の端部は、配線１５の側面２８よりも内側に位置するように形成される。これにより、バリアメタル膜２６の端部と側面２８との間に段差が形成される。なお、この工程において、銅シード膜３２と共に配線１５の側面２８がエッチングされて、配線１５の側面２８がＮｉ膜２９の端部よりも内側に位置するように形成されてもよい。
次に、図６Ｆに示すように、配線１５の側面２８およびＮｉ膜２９から無電解めっきによって、Ｎｉ、ＰｄおよびＡｕをこの順にめっき成長させる。これにより、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜が形成される。その後、半導体基板１２を２００℃以上（たとえば２６０℃）の温度にして、配線１５（Ａｕ膜３１）にボンディングワイヤ５（図４参照）が接続される。
＜第２実施形態＞
図７は、本発明の第２実施形態に係る半導体装置６１の配線１５が形成された部分を示す拡大断面図である。図７は、前述の図３の破線円IVで囲った部分の拡大図に対応している。図７において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
＜第２実施形態＞
図７は、本発明の第２実施形態に係る半導体装置６１の配線１５が形成された部分を示す拡大断面図である。図７は、前述の図３の破線円IVで囲った部分の拡大図に対応している。図７において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
半導体装置６１は、配線１５を被覆するようにパッシベーション膜１４上に形成された本発明の配線上絶縁膜の一例としての第１樹脂膜６２と、配線１５に電気的に接続されるように第１樹脂膜６２上に形成された再配線６３とを含む。第１樹脂膜６２は、たとえばポリイミド樹脂を含む。第１樹脂膜６２は、配線１５の一部を電極パッド６４として露出させるパッド開口６５を有している。この第１樹脂膜６２上に、再配線６３が引き回されている。
再配線６３は、第１樹脂膜６２の表面からパッド開口６５内に入り込むように形成されている。再配線６３は、パッド開口６５内において電極パッド６４に電気的に接続されている。本実施形態では、再配線６３は、ＵＢＭ（アンダーバンプメタル）膜６６と、ＵＢＭ膜６６上に形成された配線膜６７とを含む２層構造を有している。ＵＢＭ膜６６は、一方側表面および他方側表面が、第１樹脂膜６２の表面および電極パッド６４の表面に沿って形成されている。ＵＢＭ膜６６は、チタン膜およびチタン膜上に形成された銅膜とを含む２層構造を有していてもよい。配線膜６７は、ＵＢＭ膜６６がパッド開口６５内に入り込んで形成された凹状の空間に入り込むようにＵＢＭ膜６６に沿って形成されている。配線膜６７は、銅を主成分とする金属を含んでいてもよい。再配線６３上には、当該再配線６３を被覆するように第２樹脂膜６８が形成されている。
第２樹脂膜６８は、再配線６３の一部を再配線パッド６９として露出させる再配線パッド開口７０を有している。再配線パッド６９上には、電極ポスト７１が形成されている。電極ポスト７１は、パッド７（図２参照）に対応している。電極ポスト７１は、第２樹脂膜６８の表面から再配線パッド開口７０に入り込むように形成されている。電極ポスト７１は、再配線パッド開口７０内において再配線パッド６９に電気的に接続されている。本実施形態では、電極ポスト７１は、ＵＢＭ膜７２と、ＵＢＭ膜７２上に形成された配線膜７３とを含む２層構造を有している。
ＵＢＭ膜７２は、一方側表面および他方側表面が、第２樹脂膜６８の表面および再配線パッド６９の表面に沿って形成されている。ＵＢＭ膜７２は、チタン膜およびチタン膜上に形成された銅膜とを含む２層構造を有していてもよい。配線膜７３は、ＵＢＭ膜７２がパッド開口６５内に入り込んで形成された凹状の空間に入り込むようにＵＢＭ膜７２に沿って形成されている。配線膜７３は、銅を主成分とする金属を含んでいてもよい。この電極ポスト７１に、ボンディングワイヤ５が接続されている。
以上、本実施形態によれば、ボンディングワイヤ５が電極ポスト７１を介して再配線６３に電気的に接続されている。たとえば、ボンディングワイヤ５を電極ポスト７１に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体基板１２等が加熱されることがある。加えられた熱は、半導体基板１２、電極ポスト７１、再配線６３等を介して配線１５に伝達される。このとき、バリアメタル膜２６は、配線１５からの応力を緩和するので、パッシベーション膜１４のクラックの発生を抑制できる（図４、図５等も併せて参照）。
本実施形態において、再配線６３のＵＢＭ膜６６を、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種により形成することにより、第１樹脂膜６２におけるクラックの発生を抑制するようにしてもよい。また、電極ポスト７１のＵＢＭ膜７２を、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種により形成することにより、第２樹脂膜６８におけるクラックの発生を抑制するようにしてもよい。
＜第３実施形態＞
図８は、本発明の第３実施形態に係る半導体装置８１を示す断面図である。図８において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
＜第３実施形態＞
図８は、本発明の第３実施形態に係る半導体装置８１を示す断面図である。図８において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
半導体装置８１は、半導体チップ２の表面に形成された複数のパッド７（配線１５）にそれぞれ接続された接続電極８２と、半導体チップ２（半導体基板１２）が接続電極８２を介してフリップチップ接合された接合面８３ａを有する配線基板８３とを含む。接続電極８２は、ブロック状または柱状の導電体であってもよいし、半田であってもよい。配線基板８３における接合面８３ａの反対側に位置する裏面８３ｂには、複数のランド８４と、各ランド８４に電気的に接続された半田ボール８５が形成されている。各ランド８４および各半田ボール８５は、配線基板８３に形成されたビア電極８６を介して、対応する接続電極８２およびパッド７（配線１５）に電気的に接続されている。半導体チップ２と配線基板８３との間の隙間８７には、当該隙間８７を満たすように封止樹脂８８が形成されている。
以上、本実施形態によれば、半導体チップ２は、接続電極８２を介して配線基板８３に接続されている。たとえば、接続電極８２を配線基板８３に接続するとき、２００℃以上（たとえば２６０℃程度）の温度に半導体チップ２（半導体基板１２）等が加熱されることがある。加えられた熱は、半導体基板１２や接続電極８２等を介して配線１５に伝達される。このとき、バリアメタル膜２６は、配線１５からの応力を緩和するので、パッシベーション膜１４のクラックを抑制できる（図４、図５等も併せて参照）。
また、本実施形態によれば、半導体装置８１は、ランド８４に接する半田ボール８５を介して実装基板（図示せず）に実装される。この実装時には、半田ボール８５を溶融させるために半導体装置８１が加熱される。それにより、配線１５も加熱することになるが、バリアメタル膜２６は、配線１５からの応力を緩和するので、パッシベーション膜１４のクラックを抑制できる（図４、図５等も併せて参照）。
＜第４実施形態＞
図９は、本発明の第４実施形態に係る半導体装置９１を示す断面図である。図９において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
＜第４実施形態＞
図９は、本発明の第４実施形態に係る半導体装置９１を示す断面図である。図９において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
半導体装置９１は、半導体チップ２の表面に形成された複数のパッド７（配線１５）にそれぞれ接続された接続電極９２と、接続電極９２を露出させるように、半導体チップ２（半導体基板１２）の素子形成面１６、裏面および側面を被覆する封止樹脂９３とを含む。封止樹脂９３は、樹脂パッケージ６を兼ねている。
以上、本実施形態によれば、接続電極９２は、外部との電気的接続を達成するための外部端子として形成されている。この場合、半導体装置９１は、接続電極９２に接する半田を介して実装基板（図示せず）に実装される。この実装時には、半田を溶融させるために半導体装置９１が加熱される。それにより、配線１５も加熱することになるが、バリアメタル膜２６は、配線１５からの応力を緩和するので、パッシベーション膜１４のクラックを抑制できる（図４、図５等も併せて参照）。
以上、本実施形態によれば、接続電極９２は、外部との電気的接続を達成するための外部端子として形成されている。この場合、半導体装置９１は、接続電極９２に接する半田を介して実装基板（図示せず）に実装される。この実装時には、半田を溶融させるために半導体装置９１が加熱される。それにより、配線１５も加熱することになるが、バリアメタル膜２６は、配線１５からの応力を緩和するので、パッシベーション膜１４のクラックを抑制できる（図４、図５等も併せて参照）。
また、接続電極９２上に、たとえば図７のような再配線６３を形成してもよい。この場合、半導体装置９１は、電極パッド６４（図７参照）に接する半田を介して実装基板（図示せず）に実装される。この実装時には、加熱により半田が溶融させられる。実装時の熱は、たとえば再配線６３等を介して配線１５に伝達される。このような場合でも、バリアメタル膜２６によって、配線１５からの応力の集中が緩和される。それにより、実装時の加熱に起因するパッシベーション膜１４のクラックを抑制できる（図４、図５等も併せて参照）。
＜第５実施形態＞
図１０は、本発明の第５実施形態に係る半導体装置１０１を示す断面図である。図１０において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
＜第５実施形態＞
図１０は、本発明の第５実施形態に係る半導体装置１０１を示す断面図である。図１０において、前述の図２等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
図１０に示すように、半導体装置１０１は、樹脂パッケージ６（封止樹脂）外に引き出されたリード４を有するＳＯＰ（Small Outline Package）が適用された半導体装置である。前述の半導体装置１と同様に、半導体チップ２は、ダイパッド３上に配置されている。本実施形態では、ダイパッド３の下面が樹脂パッケージ６から露出していない例を示しているが、ダイパッド３の下面は、樹脂パッケージ６から露出するように形成されていてもよい。
リード４は、樹脂パッケージ６に封止されたインナーリード部４ａと、インナーリード部４ａと一体的に形成され、樹脂パッケージ６外に引き出されたアウターリード部４ｂとを含む。インナーリード部４ａは、樹脂パッケージ６内において、ボンディングワイヤ５を介して対応する半導体チップ２のパッド７（配線１５）に電気的に接続されている。アウターリード部４ｂは、樹脂パッケージ６の下面に向けて延びるように形成されている。アウターリード部４ｂは、実装基板に接続される実装端子である。
以上、本実施形態の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。本実施形態では、ＳＯＰが適用された半導体装置１０１について説明した。しかし、半導体装置１０１は、樹脂パッケージ６（封止樹脂）外に引き出されたリード４を有していれば、ＳＯＰ以外のタイプであってもよい。つまり半導体装置１０１は、ＳＯＪ（Small Outline J-leaded）、ＣＦＰ（Ceramic Flat Package）、ＳＯＴ（Small Outline Transistor）、ＱＦＰ（Quad Flat Package）、ＤＦＰ（Dual Flat Package）、ＰＬＣＣ（Plastic leaded chip carrier）、ＤＩＰ（Dual Inline Package）、ＳＩＰ（Single Inline Package）等であってもよい。
＜第６実施形態＞
図１１は、本発明の第６実施形態に係る半導体装置１１１の配線１５が形成された部分を示す拡大断面図である。図１１は、前述の図３の破線円IVで囲った部分の拡大図に対応している。図１１において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
＜第６実施形態＞
図１１は、本発明の第６実施形態に係る半導体装置１１１の配線１５が形成された部分を示す拡大断面図である。図１１は、前述の図３の破線円IVで囲った部分の拡大図に対応している。図１１において、前述の図４等に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
図１１に示すように、本実施形態では、配線１５上に、金属膜１１２が形成されている。金属膜１１２は、複数の金属膜からなる積層膜を含む。本実施形態では、金属膜１１２は、Ｎｉ（ニッケル）膜１１３およびＰｄ（パラジウム）膜１１４の積層膜を含む。金属膜１１２の幅は、配線１５の幅Ｗよりも大きい。換言すると、配線１５の幅Ｗは、金属膜１１２の幅よりも小さい。
金属膜１１２のＮｉ膜１１３は、より具体的には、平坦な表面を有しており、断面視において両端部が配線１５の側面２８よりも外側に位置するように配線１５上に形成されている。Ｎｉ膜１１３は、配線１５の厚さよりも小さい厚さを有している。Ｎｉ膜１１３は、一様な厚さで形成されていてもよい。Ｎｉ膜１１３の厚さは、たとえば２μｍ以上４μｍ以下であってもよい。
一方、金属膜１１２のＰｄ膜１１４は、平坦な表面を有しており、断面視において両端部が配線１５の側面２８よりも外側に位置するようにＮｉ膜１１３上に形成されている。Ｐｄ膜１１４は、Ｎｉ膜１１３に整合するようにＮｉ膜１１３上に形成されている。つまり、Ｐｄ膜１１４の端部は、Ｎｉ膜１１３の端部に対して面一になるように形成されている。Ｐｄ膜１１４は、Ｎｉ膜１１３の厚さよりも小さい厚さを有している。Ｐｄ膜１１４は、一様な厚さで形成されていてもよい。Ｐｄ膜１１４の厚さは、たとえば０．１μｍ以上０．５μｍ以下であってもよい。
ボンディングワイヤ５は、金属膜１１２（Ｐｄ膜１１４）に接続されている。つまり、本実施形態では、パッド７は、各配線１５の接続部４０、金属膜１１２（Ｎｉ膜１１３およびＰｄ膜１１４）により形成されている。
以上、本実施形態の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
以上、本実施形態の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
図１２Ａ〜図１２Ｇは、図１１の配線１５の製造工程の一部を説明するための図である。以下の説明では、必要に応じて前述の図１１を参照する。また、以下では、配線１５が高純度銅からなる場合を例にとって説明する。
まず、図１２Ａに示すように、配線１５の形成に先立って、半導体基板１２上に多層配線構造１３（図１１参照）が形成される。次に、パッシベーション膜１４が多層配線構造１３上に形成される。次に、パッシベーション膜１４を貫通する第２ビア２４ｂが形成される。
まず、図１２Ａに示すように、配線１５の形成に先立って、半導体基板１２上に多層配線構造１３（図１１参照）が形成される。次に、パッシベーション膜１４が多層配線構造１３上に形成される。次に、パッシベーション膜１４を貫通する第２ビア２４ｂが形成される。
次に、図１２Ｂに示すように、たとえばスパッタ法によって、パッシベーション膜１４の表面に、バリアメタル膜２６および銅シード膜３２がこの順に形成される。次に、図１２Ｃに示すように、銅シード膜３２上に、各配線１５を形成すべき領域に選択的に開口３４を有するレジスト膜３３が形成される。
次に、図１２Ｄに示すように、開口３４から露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。銅は、開口３４の途中部まで成長される（埋め込まれる）。この工程において、めっき成長された銅は、銅シード膜３２と一体を成す。これにより、配線１５が形成される。
次に、図１２Ｄに示すように、開口３４から露出する銅シード膜３２の表面から、電解めっきによって銅をめっき成長させる。銅は、開口３４の途中部まで成長される（埋め込まれる）。この工程において、めっき成長された銅は、銅シード膜３２と一体を成す。これにより、配線１５が形成される。
次に、図１２Ｅに示すように、レジスト膜３３の開口３４を利用して、配線１５の上面２７から無電解めっきによってＮｉを成長させる。これにより、Ｎｉ膜１１３が形成される。次に、レジスト膜３３の開口３４を利用して、Ｎｉ膜１１３上から無電解めっきによってＰｄを成長させる。この工程において、Ｎｉ膜１１３の厚さよりも小さい厚さのＰｄ膜が形成される。これにより、Ｎｉ膜１１３およびＰｄ膜１１４を含む金属膜１１２が形成される。その後、図１２Ｆに示すように、レジスト膜３３が除去される。
次に、図１２Ｇに示すように、たとえばウエットエッチングによって、銅シード膜３２およびバリアメタル膜２６が選択的に除去される。この工程において、銅シード膜３２と共に配線１５の側面２８がエッチングされて、配線１５の側面２８が金属膜１１２の端部よりも内側に位置するように形成される。これにより、配線１５の側面２８と金属膜１１２の端部との間に段差が形成される。また、この工程において、バリアメタル膜２６の端部が配線１５の側面２８よりも内側にエッチング（オーバーエッチング）されて、バリアメタル膜２６の両端部は、配線１５の側面２８よりも内側に位置するように形成される。これにより、バリアメタル膜２６の端部と側面２８との間に段差が形成される。
その後、半導体基板１２を２００℃以上（たとえば２６０℃）の温度にして、Ｐｄ膜１１４にボンディングワイヤ５（図１１参照）が接続される。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、バリアメタル膜２６が、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびルテニウム（Ｒｕ）を含む群から選択される１つまたは複数の金属種を含む例について説明した。しかし、これらの金属種は、銅（チタン）の剛性率よりも高い剛性率、銅（チタン）の熱膨張率よりも低い熱膨張率、およびチタンの電気抵抗率よりも小さい電気抵抗率を有する、という条件を具備する金属材料の一例であり、バリアメタル膜２６の材料を限定する趣旨ではない。しがたって、前記条件を満たす範囲において、バリアメタル膜２６は種々の金属材料を含むことができる。たとえば、前記条件を具備する金属材料は、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびルテニウム（Ｒｕ）を含む群から選択される１つまたは複数の金属種を含む合金であってもよい。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、バリアメタル膜２６が、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびルテニウム（Ｒｕ）を含む群から選択される１つまたは複数の金属種を含む例について説明した。しかし、これらの金属種は、銅（チタン）の剛性率よりも高い剛性率、銅（チタン）の熱膨張率よりも低い熱膨張率、およびチタンの電気抵抗率よりも小さい電気抵抗率を有する、という条件を具備する金属材料の一例であり、バリアメタル膜２６の材料を限定する趣旨ではない。しがたって、前記条件を満たす範囲において、バリアメタル膜２６は種々の金属材料を含むことができる。たとえば、前記条件を具備する金属材料は、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびルテニウム（Ｒｕ）を含む群から選択される１つまたは複数の金属種を含む合金であってもよい。
また、前述の第１実施形態では、配線１５を被覆するＮｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜が形成された例について説明した。しかし、図１３に示すように、Ｎｉ膜２９、Ｐｄ膜３０およびＡｕ膜３１の積層膜を形成せずに、配線１５に直接ボンディングワイヤ５を接続するようにしてもよい。
また、前述の第６実施形態では、Ｎｉ膜１１３およびＰｄ膜１１４の積層膜を含む金属膜１１２が形成された例について説明した。この構成において、金属膜１１２は、Ｐｄ膜１１４上に形成されたＡｕ（金）膜を含んでいてもよい。さらに、金属膜１１２は、Ｎｉ、ＰｄおよびＡｕを含む群から選択される１つまたは複数の金属種を含む金属膜であってもよい。
また、前述の第６実施形態では、Ｎｉ膜１１３およびＰｄ膜１１４の積層膜を含む金属膜１１２が形成された例について説明した。この構成において、金属膜１１２は、Ｐｄ膜１１４上に形成されたＡｕ（金）膜を含んでいてもよい。さらに、金属膜１１２は、Ｎｉ、ＰｄおよびＡｕを含む群から選択される１つまたは複数の金属種を含む金属膜であってもよい。
また、前述の第１実施形態、第２実施形態、第５実施形態および第６実施形態では、半導体装置１，６１，１０１，１１１が、ボンディングワイヤ５を含む例について説明した。しかし、半導体装置１，６１，１０１，１１１は、ボンディングワイヤ５に代えてまたはこれに加えて、導電体板等の比較的大きな電流通過面積を有する接続部材を含んでいてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
５ ボンディングワイヤ
１２ 半導体基板
１３ 多層配線構造
１４ パッシベーション膜
１５ 配線
２６ バリアメタル膜
６１ 半導体装置
６２ 第１樹脂膜
６３ 再配線
８１ 半導体装置
８２ 接続電極
８３ 配線基板
８３ａ 接合面
８３ｂ 裏面
８４ ランド
８６ ビア電極
８８ 封止樹脂
９１ 半導体装置
９２ 接続電極
９３ 封止樹脂
１０１ 半導体装置
１１１ 半導体装置
５ ボンディングワイヤ
１２ 半導体基板
１３ 多層配線構造
１４ パッシベーション膜
１５ 配線
２６ バリアメタル膜
６１ 半導体装置
６２ 第１樹脂膜
６３ 再配線
８１ 半導体装置
８２ 接続電極
８３ 配線基板
８３ａ 接合面
８３ｂ 裏面
８４ ランド
８６ ビア電極
８８ 封止樹脂
９１ 半導体装置
９２ 接続電極
９３ 封止樹脂
１０１ 半導体装置
１１１ 半導体装置
Claims (18)
- 半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された銅を主成分とする配線と、
前記絶縁膜と前記配線との間に介在し、銅よりも高い剛性率を有するバリアメタル膜とを含む、半導体装置。 - 前記バリアメタル膜は、銅よりも低い熱膨張率を有している、請求項１に記載の半導体装置。
- 前記バリアメタル膜は、５０Ｇｐａ以上１８０Ｇｐａ以下の剛性率を有している、請求項１または２に記載の半導体装置。
- 前記バリアメタル膜は、８．６μｍ／ｍ・Ｋ未満の熱膨張率を有している、請求項１〜３のいずれか一項に記載の半導体装置。
- 前記バリアメタル膜は、タンタル、タングステン、モリブデン、クロムおよびルテニウムを含む群から選択される１つまたは複数の金属種を含む、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記バリアメタル膜は、１００Ｇｐａ以上１８０Ｇｐａ以下の剛性率を有し、かつ５μｍ／ｍ・Ｋ未満の熱膨張率を有している、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記バリアメタル膜は、タングステン、モリブデンおよびクロムを含む群から選択される１つまたは複数の金属種を含む、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記絶縁膜は、窒化膜または酸化膜を含む、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記絶縁膜は、窒化膜を含み、
前記バリアメタル膜は、前記絶縁膜上に形成されたチタン膜と、前記チタン膜上に形成されたタングステン膜との積層構造を有している、請求項１〜４のいずれか一項に記載の半導体装置。 - 前記バリアメタル膜は、前記配線よりも小さい厚さを有している、請求項１〜９のいずれか一項に記載の半導体装置。
- 前記半導体基板上に形成され、層間絶縁膜を介して複数の配線層が積層された多層配線構造をさらに含み、
前記絶縁膜は、前記多層配線構造を被覆するように当該多層配線構造上に形成されており、
前記配線は、最上層配線として前記絶縁膜上に形成されている、請求項１〜１０のいずれか一項に記載の半導体装置。 - 前記配線に電気的に接続されたボンディングワイヤをさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置。
- 前記ボンディングワイヤは、銅ワイヤまたは金ワイヤを含む、請求項１２に記載の半導体装置。
- 前記配線を被覆するように前記絶縁膜上に形成された配線上絶縁膜と、
前記配線に電気的に接続されるように前記配線上絶縁膜上に形成された再配線とをさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置。 - 前記再配線に電気的に接続されたボンディングワイヤをさらに含む、請求項１４に記載の半導体装置。
- 前記配線に電気的に接続された接続電極と、
前記半導体基板が前記接続電極を介してフリップチップ接合された接合面を有する配線基板とをさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置。 - 前記配線基板の前記接合面の反対側の面に配置され、ビア電極を介して前記配線に電気的に接続されたランドをさらに含む、請求項１６に記載の半導体装置。
- 前記配線に電気的に接続された接続電極と、
前記接続電極を露出させるように、前記半導体基板の表面、裏面および側面を被覆する封止樹脂とをさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098318A JP6504601B2 (ja) | 2015-05-13 | 2015-05-13 | 半導体装置 |
| US15/153,727 US10026695B2 (en) | 2015-05-13 | 2016-05-12 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098318A JP6504601B2 (ja) | 2015-05-13 | 2015-05-13 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019064659A Division JP2019135779A (ja) | 2019-03-28 | 2019-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016213413A true JP2016213413A (ja) | 2016-12-15 |
| JP6504601B2 JP6504601B2 (ja) | 2019-04-24 |
Family
ID=57552127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015098318A Active JP6504601B2 (ja) | 2015-05-13 | 2015-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6504601B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018079809A1 (ja) | 2016-10-31 | 2018-05-03 | 住友金属鉱山株式会社 | ニッケルマンガン複合水酸化物とその製造方法、非水系電解質二次電池用正極活物質とその製造方法、および非水系電解質二次電池 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281982A (ja) * | 2003-03-19 | 2004-10-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2010192867A (ja) * | 2009-01-20 | 2010-09-02 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| JP2011071175A (ja) * | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2011222963A (ja) * | 2010-01-15 | 2011-11-04 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2015073107A (ja) * | 2009-03-30 | 2015-04-16 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ |
-
2015
- 2015-05-13 JP JP2015098318A patent/JP6504601B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281982A (ja) * | 2003-03-19 | 2004-10-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2010192867A (ja) * | 2009-01-20 | 2010-09-02 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| JP2015073107A (ja) * | 2009-03-30 | 2015-04-16 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ |
| JP2011071175A (ja) * | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2011222963A (ja) * | 2010-01-15 | 2011-11-04 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018079809A1 (ja) | 2016-10-31 | 2018-05-03 | 住友金属鉱山株式会社 | ニッケルマンガン複合水酸化物とその製造方法、非水系電解質二次電池用正極活物質とその製造方法、および非水系電解質二次電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6504601B2 (ja) | 2019-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10319608B2 (en) | Package structure and method therof | |
| CN107919345B (zh) | 芯片的叠层封装结构及叠层封装方法 | |
| US8304871B2 (en) | Exposed die package for direct surface mounting | |
| US20120153446A1 (en) | Microelectronic packages with enhanced heat dissipation and methods of manufacturing | |
| JP2017201659A (ja) | 電子部品およびその製造方法 | |
| JP7234432B2 (ja) | 半導体装置 | |
| US10026695B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2023054250A (ja) | 半導体装置 | |
| JP2007049103A (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
| JP2016012650A (ja) | 半導体装置 | |
| JP6548187B2 (ja) | 半導体装置 | |
| JP2005051084A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP6504601B2 (ja) | 半導体装置 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| KR20100130845A (ko) | 반도체 패키지 | |
| JP2019135779A (ja) | 半導体装置 | |
| JP2009164442A (ja) | 半導体装置 | |
| JP7339000B2 (ja) | 半導体装置および半導体パッケージ | |
| JP6159125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP7319075B2 (ja) | 半導体装置および半導体パッケージ | |
| WO2023189930A1 (ja) | 半導体素子および半導体装置 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| TWI666769B (zh) | 半導體裝置 | |
| JP2015213103A (ja) | 半導体装置およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6504601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |