JP2008258511A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008258511A JP2008258511A JP2007101254A JP2007101254A JP2008258511A JP 2008258511 A JP2008258511 A JP 2008258511A JP 2007101254 A JP2007101254 A JP 2007101254A JP 2007101254 A JP2007101254 A JP 2007101254A JP 2008258511 A JP2008258511 A JP 2008258511A
- Authority
- JP
- Japan
- Prior art keywords
- nickel
- layer
- semiconductor device
- nickel layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】損傷の発生を抑え、信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体装置1Aにおいて、基体2と、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとが交互に積層され、基体2上に形成されたニッケル電極6Aとを備える。
【選択図】図1
【解決手段】半導体装置1Aにおいて、基体2と、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとが交互に積層され、基体2上に形成されたニッケル電極6Aとを備える。
【選択図】図1
Description
本発明は、ニッケル電極を備える半導体装置及びその半導体装置の製造方法に関する。
半導体装置は、携帯電話やデジタルカメラ、コンピュータ等の様々な電子機器に搭載されて用いられている。この半導体装置としては、フリップチップ接続を行う半導体装置やウェハレベルパッケージ等のように、インターポーザ基板あるいはプリント配線基板に実装を行うための電極としてニッケル電極を有する半導体装置が提案されている。このニッケル電極は、スパッタリング法や電解めっき(電気めっき)法等により基板上に形成されている(例えば、特許文献1参照)。
特開2006−28631号公報
しかしながら、前述のニッケル電極を有する半導体装置においては、ニッケルの内部応力(引張応力)は高く、加えてニッケル層が厚くなるほど高くなるため、ニッケル電極界面での剥離や配線の亀裂(クラック)等の損傷が発生してしまうことがある。
本発明は、上記に鑑みてなされたものであり、その目的は、損傷の発生を抑え、信頼性を向上させることができる半導体装置及び半導体装置の製造方法を提供することである。
本発明の実施の形態に係る第1の特徴は、半導体装置において、基体と、圧縮応力を有する第1ニッケル層と引張応力を有する第2ニッケル層とが交互に積層され、基体上に形成されたニッケル電極とを備えることである。
本発明の実施の形態に係る第2の特徴は、半導体装置の製造方法において、圧縮応力を有する第1ニッケル層と引張応力を有する第2ニッケル層とを交互に積層し、基体上にニッケル電極を形成することである。
本発明によれば、損傷の発生を抑え、信頼性を向上させることができる。
(第1の実施の形態)
本発明の第1の実施の形態について図1乃至図3を参照して説明する。
本発明の第1の実施の形態について図1乃至図3を参照して説明する。
図1に示すように、本発明の第1の実施の形態に係る半導体装置1Aは、基体となるシリコン基板2と、そのシリコン基板2上に設けられた配線3と、その配線3を覆うようにシリコン基板2上に積層された絶縁層4と、その絶縁層4が電極形成用に部分的に取り除かれ露出する配線3上に積層されたチタン層5と、そのチタン層5上に積層されたニッケル電極6Aとを備えている。
シリコン基板2は半導体装置1Aの半導体層として機能する。配線3は、例えばアルミニウム配線等の内部配線として形成されている。この配線3はシリコン基板2上に所定のパターンで配設されている。ここで、シリコン基板2の厚さは例えば数百μm程度であり、例えば200〜750μm程度である。配線3の厚さは例えば数μm程度であり、例えば0.5〜1.0μm程度である。
絶縁層4は、例えば二酸化ケイ素により形成された二酸化ケイ素層である。なお、ニッケル電極6Aを形成する部分の絶縁層4は除去されており、絶縁層4が除去された部分の配線3は露出することになる。ここで、絶縁層4の厚さは例えば数μm程度であり、例えば0.5〜1.0μm程度である。
チタン層5は、露出した配線3上及びその周囲の絶縁層4上に積層されている。このチタン層5は、例えばスパッタリング法により形成される。なお、チタン層5は、アルミニウムとニッケルとの密着性が良好でないため、配線3とニッケル電極6Aとの間に設けられている。ここで、チタン層5の厚さは例えば数μm程度であり、例えば0.2〜1.0μm程度である。
ニッケル電極6Aは、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとが交互に積層され、チタン層5上に形成されている。第1ニッケル層6aがチタン層5上に積層され、その第1ニッケル層6a上に第2ニッケル層6bが積層されている。このニッケル電極6Aの表面には、ニッケル電極6Aを保護する保護層7が設けられている。この保護層7は、例えば金めっき層であり、例えば置換めっき法によりニッケル電極6Aの表面全体に形成される。
このようなニッケル電極6Aは、半導体装置1Aの用途や構成に応じて1個あるいは複数個設けられている。ここで、ニッケル電極6Aの直径は数十〜数百μm程度であり、例えば50〜100μm程度である。ニッケル電極6Aの厚さは例えば数十μm程度であり、例えば10〜20μm程度である。
第1ニッケル層6aは、圧縮方向に作用する圧縮応力を有する層である。この第1ニッケル層6aは、例えば、無電解めっき法又は電解めっき法等により形成される。無電解めっき浴としては、例えば、次亜リン酸塩を還元剤に用いるめっき浴等を用いる。また、電解めっき浴としては、例えば、イオウを含む有機化合物、例えばサッカリンを添加しためっき浴を用いる。
第2ニッケル層6bは、圧縮方向と逆方向である引張方向に作用する圧縮応力を有する層である。この第2ニッケル層6bは、例えば、電解めっき法、無電解めっき法又はスパッタリング法等により形成される。電解めっき浴としては、例えば、ワット浴(硫酸ニッケル、塩化ニッケル、ホウ酸を主成分とするめっき浴)等を用いる。また、無電解めっき浴としては、例えば、水素化ホウ素化合物を還元剤に用いるめっき浴等を用いる。
第1ニッケル層6aの内部応力の絶対値は、第2ニッケル層6bの内部応力の絶対値の1/10程度であるため、膜厚比(層厚比)は、ニッケル電極6Aの内部応力をほぼゼロとする場合、第1ニッケル層6aの厚さ:第2ニッケル層6bの厚さ=10:1となる。これに基づいて、第1ニッケル層6aの厚さは第2ニッケル層6bの厚さの10倍に設定されている。
次に、前述の半導体装置1Aの製造方法(製造工程)について説明する。
図2及び図3に示すように、半導体装置1Aの製造工程は、配線3及び絶縁層4を有するシリコン基板2に対してチタン層L1を形成する工程と(ステップS1)、そのチタン層L1上に、圧縮応力を有する第1ニッケル層L2を形成する工程と(ステップS2)、その第1ニッケル層L2上に引張応力を有する第2ニッケル層L3を形成する工程と(ステップS3)、エッチング処理用のフォトレジストを塗布する工程と(ステップS4)、そのフォトレジストを露光する工程と(ステップS5)、露光後のフォトレジストを現像する工程と(ステップS6)、チタン層L1をエッチングする工程と(ステップS7)、第1ニッケル層L2及び第2ニッケル層L3をエッチングする工程と(ステップS8)、ニッケル電極6Aを覆う保護層7である金めっき層を形成する工程と(ステップS9)を有している。
ステップS1では、例えばスパッタリング法により、配線3及び絶縁層4を有するシリコン基板2の全面にわたってチタン層L1を形成する(図3参照)。このとき、ニッケル電極6Aを形成する部分の絶縁層4は除去されており、絶縁層4が除去された部分の配線3は露出している。
ステップS2では、例えば無電解めっき法あるいは電解めっき法によりチタン層L1上に第1ニッケル層L2を形成する(図3参照)。なお、ステップS2において、無電解めっき法を用いて第1ニッケル層L2を形成する場合には、チタン層L1の表面に存在する酸化膜を除去し、その後、触媒付与あるいは置換めっき法によりニッケル核をチタン層L1の表面に生成し、ニッケル核を成長開始点として第1ニッケル層L2を成長させる。また、電解めっき法を用いて第1ニッケル層L2を形成する場合には、チタン層L1が給電層として機能する。なお、無電解めっき法を用いることによって、電解めっき法に比べ、圧縮応力を有する第1ニッケル層L2を容易に形成することができる。
ステップS3では、例えば電解めっき法、無電解めっき法あるいはスパッタリング法により第1ニッケル層L2上に第2ニッケル層L3を形成する(図3参照)。なお、ステップS3において、電解めっき法を用いて第2ニッケル層L3を形成する場合には、先に形成した第1ニッケル層L2が給電層として機能する。無電解めっき法を用いて第2ニッケル層L3を形成する場合には、先に形成した第1ニッケル層L2が無電解めっき浴に対し活性であるため、先に形成した第1ニッケル層L2の表面に特別な前処理を行う必要がなく、第2ニッケル層L3を形成することができる。また、スパッタリング法を用いて第2ニッケル層L3を形成する場合にも、無電解めっき法を用いる場合と同様に、先に形成した第1ニッケル層L2の表面に特別な前処理を行う必要はない。なお、電解めっき法を用いることによって、無電解めっき法に比べ、引張応力を有する第2ニッケル層L3を容易に形成することができる。ここで、第2ニッケル層L3を形成する場合には、第1ニッケル層L2を形成する場合に用いためっき槽と異なるめっき槽を用いる。
ステップS4、S5及びS6では、チタン層L1、第1ニッケル層L2及び第2ニッケル層L3が積層されたシリコン基板2(図3参照)上に、フォトレジストによりニッケル電極6Aを形成する部分を被覆するようにフォトレジストを塗布、露光及び現像してパターニングする。その後、ステップS7及びステップS8では、不要なチタン(チタン層L1のチタン)及び不要なニッケル(第1ニッケル層L2のニッケル及び第2ニッケル層L3のニッケル)をエッチング液により除去し、ニッケル電極6Aを形成する。このとき、不要なチタン及びニッケルが除去されることによって、チタン層5、第1ニッケル層6a及び第2ニッケル層6bが形成され(図1参照)、ニッケル電極6Aが完成する。最後に、ステップS9では、例えば置換めっき法によりニッケル電極6Aの表面に保護層7である金めっき層を形成する(図1参照)。これにより、ニッケル電極6Aを有する半導体装置1Aが完成する。
このような半導体装置1Aでは、ニッケル電極6Aは、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとが積層されて形成されている。これにより、応力方向が異なる2つのニッケル層6a、6bにより応力が相殺され、ニッケル電極6Aの内部応力が低減するので、ニッケル電極6A界面の剥離や配線3の亀裂(クラック)等の損傷の発生を抑えることが可能になる。したがって、ニッケル電極6Aの内部応力に起因する界面剥離や亀裂発生を防止し、信頼性の低下を抑制することができる。特に、ニッケルバンプのようにニッケル厚が大きくなる場合でも、その内部応力を低くすることができる。
以上説明したように、本発明の第1の実施の形態によれば、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとを交互に積層し、シリコン基板2上にニッケル電極6Aを形成することによって、応力方向が異なる2つのニッケル層6a、6bにより応力が相殺され、ニッケル電極6Aの内部応力が低減するので、ニッケル電極6A界面の剥離や配線3の亀裂等の損傷の発生を抑えることが可能になる。これにより、損傷の発生を抑え、信頼性を向上させることができる。
また、第1ニッケル層6aは無電解めっき又は電解めっきにより形成されていることから、複雑な製造工程を必要とせず、簡略な製造工程により第1ニッケル層6aを生成することができる。なお、第1ニッケル層6aを無電解めっきにより形成することによって、第1ニッケル層6aはリンを含有することになり、第1ニッケル層6aを電解めっきにより形成することによって第1ニッケル層6aはイオウを含有することになる。
(第2の実施の形態)
本発明の第2の実施の形態について図4乃至図6を参照して説明する。本発明の第2の実施の形態では、第1の実施の形態と異なる部分、すなわちニッケル電極6Bについて説明する。なお、第2の実施の形態においては、第1の実施の形態で説明した部分と同じ部分の説明を省略する。
本発明の第2の実施の形態について図4乃至図6を参照して説明する。本発明の第2の実施の形態では、第1の実施の形態と異なる部分、すなわちニッケル電極6Bについて説明する。なお、第2の実施の形態においては、第1の実施の形態で説明した部分と同じ部分の説明を省略する。
図4に示すように、本発明の第2の実施の形態に係る半導体装置1Bのニッケル電極6Bは、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとが交互に積層され、チタン層5上に形成されている。すなわち、第2ニッケル層6bがチタン層5上に積層され、その第2ニッケル層6b上に第1ニッケル層6aが積層されている。
次に、前述の半導体装置1Bの製造方法(製造工程)について説明する。
図5及び図6に示すように、半導体装置1Bの製造工程は、配線3及び絶縁層4を有するシリコン基板2に対してチタン層L1を形成する工程と(ステップS11)、そのチタン層L1上に、引張応力を有する第2ニッケル層L3を形成する工程と(ステップS12)、エッチング処理用のフォトレジストを塗布する工程と(ステップS13)、そのフォトレジストを露光する工程と(ステップS14)、露光後のフォトレジストを現像する工程と(ステップS15)、チタン層L1をエッチングする工程と(ステップS16)、第2ニッケル層L3をエッチングする工程と(ステップS17)、エッチング後、第2ニッケル層6b上に、圧縮応力を有する第1ニッケル層6aを形成する工程と(ステップS18)、ニッケル電極6Bを覆う保護層7である金めっき層を形成する工程と(ステップS19)を有している。
ステップS11では、第1の実施の形態と同様に、例えばスパッタリング法により、配線3及び絶縁層4を有するシリコン基板2上の全面にわたってチタン層L1を形成する(図6参照)。このとき、ニッケル電極6Bを形成する部分の絶縁層4は除去されており、絶縁層4が除去された部分の配線3は露出している。
ステップS12では、例えば電解めっき法、無電解めっき法あるいはスパッタリング法によりチタン層L1上に第2ニッケル層L3を形成する(図6参照)。なお、ステップS12において、電解めっき法を用いて第2ニッケル層L3を形成する場合には、チタン層L1が給電層として機能する。また、無電解めっき法を用いて第2ニッケル層L3を形成する場合には、チタン層L1の表面に存在する酸化膜を除去し、その後、触媒付与あるいは置換めっき法によりニッケル核をチタン層L1の表面に生成し、ニッケル核を成長開始点として第2ニッケル層L3を成長させる。なお、電解めっき法を用いることによって、無電解めっき法に比べ、引張応力を有する第2ニッケル層L3を容易に形成することができる。
ステップS13、S14及びS15では、チタン層L1及び第2ニッケル層L3が積層されたシリコン基板2(図6参照)上に、フォトレジストによりニッケル電極6Bを形成する部分を被覆するようにフォトレジストを塗布、露光及び現像してパターニングする。その後、ステップS16及びステップS17では、不要なチタン(チタン層L1のチタン)及び不要なニッケル(第2ニッケル層L3のニッケル)をエッチング液により除去する。このとき、不要なチタン及びニッケルが除去されることによって、チタン層5及び第2ニッケル層6bが形成される(図4参照)。
ステップS18では、例えば無電解めっき法あるいは電解めっき法により第2ニッケル層6b上に第1ニッケル層6aを形成する(図4参照)。なお、ステップS18において、無電解めっき法を用いて第1ニッケル層6aを形成する場合には、先に形成した第2ニッケル層6bが無電解めっき浴に対し活性であるため、先に形成した第2ニッケル層6bの表面に特別な前処理を行う必要はなく、第1ニッケル層6aを形成することができる。また、電解めっき法を用いて第1ニッケル層6aを形成する場合には、先に形成した第2ニッケル層6bが給電層として機能する。ここで、無電解めっき法を用いることによって、電解めっき法に比べ、圧縮応力を有する第1ニッケル層6aを容易に形成することができる。なお、第1ニッケル層6aを形成する場合には、第2ニッケル層6bを形成する場合に用いためっき槽と異なるめっき槽が用いられる。
最後に、ステップS19では、例えば置換めっき法によりニッケル電極6Bの表面に保護層7である金めっき層を形成する(図4参照)。これにより、ニッケル電極6Bを有する半導体装置1Bが完成する。
このような半導体装置1Bでは、ニッケル電極6Bは、第1の実施の形態と同様に、圧縮応力を有する第1ニッケル層6aと引張応力を有する第2ニッケル層6bとが積層されて形成されている。これにより、応力方向が異なる2つのニッケル層6a、6bにより応力が相殺され、ニッケル電極6Bの内部応力が低減するので、ニッケル電極6B界面の剥離や配線3の亀裂(クラック)等の損傷の発生を抑えることが可能になる。したがって、ニッケル電極6Bの内部応力に起因する界面剥離や亀裂発生を防止し、信頼性の低下を抑制することができる。特に、ニッケルバンプのようにニッケル厚が大きくなる場合でも、その内部応力を低くすることができる。
以上説明したように、本発明の第2の実施の形態によれば、第1の実施の形態と同様の効果を得ることができる。すなわち、引張応力を有する第2ニッケル層6bと圧縮応力を有する第1ニッケル層6aとを交互に積層し、シリコン基板2上にニッケル電極6Bを形成することによって、応力方向が異なる2つのニッケル層6a、6bにより応力が相殺され、ニッケル電極6Bの内部応力が低減するので、ニッケル電極6B界面の剥離や配線3の亀裂等の損傷の発生を抑えることが可能になる。これにより、損傷の発生を抑え、信頼性を向上させることができる。
(他の実施の形態)
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、前述の実施の形態においては、ニッケル電極6A及びニッケル電極6Bを2層構造にしているが、これに限るものではなく、第1ニッケル層6a及び第2ニッケル層6bを交互に積層し、2層以上の構造にするようにしてもよい。
また、前述の実施の形態においては、各種の数値を挙げているが、それらの数値は例示であり、限定されるものではない。
1A,1B…半導体装置、2…基体(シリコン基板)、6A,6B…ニッケル電極、6a…第1ニッケル層、6b…第2ニッケル層
Claims (5)
- 基体と、
圧縮応力を有する第1ニッケル層と引張応力を有する第2ニッケル層とが交互に積層され、前記基体上に形成されたニッケル電極と、
を備えることを特徴とする半導体装置。 - 前記第1ニッケル層は無電解めっき又は電解めっきにより形成されていることを特徴とする請求項1記載の半導体装置。
- 前記第1ニッケル層はリン又はイオウを含有していることを特徴とする請求項2記載の半導体装置。
- 圧縮応力を有する第1ニッケル層と引張応力を有する第2ニッケル層とを交互に積層し、基体上にニッケル電極を形成することを特徴とする半導体装置の製造方法。
- 前記第1ニッケル層を無電解めっき又は電解めっきにより形成することを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101254A JP2008258511A (ja) | 2007-04-09 | 2007-04-09 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101254A JP2008258511A (ja) | 2007-04-09 | 2007-04-09 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008258511A true JP2008258511A (ja) | 2008-10-23 |
Family
ID=39981762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101254A Pending JP2008258511A (ja) | 2007-04-09 | 2007-04-09 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008258511A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251719A (ja) * | 2009-03-23 | 2010-11-04 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
WO2013015158A1 (ja) * | 2011-07-28 | 2013-01-31 | 電気化学工業株式会社 | 半導体素子用放熱部品 |
JP2014203958A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2015204393A (ja) * | 2014-04-15 | 2015-11-16 | サンケン電気株式会社 | 半導体装置 |
US9627344B2 (en) | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
-
2007
- 2007-04-09 JP JP2007101254A patent/JP2008258511A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251719A (ja) * | 2009-03-23 | 2010-11-04 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
WO2013015158A1 (ja) * | 2011-07-28 | 2013-01-31 | 電気化学工業株式会社 | 半導体素子用放熱部品 |
JPWO2013015158A1 (ja) * | 2011-07-28 | 2015-02-23 | 電気化学工業株式会社 | 半導体素子用放熱部品 |
EP2738802A4 (en) * | 2011-07-28 | 2015-03-18 | Denki Kagaku Kogyo Kk | HEAT DISSIPATING COMPONENT FOR SEMICONDUCTOR ELEMENT |
TWI550788B (zh) * | 2011-07-28 | 2016-09-21 | Denka Company Ltd | 半導體元件用放熱零件 |
US9524918B2 (en) | 2011-07-28 | 2016-12-20 | Denka Company Limited | Heat dissipating component for semiconductor element |
JP2014203958A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9627344B2 (en) | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
JP2015204393A (ja) * | 2014-04-15 | 2015-11-16 | サンケン電気株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI360850B (en) | Semiconductor device and method of manufacturing t | |
JP7091801B2 (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
TWI298006B (en) | Multilayer wiring substrate, and method of producing same | |
CN100556246C (zh) | 配线基板的制造方法 | |
US8387239B2 (en) | Manufacturing method of embedded circuit substrate | |
TWI413461B (zh) | 佈線板之製造方法 | |
JP2007012854A (ja) | 半導体チップ及びその製造方法 | |
TW201306199A (zh) | 用於製造半導體封裝元件之半導體結構及其製造方法 | |
US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
JP2008258511A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN109036134B (zh) | 柔性显示基板及其制作方法、显示装置 | |
US20120164854A1 (en) | Packaging substrate and method of fabricating the same | |
JP2016225466A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5385452B2 (ja) | 半導体装置の製造方法 | |
TWI360213B (en) | Chip package carrier, chip package and method for | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2022120066A (ja) | 配線構造体 | |
JP2007194472A (ja) | 薄膜キャパシタの製造方法 | |
US20110232950A1 (en) | Substrate and method for manufacturing the same | |
TW201138581A (en) | Circuit board structure and fabrication method thereof | |
JP2003282616A (ja) | バンプの形成方法及び半導体装置の製造方法 | |
JP4580752B2 (ja) | 半導体装置の製造方法 | |
JP2024094622A (ja) | 配線回路基板およびその製造方法 | |
JP2016009745A (ja) | 電子部品、電子部品の製造方法及び電子装置 |