JP2003282616A - バンプの形成方法及び半導体装置の製造方法 - Google Patents

バンプの形成方法及び半導体装置の製造方法

Info

Publication number
JP2003282616A
JP2003282616A JP2002079517A JP2002079517A JP2003282616A JP 2003282616 A JP2003282616 A JP 2003282616A JP 2002079517 A JP2002079517 A JP 2002079517A JP 2002079517 A JP2002079517 A JP 2002079517A JP 2003282616 A JP2003282616 A JP 2003282616A
Authority
JP
Japan
Prior art keywords
plating
electroless
forming
metal layer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002079517A
Other languages
English (en)
Inventor
Takeshi Yoda
剛 依田
Takeshi Iwadare
武志 岩垂
Takeshi Yuzawa
健 湯沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002079517A priority Critical patent/JP2003282616A/ja
Publication of JP2003282616A publication Critical patent/JP2003282616A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 バンプの最表層に形成した置換めっきの緻密
性及び平坦性を良好にして、バンプと基板の配線パター
ン等との接合性を向上させ、半導体装置が所望の性能を
得られるようにする。 【解決手段】 パッド上に無電解Ｎｉめっきを形成し、
その上に無電解Ｃｕめっき２１を形成する。無電解Ｃｕ
めっき２１はそのＣｕの粒子径が粗いために表面に突部
２１ａが生じ、その上に不均一な厚みの第１の空気酸化
皮膜２５が形成される。この第１の空気酸化皮膜２５を
除去し、無電解Ｃｕめっき２１をＳｎで置換すると、突
部２１ａを中心にＳｎによる核２８が成長し、不均一な
厚みの暫定置換Ｓｎめっき２７が形成される。そして、
この暫定置換Ｓｎめっき２７を剥離すると、無電解Ｃｕ
めっき２１の上に均一な厚みの第２の空気酸化皮膜２９
が形成される。この第２の空気酸化皮膜２９を除去し、
無電解Ｃｕめっき２１をＳｎで再度置換すると、良好な
平坦性を有する置換Ｓｎめっき２２が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプの形成方法
及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体チップのバンプにおいて、
その最表層にスズ（Ｓｎ）が含まれる低融点金属を形成
し、その低融点金属を基板の配線パターン（リード）に
電気的に接続して、半導体チップと基板とを電気的に接
続することが行われている。そして、このような低融点
金属をバンプの最表層に形成する方法としては、めっき
法や印刷法等があるが、近年のバンプの狭ピッチ化に対
するニーズを受けて、狭ピッチ化が可能なめっき法が多
く採用されるようになっている。
【０００３】そして、めっき法としては、電解めっき法
と無電解めっき法とがあるが、無電解めっき法は電解め
っき法と比較して、下地電極が不要であるという点と、
レジストによるパターン形成の必要がないという点で優
れている。
【０００４】ところで、この無電解めっき法において、
Ｓｎめっきは、銅（Ｃｕ）金属上で置換めっきの形態で
析出される。従って、下地に無電解Ｃｕめっきを形成す
る必要があった。しかし、無電解Ｃｕめっきのめっき速
度は比較的遅く、一般的なバンプの厚みである１５〜２
５μｍを得るには、長時間を要していた。
【０００５】そこで、無電解ニッケル（Ｎｉ）めっきを
バンプのコアとして用い、無電解Ｎｉめっき、無電解Ｃ
ｕめっき、置換Ｓｎめっきの順に積層を行い、前記厚み
を得る方法が採用されるようになっていた。これによ
り、無電解Ｃｕめっきのみでバンプの厚みを得る場合に
比較して短時間でバンプを形成することができるように
なっていた。
【０００６】
【発明が解決しようとする課題】ところで、上記の無電
解Ｎｉめっき、無電解Ｃｕめっき、置換Ｓｎめっきの積
層を行う場合においては、無電解Ｃｕめっきの粒子径が
大きいために、無電解Ｃｕめっきの表面が粗く形成され
てしまうことがあった。そして、その上に形成される置
換Ｓｎめっきの粗さが無電解Ｃｕめっきの粗さに比例
し、置換Ｓｎめっきの緻密性や表面の平坦性に悪い影響
を与えることがあった。時には、Ｓｎの表面にＣｕが混
在してしまうこともあり、Ｓｎの溶融温度を上昇させる
原因となっていた。
【０００７】すなわち、図１８（ａ）に示すように、無
電解Ｃｕめっき８１は、Ｃｕの粒子径が大きいと、その
表面に突部８２が形成されて表面が粗く形成されてしま
うことがあった。そして、このような無電解Ｃｕめっき
８１の上には、自然に空気酸化皮膜８３が形成される
が、突部８２があるために、この空気酸化皮膜８３の厚
さが不均一となることがあった。
【０００８】そして、このような無電解Ｃｕめっき８１
に対して置換Ｓｎめっきを形成するための前処理とし
て、前記空気酸化皮膜８３を除去する処理を行うと、図
１８（ｂ）に示すように、空気酸化皮膜８３の厚みの比
較的薄い、突部８２のみが空気酸化皮膜８３から露出し
てしまうことがあった。また、突部８２以外の部分の空
気酸化皮膜８３が残存してしまうことがあった。その結
果、置換Ｓｎめっき８４を形成すると、図１８（ｃ）に
示すように、空気酸化皮膜８３が初期に除去された部
分、すなわち、突部８２において、Ｓｎが集中的に置換
され、Ｓｎによる核８５が形成されてしまうことがあっ
た。
【０００９】そして、この核８５により、置換Ｓｎめっ
き８４の緻密性や表面の平坦性が低下し、時には、Ｓｎ
の表面にＣｕが混在してしまうことがあった。その結
果、バンプと基板の配線パターンとの接合性が低下した
り、Ｓｎの溶融温度が上昇して、接合の際に、高温、高
荷重を加えなければならなくなったりした。そして、こ
れらの高温、高荷重による加圧や加熱のエネルギーによ
り、半導体チップの性能が低下してしまうことがあっ
た。
【００１０】本発明は、置換めっきを最表層に形成した
バンプにおいて、その置換めっきの緻密性及び平坦性を
良好にして、バンプと基板の配線パターン等との接合性
を向上させ、半導体装置が所望の性能を得られるように
するバンプの形成方法及び半導体装置の製造方法を提供
することにある。
【００１１】
【課題を解決するための手段】本発明は、パッド上に第
１金属層を設ける第１金属層形成工程と、その第１金属
層を置換めっき法にて置換することにより、第２金属層
を形成する第２金属層形成工程とを備えたバンプの形成
方法において、前記第１金属層形成工程と前記第２金属
層形成工程との間に、前記第１金属層を置換めっき法に
て置換することにより、暫定置換めっき層を形成し、そ
の暫定置換めっき層を剥離する前処理工程を備えてい
る。
【００１２】本発明によれば、前処理工程によって、第
１金属層の表面に形成される空気酸化皮膜の厚みを均一
にすることができ、第２金属層を形成する際に、空気酸
化皮膜を全体的に除去することが容易となる。そして、
金属層の表面に空気酸化皮膜が残存しないようにするこ
とができる。また、前処理工程によって、第１金属層の
一部分が剥離し、第１金属層自体の平坦性を向上させる
ことができる。
【００１３】従って、第１金属層を、空気酸化皮膜の残
存がなく、平坦性が向上したものとすることができ、そ
の第１金属層において形成される第２金属層の緻密性と
平坦性を向上させることができる。その結果、バンプと
基板の配線パターン等との接合性が向上し、半導体装置
が所望の性能を得られるようになる。
【００１４】このバンプの形成方法において、前記前処
理工程は、複数回行われる。これによれば、第１金属層
の平坦性をより向上させることができるようになり、第
２金属層の緻密性と平坦性を高めることができる。その
結果、バンプと基板の配線パターン等との接合性をより
向上させ、半導体装置が所望の性能を得られるようにな
る。
【００１５】このバンプの形成方法において、前記第１
金属層形成工程は、前記第１金属層を、前記第２金属層
の厚みと、前記暫定置換めっき層の厚みとの累計の厚み
よりも大きな厚みで形成する。
【００１６】これによれば、第１金属層が第２金属層と
暫定置換めっき層とに置換されても、第１金属層を残存
させることができる。従って、第２金属層との密着性の
高い第１金属層を残存させることができ、第２金属層が
バンプから剥がれるようなことがなく、バンプを強固な
ものとすることができる。
【００１７】このバンプの形成方法において、前記第２
金属層及び前記暫定置換めっき層は、低融点金属であ
る。これによれば、低融点金属を最表層に備えたバンプ
において、基板の配線パターン等に接合させる時に、接
合性を向上させることができる。従って、接合の際に高
温、高荷重を加える必要がなく、加圧や加熱のエネルギ
ーにより、半導体装置の性能を低下させてしまうような
ことがない。
【００１８】このバンプの形成方法において、前記低融
点金属は、スズもしくはスズ銀合金である。これによれ
ば、スズもしくはスズ銀合金による低融点金属を最表層
に備えたバンプにおいて、基板の配線パターン等に接合
させる時に、接合性を向上させることができる。従っ
て、接合の際に高温、高荷重を加える必要がなく、加圧
や加熱のエネルギーにより、半導体装置の性能を低下さ
せてしまうようなことがない。
【００１９】このバンプの形成方法において、前記第１
金属層の下に、下地金属層を形成する工程をさらに有す
る。これによれば、例えば下地金属層をめっき速度の速
い金属により形成し、その上に、置換される第１金属層
を形成することで、バンプを短時間で形成することが可
能になる。
【００２０】このバンプの形成方法において、前記第１
金属層は銅を含み、及び前記下地金属層はニッケルを含
む。これによれば、めっき速度の速いニッケルめっきに
より、ある程度の厚みの下地金属層を形成し、その上に
スズ系の低融点金属と置換反応を起こす銅を積層するこ
とで、所望の厚みのバンプを短時間で形成することがで
きる。
【００２１】このバンプの形成方法において、前記パッ
ドとオーバーラップする位置に貫通穴を備えたレジスト
層を形成するレジスト層形成工程と、前記レジスト層を
剥離するレジスト層剥離工程とを備え、前記第１金属層
形成工程と、前記第２金属層形成工程と、前記前処理工
程とは、前記第１金属層と、前記第２金属層と、前記暫
定置換めっき層とを、前記レジスト層の前記貫通穴内に
形成する工程である。
【００２２】これによれば、レジスト層により、狭ピッ
チでバンプを形成するようにした場合でも、第２金属層
の緻密性と平坦性を高めて、バンプと基板の配線パター
ン等との接合性を向上させることができる。
【００２３】本発明にかかわる半導体装置の製造方法
は、上記のバンプの形成方法によって前記バンプを形成
することを含む。本発明によれば、上記バンプの形成方
法を含んで半導体装置を製造することにより、過度の加
圧や加熱のエネルギーが半導体装置を構成する半導体チ
ップ等に加わらないようにすることができ、半導体装置
の性能を良好に保つことができる。
【００２４】
【発明の実施の形態】（第１の実施形態）以下、本発明
を具体化した一実施形態を図１〜図５に従って説明す
る。図１は、第１の実施形態におけるバンプの構造を示
す要部断面図であり、図２〜図５は、同じく、バンプの
形成方法の説明図である。
【００２５】図１に示すように、半導体装置１１は、半
導体基板１２と、パッド１３と、絶縁膜１４と、バンプ
１５とを備える。半導体基板１２は、図６に示す半導体
ウェハ１６及び図７に示す半導体チップ１７のいずれで
あってもよく、図１に示すように、その上面である能動
面１２ａに、複数のパッド１３が形成されている。
【００２６】前記パッド１３は、アルミニウム（Ａｌ）
や銅（Ｃｕ）などで形成されている。そして、半導体基
板１２とパッド１３の上面には、絶縁膜１４が形成され
ている。絶縁膜１４は、ＳｉＯ２、ＳｉＮ又はポリイミ
ド樹脂などで形成されており、前記パッド１３と重なる
位置に開口部１８が形成されている。このとき、絶縁膜
１４は、パッド１３の端部を覆っていてもよく、また、
開口部１８の平面形状は、円形、四辺形（正方形又は長
方形）のいずれであってもよい。
【００２７】そして、前記パッド１３の上面１３ａのう
ち、開口部１８を介して上方に露出する部分には、ジン
ケート処理（置換めっきの一種）によるＺｎ皮膜が形成
されている。なお、このＺｎ皮膜は、前記パッド１３に
比較して薄いものであるため、図１ではこれを便宜上省
略している。そして、このＺｎ被膜は、ダブルジンケー
ト処理による緻密なＺｎ皮膜であってもよい。
【００２８】そして、Ｚｎ被膜と前記絶縁膜１４の上面
には、前記バンプ１５が形成されている。そして、バン
プ１５は、下地金属層としての無電解Ｎｉめっき１９、
第１金属層としての無電解Ｃｕめっき２１、第２金属層
（置換めっき）としての置換Ｓｎめっき２２を備える。
【００２９】無電解Ｎｉめっき１９は、前記Ｚｎ皮膜と
前記絶縁膜１４の上面に形成されている。本実施形態で
は、この無電解Ｎｉめっき１９の厚みは、１０〜２５μ
ｍ程度となっている。なお、このＮｉめっき１９は、前
記パッド１３（Ｚｎ皮膜）の上にのみ形成されていても
よい。
【００３０】次に、無電解Ｎｉめっき１９の上面及び、
前記絶縁膜１４及びパッド１３（Ｚｎ皮膜）と接してい
ない側面部分には、無電解Ｃｕめっき２１が形成されて
いる。なお、この無電解Ｃｕめっき２１の厚みは、３〜
４μｍ程度となっている。続いて、無電解Ｃｕめっき２
１の上面及び側面には、置換Ｓｎめっき２２が形成され
ている。この置換Ｓｎめっき２２の厚みは、本実施形態
では１〜２μｍ程度となっている。そして、置換Ｓｎめ
っき２２は、バンプ１５の最表層に位置する。
【００３１】次に、このようなバンプ１５を形成する方
法を説明する。まず、図２（ａ）に示すように、半導体
基板１２の能動面１２ａに、パッド１３を形成し、パッ
ド１３及び半導体基板１２の上面を絶縁膜１４で覆う。
そして、絶縁膜１４に開口部１８を形成し、パッド１３
上の絶縁膜１４の残渣を、弱フッ酸溶液で溶解するなど
の方法で除去し、必要に応じてパッド１３を水等で洗浄
する。その後、パッド１３をアルカリ性溶液に浸すなど
の方法で、パッド１３上の酸化膜を除去し、必要に応じ
てパッド１３を水等で洗浄する。
【００３２】次に、パッド１３の上面１３ａの開口部１
８と重なる部分に、ジンケート処理を行い、パッド１３
の表面のアルミニウム（Ａｌ）を亜鉛（Ｚｎ）に置換す
る。こうして、パッド１３の表面に、Ｚｎ皮膜を形成す
る。そして、必要に応じてパッド１３（Ｚｎ皮膜）を水
等で洗浄する。なお、ダブルジンケート処理を行って、
緻密なＺｎ皮膜を形成するようにしても良い。
【００３３】そして、図２（ｂ）に示すように、パッド
１３（Ｚｎ皮膜）上に無電解Ｎｉめっき１９を形成す
る。無電解Ｎｉめっき１９の形成には、化学還元めっき
を適用することができる。たとえば、溶液（ニッケルめ
っき液）にパッド１３を浸漬して、無電解Ｎｉめっき１
９を形成する。無電解Ｎｉめっき１９は、めっき速度が
速く、処理時間が短縮される。前記化学還元めっきの工
程は、めっき液の攪拌（例えばエアー攪拌）などの公知
の技術を含む。そして、必要に応じて無電解Ｎｉめっき
１９を水等で洗浄する。この洗浄では、超音波振動を加
えて洗浄力を高めるようにしてもよい。
【００３４】そして、無電解Ｎｉめっき１９上の酸化膜
を、硫酸溶液に浸漬するなどの方法で除去し、必要に応
じて無電解Ｎｉめっき１９を水等で洗浄する。この洗浄
でも、超音波振動を加えて洗浄力を高めるようにしても
よい。また、本実施形態では、酸化膜を除去する時に、
無電解Ｎｉめっき１９の表面を荒らすようにしている。
これにより、その上に形成する無電解Ｃｕめっき２１と
の密着性が高められている。
【００３５】無電解Ｎｉめっき１９は、パッド１３の表
面形状（例えば、絶縁膜１４の開口部１８と重なる部分
の表面形状）に応じた形状を有し、角柱状または円柱状
をなし、厚みが１０〜２５μｍ程度となるように形成さ
れている。なお、無電解Ｎｉめっき１９は、パッド１３
（Ｚｎ被膜）だけではなく、絶縁膜１４の上面からその
一部が形成されるようにしてもよい。
【００３６】次に、図３（ａ）に示すように、無電解Ｎ
ｉめっき１９の上面及び側面に、パラジウム（Ｐｄ）核
２４を付与する。Ｐｄ核２４の形成方法は、本実施形態
では、第１工程で塩化第１スズと塩化パラジウム及び塩
酸を含んだ溶液に浸漬し、第２工程で、酸処理により触
媒を活性化する方法（キャタリスト−アクセレータ法）
を適用する。また、Ｐｄ２＋イオンと還元剤の入った溶
液中に浸漬し、還元剤により金属化したＰｄを自己触媒
作用により堆積する無電解Ｐｄめっき法を採用するよう
にしてもよい。
【００３７】そして、Ｐｄ核２４を付与した後に、必要
に応じて無電解Ｎｉめっき１９を水等で洗浄する。ここ
では、Ｐｄ核２４が除去されないように、超音波振動を
加えないようにする。
【００３８】その後、図３（ｂ）に示すように、無電解
Ｎｉめっき１９の上面及び側面に無電解Ｃｕめっき２１
をその厚みが５〜８μｍ程度となるように形成する。こ
の無電解Ｃｕめっき２１の形成には、化学還元めっきを
適用することができる。詳しくは、溶液（銅めっき液）
に無電解Ｎｉめっき１９及びＰｄ核２４を浸漬し、Ｐｄ
核２４を核としてＣｕを析出して、無電解Ｃｕめっき２
１を形成する。Ｐｄ核２４が付与されているので、無電
解Ｎｉめっき１９と無電解Ｃｕめっき２１との密着性は
高くなっている。
【００３９】その後、必要に応じて無電解Ｃｕめっき２
１を水等で洗浄する。この洗浄では、超音波振動を加え
て洗浄力を高めるようにしてもよい。なお、このときの
無電解Ｃｕめっき２１の表面付近は図５（ａ）に示すよ
うになっており、無電解Ｃｕめっき２１の表面に、突部
２１ａが形成されている。この突部２１ａは、無電解Ｃ
ｕめっき２１のＣｕの粒子径が粗いために形成されたも
のである。そして、無電解Ｃｕめっき２１の上には、第
１の空気酸化皮膜２５が形成されているが、突部２１ａ
のためにその厚みが不均一となっており、特に、突部２
１ａと重なる位置においては、薄く形成されている。
【００４０】次に、無電解Ｃｕめっき２１上の第１の空
気酸化皮膜２５を除去し、必要に応じて無電解Ｃｕめっ
き２１を水等で洗浄する。この洗浄でも、超音波振動を
加えて洗浄力を高めるようにしてもよい。なお、このと
きの無電解Ｃｕめっき２１の表面付近は図５（ｂ）に示
すようになっており、第１の空気酸化皮膜２５が薄く形
成されている突部２１ａのみが露出し、その他の部分の
第１の空気酸化皮膜２５が残存した状態となっている。
【００４１】続いて、必要に応じて、図３（ｃ）に示す
ように、無電解Ｃｕめっき２１の上面及び側面にＰｄ核
２６を付与する。そして、このＰｄ核２６の付与には、
本実施形態では前記、キャタリスト−アクセレータ法を
適用する。なお、前記無電解Ｐｄめっき法を採用するよ
うにしてもよい。
【００４２】そして、Ｐｄ核２６を付与した後に、必要
に応じて無電解Ｃｕめっき２１を水等で洗浄する。ここ
では、Ｐｄ核２６が除去されないように、超音波振動を
加えないようにする。
【００４３】その後、図４（ａ）に示すように、無電解
Ｃｕめっき２１の上面及び側面に、暫定置換めっき層と
しての暫定置換Ｓｎめっき２７を形成する。この暫定置
換Ｓｎめっき２７は、前記無電解Ｃｕめっき２１を溶液
に浸漬し、無電解Ｃｕめっき２１の表面をＳｎに置換し
て形成される。この暫定置換Ｓｎめっき２２と前記無電
解Ｃｕめっき２１とは、置換めっきを適用する上に、Ｐ
ｄ核２６を使用しているので、密着性が高くなってい
る。
【００４４】なお、このときの無電解Ｃｕめっき２１の
表面付近は図５（ｃ）に示すようになっており、突部２
１ａにおいて、Ｓｎが集中的に置換され、核２８が形成
されている。そして、前記無電解Ｃｕめっき２１は、前
記置換めっきによって表面がＳｎに置換される分、厚み
が減少する。本実施形態では、暫定置換Ｓｎめっき２７
が１〜２μｍ程度で形成され、置換後の無電解Ｃｕめっ
き２１の厚みが４〜６μｍ程度となる。
【００４５】次に、図４（ｂ）に示すように、暫定置換
Ｓｎめっき２７を剥離する。剥離には、下地である無電
解Ｃｕめっき２１にダメージを与えにくい溶液を使用す
る。このときの無電解Ｃｕめっき２１の表面付近は図５
（ｄ）に示すようになっており、下地の無電解Ｃｕめっ
き２１の表面の一部分が前記暫定置換Ｓｎめっき２７と
一緒に剥離され、無電解Ｃｕめっき２１の表面の平坦性
が向上している。
【００４６】そして、暫定置換Ｓｎめっき２７が完全に
剥離されると、図５（ｅ）に示すように、無電解Ｃｕめ
っき２１の上に、自然に第２の空気酸化皮膜２９が形成
される。この第２の空気酸化皮膜２９は、無電解Ｃｕめ
っき２１の表面の平坦性が向上しているので、全体的に
厚みが均一に形成される。
【００４７】次に、無電解Ｃｕめっき２１上の第２の空
気酸化皮膜２９を除去し、必要に応じて、無電解Ｃｕめ
っき２１を水等で洗浄する。この洗浄でも、超音波振動
を加えて洗浄力を高めるようにしてもよい。なお、この
ときの無電解Ｃｕめっき２１の表面付近は図５（ｆ）に
示すようになっており、無電解Ｃｕめっき２１上に均一
な厚みで形成されていた第２の空気酸化皮膜２９が全体
的に除去され、残存が生じないようになっている。
【００４８】続いて、必要に応じて、図４（ｃ）に示す
ように、無電解Ｃｕめっき２１の上面及び側面にＰｄ核
３１を付与する。そして、このＰｄ核３１の付与は、前
記Ｐｄ核２６と同様にして付与される。
【００４９】その後、図１に示すように、無電解Ｃｕめ
っき２１の上面及び側面に、置換Ｓｎめっき２２を形成
する。この置換Ｓｎめっき２２は、前記暫定置換Ｓｎめ
っき２７と同様にして形成される。なお、このときの無
電解Ｃｕめっき２１の表面付近は、図５（ｇ）に示すよ
うになっており、無電解Ｃｕめっき２１上で、Ｓｎが置
換され、厚みが全体的に均一で表面の平坦性が良好な置
換Ｓｎめっき２２が形成される。
【００５０】そして、前記無電解Ｃｕめっき２１は、前
記置換Ｓｎめっき２２によって表面がＳｎに置換される
分、厚みが減少する。本実施形態では、置換Ｓｎめっき
２２が１〜２μｍ程度で形成され、置換後の無電解Ｃｕ
めっき２１の厚みが３〜４μｍ程度となる。すなわち、
置換Ｓｎめっき２２の形成が完了する前に、その下地で
ある、無電解Ｃｕめっき２１がなくなることを防ぐよう
にしている。
【００５１】置換Ｓｎめっき２２が形成された後は、必
要に応じて、置換Ｓｎめっき２２を洗浄して、乾燥させ
る。洗浄では、超音波振動を加えて洗浄力を高めるよう
にしてもよい。
【００５２】以上のようにして、バンプ１５が形成され
る。なお、このバンプ１５において、前記Ｐｄ核２４，
２６，３１は、残存していてもよい。上記第１の実施形
態によれば、以下のような特徴を得ることができる。
【００５３】（１）上記第１の実施形態では、無電解Ｃ
ｕめっき２１を形成した後に、暫定置換Ｓｎめっき２７
を形成し、剥離するようにした。そして、その後、置換
Ｓｎめっき２２を形成するようにした。
【００５４】従って、暫定置換Ｓｎめっき２７の形成と
剥離によって、無電解Ｃｕめっき２１の表面に形成され
る第２の空気酸化皮膜２９の厚みを均一にすることがで
き、置換Ｓｎめっき２２を形成する際に、第２の空気酸
化皮膜２９を全体的に除去することが容易となる。そし
て、無電解Ｃｕめっき２１の表面に第２の空気酸化皮膜
２９が残存しないようにすることができる。また、暫定
置換Ｓｎめっき２７の形成と剥離によって、無電解Ｃｕ
めっき２１の一部分が剥離し、無電解Ｃｕめっき２１の
表面の平坦性を向上させることができる。
【００５５】従って、無電解Ｃｕめっき２１を、第２の
空気酸化皮膜２９の残存がなく、平坦性が向上したもの
とすることができ、その無電解Ｃｕめっき２１において
形成される置換Ｓｎめっき２２の緻密性と平坦性を向上
させることができる。その結果、バンプ１５と基板の配
線パターン等との接合性を向上させることができ、半導
体装置が所望の性能を得られるようになる。
【００５６】（２）上記第１の実施形態において、前記
無電解Ｃｕめっき２１の厚みは、置換Ｓｎめっき２２と
暫定置換Ｓｎめっき２７との厚みの合計より厚くなるよ
うにした。
【００５７】従って、無電解Ｃｕめっき２１が、置換Ｓ
ｎめっき２２と暫定置換Ｓｎめっき２７とに置換されて
も、無電解Ｃｕめっき２１を残存させることができる。
従って、置換Ｓｎめっき２２と密着性の高い無電解Ｃｕ
めっき２１をバンプ１５に残存させることができ、置換
Ｓｎめっき２２がバンプ１５から剥がれるようなことが
なく、バンプ１５を強固なものとすることができる。
【００５８】（第２の実施形態）次に、本発明を具体化
した第２の実施形態を図８〜図１２に従って説明する。
なお、以下の説明で、第１の実施形態で使用した符号と
同じ符号を使用した構成要素には、第１の実施形態で説
明した内容が該当するので、便宜上その説明を省略す
る。図８は、第２の実施形態におけるバンプの構造を示
す要部断面図であり、図９〜図１２は、同じく、バンプ
の形成方法の説明図である。
【００５９】図８に示すように、半導体装置４１は、第
１の実施形態と同様にして、半導体基板１２とパッド１
３と絶縁膜１４とを備え、パッド１３上に、バンプ４２
を備える。そして、バンプ４２は、下地金属層としての
無電解Ｎｉめっき４３、第１金属層としての無電解Ｃｕ
めっき４４、第２金属層（置換めっき）としての置換Ｓ
ｎめっき４５を備える。
【００６０】そして、本実施形態では、無電解Ｎｉめっ
き４３は、前記パッド１３（Ｚｎ被膜）の上面にのみ形
成されるようになっており、絶縁膜１４の上面には形成
されていない。また、無電解Ｃｕめっき４４は、前記無
電解Ｎｉめっき４３の上面にのみ形成されるようになっ
ており、側面には形成されていない。
【００６１】さらに、置換Ｓｎめっき４５は、前記無電
解Ｃｕめっき４４の上面にのみ形成されるようになって
おり、側面には形成されていない。この置換Ｓｎめっき
４５は、バンプ４２の最表層に位置するようになってい
る。
【００６２】次に、このようなバンプ４２を形成する方
法を説明する。まず、図９（ａ）示すように、半導体基
板１２の能動面１２ａに、パッド１３を形成し、パッド
１３及び半導体基板１２の上面を絶縁膜１４で覆う。そ
して、絶縁膜１４の上にレジスト層４６を形成する。そ
の後、レジスト層４６に貫通穴４７を形成する。この貫
通穴４７は、パッド１３とオーバーラップするように形
成する。
【００６３】なお、貫通穴４７を形成する方法として、
本実施形態ではフォトリソグラフィ技術を適用するが、
その他の方法でもよい。そして、レジスト層４６は、ポ
ジタイプでもネガタイプでもよく、無電解めっきプロセ
スに耐性を持たせるためＵＶキュア処理を行い、レジス
ト層４６の表面を硬化してある。
【００６４】そして、貫通穴４７は、パッド１３の外周
を超えない形状で形成し、パッド１３に対して垂直に立
ち上がる壁面にて形成する。こうすることで、前記バン
プ４２を垂直に立ち上がるように形成することができ
る。なお、この貫通穴４７の平面形状は、円形又は四辺
形（例えば、正方形又は長方形）のいずれであてもよ
い。また、貫通穴４７の厚みは、バンプ４２の厚みを超
える大きさであればよく、本実施形態では、貫通穴４７
の厚みは２０〜３５μｍ程度で形成するようにする。
【００６５】次に、図９（ｂ）に示すように、レジスト
層４６をマスクとして、絶縁膜１４における貫通穴４７
内の部分を除去して開口部４８を形成し、パッド１３の
少なくとも一部を露出させる。絶縁膜１４の一部は、エ
ッチングによって除去することができる。異方性のエッ
チングを適用して、絶縁膜１４の表面から垂直にエッチ
ングを進行させてもよい。なお、開口部４８は、レジス
ト層４６を形成する前に絶縁膜１４に形成するようにし
てもよい。
【００６６】次に、パッド１３の表面に第１実施形態と
同様にして、Ｚｎ被膜を形成する。そして、図１０
（ａ）に示すように、パッド１３（Ｚｎ被膜）上に無電
解Ｎｉめっき４３を形成する。この方法には、第１の実
施形態で説明した無電解Ｎｉめっき１９の形成方法を適
用することができる。ただし、本実施形態の無電解Ｎｉ
めっき４３は、レジスト層４６の貫通穴４７内に形成さ
れる。したがって、無電解Ｎｉめっき４３の横方向の拡
がりをおさえることができる。
【００６７】続いて、図１０（ｂ）示すように、無電解
Ｎｉめっき４３の上に、Ｐｄ核４９を付与する。この方
法は、第１の実施形態で説明したＰｄ核２４の付与方法
を適用することができる。ただし、Ｐｄ核４９は、レジ
スト層４６の貫通穴４７内に形成され、無電解Ｎｉめっ
き４３の側面には形成されない。
【００６８】次に、図１０（ｃ）に示すように、無電解
Ｎｉめっき４３（Ｐｄ核４９）の上に無電解Ｃｕめっき
４４を形成する。この方法は、第１の実施形態で説明し
た無電解Ｃｕめっき２１の形成方法を適用することがで
きる。ただし、無電解Ｃｕめっき４４は、レジスト層４
６の貫通穴４７内に形成され、無電解Ｎｉめっき４３の
側面には形成されない。従って、無電解Ｃｕめっき４４
の横方向への拡がりを抑えることができる。すなわち、
無電解Ｃｕめっき４４の厚みを大きくするように形成す
ることができる。
【００６９】次に、図１１（ａ）に示すように、無電解
Ｃｕめっき４４上の第１の空気酸化皮膜（図示しない）
を除去する。この方法は第１の実施形態で説明した第１
の空気酸化皮膜２５の除去方法を適用することができ
る。続いて、必要に応じて、無電解Ｃｕめっき４４の上
に、Ｐｄ核５１を付与する。この方法は、第１の実施形
態で説明したＰｄ核２６の付与方法を適用することがで
きる。ただし、Ｐｄ核５１は、レジスト層４６の貫通穴
４７内に形成され、無電解Ｃｕめっき４４の側面には形
成されない。
【００７０】その後、図１１（ｂ）に示すように、無電
解Ｃｕめっき４４に、暫定置換めっき層としての暫定置
換Ｓｎめっき５２を形成する。この方法には、第１の実
施形態で説明した暫定置換Ｓｎめっき２７の形成方法を
適用することができる。ただし、暫定置換Ｓｎめっき５
２は、レジスト層４６の貫通穴４７内に形成される。し
たがって、暫定置換Ｓｎめっき５２の横方向の拡がりを
抑えることができる。
【００７１】次に、図１１（ｃ）に示すように、暫定置
換Ｓｎめっき５２を剥離する。この方法には、第１の実
施形態で説明した前処理用置換めっき２５の剥離方法を
適用することができる。続いて、無電解Ｃｕめっき４４
の第２の空気酸化皮膜（図示しない）を除去する。この
方法は第１の実施形態で説明した第２の空気酸化皮膜２
９の除去方法を適用することができる。
【００７２】次に、必要に応じて、図１２（ａ）に示す
ように、無電解Ｃｕめっき４４の上面にＰｄ核５３を付
与する。そして、このＰｄ核５３の付与は、第１の実施
形態で説明したＰｄ核３１の付与方法を適用することが
できる。ただし、Ｐｄ核５３は、レジスト層４６の貫通
穴４７内に形成され、無電解Ｃｕめっき４４の側面には
形成されない。
【００７３】その後、図１２（ｂ）に示すように、無電
解Ｃｕめっき４４の上面に、置換Ｓｎめっき４５を形成
する。この置換Ｓｎめっき４５は、第１の実施形態で説
明した置換Ｓｎめっき２２と同様にして形成される。た
だし、置換Ｓｎめっき４５は、レジスト層４６の貫通穴
４７内に形成され、無電解Ｃｕめっき４４の側面には形
成されない。
【００７４】次に、図８に示すように、レジスト層４６
を除去する。その除去に、有機溶剤（例えばモノエタノ
ールアミン７０％とジメチルスルホキシド３０％）を使
用すれば、無電解Ｎｉめっき４３、無電解Ｃｕめっき４
４、置換Ｓｎめっき４５に対するダメージを与えないよ
うにすることができる。レジスト層４６を除去する時に
は、超音波振動を印加するようにしてもよい。
【００７５】以上の工程により、パッド１３上にバンプ
４２を形成することができる。本実施形態では、レジス
ト層４６の貫通穴４７内にバンプ４２を形成するので、
狭ピッチのストレートバンプを形成することが可能であ
る。なお、このバンプ４２において、前記Ｐｄ核４９，
５１，５３は、残存していてもよい。
【００７６】上記第２の実施形態によれば、以下のよう
な特徴を得ることができる。 （１）上記第２の実施形態では、無電解Ｃｕめっき４４
を形成した後に、暫定置換Ｓｎめっき５２を形成し、剥
離するようにした。そして、その後、置換Ｓｎめっき４
５を形成するようにした。
【００７７】従って、暫定置換Ｓｎめっき５２の形成と
剥離によって、無電解Ｃｕめっき４４の表面に形成され
る第２の空気酸化皮膜の厚みを均一にすることができ、
置換Ｓｎめっき４５を形成する際に、第２の空気酸化皮
膜を全体的に除去することが容易となる。そして、無電
解Ｃｕめっき４４の表面に第２の空気酸化皮膜が残存し
ないようにすることができる。また、暫定置換Ｓｎめっ
き５２の形成と剥離によって、無電解Ｃｕめっき４４の
一部分が剥離し、無電解Ｃｕめっき４４の表面の平坦性
を向上させることができる。
【００７８】従って、無電解Ｃｕめっき４４を、第２の
空気酸化皮膜の残存がなく、平坦性が向上したものとす
ることができ、その無電解Ｃｕめっき４４において形成
される置換Ｓｎめっき４５の緻密性と平坦性を向上させ
ることができる。その結果、バンプ４２と基板の配線パ
ターン等との接合性を向上させることができ、半導体装
置が所望の性能を得られるようになる。
【００７９】（２）上記第２の実施形態において、前記
無電解Ｃｕめっき４４の厚みは、置換Ｓｎめっき４５と
暫定置換Ｓｎめっき５２との厚みの合計より厚くなるよ
うにした。
【００８０】従って、無電解Ｃｕめっき４４が、置換Ｓ
ｎめっき４５と暫定置換Ｓｎめっき５２とに置換されて
も、無電解Ｃｕめっき４４を残存させることができる。
従って、置換Ｓｎめっき４５と密着性の高い無電解Ｃｕ
めっき４４をバンプ４２に残存させることができ、置換
Ｓｎめっき４５がバンプ４２から剥がれるようなことが
なく、バンプ４２を強固なものとすることができる。
【００８１】（３）上記第２の実施形態において、パッ
ド１３とオーバーラップする位置に貫通穴４７を備えた
レジスト層４６を形成し、その貫通穴４７内に、無電解
Ｎｉめっき４３、無電解Ｃｕめっき４４、置換Ｓｎめっ
き４５、暫定置換Ｓｎめっき５２を形成するようにし
た。そして、置換Ｓｎめっき４５の形成後にレジスト層
４６を剥離するようにした。
【００８２】従って、レジスト層４６により、狭ピッチ
でバンプ４２を形成するようにした場合でも、置換Ｓｎ
めっき４５の緻密性と平坦性を高めて、バンプ４２と基
板の配線パターン等との接合性を向上させることができ
る。
【００８３】なお、上記実施形態は以下のように変更し
てもよい。 ・上記第１および第２実施形態において、暫定置換Ｓｎ
めっき２７，５２は１回形成して剥離するようにした。
これを、２回以上形成と剥離とを繰り返すようにしても
よい。
【００８４】このようにすれば、無電解Ｃｕめっき２
１，４４の平坦性をより向上させることができるように
なり、置換Ｓｎめっき２２，４５の緻密性と平坦性を高
めることができる。
【００８５】・上記第１および第２実施形態において
は、無電解Ｃｕめっき２１，４４は、１層のみ設けるよ
うにした。これを、緻密な緻密層と、非緻密層との２層
とするようにしてもよい。そして、緻密層を上側とし
て、置換Ｓｎめっき２２，４５が緻密層において置換さ
れて形成されるようにしてもよい。
【００８６】このようにすれば、無電解Ｃｕめっき２
１，４４の平坦性をより向上させることができるように
なり、置換Ｓｎめっき２２，４５の緻密性と平坦性を高
めることができる。
【００８７】・上記第１及び第２実施形態においては、
第２金属層としてＳｎによる置換Ｓｎめっき２２，４５
を形成するようにした。これを、その他の材料による置
換めっきに具体化するようにしてもよい。
【００８８】・上記第１及び第２実施形態においては、
置換前の無電解Ｃｕめっき２１，４４の厚みを５〜８μ
ｍとなるようにした。しかし無電解Ｃｕめっき２１，４
４が暫定置換Ｓｎめっき２７，５２及び置換Ｓｎめっき
２２，４５によって置換された時に残存することができ
るのであれば、その他の厚みでもよい。
【００８９】・上記第１および第２の実施形態の半導体
装置１１，４１を、図１３に示すような半導体装置６１
に具体化してもよい。なお、この半導体装置６１は、図
７に示す半導体チップ１７と同様の半導体チップ６２
と、配線パターン６３が形成された基板６４と、複数の
外部端子６５とを備える。そして、半導体チップ６２
は、第１及び第２の実施形態と同様にして、パッド６２
ａ及びバンプ６２ｂを備え、バンプ６２ｂを介して、基
板６４にフェースダウンボンディングされている。半導
体チップ６２と基板６４との間には、アンダーフィル材
６６が充填されている。
【００９０】・上記第１および第２の実施形態の半導体
装置１１，４１を、図１４に示すような半導体装置７１
に具体化してもよい。なお、この半導体装置７１は、Ｃ
ＯＦ（Chip On Film）の形態が適用されており、基板
（フィルム又はフレキシブル基板）７２の配線パターン
に電気的に接続されている。そして、基板７２は、液晶
パネル７３に取り付けられている。
【００９１】・上記第１及び第２の実施形態の半導体装
置１１，４１を、図１５に示す回路基板７５に実装する
ようにしてもよい。 ・上記第１及び第２の実施形態の半導体装置１１，４１
を、図１６に示すノート型パーソナルコンピュータ７６
や、図１７に示す携帯電話７７に搭載するようにしても
よい。
【００９２】
【発明の効果】以上、詳述したように、請求項１〜９に
記載の発明によれば、バンプの最表層に形成された置換
めっきの緻密性と平坦性を向上させることができ、バン
プと基板の配線パターン等との接合性が向上し、半導体
装置が所望の性能を得られるようにすることができる。
【００９３】加えて、請求項３に記載の発明によれば、
バンプを強固なものとすることができる。加えて、請求
項６及び７に記載の発明によれば、バンプを短時間で形
成することが可能となる。
【００９４】加えて、請求項８に記載の発明によれば、
レジストで規制することにより、バンプを狭ピッチ化す
ることが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態における、バンプの構造を示す
要部断面図である。
【図２】同じく、バンプの形成方法の説明図である。
【図３】同じく、バンプの形成方法の説明図である。
【図４】同じく、バンプの形成方法の説明図である。
【図５】同じく、バンプの形成方法の説明図である。
【図６】同じく、バンプが形成された半導体ウェハを示
す図である。
【図７】同じく、バンプが形成された半導体チップを示
す図である。
【図８】第２の実施形態における、バンプの構造を示す
要部断面図である。
【図９】同じく、バンプの形成方法の説明図である。
【図１０】同じく、バンプの形成方法の説明図である。
【図１１】同じく、バンプの形成方法の説明図である。
【図１２】同じく、バンプの形成方法の説明図である。
【図１３】別例における、半導体装置の断面図である。
【図１４】同じく、半導体装置の斜視図である。
【図１５】同じく、半導体装置が実装された回路基板の
斜視図である。
【図１６】同じく、半導体装置が搭載されたノート型パ
ーソナルコンピュータの斜視図である。
【図１７】同じく、半導体装置が搭載された携帯電話の
斜視図である。
【図１８】従来における、バンプの形成方法の説明図で
ある。
【符号の説明】
１１，４１，６１，７１ 半導体装置 １３，６２ａ パッド １５，４２，６２ｂ バンプ １９，４３ 下地金属層としての無電解Ｎｉめっき ２１，４４ 第１金属層としての無電解Ｃｕめっき ２２，４５ 第２金属層（置換めっき）としての置換Ｓ
ｎめっき ２７，５２ 暫定置換めっき層としての暫定置換Ｓｎめ
っき ４６ レジスト層 ４７ 貫通穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯沢 健 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 パッド上に第１金属層を設ける第１金属
    層形成工程と、その第１金属層を置換めっき法にて置換
    することにより、第２金属層を形成する第２金属層形成
    工程とを備えたバンプの形成方法において、 前記第１金属層形成工程と前記第２金属層形成工程との
    間に、 前記第１金属層を置換めっき法にて置換することによ
    り、暫定置換めっき層を形成し、その暫定置換めっき層
    を剥離する前処理工程を備えたことを特徴とするバンプ
    の形成方法。
  2. 【請求項２】 請求項１に記載のバンプの形成方法にお
    いて、前記前処理工程は、複数回行われることを特徴と
    するバンプの形成方法。
  3. 【請求項３】 請求項１又は２に記載のバンプの形成方
    法において、 前記第１金属層形成工程は、前記第１金属層を、前記第
    ２金属層の厚みと、前記暫定置換めっき層の厚みとの累
    計の厚みよりも大きな厚みで形成する工程であることを
    特徴とするバンプの形成方法。
  4. 【請求項４】 請求項１〜３のいずれか１つに記載のバ
    ンプの形成方法において、前記第２金属層及び前記暫定
    置換めっき層は、低融点金属であることを特徴とするバ
    ンプの形成方法。
  5. 【請求項５】 請求項４に記載のバンプの形成方法にお
    いて、前記低融点金属は、スズ（Ｓｎ）もしくはスズ銀
    （Ｓｎ−Ａｇ）合金であることを特徴とするバンプの形
    成方法。
  6. 【請求項６】 請求項１〜５のいずれか１つに記載のバ
    ンプの形成方法において、前記第１金属層の下に、下地
    金属層を形成する工程をさらに有することを特徴とする
    バンプの形成方法。
  7. 【請求項７】 請求項６に記載のバンプの形成方法にお
    いて、前記第１金属層は銅（Ｃｕ）を含み、及び、前記
    下地金属層はニッケル（Ｎｉ）を含むことを特徴とする
    バンプの形成方法。
  8. 【請求項８】 請求項１〜７のいずれか１つに記載のバ
    ンプの形成方法において、 前記パッドとオーバーラップする位置に貫通穴を備えた
    レジスト層を形成するレジスト層形成工程と、 前記レジスト層を剥離するレジスト層剥離工程とを備
    え、 前記第１金属層形成工程と、前記第２金属層形成工程
    と、前記前処理工程とは、前記第１金属層と、前記第２
    金属層と、前記暫定置換めっき層とを、前記レジスト層
    の前記貫通穴内に形成する工程であることを特徴とする
    バンプの形成方法。
  9. 【請求項９】 請求項１〜８のいずれか１つに記載のバ
    ンプの形成方法によって前記バンプを形成することを含
    む半導体装置の製造方法。
JP2002079517A 2002-03-20 2002-03-20 バンプの形成方法及び半導体装置の製造方法 Withdrawn JP2003282616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002079517A JP2003282616A (ja) 2002-03-20 2002-03-20 バンプの形成方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079517A JP2003282616A (ja) 2002-03-20 2002-03-20 バンプの形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003282616A true JP2003282616A (ja) 2003-10-03

Family

ID=29228960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079517A Withdrawn JP2003282616A (ja) 2002-03-20 2002-03-20 バンプの形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003282616A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2011054890A (ja) * 2009-09-04 2011-03-17 Ebara Corp バンプ形成方法及び接合方法
JP2011508983A (ja) * 2008-01-04 2011-03-17 フリースケール セミコンダクター インコーポレイテッド 半導体のマイクロパッド形成
WO2014196255A1 (ja) * 2013-06-07 2014-12-11 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2011508983A (ja) * 2008-01-04 2011-03-17 フリースケール セミコンダクター インコーポレイテッド 半導体のマイクロパッド形成
JP2011054890A (ja) * 2009-09-04 2011-03-17 Ebara Corp バンプ形成方法及び接合方法
WO2014196255A1 (ja) * 2013-06-07 2014-12-11 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP2014239157A (ja) * 2013-06-07 2014-12-18 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
US9748178B2 (en) 2013-06-07 2017-08-29 Olympus Corporation Semiconductor device, solid-state imaging device, and imaging device

Similar Documents

Publication Publication Date Title
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
JP4209178B2 (ja) 電子部品実装構造及びその製造方法
JP4629042B2 (ja) 導電性バンプの構造およびその製作方法
US8610287B2 (en) Wiring substrate and method of manufacturing the same
TW478089B (en) Semiconductor device and the manufacturing method thereof
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2784122B2 (ja) 半導体装置の製法
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2008288607A (ja) 電子部品実装構造の製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2003282616A (ja) バンプの形成方法及び半導体装置の製造方法
TW571357B (en) Semiconductor device and manufacturing method thereof
JP5466096B2 (ja) 半導体装置及びその製造方法
JP2005109427A (ja) 半導体装置及びその製造方法
JP2003282615A (ja) バンプの構造、バンプの形成方法、半導体装置およびその製造方法並びに電子機器
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JPH10321990A (ja) プリント配線板とその製造方法及び素子実装方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP3827001B2 (ja) バンプの形成方法並びにフリップチップ及び半導体装置の製造方法
TWI317154B (en) Circuit board structure having conductive bumps and method for fabricating conductive bumps on the circuit board structure
JP3589794B2 (ja) 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP4262967B2 (ja) 不良コンデンサのメッキ除去方法
JP2003158145A (ja) バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2005129665A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607