JP3589794B2 - 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 - Google Patents
外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 Download PDFInfo
- Publication number
- JP3589794B2 JP3589794B2 JP16480696A JP16480696A JP3589794B2 JP 3589794 B2 JP3589794 B2 JP 3589794B2 JP 16480696 A JP16480696 A JP 16480696A JP 16480696 A JP16480696 A JP 16480696A JP 3589794 B2 JP3589794 B2 JP 3589794B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- external connection
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Description
【発明の属する技術分野】
本発明は外部接続用電極の製造方法及び外部接続用電極及び半導体装置に係り、特に半導体素子のアクティブ領域上に外部接続用電極を形成する外部接続用電極の製造方法及び外部接続用電極及び半導体装置に関する。
【0002】
近年、半導体素子に設けられる外部接続用電極の電極配置は半導体素子の高密度化に伴い狭ピッチ化が進んでおり、よって隣接する外部接続端子間でショートが発生しないよう外部接続用電極を配置する必要がある。
一方、半導体素子の外部接続用電極をリード等に接続する実装方式としては、一般にワイヤボンディング方式またはフリップチップホンディング方式が用いられている。しかるに、幅広いニーズに対応するため、ワイヤボンディング方式にて使用する半導体素子のアクティブ領域(即ち、回路形成領域)上にバンプ電極を形成すると共に、このバンプ電極と半導体素子外周に形成されたワイヤボンディング用電極とを引出し用の配線層にて接続することにより、フリップチップボンディングを可能とする方法も提案されている。
【0003】
この方法によれば、同一の半導体素子に最終工程でバンプ電極及び引出し用の配線層を形成する工程を追加するだけで任意の実装方式を可能とすることができ、半導体素子に対する幅広いニーズに対応することができる。
【0004】
【従来の技術】
一般にワイヤボンディング方式の半導体素子は、アクティブ領域の外周位置に外部接続用電極(電極パッド)が形成された構成とされている。これに対し、フリップチップホンディング方式の半導体素子は、電極ピッチを広くするためにアクティブ領域上にも外部接続用電極(バンプ電極)が形成された構成とされている。
【0005】
従って、ワイヤボンディング方式の半導体素子にバンプ電極を形成するには、アクティブ領域上に絶縁膜を形成すると共に、この絶縁膜上に電極パッドからバンプ電極形成位置まで引出し用の配線層を形成し、この配線層上にバンプ電極を形成する。この配線層及びバンプ電極の形成工程は、ワイヤボンディング方式の半導体素子の製造工程が終了した後に追加工程として実施される。
【0006】
よって、この追加工程を選択的に実施することにより、同一構造の半導体素子においてワイヤボンディング方式の半導体素子とフリップチップホンディング方式の半導体素子とを選択的に形成することが可能となり、幅広いニーズに対応することができる。
【0007】
従来、この追加工程において外部接続用電極を構成する配線層を形成する方法としてはスパッタリング法が用いられていた。具体的には、半導体素子に形成されたアクティブ領域上に先ず絶縁膜を形成し、続いてこの絶縁膜上の全面にチタン(Ti),ニッケル(Ni)等をスパッタにて形成し、その後にパターニング処理(レジスト塗布,露光,エッチング,レジスト剥離等の処理)を実施することにより、所定パターンを有した配線層を形成する方法が採用されていた。
【0008】
【発明が解決しようとする課題】
しかるに、従来では上記のようにスパッタリング法により配線層を形成する方法が用いられていたため、設備的には高価なスパッタリング装置が必要となり、かつランニングコスト的にも非常に高価なプロセスとなってしまうという問題点があった。
【0009】
本発明は上記の点に鑑みてなされたものであり、外部接続用電極を安価に形成しうる外部接続用電極の製造方法及び外部接続用電極及び半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上述した課題は、下記の手段を講じることにより解決することができる。
請求項1記載の発明では、
第1の配線層を有する半導体素子上に、第2の配線層と電極形成部とにより構成される外部接続用電極を形成する外部接続用電極の製造方法において、
前記第1の配線層を有する半導体素子上に前記第2の配線層と接続される接続部を除いて第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜上に前記第1の配線層と接続する銅よりなる導体膜の少なくとも一部を無電解銅めっき法にて形成した後、前記導体膜をパターニングを行うことにより第2の配線層を形成する第2の配線層形成工程と、
電極形成部を除いて前記第2の配線層上に第2の絶縁膜を形成する第2の絶縁膜形成工程と
を有することを特徴とするものである。
【0011】
また、請求項2記載の発明では、
請求項1記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程の実施中又は実施した後に、前記第2の配線層上の前記電極形成部に突起電極を形成する突起電極形成工程を実施することを特徴とするものである。
【0012】
また、請求項3記載の発明では、
請求項1又は2記載の外部接続用電極の製造方法において、
少なくとも前記第2の配線層形成工程を実施する前に、前記第1の配線層に導電性材料よりなる第1の保護膜を形成することを特徴とするものである。
【0013】
また、請求項4記載の発明では、
請求項1乃至3のいずれかに記載の外部接続用電極の製造方法において、
前記第2の絶縁膜形成工程を実施した後に、前記第2の配線層上の前記電極形成部に導電性材料よりなる第2の保護膜を形成する保護膜形成工程を設けたことを特徴とするものである。
【0014】
また、請求項5記載の発明では、
請求項1乃至3のいずれかに記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程で前記導体膜を形成した後、前記導体膜上に導電性材料よりなる第2の保護膜を形成し、前記導体膜を前記第2の保護膜と共にパターニングを行うことにより第2の配線層を形成することを特徴とするものである。
【0015】
また、請求項6記載の発明では、
請求項1乃至5のいずれかに記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程で、先ず下地めっき層を無電解めっきにより形成し、続いて前記下地めっき層をめっき用電極として前記下地めっき層上に上部めっき層を電解めっきにより形成することにより第2の配線層を形成することを特徴とするものである。
【0016】
また、請求項7記載の発明では、
請求項1乃至6のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程と前記第2の配線層形成工程との間に、前記第1の絶縁膜形成工程において形成された前記第1の絶縁膜の表面を粗化させる粗化工程を設けたことを特徴とするものである。
【0017】
また、請求項8記載の発明では、
請求項7記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜を形成する樹脂材料を溶解する溶液の希薄溶液を用いて前記第1の絶縁膜を浸食させることにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とするものである。
【0018】
また、請求項9記載の発明では、
請求項7記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜形成工程を実施した後、形成された前記第1の絶縁膜の表面に対しブラスト加工を実施することにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とするものである。
【0019】
また、請求項10記載の発明では、
請求項1乃至9のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程を実施した後で、かつ前記第2の配線層の実施前に、前記接続部における前記第1の配線層の露出面積よりも狭い面積の接続用開口部を有する第3の絶縁性膜を前記第1の絶縁膜上に形成する第3の絶縁性膜形成工程を設けたことを特徴とするものである。
【0020】
また、請求項11記載の発明では、
請求項10記載の外部接続用電極の製造方法において、
前記第3の絶縁性膜としてアルカリ可溶性無機物を含有した樹脂材を用いると共に、前記第2の配線層形成工程において前記第2の配線層を無電解めっきする際に、前記アルカリ可溶性無機物を溶解することを特徴とするものである。
【0021】
また、請求項12記載の発明に係る外部接続用電極は、
請求項1乃至11の外部接続用電極の製造方法により製造されることを特徴とするものである。
また、請求項13記載の発明に係る半導体装置は、
請求項12記載の外部接続用電極を具備することを特徴とするものである。
【0022】
また、請求項14記載の発明では、
第1の配線層を有する半導体素子上に、第2の配線層と電極形成部とにより構成される外部接続用電極を形成する外部接続用電極の製造方法において、
前記第1の配線層を有する半導体素子上に前記第2の配線層と接続される接続部を除いて第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜上に、前記第2の配線層が形成される第2の配線層形成位置を除きレジストを形成するレジスト形成工程と、
無電解めっき法にて前記第2の配線層形成位置に第2の配線層を形成する第2の配線層形成工程と、
電極形成部を除いて前記第2の配線層上に第2の絶縁膜を形成する第2の絶縁膜形成工程と
を有することを特徴とするものである。
【0023】
また、請求項15記載の発明では、
請求項14記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程の実施中又は実施した後に、前記第2の配線層上の前記電極形成部に突起電極を形成する突起電極形成工程を実施することを特徴とするものである。
【0024】
また、請求項16記載の発明では、
請求項14又は15記載の外部接続用電極の製造方法において、
少なくとも前記第2の配線層形成工程を実施する前に、前記第1の配線層に導電性材料よりなる第1の保護膜を形成することを特徴とするものである。
【0025】
また、請求項17記載の発明では、
請求項14乃至16のいずれかに記載の外部接続用電極の製造方法において、
前記第2の絶縁膜形成工程を実施した後に、前記第2の配線層上の前記電極形成部に導電性材料よりなる第2の保護膜を形成する保護膜形成工程を設けたことを特徴とするものである。
【0026】
また、請求項18記載の発明では、
請求項14乃至17のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程と前記第2の配線層形成工程との間に、前記第1の絶縁膜形成工程において形成された前記第1の絶縁膜の表面を粗化させる粗化工程を設けたことを特徴とするものである。
【0027】
また、請求項19記載の発明では、
請求項18記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜を形成する樹脂材料を溶解する溶液の希薄溶液を用いて前記第1の絶縁膜を浸食させることにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とするものである。
【0028】
また、請求項20記載の発明では、
請求項18記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜形成工程を実施した後、形成された前記第1の絶縁膜の表面に対しブラスト加工を実施することにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とするものである。
【0029】
また、請求項21記載の発明では、
請求項14乃至20のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程を実施した後で、かつ前記第2の配線層の実施前に、前記電極形成部における前記第1の配線層の露出面積よりも狭い面積の接続用開口部を有する第3の絶縁性膜を前記第1の絶縁膜上に形成する第3の絶縁性膜形成工程を設けたことを特徴とするものである。
【0030】
また、請求項22記載の発明では、
請求項21記載の外部接続用電極の製造方法において、
前記第3の絶縁性膜としてアルカリ可溶性無機物を含有した樹脂材を用いると共に、前記第2の配線層形成工程において前記第2の配線層を無電解めっきする際に、前記アルカリ可溶性無機物を溶解することを特徴とするものである。
【0031】
また、請求項22記載の発明に係る外部接続用電極は、
請求項14乃至22の外部接続用電極の製造方法により製造されることを特徴とするものである。
更に、請求項22記載の発明に係る半導体装置は、
請求項23記載の外部接続用電極を具備することを特徴とするものである。
【0032】
上記した各手段は、次のように作用する。
請求項1,請求項14,請求項12,及び請求項23記載の発明によれば、
第2の配線層形成工程において第2の配線層となる導体膜を形成する方法として無電解めっき法を用いてる。めっき法(無電解めっき法及び電解めっき法を含む)は、従来実施されていたスパッタリング法に比べて製造設備が容易で、かつランニングコストが安価である。このため、外部接続用電極を安価に製造することが可能となる。
【0033】
また、請求項2及び請求項15記載の発明によれば、
突起電極形成工程において第2の配線層上の電極形成部に突起電極を形成することにより、フリップチップ実装が可能な外部接続用電極を実現することができる。
【0034】
また、請求項3及び請求項16記載の発明によれば、
少なくとも第2の配線層形成工程を実施する前に第1の配線層に第1の保護膜を形成することにより、第2の配線層形成工程においてめっき処理を行う際、めっき液により第1の配線層が損傷することを防止することができる。
【0035】
また、請求項4及び請求項17記載の発明によれば、
第2の絶縁膜形成工程を実施した後に、保護膜形成工程において第2の配線層上の電極形成部に導電性材料よりなる第2の保護膜を形成することにより、第2の配線層が酸化等により劣化することを防止することができる。
【0036】
また、請求項5記載の発明によれば、
第2の配線層形成工程で形成される導体膜上に導電性材料よりなる第2の保護膜を形成し、導体膜を第2の保護膜と共にパターニングを行うことにより、導体膜と第2の保護膜とを別個にパターニング処理する方法に比べて工程の簡略化を図ることができる。
【0037】
また、請求項6記載の発明によれば、
第2の配線層形成工程で、先ず下地めっき層を無電解めっきにより形成し、続いてこの下地めっき層をめっき用電極としてその上部に上部めっき層を電解めっきにより形成することにより、第2の配線層の形成時間を短縮することができる。即ち、無電解めっきは電解めっきに比べて析出速度が遅いため、第2の配線層全体を無電解めっきにより析出形成する方法では、第2の配線層の形成に長い時間を要してしまう。これに対し、下地めっき層を無電解めっきにより形成し、その後に電解めっきにより上部めっき層を形成することにより、第2の配線層の形成時間を短縮することができ、外部接続用電極の形成効率を向上させることができる。
【0038】
また、請求項7及び請求項18記載の発明によれば、
第1の絶縁膜形成工程と第2の配線層形成工程との間に、第1の絶縁膜の表面を粗化させる粗化工程を設けたことにより、第1の絶縁膜の表面にアンカー効果を持たせることができ、よって第2の配線層となる導体膜と第1の絶縁膜との接合性を向上することができる。
【0039】
また、請求項8及び請求項19記載の発明のように、
前記粗化工程として、第1の絶縁膜を形成する樹脂材料を溶解する溶液の希薄溶液を用いて第1の絶縁膜を浸食させることにより第1の絶縁膜の表面を粗化させる方法を用いてもよい。
【0040】
また、請求項9及び請求項20記載の発明のように、
前記粗化工程として、第1の絶縁膜形成工程を実施した後、形成された前記第1の絶縁膜の表面に対しブラスト加工を実施することにより第1の絶縁膜の表面を粗化させる方法を用いてもよい。
【0041】
また、請求項10及び請求項21記載の発明によれば、
第1の絶縁膜形成工程を実施した後第2の配線層の実施前に、第3の絶縁性膜形成工程を実施し、接続部における第1の配線層の露出面積よりも狭い面積の接続用開口部を有する第3の絶縁性膜を第1の絶縁膜上に形成することにより、第2の配線層の形成を確実に行うことができる。
【0042】
即ち、接続部はワイヤボンディング方法に対応して形成されているためその面積は一般に広くなっており、また半導体素子が高密度化されることにより第1の配線層の数は増大し、よって隣接する接続部間のスペースは狭くなっている。従って、第1の配線層上に第1の絶縁膜を形成しても、隣接する接続部間に形成されるスペースが狭いため、第1の絶縁膜をこのスペースに形成することができなくなってしまう。従って、第1の絶縁膜上に形成される第2の配線層の形成も適正に行うことができなくなってしまう。
【0043】
しかるに、接続部における第1の配線層の露出面積よりも狭い面積の接続用開口部を有する第3の絶縁性膜を第1の絶縁膜上に形成することにより、即ち、接続部全体を露出させずに接続部の上部に接続用開口部を除き第3の絶縁性膜を形成することにより、実質的に接続部間の間隔を広くすることが可能となり、よって第2の配線層の形成を適正かつ容易に行うことができる。
【0044】
また、請求項11及び請求項22記載の発明によれば、
アルカリ可溶性無機物を含有した樹脂材を第3の絶縁性膜として用い、第2の配線層形成工程において無電解めっきを実施する際にアルカリ可溶性無機物を溶解することにより、第3の絶縁性膜の表面は粗面化しアンカー効果が発生する。よって、この第3の絶縁性膜の上部に第2の配線層が形成される際、第3の絶縁性膜と第2の配線層との接合性を向上させることができる。
【0045】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図1及び図2は、本発明の第1実施例である外部接続用電極の製造方法を製造工程順に示している。本実施例における外部接続用電極の製造方法は、大略すると第1の絶縁膜形成工程,第2の配線層形成工程,第2の絶縁膜形成工程,突起電極形成工程等を有している。以下、各工程について説明する。
【0046】
図1(A)は、第1の絶縁膜形成工程を示している。同図に示される半導体素子1は、図3に合わせて示されるように、例えばシリコン製の基板2の中央上部に回路形成されたアクティブ領域3を有しており、またこのアクティブ領域3を囲繞するようにアルミニウム又はアルミニウム合金にて形成された複数の第1の配線層4が形成されている(尚、各図には第1の配線層4の内、電極パッド部分のみを図示している)。この半導体素子1は、周知の製造方法により製造されるものである。
【0047】
ところで、半導体素子1に形成された第1の配線層4は、ワイヤボンディング用のパッドとして使用できる構成とされている。従って、図3に示す状態の半導体素子1は、ワイヤボンディング方法を用いることにより、外部接続部材と接続することが可能な構成となっている。しかるに、半導体素子1を使用するユーザにおいては、半導体素子1をフリップチップボンディング可能な構造としてほしいというニーズがある。
【0048】
本発明では、このようなユーザのニーズに対応するため、半導体素子1のアクティブ領域3(即ち、回路形成領域)上に、第2の配線層5及び電極形成部6とにより構成される外部接続用電極11を形成する方法を提供するものである。これによりフリップチップボンディングを可能となり、半導体素子1に対する幅広いニーズに対応することができる。
【0049】
図1(A)に示される第1の絶縁膜形成工程では、上記した第1の配線層4が形成された半導体素子1の上面に第1の絶縁膜7が形成される。この第1の絶縁膜7の材質としては、例えばポリイミド等の絶縁性樹脂が適用されている。また、第1の絶縁膜7の第1の配線層4と対向する位置には開口が形成されることにより接続部8が設けられている。従って、接続部8においては第1の配線層4は第1の絶縁膜7から露出した状態となっている。
【0050】
第1の絶縁膜形成工程を実施することにより半導体素子1の上面に第1の絶縁膜7が形成されると、本実施例では続いてパラジウム(Pd)析出工程が実施される。図1(B)はPd析出工程を示している。Pd析出工程では、第1の絶縁膜7が形成された半導体素子1を塩化パラジウム 1.5m mol/l,塩化錫 0.1 mol/l, 塩酸 1.5 NからなるPd活性化液に120秒間浸漬し、Pd膜9(図には破線で示す)を半導体素子1の表面に置換析出させる。
【0051】
このPd膜9は、次に述べる第2の配線層形成工程において導体膜10を無電解めっきする際の核となるものである。即ち、ポリイミド等の樹脂よりなる第1の絶縁膜7上に直接導電膜10を無電解めっきにより析出させることは困難であるが、予め第1の絶縁膜7上にPd膜9を形成しておくことにより、導電膜10の無電解めっきによる析出を確実に行うことができる。
【0052】
Pd析出工程を実施することにより第1の絶縁膜7上にPd膜9が形成されると、続いて第2の配線層形成工程が実施される。図1(C)〜(G)は第2の配線層形成工程を示している。
第2の配線層形成工程では、先ず図1(C)に示されるように、半導体素子1の表面全面に導体膜10を無電解めっき法により形成する。具体的には、半導体素子1を硫酸銅からなる無電解銅(Cu)めっき液に浸漬し、半導体素子1の表面全体に約2μmの厚さで導体膜10(Cu膜)を析出させる。
【0053】
この際、前記したようにPd析出工程において半導体素子1の表面にはPd膜9が形成されているため、導体膜10の析出を確実に行うことができる。また、前記したように第1の絶縁膜7には開口部である接続部8が形成されているため、この接続部8において第1の配線層4は導体膜10と電気的に接続する。
【0054】
このように、第2の配線層形成工程において第2の配線層5となる導体膜10を形成する方法として無電解めっき法を用いることにより、第2の配線層5を安価に形成することが可能となる。即ち、めっき法(無電解めっき法及び電解めっき法を含む)は、従来実施されていたスパッタリング法に比べて製造設備が容易で、かつランニングコストが安価である。よって、導体膜10を無電解めっき法により形成することにより第2の配線層5を安価に形成することができ、延いては外部接続用電極11を安価に製造することが可能となる。
【0055】
上記のように導体膜10が形成されると、続いて図1(D)に示されるように、導体膜10の上面全面にレジスト12をスピンコートする。続いて、このレジスト12に対して第2の配線層5のパターンが形成されたマスクを用いて露光処理を行うと共に、第2の配線層5のパターン形成位置以外のレジスト12を剥離する。図1(E)は、第2の配線層5のパターン形成位置以外のレジスト12が剥離された状態を示している。
【0056】
次に、図1(F)に示されるように、導体膜10(Cuよりなる)の露出した部分を硫酸−過酸化水素系のエッチャントによりエッチング除去することにより、導体膜10に対してパターニング処理を行う。続いて、残存しているレジスト12を剥離することにより、図2(G)に示されるように所望のパターンを有した第2の配線層5が第1の絶縁膜7上に形成される。
【0057】
この際、この第2の配線層5は半導体素子1のアクティブ領域3(図4参照)の上部まで延在するよう形成されるが、アクティブ領域3の上部には第1の絶縁膜7が存在しているため、第2の配線層5を形成してもアクティブ領域3に形成されている回路に何ら不都合を与えるものではない。
【0058】
以上説明してきた第2の配線層形成工程が終了すると、続いて第2の絶縁膜形成工程が実施される。図2(H)及び図2(I)は第2の絶縁膜形成工程を示している。
第2の絶縁膜形成工程では、先ず図2(H)に示されるように、第2の配線層5が形成された半導体素子1の上面全体にポリイミド等の樹脂よりなる第2の絶縁膜13を形成する。続いて、図2(I)に示されるように、電極形成部6が形成される位置(後にバンプ電極15が形成される位置)における第2の絶縁膜13を除去する。これにより、電極形成部6において第2の配線層5は露出された状態となる。
【0059】
尚、本実施例では、第2の絶縁膜形成工程において、先ず半導体素子1の上面全体に第2の絶縁膜13を形成し、その後に電極形成部6における第2の絶縁膜13を除去することにより電極形成部6を形成する方法を示したが、第2の絶縁膜13を形成時に電極形成部6の形成位置にレジストを設けておき、第2の絶縁膜13を形成後にこのレジストを除去することにより電極形成部6を形成する方法を用いてもよい。
【0060】
第2の絶縁膜形成工程が終了すると、続いて突起電極形成工程が実施される。突起電極形成工程では、先ず第2の配線層5の電極形成部6において露出した部分にニッケル(Ni)を無電解めっきすることにより電極用保護膜16を形成する。この電極用保護膜16は、銅よりなる第2の配線層5が酸化等により劣化しないよう保護するために設けられるものであり、1〜2μm程度の厚さで析出される。更に、電極用保護膜16自体の酸化を防止するために、この電極用保護膜16上に無電解めっきにより金を300〜1000Åの膜厚で析出形成させてもよい。
【0061】
上記のように電極形成部6に電極用保護膜16が形成されると、続いてこの電極用保護膜16上にハンダボールを転写され、これにより図2(J)に示されるように、電極形成部6にバンプ電極15(突起電極)が形成される。
ところで、バンプ電極15の形成方法は上記した転写法に限定されるものではなく、次のような方法によりバンプ電極15を形成してもよい。即ち、第2の配線層形成工程において導体膜10を形成した後、この導体膜10にめっき用レジストを塗布し、第2の配線層5の電極形成部6と対応する位置に開口を形成し、当該開口に電解めっき法によりバンプ電極15を形成する(必要があれば、下地バイアメタルも形成する)。
【0062】
続いて、導体膜10の第2の配線層5として残す部分以外のめっき用レジストを除去した上で導体膜10をエッチング除去し、その後にバンプ電極15を除く第2の配線層5上に第2の絶縁膜13を形成する。以上説明した製造方法によっても、電極形成部6にバンプ電極15を形成することができる(いわゆる、めっき法によるバンプ形成方法)。
【0063】
上記した製造方法により製造された外部接続用電極11を具備する半導体装置17を図4に示す(図4(A)には第2の絶縁膜13の図示は省略している)。同図に示されるように、実施例に係る半導体装置17は、半導体素子1のアクティブ領域3上にバンプ電極15を形成すると共に、このバンプ電極15と半導体素子1の外周に形成された第1の配線層4(ワイヤボンディング用電極)とを引出し配線として機能する第2の配線層5にて接続した構成とされた外部接続用電極11を有している。このため、半導体装置17をフリップチップボンディングにより実装することが可能となり、ユーザの幅広いニーズに対応することが可能となる。
【0064】
図1及び図2を用いて上述してきた外部接続用電極17の形成方法は、本発明の第1実施例における基本的な製造方法(以下、基本製造方法という)であるが、この基本製造方法に若干の変更或いは追加処理を行うことにより、更に良好な外部接続用電極17を製造することが可能である。以下、基本製造方法に基づいた変形例について説明する。
【0065】
図5は第1の変形例を説明するための図である。
前記した基本製造方法の突起電極形成工程では(図2(J)参照)、第2の配線層5を保護する電極用保護膜16は電極形成部6のみに形成された構成とされていた。
【0066】
しかるに、銅膜により構成される第2の配線層5は酸化しやすく、また第2の配線層5の上部に形成される第2の絶縁膜13はポリイミド等の樹脂であるため第2の絶縁膜13に水が含浸しているおそれがある。また、電極形成部6の界面部分から第2の配線層5と第2の絶縁膜13との間に水分等が侵入するおそれがある。このような場合、第2の絶縁膜13に保護されていても第2の配線層5に酸化が発生するおそれがある。
【0067】
そこで本変形例では、図2(G)に示されるように第2の配線層形成工程において第2の配線層5が形成された後、図5(A)に示されるように、第2の配線層5の上面全面に電極用保護膜16Aを形成し、その後に図5(B)に示されるように、電極用保護膜16Aの上部に第2の絶縁膜13を形成する保護膜形成工程を設けたことを特徴とするものである。
【0068】
本変形例による製造方法によれば、第2の配線層5の全面が電極用保護膜16Aにより保護されるため、第2の配線層5が酸化等により劣化することを確実に防止することができる。
上記の電極用保護膜16Aの材質としては、ニッケル(Ni)或いは金(Au)の適用が考えられる。また、電極用保護膜16Aとして先ずニッケル膜を形成し、次にニッケル膜の上部に金膜を形成した二層構造の電極用保護膜16Aとしてもよい。また形成方法としては、無電解めっき法の適用、或いは第2の配線層5をめっき電極として用いることにより電解めっき法を適用することができる。
【0069】
更に、図5に示した変形例に係る保護膜形成工程では、電極用保護膜16Aを形成するために、半導体素子1の上面全面に電極用保護膜16Aとなる金属膜を形成し、その後に第2の配線層5と同一パターン形状となるようパターニングを行う必要があり、電極用保護膜16Aの形成工程が複雑になる。
【0070】
よって、図1(C)に示した導体膜10の形成処理を行った後に、この導体膜10上の全面に電極用保護膜16Aとなる金属膜を形成し、続く図1(E),(F)の処理で導体膜10と金属膜を一括的にパターニング処理し、第2の配線層5と電極用保護膜16Aとを一括的に形成する方法を用いてもよい。この製造方法によれば、電極用保護膜16Aの形成工程を簡単化することができる。
【0071】
図6は第2の変形例を説明するための図である。
前記した基本製造方法では、第1の絶縁膜形成工程が終了した後、直ちに第2の配線層形成工程を実施する方法とされていた。即ち、第1の絶縁膜7の表面に何ら処理を行うことなく、第1の絶縁膜7の表面に直接第2の配線層5を形成する方法が用いられていた。
【0072】
しかるに、第1の絶縁膜7の表面は平滑な面であり、このような平滑面を有する樹脂製の第1の絶縁膜7に直接金属製の第2の配線層5を形成してもその接合性は低く、最悪の場合には第2の配線層5が第1の絶縁膜7から剥離するおそれがあり、外部接続用電極11の信頼性が低下してしまう。
【0073】
そこで本変形例では、第1の絶縁膜形成工程が終了した後、かつ第2の配線層形成工程が実施される前に、第1の絶縁膜7の表面(本変形例では接続部8も含む)を粗化させる粗化工程を設けたことを特徴とするものである。
図6に示す例では、第1の絶縁膜形成工程が終了した後、形成された第1の絶縁膜7に対して粒径20μm以下の研磨材を用いたドライ若しくはウェットブラスト手法にて半導体素子1の上面全面をブラスト加工する方法が示されている。
【0074】
このように、半導体素子1の上面全面に対しブラスト加工を実施することにより、第1の絶縁膜7の表面及び第1の配線層4の接続部8は粗面化される。これにより、第1の絶縁膜7及び接続部8(第1の配線層4)の表面にアンカー効果を持たせることができ、よって第2の配線層5となる導体膜10と第1の絶縁膜7及び第1の配線層4との接合性を向上させることができる。
【0075】
尚、粗化工程は上記したブラスト加工に限定されるものではなく、次の各方法を用いることが可能である。例えば、第1の絶縁膜7の材料がポリイミド系の樹脂であった場合には、ヒドラジン−水酸化カリウム混合液等のポリイミドを溶解させる溶剤の希薄溶液を用意し、この希薄溶液中に半導体素子1を浸漬させて第1の絶縁膜7の表面をマイルドエッチングする方法を用いてもよい。
【0076】
このマイルドエッチングが実施されることにより、第1の絶縁膜7の表面は粗面化し、よって導体膜10と第1の絶縁膜7及び第1の配線層4との接合性を向上させることができる。
図7及び図8は第3の変形例を説明するための図である。
【0077】
前記した基本製造方法では、第1の絶縁膜形成工程において、単に一層の第1の絶縁膜7を形成する構成とされていた。しかるに、この構成では第2の配線層5の形成を適正に行うことができなくなるおそれがある。
即ち、第1の配線層4に形成された接続部8は、ワイヤボンディングが行えるように形成されているため、その面積は一般に広くなっている。また半導体素子1の高密度化に伴い第1の配線層4の数は増大し、よって隣接する接続部8間のスペースは狭くなっている。
【0078】
従って、第1の配線層4上に第1の絶縁膜7を直接形成しても、隣接する接続部8間に形成されるスペース(図7に矢印P1で示す)が狭いため、第1の絶縁膜7をこのスペースに形成することができなくなってしまう。従って、第2の配線層5を第1の絶縁膜7上に形成する処理も適正に行うことができなくなるおそれが生じる。
【0079】
そこで本変形例では、第1の絶縁膜形成工程を実施した後第2の配線層の実施前に、接続部8における第1の配線層4の露出面積(第1の絶縁膜7からの露出面積)よりも狭い面積の接続用開口部18を有する第3の絶縁性膜19(図8に梨地で示す)を第1の絶縁膜7上に形成する第3の絶縁性膜形成工程を設けたことを特徴とするものである。
【0080】
上記のように、接続部8における第1の配線層4の露出面積よりも狭い面積の接続用開口部18を有する第3の絶縁性膜19を第1の絶縁膜7上に形成することにより、即ち、接続部8の全体を露出させず、接続部8の上部に接続用開口部18を除き第3の絶縁性膜19を形成することにより、実質的に隣接する接続部間の間隔(図8に矢印P2で示す)を広くすることが可能となり(P2>P1)、よって第2の配線層5の形成を適正かつ容易に行うことができる。
【0081】
一方、上記した第3の絶縁性膜形成工程で用いる第3の絶縁性膜19として、アルカリ可溶性無機物を含有した樹脂材を用いることにより、第3の絶縁性膜19の表面にアンカー効果を持たせることができる。
即ち、第3の絶縁性膜19に含有されたアルカリ可溶性無機物は、第2の配線層形成工程において無電解めっきが実施される際にめっき溶液により溶解する。よって、アルカリ可溶性無機物が溶融した部分には微細な小孔が発生し、これにより第3の絶縁性膜19の表面は粗面化しアンカー効果が発生する。
【0082】
よって、第2の配線層形成工程において第3の絶縁性膜19の上部に第2の配線層5が形成される際、第3の絶縁性膜19と第2の配線層5との接合性を向上させることができ、外部接続用電極11の信頼性を向上させることができる。
図9(A)は第4の変形例を説明するための図である。
【0083】
前記した基本製造方法では、第2の配線層形成工程において第2の配線層5を形成する際、第1の配線層4の上部に直接第2の配線層5を形成する方法が用いられていた。
しかるに、前記したように第1の配線層4はアルミニウム(Al)膜であるためアルカリ溶液に対する耐蝕性が弱く、よって第2の配線層形成工程で用いられるめっき溶液(強アルカリ性)により腐食,浸食されるおそれがある。
【0084】
そこで本変形例では、図9(A)に示されるように、第1の配線層4を形成した後、第2の配線層形成工程を実施する前に、この第1の配線層4上に保護膜20(第1の保護膜)を形成することを特徴とするものである。この保護膜20は、例えばニッケルを無電解めっき法を用いて形成することが考えられる。
【0085】
このように、第2の配線層形成工程を実施する前に、アルミニウム(Al)膜である第1の配線層4上に保護膜20を形成することにより、第2の配線層形成工程においてめっき液により第1の配線層4が損傷することを確実に防止でき、外部接続用電極11の信頼性を向上させることができる。
【0086】
図9(B)〜(G)は第5の変形例を説明するための図である。
前記した基本製造方法では、第2の配線層形成工程において第2の配線層5を無電解めっきのみで形成する方法を適用した。しかるに、無電解めっきは電解めっきに比べて析出速度が遅いため、約2μmの厚さを有する第2の配線層5を全て無電解めっきのみで形成すると、第2の配線層5を形成するのに長時間を要し、外部接続用電極11の製造効率が低下してしまう。
【0087】
そこで本変形例では、第2の配線層形成工程において、先ず下地めっき層5aを無電解めっきにより形成し、続いてこの下地めっき層5aをめっき用電極としてその上部に上部めっき層5bを電解めっきにより形成する方法としたことを特徴とするものである。
【0088】
このように、下地めっき層5aを無電解めっきにより形成し、その後に電解めっきにより上部めっき層5bを形成することにより、第2の配線層5の形成時間を短縮することができ、外部接続用電極11の形成効率を向上させることができる。以下、図9(B)〜(G)に示す具体例について説明する。
【0089】
図9(B)は、下地めっき層5aとして銅(Cu)を無電解めっきにより1000〜3000Åの厚さで形成し、その後に同じく銅(Cu)を電解めっきにより析出して上部めっき層5bを形成したものである。
図9(C)は、図9(B)に示した構成において、電極形成部6に電極用保護膜16Bを形成したものである。この電極用保護膜16Bは、ニッケル(Ni)を無電解めっきすることにより形成する。
【0090】
図9(D)は、図9(B)に示した構成において、上部めっき層5bの上面全面にわたり電極用保護膜16Cを形成したものである。この電極用保護膜16Cは、ニッケル(Ni)を無電解めっき又は電解めっきすることにより形成する。図9(E)は、下地めっき層5cとしてニッケル(Ni)を無電解めっきにより1000〜3000Åの厚さで形成し、その後に銅(Cu)を電解めっきにより析出して上部めっき層5bを形成したものである。
【0091】
図9(F)は、図9(E)に示した構成において、電極形成部6に電極用保護膜16Bを形成したものである。この電極用保護膜16Bは、ニッケル(Ni)を無電解めっきすることにより形成する。
図9(G)は、図9(E)に示した構成において、上部めっき層5bの上面全面にわたり電極用保護膜16Cを形成したものである。この電極用保護膜16Cは、ニッケル(Ni)を無電解めっき又は電解めっきすることにより形成する。
【0092】
続いて本発明の第2実施例について説明する。
図10及び図11は、本発明の第2実施例である外部接続用電極の製造方法を製造工程順に示している。本実施例における外部接続用電極の製造方法は、大略すると第1の絶縁膜形成工程,レジスト形成工程,第2の配線層形成工程,第2の絶縁膜形成工程,突起電極形成工程等を有している。
【0093】
尚、図10及び図11において、前記した第1実施例に係る図1及び図2に示した構成と対応する構成については同一符号を附して説明する。また、本実施例において第1実施例で説明した各工程と同一処理を行う工程については、その説明を省略する。以下、各工程について説明する。
【0094】
図10(A)は第1の絶縁膜形成工程を示しており、また図10(B)はPd析出工程を示している。本実施例における第1の絶縁膜形成工程及びPd析出工程は、図1(A),(B)を用いて説明した第1実施例における第1の絶縁膜形成工程及びPd析出工程と同一処理であるため、その説明は省略する。
【0095】
第1の絶縁膜形成工程を実施することにより半導体素子1に第1の絶縁膜7が形成されると共に、Pd析出工程を実施することにより第1の絶縁膜7上にPd膜9が形成されると、続いてレジスト形成工程が実施される。図10(C),(D)はレジスト形成工程を示している。
【0096】
レジスト形成工程では、図10(C)に示されるように、先ず半導体素子1の上面全面にレジスト21をスピンコートする。続いて、このレジスト21に対して第2の配線層5のパターンが形成されたマスクを用いて露光処理を行うと共に、第2の配線層5のパターン形成位置におけるレジスト21を剥離する。図10(D)は、第2の配線層5のパターン形成位置のレジスト21が剥離された状態を示している。
【0097】
上記のように、第2の配線層5のパターン形成位置のレジスト21が剥離されることにより、レジスト21には第2の配線層5のパターンに対応した開口部22が形成される。この開口部22が形成されることにより、第1の絶縁膜7及び接続部8を介して第1の配線層4は露出した状態となっている。
【0098】
レジスト形成工程を実施することにより、第2の配線層5のパターンと同一形状の開口部22が形成されると、続いて第2の配線層形成工程が実施される。図10(E)及び図11(F)は第2の配線層形成工程を示している。
第2の配線層形成工程では、開口部22を有するレジスト21が形成された半導体素子1を硫酸銅からなる無電解銅(Cu)めっき液に浸漬し、開口部22内に約2μmの厚さで銅膜(Cu膜)を析出させる。これにより、図10(E)に示されるように、開口部22内に第2の配線層5が形成される。続いて、レジスト21を溶解除去することにより、図11(F)に示されるように、半導体素子1上に所定パターンを有した第2の配線層5が形成される。
【0099】
本実施例においては、上記のように開口部22は第2の配線層5のパターンと同一形状とされているため、開口部22内にCu膜を無電解めっきすることにより、直ちに第2の配線層5が形成される。よって、第1の実施例で示した製造方法に比べて、導体膜10をパターニングする処理が不要となるため、外部接続用電極11の形成工程を簡単化することができる。
【0100】
尚、前記したようにPd析出工程において半導体素子1の表面にはPd膜9が形成されているため第2の配線層5の析出を確実に行うことができ、また第1の絶縁膜7には開口部である接続部8が形成されているため、この接続部8において第1の配線層4は第2の配線層5と電気的に接続する。
【0101】
本実施例における第2の配線層形成工程は、前記した第1の実施例と同様に、第2の配線層5を形成する方法として無電解めっき法を用いている。このため、第2の配線層5を安価に形成することができ、延いては外部接続用電極11を安価に製造することが可能となる。
【0102】
以上説明してきた第2の配線層形成工程が終了すると、図11(G),(H)に示される第2の絶縁膜形成工程が実施され、電極形成部6に開口部を有した第2の絶縁膜13が形成され、また第2の絶縁膜形成工程が終了すると図11(I)に示す突起電極形成工程が実施され、電極形成部6にバンプ電極15(突起電極)が形成される。
【0103】
尚、第2の絶縁膜形成工程及び突起電極形成工程は、前記した第1実施例における第2の絶縁膜形成工程及び突起電極形成工程と同一処理であるため、その詳細についての説明は省略する。
上記した第2実施例に係る製造方法により製造された外部接続用電極11は、その最終形態は第1実施例により形成された外部接続用電極11と同一形態となる。従って、第2実施例に係る製造方法により製造された外部接続用電極11を具備する半導体装置17は、図4に示されるようにフリップチップボンディングにより実装可能な構成となり、ユーザの幅広いニーズに対応することが可能となる。
【0104】
尚、第1実施例の説明において、図5を用いて説明した第1の変形例、図6を用いて説明した第2の変形例、図7及び図8を用いて説明した第3の変形例、及び図9(A)を用いて説明した第4の変形例は、上記した第2実施例に係る外部接続用電極の形成方法にも適用できることは勿論である。
【0105】
【発明の効果】
上述の如く本発明によれば、下記の種々の効果を実現することができる。
請求項1,請求項14,請求項12,及び請求項23記載の発明によれば、第2の配線層となる導体膜を形成する方法として、従来実施されていたスパッタリング法に比べて製造設備が容易でかつランニングコストが安価なめっき法を用いてるため、外部接続用電極を安価に製造することができる。
【0106】
また、請求項2及び請求項15記載の発明によれば、フリップチップ実装が可能な外部接続用電極を実現することができる。
また、請求項3及び請求項16記載の発明によれば、第2の配線層形成工程においてめっき処理を行う際、めっき液により第1の配線層が損傷することを防止することができる。
【0107】
また、請求項4及び請求項17記載の発明によれば、第2の保護膜を形成することにより第2の配線層が酸化等により劣化することを防止することができる。
また、請求項5記載の発明によれば、導体膜と第2の保護膜とを別個にパターニング処理する方法に比べて工程の簡略化を図ることができる。
【0108】
また、請求項6記載の発明によれば、第2の配線層の形成時間を短縮することができ、外部接続用電極の形成効率を向上させることができる。
また、請求項7乃至請求項9,及び請求項18乃至請求項20記載の発明によれば、第1の絶縁膜の表面にアンカー効果を持たせることができ、よって第2の配線層となる導体膜と第1の絶縁膜との接合性を向上することができる。
【0109】
また、請求項10及び請求項21記載の発明によれば、実質的に接続部間のピッチを広くすることが可能となり、よって第2の配線層の形成を適正かつ容易に行うことができる。
また、請求項11及び請求項22記載の発明によれば、第3の絶縁性膜の表面は粗面化しアンカー効果が発生するため、第3の絶縁性膜の上部に第2の配線層が形成される際に第3の絶縁性膜と第2の配線層との接合性を向上させることができる。
【0110】
更に、上記した各実施例においては、Pd膜形成工程において形成されたPd膜9をそのまま残した構成を示した。このPd膜9は、そのまま残しておいても絶縁性に対しては問題はないが、除去したい場合には塩酸−過酸化水素水混合液に浸漬させることにより容易に除去することができるものである。
【図面の簡単な説明】
【図1】本発明の第1実施例である外部接続用電極の製造方法を説明するための図(その1)である。
【図2】本発明の第1実施例である外部接続用電極の製造方法を説明するための図(その2)である。
【図3】半導体素子を説明するための図であり、(A)は半導体素子の平面図であり、(B)は半導体素子の断面図である。
【図4】本発明の第1実施例である外部接続用電極の製造方法を用いて製造された外部接続用電極を有する半導体装置を示す図であり、(A)は半導体装置の平面図であり、(B)は(A)におけるA−A線に沿う断面図である。
【図5】本発明の第1実施例である外部接続用電極の製造方法の変形例を説明するための図である。
【図6】粗化工程を説明するための図である。
【図7】第3の絶縁性膜形成工程を説明するための図である。
【図8】第3の絶縁性膜形成工程を説明するための図である。
【図9】本発明の第1実施例である外部接続用電極の製造方法の各種変形例を説明するための図である。
【図10】本発明の第2実施例である外部接続用電極の製造方法を説明するための図(その1)である。
【図11】本発明の第2実施例である外部接続用電極の製造方法を説明するための図(その2)である。
【符号の説明】
1 半導体素子
3 アクティブ領域
4 第1の配線層
5 第2の配線層
6 電極形成部
7 第1の絶縁膜
8 接続部
9 Pd膜
10 導体膜
11 外部接続用電極
12 レジスト
13 第2の絶縁膜
15 バンプ電極
16,16A 電極用保護膜
17 半導体装置
18 接続用開口
19 第3の絶縁膜
Claims (24)
- 第1の配線層を有する半導体素子上に、第2の配線層と電極形成部とにより構成される外部接続用電極を形成する外部接続用電極の製造方法において、
前記第1の配線層を有する半導体素子上に前記第2の配線層と接続される接続部を除いて第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜上に前記第1の配線層と接続する銅よりなる導体膜の少なくとも一部を無電解銅めっき法にて形成した後、前記導体膜をパターニングを行うことにより第2の配線層を形成する第2の配線層形成工程と、
電極形成部を除いて前記第2の配線層上に第2の絶縁膜を形成する第2の絶縁膜形成工程と
を有することを特徴とする外部接続用電極の製造方法。 - 請求項1記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程の実施中又は実施した後に、前記第2の配線層上の前記電極形成部に突起電極を形成する突起電極形成工程を実施することを特徴とする外部接続用電極の製造方法。 - 請求項1又は2記載の外部接続用電極の製造方法において、
少なくとも前記第2の配線層形成工程を実施する前に、前記第1の配線層に導電性材料よりなる第1の保護膜を形成することを特徴とする外部接続用電極の製造方法。 - 請求項1乃至3のいずれかに記載の外部接続用電極の製造方法において、
前記第2の絶縁膜形成工程を実施した後に、前記第2の配線層上の前記電極形成部に導電性材料よりなる第2の保護膜を形成する保護膜形成工程を設けたことを特徴とする外部接続用電極の製造方法。 - 請求項1乃至3のいずれかに記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程で前記導体膜を形成した後、前記導体膜上に導電性材料よりなる第2の保護膜を形成し、前記導体膜を前記第2の保護膜と共にパターニングを行うことにより第2の配線層を形成することを特徴とする外部接続用電極の製造方法。 - 請求項1乃至5のいずれかに記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程で、先ず下地めっき層を無電解めっきにより形成し、続いて前記下地めっき層をめっき用電極として前記下地めっき層上に上部めっき層を電解めっきにより形成することにより第2の配線層を形成することを特徴とする外部接続用電極の製造方法。 - 請求項1乃至6のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程と前記第2の配線層形成工程との間に、前記第1の絶縁膜形成工程において形成された前記第1の絶縁膜の表面を粗化させる粗化工程を設けたことを特徴とする外部接続用電極の製造方法。 - 請求項7記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜を形成する樹脂材料を溶解する溶液の希薄溶液を用いて前記第1の絶縁膜を浸食させることにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とする外部接続用電極の製造方法。 - 請求項7記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜形成工程を実施した後、形成された前記第1の絶縁膜の表面に対しブラスト加工を実施することにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とする外部接続用電極の製造方法。 - 請求項1乃至9のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程を実施した後で、かつ前記第2の配線層の実施前に、前記接続部における前記第1の配線層の露出面積よりも狭い面積の接続用開口部を有する第3の絶縁性膜を前記第1の絶縁膜上に形成する第3の絶縁性膜形成工程を設けたことを特徴とする外部接続用電極の製造方法。 - 請求項10記載の外部接続用電極の製造方法において、
前記第3の絶縁性膜としてアルカリ可溶性無機物を含有した樹脂材を用いると共に、前記第2の配線層形成工程において前記第2の配線層を無電解めっきする際に、前記アルカリ可溶性無機物を溶解することを特徴とする外部接続用電極の製造方法。 - 請求項1乃至11の外部接続用電極の製造方法により製造される外部接続用電極。
- 請求項12記載の外部接続用電極を具備する半導体装置。
- 第1の配線層を有する半導体素子上に、第2の配線層と電極形成部とにより構成される外部接続用電極を形成する外部接続用電極の製造方法において、
前記第1の配線層を有する半導体素子上に前記第2の配線層と接続される接続部を除いて第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜上に、前記第2の配線層が形成される第2の配線層形成位置を除きレジストを形成するレジスト形成工程と、
無電解めっき法にて前記第2の配線層形成位置に第2の配線層を形成する第2の配線層形成工程と、
電極形成部を除いて前記第2の配線層上に第2の絶縁膜を形成する第2の絶縁膜形成工程と
を有することを特徴とする外部接続用電極の製造方法。 - 請求項14記載の外部接続用電極の製造方法において、
前記第2の配線層形成工程の実施中又は実施した後に、前記第2の配線層上の前記電極形成部に突起電極を形成する突起電極形成工程を実施することを特徴とする外部接続用電極の製造方法。 - 請求項14又は15記載の外部接続用電極の製造方法において、
少なくとも前記第2の配線層形成工程を実施する前に、前記第1の配線層に導電性材料よりなる第1の保護膜を形成することを特徴とする外部接続用電極の製造方法。 - 請求項14乃至16のいずれかに記載の外部接続用電極の製造方法において、
前記第2の絶縁膜形成工程を実施した後に、前記第2の配線層上の前記電極形成部に導電性材料よりなる第2の保護膜を形成する保護膜形成工程を設けたことを特徴とする外部接続用電極の製造方法。 - 請求項14乃至17のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程と前記第2の配線層形成工程との間に、前記第1の絶縁膜形成工程において形成された前記第1の絶縁膜の表面を粗化させる粗化工程を設けたことを特徴とする外部接続用電極の製造方法。 - 請求項18記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜を形成する樹脂材料を溶解する溶液の希薄溶液を用いて前記第1の絶縁膜を浸食させることにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とする外部接続用電極の製造方法。 - 請求項18記載の外部接続用電極の製造方法において、
前記粗化工程は、前記第1の絶縁膜形成工程を実施した後、形成された前記第1の絶縁膜の表面に対しブラスト加工を実施することにより、前記第1の絶縁膜の表面を粗化させる処理であることを特徴とする外部接続用電極の製造方法。 - 請求項14乃至20のいずれかに記載の外部接続用電極の製造方法において、
前記第1の絶縁膜形成工程を実施した後で、かつ前記第2の配線層の実施前に、前記電極形成部における前記第1の配線層の露出面積よりも狭い面積の接続用開口部を有する第3の絶縁性膜を前記第1の絶縁膜上に形成する第3の絶縁性膜形成工程を設けたことを特徴とする外部接続用電極の製造方法。 - 請求項21記載の外部接続用電極の製造方法において、
前記第3の絶縁性膜としてアルカリ可溶性無機物を含有した樹脂材を用いると共に、前記第2の配線層形成工程において前記第2の配線層を無電解めっきする際に、前記アルカリ可溶性無機物を溶解することを特徴とする外部接続用電極の製造方法。 - 請求項14乃至22の外部接続用電極の製造方法により製造される外部接続用電極。
- 請求項23記載の外部接続用電極を具備する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16480696A JP3589794B2 (ja) | 1996-06-25 | 1996-06-25 | 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16480696A JP3589794B2 (ja) | 1996-06-25 | 1996-06-25 | 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1012619A JPH1012619A (ja) | 1998-01-16 |
JP3589794B2 true JP3589794B2 (ja) | 2004-11-17 |
Family
ID=15800280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16480696A Expired - Lifetime JP3589794B2 (ja) | 1996-06-25 | 1996-06-25 | 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3589794B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6197688B1 (en) * | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
JP4712940B2 (ja) * | 1999-07-12 | 2011-06-29 | 大日本印刷株式会社 | 電子部材の製造方法 |
JP2001085560A (ja) * | 1999-09-13 | 2001-03-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2006295209A (ja) * | 2006-06-26 | 2006-10-26 | Rohm Co Ltd | 半導体装置 |
-
1996
- 1996-06-25 JP JP16480696A patent/JP3589794B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1012619A (ja) | 1998-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294565B2 (en) | Method of fabricating a wire bond pad with Ni/Au metallization | |
US8288875B2 (en) | Method of manufacturing a semiconductor package and semiconductor package having an electrode pad with a small pitch | |
JP3886712B2 (ja) | 半導体装置の製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
JP2003045877A (ja) | 半導体装置およびその製造方法 | |
JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
KR100538035B1 (ko) | 반도체장치 | |
JP4352294B2 (ja) | 半導体装置の製造方法 | |
JP4480108B2 (ja) | 半導体装置の作製方法 | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP3589794B2 (ja) | 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 | |
JP2784122B2 (ja) | 半導体装置の製法 | |
JP2001118872A (ja) | バンプの形成方法 | |
JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
JP3808365B2 (ja) | 半導体装置およびその製造方法 | |
JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
US6747351B2 (en) | Semiconductor device and method of manufacturing of the same | |
JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4157693B2 (ja) | 半導体装置及びその製造方法 | |
JP2004165238A (ja) | プラスチックパッケージ及びその製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2001077229A (ja) | 半導体装置およびその製造方法 | |
JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |