JP4480108B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4480108B2 JP4480108B2 JP2000166303A JP2000166303A JP4480108B2 JP 4480108 B2 JP4480108 B2 JP 4480108B2 JP 2000166303 A JP2000166303 A JP 2000166303A JP 2000166303 A JP2000166303 A JP 2000166303A JP 4480108 B2 JP4480108 B2 JP 4480108B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- terminal portion
- connection terminal
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の作製方法とそれに用いられる配線部材に関し、特に、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化、小型化が進んでいる。
従来は、ウエハ工程を経たウエハに対し、裏面研磨を施してから、ダイシングを行い、各ペレット（チップないし半導体素子とも言う）に切断分離した後、ペレット毎に、ダイボンディング、ワイヤボンディング、樹脂封止等を行い、半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。
近年、高速信号処理の点でワイヤボンディングに優れる、チップのバンプを用いたフリップチップ接続が採られるようになってきた。
フリップチップ接続には、パッケージングされていないチップをそのままプリント基板に搭載するベアチップ実装という方法もあるが、取り扱いが難しく、信頼性保証の観点からは、パッケージングされたバンプ付き半導体装置が望ましい。
【０００３】
最近では、パッケージングされたバンプ付き半導体装置を形成する方法として、ウエハレベルで、配線、外部端子部（メタルポストからなる）形成、樹脂封止、バンプ形成を行った後、各半導体措置に切断分離して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を形成する製造方式が提案されている。（ＣｈｉｐＳｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥＭＩ １９９９）
尚、このようにして作製されたＣＳＰをウエハレベルＣＳＰとも言う。
そして、このような半導体装置の作製を、ここでは、ウエハレベルでの半導体装置の作製と言う。
この方式によるＣＳＰでは、チップの端子が、チップの端子面上に形成した再配線層と接続して、再配置された外部端子部（メタルポスト）に接続され、外部端子部（メタルポスト）がバリアメタル層を介して、半田ボールに接続され、更に、半田ボールをバンプとして、プリント基板に半田接続されるため、従来の、フリップチップ接続によるチップのプリント基板への搭載に近い形態である。
この方式は、量産型ではあるが、素子を形成したウエハ上に、再配線層、外部端子部（メタルポスト）、保護層、バンプと作り込んでいくために、歩留まり上の問題がある。
付加価値の高い状態でハンドリングするために、不具合が生じると製造コストに大きくはね返る。
【０００４】
【発明が解決しようとする課題】
このように、パッケージングされたバンプ付き半導体装置を、ウエハレベルで形成する、上記ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式には、歩留まり上の問題があり、この対応が求められていた。
本発明は、これに対応するためのもので、パッケージングされたバンプ付き半導体装置をウエハレベルで作製する、半導体装置の作製方法であって、従来のウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式における歩留まり上の問題を解決できる方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の作製方法であって、順に、（ａ）４２合金からなる基材の一面上の、酸またはアルカリに可溶な亜鉛からなる溶解剥離性層上に、銅または銅−ニッケルからなる銅層にて、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成した配線部材を形成する、配線部材形成工程と、（ｂ）配線部材のフリップチップ接続用端子部に部分半田めっきを施した後、各ペレットの端子部には金バンプが形成されているペレットの集合であるウエハの端子部と、配線部材の部分半田めっき部とを、ウエハレベルで、半田接続する、ウエハレベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより溶解剥離性層を溶解して、配線部材の基材を樹脂封止されたウエハ側から分離する、分離工程と、（ｅ）外部接続端子部を露出するように開口を設けソルダーレジスト層を形成する、ソルダーレジスト層形成工程と、（ｆ）外部接続端子部にプリント基板との接続用バンプを形成する、接続用バンプ形成工程と、（ｇ）個別の半導体装置に切り出す、切断工程とを行うことを特徴とするものである。
そして、上記半導体装置の作製方法であって、前記配線部材形成工程は、前記基材の一面上に、順に、酸またはアルカリに可溶な前記溶解剥離性層、前記銅層を設けた基板の、前記銅層上に所定形状のレジスト像を形成し、前記所定形状のレジスト像を耐エッチングマスクとして、前記銅層をエッチングして、前記フリップチップ接続用端子部と、前記外部接続端子部と、前記フリップチップ接続用端子を所定の外部接続端子部に接続させる前記接続配線とを形成するものであることを特徴とするものである。
【０００６】
本発明に関わる配線部材は、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の形成方法に用いられる配線部材であって、基材の一面上の、酸またはアルカリに可溶な溶解剥離性層上に、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成していることを特徴とするものである。
そして、上記において、基材が導電性金属層であり、溶解剥離性層と、フリップチップ接続用端子部、外部接続端子部、接続配線を形成する金属層とが、電解めっき形成されたものであることを特徴とするものである。
そして、上記において、基材、溶解剥離性層、金属層が、それぞれ、４２合金、亜鉛層、銅層であることを特徴とするものである。
【０００７】
【作用】
本発明の半導体装置の作製方法は、上記のような構成にすることにより、パッケージングされたバンプ付き半導体装置をウエハレベルで作製する、半導体装置の作製方法であって、従来のウエハレベルＣＳＰの製造方式における歩留まり上の問題を解決できる半導体装置の作製方法の提供を可能としている。
具体的には、順に、（ａ）４２合金からなる基材の一面上の、酸またはアルカリに可溶な亜鉛からなる溶解剥離性層上に、銅または銅−ニッケルからなる銅層にて、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成した配線部材を形成する、配線部材形成工程と、（ｂ）配線部材のフリップチップ接続用端子部に部分半田めっきを施した後、各ペレットの端子部には金バンプが形成されているペレットの集合であるウエハの端子部と、配線部材の部分半田めっき部とを、ウエハレベルで、半田接続する、ウエハレベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより溶解剥離性層を溶解して、配線部材の基材を樹脂封止されたウエハ側から分離する、分離工程と、（ｅ）外部接続端子部を露出するように開口を設けソルダーレジスト層を形成する、ソルダーレジスト層形成工程と、（ｆ）外部接続端子部にプリント基板との接続用バンプを形成する、接続用バンプ形成工程と、（ｇ）個別の半導体装置に切り出す、切断工程とを行うことにより、さらには、前記配線部材形成工程が、前記基材の一面上に、順に、酸またはアルカリに可溶な前記溶解剥離性層、前記銅層を設けた基板の、前記銅層上に所定形状のレジスト像を形成し、前記所定形状のレジスト像を耐エッチングマスクとして、前記銅層をエッチングして、前記フリップチップ接続用端子部と、前記外部接続端子部と、前記フリップチップ接続用端子を所定の外部接続端子部に接続させる前記接続配線とを形成するものであることにより、これを達成している。
【０００８】
本発明に関わる配線部材は、上記のような構成にすることにより、パッケージングされたバンプ付き半導体装置をウエハレベルで形成する、半導体装置の製造方法であって、上記、ウエハレベルＣＳＰという製造方式における歩留まり上の問題を解決できる半導体装置の製造を可能としている。
【０００９】
【発明の実施の形態】
本発明の実施の形態を挙げて説明する。
図１は本発明の半導体装置の作製方法の実施の形態の１例の一部工程断面図で、図２は図１に続く工程を示した工程断面図で、図３は配線部材の実施の形態例の断面図である。
尚、各図は説明を分かり易くするため、ウエハのペレット（チップ）配列を少なくして示している。
図１、図２中、１１０は基材（ベース基板）、１１５は（位置合せ用の）治具穴、１２０は溶解剥離性金属層、１３０は（配線部形成用）金属層、１３０Ａは配線部、１３１はフリップチップ接続用端子、１３２は外部接続端子部、１３３は接続配線、１４０、１４５はレジスト層、１４５Ａは開口、１５０は半田めっき部、１６０はウエハ、１６１、１６２、１６３はペレット、１６５は端子部、１７０は封止用樹脂、１８０はソルダーレジスト、１８５は開口、１９０は半田ボール、２１１、２１２、２１３は半導体装置、３１０は基材（ベース基板）、３１５は（位置合せ用の）治具穴、３２０は溶解剥離性金属層、３３０Ａは配線部、３３１はフリップチップ接続用端子、３３２は外部接続端子部、３３３は接続配線である。
【００１０】
はじめに、本発明の半導体装置の作製方法の実施の形態の１例を、図１、図２に基づいて説明する。
先ず、基材（ベース基板）１１０として、導電性の金属板を用意し（図１（ａ））、フォトエッチング工程により、治具穴１１５を設け、所定の外形形状に加工する。（図１（ｂ））
次いで、溶解剥離性金属層１２０を基材１１０の一面にめっき形成し（図１（ｃ））、更にその上に電解めっきにより、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線配線とを作成するための、金属層１３０を形成する。（図１（ｄ））
金属層としては、導電性、コスト面から、銅層が通常用いられるが、これに限定はされない。
金属層を、銅層を主層として銅層ーニッケル層等、２層以上にしても良い。
また、溶解剥離性金属層１２０としては、所定のエッチング液により、金属層１３０や基材１１０より速くエッチングが進行する、即ち、金属層１３０、基材１１０に対しエッチング選択性があることが必要である。
溶解剥離性金属層１２０としては、酸またはアルカリに可溶な金属層が用いられ、例えば、金属層１３０を銅めっき層、基材１１０を４２合金（４２％ニッケルー鉄合金）とした場合には、Ｚｎを溶解剥離性金属層１２０とすることができる。
【００１１】
次いで、 配線形成部を覆うようにして、金属層１３０上に、所定形状にレジスト層１４０を形成し（図１（ｅ））、これをエッチングマスクとして、金属層１３０を所定のエッチング液でエッチングして配線部１３０Ａを形成する。（図１（ｅ））
レジスト層１４０としては、処理性が良く、所定の解像性を有し、耐エッチング性があれば良く、特に限定はされない。
次いで、レジスト層を所定の剥離液で溶解剥離し、必要に応じ、洗浄処理等を施した（図１（ｆ））後、エッチング形成した配線部１３０Ａのフリップチップ接続用端子１３１の接続面上を開口する開口１４５Ａを設け、レジスト層１４５を形成する。（図１（ｇ））
レジスト層１４５としては、処理性が良く、所定の解像性を有し、後続する部分半田めっきの耐性があれば良く、特に限定はされない。
次いで、半田めっきを行い、接続用端子１３１の接続面上に、開口１４５Ａ形状に半田めっき部１５０を形成する。（図１（ｈ））
【００１２】
次いで、レジスト層１４５を所定の剥離液で溶解剥離し、必要に応じ、洗浄処理等を施した（図１（ｉ））後、金バンプ付きウエハ１６０の端子部１６５とフリップチップ接続用端子１３１とを、半田めっき部１５０により、フリップチップ接続する。（図１（ｊ））
【００１３】
次いで、樹脂封止した（図１（ｋ））後、溶解剥離性金属層１２０を選択的にエッチングして、基材１１０を剥離する。（図１（ｉ））
樹脂封止は、例えば、所定形状の型、エポキシ系樹脂等の封止用樹脂を用いて、圧力をかけて行なう。
【００１４】
次いで、配線部１３０Ａの外部接続端子部１３２の半田ボール形成面を開口する開口１８５を設け、ソルダーレジスト層１８０を形成した（図１（ｍ））後、半田ボールを搭載、リフローし、半田バンプを形成する。（図１（ｎ））
この後、切断分離して、個別の半導体装置２１１、２１２、２１３を得る。（図１（ｏ））
【００１５】
本例では、基材を導電性金属とし、これを給電層として、溶解剥離性金属層１２０をめっき形成し、更に、溶解剥離性金属層１２０上に金属層１３０を電解めっき形成しているが、溶解剥離性金属層１２０、金属層１３０の形成はこれに限定はされない。
例えば、蒸着法、スパッタリング法による形成や、これらの方法と電解めっき法との組み合わせにより形成してもよい。
【００１６】
次に、本発明に関わる配線部材の実施の形態例を説明する。
図３（ａ）に示す第１の例は、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の形成方法に用いられる配線部材で、基材３１０の一面上の、酸またはアルカリに可溶な溶解剥離性層３２０上に、フリップチップ接続用端子部３３１と、外部接続端子部３３２と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線３３３とを、ウエハの端子に対応して形成しているものであり、フリップチップ接続用端子部３３１の接続面上に半田めっき部１５０を形成しているものである。
これは、図１、図２に示す実施の形態例の半導体装置の作製方法における図１（ｉ）に相当するものである。
フリップチップ接続用端子部３３１、外部接続端子部３３２、接続配線３３３からなる配線部３３０Ａを形成する金属層としては、導電性、コスト面から、銅層が通常用いられるが、これに限定されず、金属層を、銅層を主層として銅層ーニッケル層等、２層以上にしても良い。
また、溶解剥離性層３２０としては、金属層、基材を溶解せず、溶解できるもの、あるいは、所定のエッチング液により、配線層３３０Ａを形成する金属層や基材３１０より速くエッチングが進行する、即ち、金属層、基材３１０に対しエッチング選択性があることが必要である。
溶解剥離性層３２０としては、例えば、酸またはアルカリに可溶な金属が用いられ、具体的には、配線部１３０Ａを形成する金属層を銅めっき層、基材３１０を４２合金（４２％ニッケルー鉄合金）とした場合には、亜鉛（Ｚｎ）層を溶解剥離性層３２０とすることができる。
基材を導電性金属層である４２合金とし、図１に示す工程にて、配線部材を作製することができる。
この場合、溶解剥離性層１２０と、フリップチップ接続用端子部、外部接続端子部、接続配線からなる配線部１３０Ａを形成する金属層とが、電解めっき形成されたものである。
【００１７】
図３（ｂ）に示す第２の例は、第１の例において半田めっき部をまだ持たない状態のものである。
各部については第１の例と同様で、ここでは説明を省略する。
【００１８】
【実施例】
実施例は、図１、図２に示す半導体装置の作製方法により、半導体装置を作製したもので、図３に示す、第２の例、第１の例の配線部材を、順に作製し、更にこれを用い半導体装置を作製した。
図１、図２に基づいて説明する。
基材１１０として、０. １２５ｍｍの４２合金を用意し（図１（ａ））、フォトエッチング工程により、治具穴１１５を設け、所定の外形形状に加工した。（図１（ｂ））
レジスト、エッチング液は、それぞれ、ＰＭＥＲ（東京応化工業株式会社製）、塩化鉄を用いた。
次いで、下記の亜鉛めっき浴組成、条件にて、電流密度２Ａ／ｄｍ2 で５分間の通電を行い、３μｍ厚の溶解剥離性金属層１２０を、基材１１０の一面に電解めっき形成した。（図１（ｃ））
【００１９】
次いで、亜鉛（Ｚｎ）層からなる溶解剥離性金属層１２０上に、下記組成の硫酸銅めっき浴にて、浴温２５℃で、電流密度２Ａ／ｄｍ2 で４５分間の通電を行い、２０μｍ厚の銅めっき膜からなる電解めっき層１３０を形成した。（図１（ｄ））
【００２０】
次いで、酸洗、乾燥を行った後、市販のドライフィルムレジスト（旭化成（株）サンフオートＡＱ２５５８）をラミネートし、配線部形成用のフオトマスクを用いて下記条件にて露光を行い、現像、水洗、乾燥し、所定形状のレジスト層１４０を形成した。（図１（ｅ））
＜露光条件＞
密着露光機 （株）小野測器製ＴＮ８００ＣＬ
露光量 ８０ｍＪ／ｃｍ2
【００２１】
次いで、レジスト層１４０を耐エッチングマスクとして、過硫安をエッチング液として用いて、マスキングされていない部分をスプレーエツチングし、配線部１３０Ａを形成し、レジスト層１４０を苛性ソーダにて剥離し、水洗、乾燥して、基材１１０の一面に配線１３０Ａと溶解性金属層１２０とを配設した、図３（ｂ）に示す第２の例の配線部材を得た。（図１（ｆ））
【００２２】
次いで、ドライフィルムレジスト（旭化成（株）、サンフオートＡＱ２５５８）をラミネートし、配線部１３０Ａ形成の際と同様に、半田めっき部形成用のフオトマスクを用いて露光を行い、現像、水洗、乾燥をし、所定の形状を有する厚さ５０μｍレジスト層１４５を形成した（図１（ｇ））後、レジスト層１４５を耐めっきマスクとして、下記組成の半田めっき浴にて、電流密度３Ａ／ｄｍ2 で２５分間の通電を行い、４０μｍ厚の半田めっき膜からなる半田めっき層１５０を形成した。（図１（ｈ））
【００２３】
次いで、レジスト層１４５を苛性ソーダにて剥離し、水洗、乾燥して、基材１１０の一面に配線１３０Ａと溶解性金属層１２０と、半田めっき部１５０を配設した、図３（ａ）に示す第１の例の配線部材を得た。（図１（ｉ））
【００２４】
次いで、金バンプ付きウエハ１６０の端子部１６５とフリップチップ接続用端子１３１とを、半田めっき部１５０により、フリップチップ接続した（図１（ｊ））後、所定形状の型にて、エポキシ系樹脂を封止用樹脂として用い、圧力をかけ、樹脂封止を行なった。（図１（ｋ））
【００２５】
次いで、溶解剥離性金属層１２０を、塩酸をエッチング液とし、選択的にエッチングして、基材１１０を剥離した。（図１（ｌ））
【００２６】
次いで、配線部１３０Ａの外部接続端子部１３２の半田ボール形成面を開口する開口１８５を設け、ソルダーレジスト層１８０を形成し（図１（ｍ））、半田ボールを搭載、リフローし、半田バンプを形成した（図１（ｎ））後、これを切断分離して、半導体装置２１１、２１２、２１３を得た。（図１（ｏ））
【００２７】
【発明の効果】
本発明は、上記のように、パッケージングされたバンプ付き半導体装置をウエハレベルで作製する、半導体装置の作製方法であって、従来のウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式における歩留まり上の問題を解決できる半導体装置の作製方法の提供を可能とした。
また、このような、半導体装置の作製方法に用いられる配線部材の提供を可能とした。
【図面の簡単な説明】
【図１】本発明の半導体装置の作製方法の実施の形態の１例の一部工程断面図
【図２】図１に続く工程を示した工程断面図
【図３】配線部材の実施の形態例の断面図
【符号の説明】
１１０ 基材（ベース基板）
１１５ （位置合せ用の）治具穴
１２０ 溶解剥離性金属層
１３０ （配線部形成用）金属層
１３０Ａ 配線部
１３１ フリップチップ接続用端子
１３２ 外部接続端子部
１３３ 接続配線
１４０、１４５ レジスト層
１４５Ａ 開口
１５０ 半田めっき部
１６０ ウエハ
１６１、１６２、１６３ ペレット（チップ）
１６５ 端子部
１７０ 封止用樹脂
１８０ ソルダーレジスト
１８５ 開口
１９０ 半田ボール
２１１、２１２、２１３ 半導体装置
３１０ 基材（ベース基板）
３１５ （位置合せ用の）治具穴
３２０ 溶解剥離性金属層
３３０Ａ 配線部
３３１ フリップチップ接続用端子
３３２ 外部接続端子部
３３３ 接続配線
【発明の属する技術分野】
本発明は半導体装置の作製方法とそれに用いられる配線部材に関し、特に、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化、小型化が進んでいる。
従来は、ウエハ工程を経たウエハに対し、裏面研磨を施してから、ダイシングを行い、各ペレット（チップないし半導体素子とも言う）に切断分離した後、ペレット毎に、ダイボンディング、ワイヤボンディング、樹脂封止等を行い、半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。
近年、高速信号処理の点でワイヤボンディングに優れる、チップのバンプを用いたフリップチップ接続が採られるようになってきた。
フリップチップ接続には、パッケージングされていないチップをそのままプリント基板に搭載するベアチップ実装という方法もあるが、取り扱いが難しく、信頼性保証の観点からは、パッケージングされたバンプ付き半導体装置が望ましい。
【０００３】
最近では、パッケージングされたバンプ付き半導体装置を形成する方法として、ウエハレベルで、配線、外部端子部（メタルポストからなる）形成、樹脂封止、バンプ形成を行った後、各半導体措置に切断分離して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を形成する製造方式が提案されている。（ＣｈｉｐＳｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥＭＩ １９９９）
尚、このようにして作製されたＣＳＰをウエハレベルＣＳＰとも言う。
そして、このような半導体装置の作製を、ここでは、ウエハレベルでの半導体装置の作製と言う。
この方式によるＣＳＰでは、チップの端子が、チップの端子面上に形成した再配線層と接続して、再配置された外部端子部（メタルポスト）に接続され、外部端子部（メタルポスト）がバリアメタル層を介して、半田ボールに接続され、更に、半田ボールをバンプとして、プリント基板に半田接続されるため、従来の、フリップチップ接続によるチップのプリント基板への搭載に近い形態である。
この方式は、量産型ではあるが、素子を形成したウエハ上に、再配線層、外部端子部（メタルポスト）、保護層、バンプと作り込んでいくために、歩留まり上の問題がある。
付加価値の高い状態でハンドリングするために、不具合が生じると製造コストに大きくはね返る。
【０００４】
【発明が解決しようとする課題】
このように、パッケージングされたバンプ付き半導体装置を、ウエハレベルで形成する、上記ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式には、歩留まり上の問題があり、この対応が求められていた。
本発明は、これに対応するためのもので、パッケージングされたバンプ付き半導体装置をウエハレベルで作製する、半導体装置の作製方法であって、従来のウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式における歩留まり上の問題を解決できる方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の作製方法であって、順に、（ａ）４２合金からなる基材の一面上の、酸またはアルカリに可溶な亜鉛からなる溶解剥離性層上に、銅または銅−ニッケルからなる銅層にて、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成した配線部材を形成する、配線部材形成工程と、（ｂ）配線部材のフリップチップ接続用端子部に部分半田めっきを施した後、各ペレットの端子部には金バンプが形成されているペレットの集合であるウエハの端子部と、配線部材の部分半田めっき部とを、ウエハレベルで、半田接続する、ウエハレベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより溶解剥離性層を溶解して、配線部材の基材を樹脂封止されたウエハ側から分離する、分離工程と、（ｅ）外部接続端子部を露出するように開口を設けソルダーレジスト層を形成する、ソルダーレジスト層形成工程と、（ｆ）外部接続端子部にプリント基板との接続用バンプを形成する、接続用バンプ形成工程と、（ｇ）個別の半導体装置に切り出す、切断工程とを行うことを特徴とするものである。
そして、上記半導体装置の作製方法であって、前記配線部材形成工程は、前記基材の一面上に、順に、酸またはアルカリに可溶な前記溶解剥離性層、前記銅層を設けた基板の、前記銅層上に所定形状のレジスト像を形成し、前記所定形状のレジスト像を耐エッチングマスクとして、前記銅層をエッチングして、前記フリップチップ接続用端子部と、前記外部接続端子部と、前記フリップチップ接続用端子を所定の外部接続端子部に接続させる前記接続配線とを形成するものであることを特徴とするものである。
【０００６】
本発明に関わる配線部材は、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の形成方法に用いられる配線部材であって、基材の一面上の、酸またはアルカリに可溶な溶解剥離性層上に、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成していることを特徴とするものである。
そして、上記において、基材が導電性金属層であり、溶解剥離性層と、フリップチップ接続用端子部、外部接続端子部、接続配線を形成する金属層とが、電解めっき形成されたものであることを特徴とするものである。
そして、上記において、基材、溶解剥離性層、金属層が、それぞれ、４２合金、亜鉛層、銅層であることを特徴とするものである。
【０００７】
【作用】
本発明の半導体装置の作製方法は、上記のような構成にすることにより、パッケージングされたバンプ付き半導体装置をウエハレベルで作製する、半導体装置の作製方法であって、従来のウエハレベルＣＳＰの製造方式における歩留まり上の問題を解決できる半導体装置の作製方法の提供を可能としている。
具体的には、順に、（ａ）４２合金からなる基材の一面上の、酸またはアルカリに可溶な亜鉛からなる溶解剥離性層上に、銅または銅−ニッケルからなる銅層にて、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成した配線部材を形成する、配線部材形成工程と、（ｂ）配線部材のフリップチップ接続用端子部に部分半田めっきを施した後、各ペレットの端子部には金バンプが形成されているペレットの集合であるウエハの端子部と、配線部材の部分半田めっき部とを、ウエハレベルで、半田接続する、ウエハレベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより溶解剥離性層を溶解して、配線部材の基材を樹脂封止されたウエハ側から分離する、分離工程と、（ｅ）外部接続端子部を露出するように開口を設けソルダーレジスト層を形成する、ソルダーレジスト層形成工程と、（ｆ）外部接続端子部にプリント基板との接続用バンプを形成する、接続用バンプ形成工程と、（ｇ）個別の半導体装置に切り出す、切断工程とを行うことにより、さらには、前記配線部材形成工程が、前記基材の一面上に、順に、酸またはアルカリに可溶な前記溶解剥離性層、前記銅層を設けた基板の、前記銅層上に所定形状のレジスト像を形成し、前記所定形状のレジスト像を耐エッチングマスクとして、前記銅層をエッチングして、前記フリップチップ接続用端子部と、前記外部接続端子部と、前記フリップチップ接続用端子を所定の外部接続端子部に接続させる前記接続配線とを形成するものであることにより、これを達成している。
【０００８】
本発明に関わる配線部材は、上記のような構成にすることにより、パッケージングされたバンプ付き半導体装置をウエハレベルで形成する、半導体装置の製造方法であって、上記、ウエハレベルＣＳＰという製造方式における歩留まり上の問題を解決できる半導体装置の製造を可能としている。
【０００９】
【発明の実施の形態】
本発明の実施の形態を挙げて説明する。
図１は本発明の半導体装置の作製方法の実施の形態の１例の一部工程断面図で、図２は図１に続く工程を示した工程断面図で、図３は配線部材の実施の形態例の断面図である。
尚、各図は説明を分かり易くするため、ウエハのペレット（チップ）配列を少なくして示している。
図１、図２中、１１０は基材（ベース基板）、１１５は（位置合せ用の）治具穴、１２０は溶解剥離性金属層、１３０は（配線部形成用）金属層、１３０Ａは配線部、１３１はフリップチップ接続用端子、１３２は外部接続端子部、１３３は接続配線、１４０、１４５はレジスト層、１４５Ａは開口、１５０は半田めっき部、１６０はウエハ、１６１、１６２、１６３はペレット、１６５は端子部、１７０は封止用樹脂、１８０はソルダーレジスト、１８５は開口、１９０は半田ボール、２１１、２１２、２１３は半導体装置、３１０は基材（ベース基板）、３１５は（位置合せ用の）治具穴、３２０は溶解剥離性金属層、３３０Ａは配線部、３３１はフリップチップ接続用端子、３３２は外部接続端子部、３３３は接続配線である。
【００１０】
はじめに、本発明の半導体装置の作製方法の実施の形態の１例を、図１、図２に基づいて説明する。
先ず、基材（ベース基板）１１０として、導電性の金属板を用意し（図１（ａ））、フォトエッチング工程により、治具穴１１５を設け、所定の外形形状に加工する。（図１（ｂ））
次いで、溶解剥離性金属層１２０を基材１１０の一面にめっき形成し（図１（ｃ））、更にその上に電解めっきにより、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線配線とを作成するための、金属層１３０を形成する。（図１（ｄ））
金属層としては、導電性、コスト面から、銅層が通常用いられるが、これに限定はされない。
金属層を、銅層を主層として銅層ーニッケル層等、２層以上にしても良い。
また、溶解剥離性金属層１２０としては、所定のエッチング液により、金属層１３０や基材１１０より速くエッチングが進行する、即ち、金属層１３０、基材１１０に対しエッチング選択性があることが必要である。
溶解剥離性金属層１２０としては、酸またはアルカリに可溶な金属層が用いられ、例えば、金属層１３０を銅めっき層、基材１１０を４２合金（４２％ニッケルー鉄合金）とした場合には、Ｚｎを溶解剥離性金属層１２０とすることができる。
【００１１】
次いで、 配線形成部を覆うようにして、金属層１３０上に、所定形状にレジスト層１４０を形成し（図１（ｅ））、これをエッチングマスクとして、金属層１３０を所定のエッチング液でエッチングして配線部１３０Ａを形成する。（図１（ｅ））
レジスト層１４０としては、処理性が良く、所定の解像性を有し、耐エッチング性があれば良く、特に限定はされない。
次いで、レジスト層を所定の剥離液で溶解剥離し、必要に応じ、洗浄処理等を施した（図１（ｆ））後、エッチング形成した配線部１３０Ａのフリップチップ接続用端子１３１の接続面上を開口する開口１４５Ａを設け、レジスト層１４５を形成する。（図１（ｇ））
レジスト層１４５としては、処理性が良く、所定の解像性を有し、後続する部分半田めっきの耐性があれば良く、特に限定はされない。
次いで、半田めっきを行い、接続用端子１３１の接続面上に、開口１４５Ａ形状に半田めっき部１５０を形成する。（図１（ｈ））
【００１２】
次いで、レジスト層１４５を所定の剥離液で溶解剥離し、必要に応じ、洗浄処理等を施した（図１（ｉ））後、金バンプ付きウエハ１６０の端子部１６５とフリップチップ接続用端子１３１とを、半田めっき部１５０により、フリップチップ接続する。（図１（ｊ））
【００１３】
次いで、樹脂封止した（図１（ｋ））後、溶解剥離性金属層１２０を選択的にエッチングして、基材１１０を剥離する。（図１（ｉ））
樹脂封止は、例えば、所定形状の型、エポキシ系樹脂等の封止用樹脂を用いて、圧力をかけて行なう。
【００１４】
次いで、配線部１３０Ａの外部接続端子部１３２の半田ボール形成面を開口する開口１８５を設け、ソルダーレジスト層１８０を形成した（図１（ｍ））後、半田ボールを搭載、リフローし、半田バンプを形成する。（図１（ｎ））
この後、切断分離して、個別の半導体装置２１１、２１２、２１３を得る。（図１（ｏ））
【００１５】
本例では、基材を導電性金属とし、これを給電層として、溶解剥離性金属層１２０をめっき形成し、更に、溶解剥離性金属層１２０上に金属層１３０を電解めっき形成しているが、溶解剥離性金属層１２０、金属層１３０の形成はこれに限定はされない。
例えば、蒸着法、スパッタリング法による形成や、これらの方法と電解めっき法との組み合わせにより形成してもよい。
【００１６】
次に、本発明に関わる配線部材の実施の形態例を説明する。
図３（ａ）に示す第１の例は、ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の形成方法に用いられる配線部材で、基材３１０の一面上の、酸またはアルカリに可溶な溶解剥離性層３２０上に、フリップチップ接続用端子部３３１と、外部接続端子部３３２と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線３３３とを、ウエハの端子に対応して形成しているものであり、フリップチップ接続用端子部３３１の接続面上に半田めっき部１５０を形成しているものである。
これは、図１、図２に示す実施の形態例の半導体装置の作製方法における図１（ｉ）に相当するものである。
フリップチップ接続用端子部３３１、外部接続端子部３３２、接続配線３３３からなる配線部３３０Ａを形成する金属層としては、導電性、コスト面から、銅層が通常用いられるが、これに限定されず、金属層を、銅層を主層として銅層ーニッケル層等、２層以上にしても良い。
また、溶解剥離性層３２０としては、金属層、基材を溶解せず、溶解できるもの、あるいは、所定のエッチング液により、配線層３３０Ａを形成する金属層や基材３１０より速くエッチングが進行する、即ち、金属層、基材３１０に対しエッチング選択性があることが必要である。
溶解剥離性層３２０としては、例えば、酸またはアルカリに可溶な金属が用いられ、具体的には、配線部１３０Ａを形成する金属層を銅めっき層、基材３１０を４２合金（４２％ニッケルー鉄合金）とした場合には、亜鉛（Ｚｎ）層を溶解剥離性層３２０とすることができる。
基材を導電性金属層である４２合金とし、図１に示す工程にて、配線部材を作製することができる。
この場合、溶解剥離性層１２０と、フリップチップ接続用端子部、外部接続端子部、接続配線からなる配線部１３０Ａを形成する金属層とが、電解めっき形成されたものである。
【００１７】
図３（ｂ）に示す第２の例は、第１の例において半田めっき部をまだ持たない状態のものである。
各部については第１の例と同様で、ここでは説明を省略する。
【００１８】
【実施例】
実施例は、図１、図２に示す半導体装置の作製方法により、半導体装置を作製したもので、図３に示す、第２の例、第１の例の配線部材を、順に作製し、更にこれを用い半導体装置を作製した。
図１、図２に基づいて説明する。
基材１１０として、０. １２５ｍｍの４２合金を用意し（図１（ａ））、フォトエッチング工程により、治具穴１１５を設け、所定の外形形状に加工した。（図１（ｂ））
レジスト、エッチング液は、それぞれ、ＰＭＥＲ（東京応化工業株式会社製）、塩化鉄を用いた。
次いで、下記の亜鉛めっき浴組成、条件にて、電流密度２Ａ／ｄｍ2 で５分間の通電を行い、３μｍ厚の溶解剥離性金属層１２０を、基材１１０の一面に電解めっき形成した。（図１（ｃ））
次いで、亜鉛（Ｚｎ）層からなる溶解剥離性金属層１２０上に、下記組成の硫酸銅めっき浴にて、浴温２５℃で、電流密度２Ａ／ｄｍ2 で４５分間の通電を行い、２０μｍ厚の銅めっき膜からなる電解めっき層１３０を形成した。（図１（ｄ））
次いで、酸洗、乾燥を行った後、市販のドライフィルムレジスト（旭化成（株）サンフオートＡＱ２５５８）をラミネートし、配線部形成用のフオトマスクを用いて下記条件にて露光を行い、現像、水洗、乾燥し、所定形状のレジスト層１４０を形成した。（図１（ｅ））
＜露光条件＞
密着露光機 （株）小野測器製ＴＮ８００ＣＬ
露光量 ８０ｍＪ／ｃｍ2
【００２１】
次いで、レジスト層１４０を耐エッチングマスクとして、過硫安をエッチング液として用いて、マスキングされていない部分をスプレーエツチングし、配線部１３０Ａを形成し、レジスト層１４０を苛性ソーダにて剥離し、水洗、乾燥して、基材１１０の一面に配線１３０Ａと溶解性金属層１２０とを配設した、図３（ｂ）に示す第２の例の配線部材を得た。（図１（ｆ））
【００２２】
次いで、ドライフィルムレジスト（旭化成（株）、サンフオートＡＱ２５５８）をラミネートし、配線部１３０Ａ形成の際と同様に、半田めっき部形成用のフオトマスクを用いて露光を行い、現像、水洗、乾燥をし、所定の形状を有する厚さ５０μｍレジスト層１４５を形成した（図１（ｇ））後、レジスト層１４５を耐めっきマスクとして、下記組成の半田めっき浴にて、電流密度３Ａ／ｄｍ2 で２５分間の通電を行い、４０μｍ厚の半田めっき膜からなる半田めっき層１５０を形成した。（図１（ｈ））
次いで、レジスト層１４５を苛性ソーダにて剥離し、水洗、乾燥して、基材１１０の一面に配線１３０Ａと溶解性金属層１２０と、半田めっき部１５０を配設した、図３（ａ）に示す第１の例の配線部材を得た。（図１（ｉ））
【００２４】
次いで、金バンプ付きウエハ１６０の端子部１６５とフリップチップ接続用端子１３１とを、半田めっき部１５０により、フリップチップ接続した（図１（ｊ））後、所定形状の型にて、エポキシ系樹脂を封止用樹脂として用い、圧力をかけ、樹脂封止を行なった。（図１（ｋ））
【００２５】
次いで、溶解剥離性金属層１２０を、塩酸をエッチング液とし、選択的にエッチングして、基材１１０を剥離した。（図１（ｌ））
【００２６】
次いで、配線部１３０Ａの外部接続端子部１３２の半田ボール形成面を開口する開口１８５を設け、ソルダーレジスト層１８０を形成し（図１（ｍ））、半田ボールを搭載、リフローし、半田バンプを形成した（図１（ｎ））後、これを切断分離して、半導体装置２１１、２１２、２１３を得た。（図１（ｏ））
【００２７】
【発明の効果】
本発明は、上記のように、パッケージングされたバンプ付き半導体装置をウエハレベルで作製する、半導体装置の作製方法であって、従来のウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式における歩留まり上の問題を解決できる半導体装置の作製方法の提供を可能とした。
また、このような、半導体装置の作製方法に用いられる配線部材の提供を可能とした。
【図面の簡単な説明】
【図１】本発明の半導体装置の作製方法の実施の形態の１例の一部工程断面図
【図２】図１に続く工程を示した工程断面図
【図３】配線部材の実施の形態例の断面図
【符号の説明】
１１０ 基材（ベース基板）
１１５ （位置合せ用の）治具穴
１２０ 溶解剥離性金属層
１３０ （配線部形成用）金属層
１３０Ａ 配線部
１３１ フリップチップ接続用端子
１３２ 外部接続端子部
１３３ 接続配線
１４０、１４５ レジスト層
１４５Ａ 開口
１５０ 半田めっき部
１６０ ウエハ
１６１、１６２、１６３ ペレット（チップ）
１６５ 端子部
１７０ 封止用樹脂
１８０ ソルダーレジスト
１８５ 開口
１９０ 半田ボール
２１１、２１２、２１３ 半導体装置
３１０ 基材（ベース基板）
３１５ （位置合せ用の）治具穴
３２０ 溶解剥離性金属層
３３０Ａ 配線部
３３１ フリップチップ接続用端子
３３２ 外部接続端子部
３３３ 接続配線
Claims (2)
- ウエハレベルでパッケージングした後に、切断して、個別の半導体装置を形成する、半導体装置の作製方法であって、順に、（ａ）４２合金からなる基材の一面上の、酸またはアルカリに可溶な亜鉛からなる溶解剥離性層上に、銅または銅−ニッケルからなる銅層にて、フリップチップ接続用端子部と、外部接続端子部と、フリップチップ接続用端子を所定の外部接続端子部に接続させる接続配線とを、ウエハの端子に対応して形成した配線部材を形成する、配線部材形成工程と、（ｂ）配線部材のフリップチップ接続用端子部に部分半田めっきを施した後、各ペレットの端子部には金バンプが形成されているペレットの集合であるウエハの端子部と、配線部材の部分半田めっき部とを、ウエハレベルで、半田接続する、ウエハレベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより溶解剥離性層を溶解して、配線部材の基材を樹脂封止されたウエハ側から分離する、分離工程と、（ｅ）外部接続端子部を露出するように開口を設けソルダーレジスト層を形成する、ソルダーレジスト層形成工程と、（ｆ）外部接続端子部にプリント基板との接続用バンプを形成する、接続用バンプ形成工程と、（ｇ）個別の半導体装置に切り出す、切断工程とを行うことを特徴とする半導体装置の作製方法。
- 請求項１に記載の半導体装置の作製方法であって、前記配線部材形成工程は、前記基材の一面上に、順に、酸またはアルカリに可溶な前記溶解剥離性層、前記銅層を設けた基板の、前記銅層上に所定形状のレジスト像を形成し、前記所定形状のレジスト像を耐エッチングマスクとして、前記銅層をエッチングして、前記フリップチップ接続用端子部と、前記外部接続端子部と、前記フリップチップ接続用端子を所定の外部接続端子部に接続させる前記接続配線とを形成するものであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166303A JP4480108B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166303A JP4480108B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345336A JP2001345336A (ja) | 2001-12-14 |
| JP4480108B2 true JP4480108B2 (ja) | 2010-06-16 |
Family
ID=18669642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166303A Expired - Fee Related JP4480108B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4480108B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451511B1 (ko) * | 2002-03-13 | 2004-10-06 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 |
| JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| KR100582079B1 (ko) * | 2003-11-06 | 2006-05-23 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN100461354C (zh) * | 2004-09-28 | 2009-02-11 | 相丰科技股份有限公司 | 适用集成电路及发光二极管的封装方法 |
| JP4497304B2 (ja) * | 2004-11-22 | 2010-07-07 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP4490861B2 (ja) | 2005-04-25 | 2010-06-30 | 日立協和エンジニアリング株式会社 | 基板 |
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US7582556B2 (en) | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| KR100685177B1 (ko) * | 2006-03-10 | 2007-02-22 | 삼성전기주식회사 | 보드 온 칩 패키지 및 그 제조 방법 |
| JP5141076B2 (ja) | 2006-06-05 | 2013-02-13 | 株式会社デンソー | 半導体装置 |
| JP4305502B2 (ja) | 2006-11-28 | 2009-07-29 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| US8592995B2 (en) * | 2009-07-02 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump |
| JP6003369B2 (ja) * | 2012-08-06 | 2016-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| CN111106018B (zh) * | 2018-10-26 | 2021-08-31 | 深圳市鼎华芯泰科技有限公司 | 一种封装过程中形成金属电极的方法 |
-
2000
- 2000-06-02 JP JP2000166303A patent/JP4480108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345336A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
| JP4522574B2 (ja) | 半導体装置の作製方法 | |
| KR100658543B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3859403B2 (ja) | 半導体装置及びその製造方法 | |
| JP4480108B2 (ja) | 半導体装置の作製方法 | |
| KR101064755B1 (ko) | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| US6949470B2 (en) | Method for manufacturing circuit devices | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JP3879410B2 (ja) | リードフレームの製造方法 | |
| JP4638614B2 (ja) | 半導体装置の作製方法 | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP4027147B2 (ja) | パッケージ基板の製造方法 | |
| US20030157438A1 (en) | Bump forming process | |
| JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
| JP2018204066A (ja) | 電極形成方法及び半導体素子電極構造 | |
| JP3162464B2 (ja) | 半導体装置の製造方法 | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JP2002141437A (ja) | Ｃｓｐタイプの半導体装置及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100311 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |