JP2003324120A - 接続端子及びその製造方法並びに半導体装置及びその製造方法 - Google Patents
接続端子及びその製造方法並びに半導体装置及びその製造方法Info
- Publication number
- JP2003324120A JP2003324120A JP2002127573A JP2002127573A JP2003324120A JP 2003324120 A JP2003324120 A JP 2003324120A JP 2002127573 A JP2002127573 A JP 2002127573A JP 2002127573 A JP2002127573 A JP 2002127573A JP 2003324120 A JP2003324120 A JP 2003324120A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- opening
- bump
- connection terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000007772 electroless plating Methods 0.000 claims abstract description 40
- 230000001681 protective effect Effects 0.000 claims description 237
- 238000000034 method Methods 0.000 claims description 51
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 41
- 239000010931 gold Substances 0.000 claims description 41
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 28
- 238000001312 dry etching Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 229910052763 palladium Inorganic materials 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 11
- 239000011135 tin Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000010408 film Substances 0.000 description 269
- 238000007747 plating Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 23
- 239000011295 pitch Substances 0.000 description 22
- 239000000758 substrate Substances 0.000 description 17
- 239000011701 zinc Substances 0.000 description 13
- 238000009713 electroplating Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000006467 substitution reaction Methods 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- GEHJYWRUCIMESM-UHFFFAOYSA-L sodium sulfite Chemical compound [Na+].[Na+].[O-]S([O-])=O GEHJYWRUCIMESM-UHFFFAOYSA-L 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000005844 autocatalytic reaction Methods 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 235000010265 sodium sulphite Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
を形成する時にバンプ間ショートを防止すると共にバン
プ密着強度を確保する。 【解決手段】 電極パッド2上には第1保護膜3及び第
2保護膜4が形成され、これら互いに積層された第1保
護膜3及び第2保護膜4が共に除去された部分にバンプ
5が形成されている。ここで、上層に位置する第2保護
膜4の除去部分である開口部4aよりも下層に位置する
第1保護膜3の除去部分である開口部3aが大きく形成
され、上層の第2保護膜4がオーバーハングした構造と
なっており、バンプ5の底部がその外周部において、第
2保護膜4の下に入り込むように形成されている。
Description
において外部配線との電気的接続用に備えられる、電極
パッド上に突起電極(以下、バンプと略称する)を形成
してなる接続端子及びその製造方法、並びにそれを用い
た半導体装置及びその製造方法に関するものである。
い、半導体装置の小型化、多端子化及びファインピッチ
化が進められている。その結果、半導体装置をテープキ
ャリアパッケージ(以下、TCPと略称する)に実装す
る実装方式、或いは、半導体装置を基板上に直接フリッ
プチップボンディングを行う実装方式が急速に増えつつ
ある。
おける外部配線との電気的接続用に備えられる接続端子
としては、半導体装置の電極パッド上に接続用のバンプ
を形成した構造が必要となる。通常、電極パッド上には
電極パッドを保護するための保護膜が形成されているた
め、バンプは電極パッド上の保護膜を除去した部分(開
口部)に形成される。
よりAu(金)バンプや半田バンプを形成する電解めっ
きプロセスや、Auや半田のボールをパッド上に超音波
接合するボールバンププロセスが実用化されている。
インピッチ化に対して有利であるが、電解めっき用導電
膜と兼用されるバリアメタル層の形成や、フォトレジス
トの塗布・露光及び現像によるバンプ形成部の窓開けが
必要であり、電解めっき装置以外にもスパッタ装置やフ
ォト装置等の製造設備が必要となる。
はワイヤーボンダー以外の製造設備は必要ないが、パッ
ドピッチの限界が実用レベルで80μm程度、開発レベ
ルで60μm程度であり、ファインピッチ化や多端子化
に対しては不利である。
セスとして、無電解めっきバンププロセスが実用化され
つつある。無電解めっきバンププロセスは、半導体装置
の電極パッド上に選択的に無電解めっきを行うもので、
形成方法は以下の通りである。
除去した後、ジンケート処理を行い、電極パッド表面の
Al(アルミニウム)をZn(亜鉛)と置換させる。こ
のとき、ジンケート処理の代わりにパラジウム活性化処
理を行って電極パッド表面にPd(パラジウム)を付着
させても良い。
に浸漬してめっき処理を行う。無電解Niめっき反応
は、まず上記のZnもしくはPdとNiが置換反応を起
こしてNiが析出した後、Ni自身が触媒となる自己触
媒反応によってNiが析出して進んで行く。
するために置換Auめっきを行ってNi表面にAuを析
出させる。
成にはスパッタ装置によるめっき用導電膜の形成やフォ
ト装置によるバンプ形成部のフォトレジスト窓開けが必
要なく、電解めっきプロセスと比較して設備投資額が少
なくなる利点がある。また、安価であるNiが主材料と
なることやスループットが良いことにより電解めっきプ
ロセスによるAuバンプよりも製造コストが少なくな
る。
形成については、例えば、特開昭63−164343号
公報、特開昭63−305532号公報、特開平3−2
09725号公報、特開平5−47768号公報、特開
平8−264541号公報等に記載されている。
を無電解めっきプロセスにて作製した従来の接続端子の
構成では、ファインピッチ化や多端子化に対応しようと
した場合に、バンプの高さを高くできないといった問題
点がある。
因する。つまり、無電解めっきプロセスは、フォトレジ
スト窓開けを使用しないプロセスであるため、めっき上
面が保護膜より上になるとめっきは横方向へも成長す
る。そのため、パッド間スペースが狭くなるファインピ
ッチ品では、バンプの高さを高くすると隣接バンプ同士
が繋がってショートする恐れがあり、バンプの高さに制
約が生じることとなる。
ンプ幅を小さくすることで、バンプの高さを高くするこ
とはできる。しかしながら、保護膜の開口幅を小さくす
ると、電極パッドとバンプの密着面積(密着部分の面
積)が小さくなるため密着強度が低下するといった不具
合が生じる。つまり、保護膜の開口幅には、電極パッド
とバンプとの密着強度を確保するための下限値があり、
これを越えることはできない。
されたものであって、その目的は、電解めっきプロセス
と比較して設備投資額が少なく、かつ製造コストも低い
無電解めっきプロセスにて製造しても、バンプと電極パ
ッドとの密着強度を低下させることなく、バンプ上部の
幅が小さく、かつバンプの高さを高くできる無電解めっ
きプロセスによる製造に適した構造を有する接続端子及
びその製造方法、並びにそれを用いた半導体装置及びそ
の製造方法を提供することにある。
装置は、上記課題を解決するために、表面に保護膜が形
成された電極パッドと、該電極パッド上の保護膜の開口
部に形成された突起電極とからなる接続端子において、
上記保護膜が2層以上からなり、下層の保護膜の開口部
が上層の保護膜の開口部よりも大きく形成され、上記突
起電極の底部が上層の保護膜の下に入り込んでいること
を特徴としている。
の保護膜、上層の保護膜との表現を用いているが、保護
膜が2層からなる積層膜であれば、下層の保護膜、上層
の保護膜とは、各々1層ずつである。
膜、或いは下層の保護膜の少なくとも何れか一方が、2
層以上の積層膜構造の保護膜となっているか、最上層の
保護膜の開口部が一番小さく、下層に行くにしたがって
大きくなり、最下層の保護膜の開口部が一番大きくなっ
ている。
し、保護膜の開口部の大きさを、上層の保護膜と下層の
保護膜とで異ならせ、上層の保護膜をオーバーハングさ
せた構造としている。つまり、突起電極と電極パッドと
の密着強度に係る下層の保護膜の開口部は大きくし、突
起電極を無電解めっき法にて形成した場合にめっきが横
方向へも成長し始めるときの出発点となる上層の保護膜
の開口部を小さくしている。
き法にて突起電極を形成したとしても、下層の保護膜の
大きい開口部に合わせてその底部が形成される突起電極
は、オーバーハングした上層の保護膜の下に底部が一部
入り込むように形成され、突起電極と電極パッドとの密
着面積を稼いで密着強度を確保することができ、かつ、
突起電極の上部は、上層の保護膜の小さい開口部を超え
てから横方向に成長し始めるので、幅を抑えて高さを高
くすることができる。
で、ファインピッチ化や多端子化に対応するために、突
起電極の幅を小さくして高さを高くしても、隣接するバ
ンプ間においてショートするようなことはなく、かつ、
突起電極と電極パッドとの密着強度も確保できる。
起電極としては、ニッケル、銅、パラジウム、金、錫又
はそれらを含む化合物の何れかを用いることができる。
端子が形成される素子のコストを効果的に削減すること
ができる。
極表面を、金、パラジウム、錫の何れかからなる構成と
することができる。
なる構成とすることで、該突起電極が接合される他方の
電極との間で共晶接合させることが可能となる。
る構成とすることで、該突起電極が接合される他方の電
極との間で半田による接合を行うことが可能となる。
ば、上層の保護膜を窒化シリコン膜から、下層の保護膜
を酸化シリコン膜からなる構成とすることができる。
下層の保護膜を酸化シリコン膜で形成することで、上層
の保護膜に対してはドライエッチングにて開口部を形成
し、下層の保護膜に対してはエッチングが等方的に行わ
れるウエットエッチングにて開口膜を形成することで、
上層の保護膜がオーバーハングした構造に容易に加工す
ることができる。
下層の保護膜の開口部は、電極パッドと同一寸法もしく
はそれよりも小さい構成とすることが好ましい。
の電極パッドとの密着面積を決定し、密着強度に関わっ
てくるため、極力広い方が良いが、下層の保護膜の開口
部が電極パッドの寸法を超えて形成されると、突起電極
が電極パッドからはみ出すこととなり電極パッドの剥れ
等を引き起こす可能性があるので、電極パッドの寸法内
で密着強度を確保できるように設定することが好まし
い。
上記課題を解決するために、上層の保護膜の開口部をド
ライエッチングで形成した後、下層の保護膜の開口部を
ウエットエッチングで形成し、突起電極を無電解めっき
法によって形成することで、上記接続端子を製造するこ
とを特徴としている。
ドライエッチングにて開口部を形成し、下層の保護膜に
対してはエッチングが等方的に行われるウエットエッチ
ングにて開口膜を形成することで、上層の保護膜がオー
バーハングした構成に容易に加工することができ、この
ような開口部に対して、無電解めっき法にて突起電極を
形成することで、上記した本発明の接続端子を製造する
ことができる。
上記課題を解決するために、表面に保護膜が形成された
電極パッド上の保護膜の開口部に、無電解めっき法によ
って突起電極を形成する接続端子の製造方法において、
上記保護膜を2層以上の積層膜としておき、上層の保護
膜が下層の保護膜に対しオーバーハングするように開口
部を形成することを特徴としている。
の保護膜に対しオーバーハングするように開口部を形成
することで、無電解めっき法にて突起電極を形成したと
しても、下層の保護膜の大きい開口部にて突起電極と電
極パッドとの密着面積を稼いで密着強度を確保し、か
つ、上層の保護膜の小さい開口部にて、突起電極の上部
の幅を抑えて突起電極の高さを高くできる。
を製造することで、ファインピッチ化や多端子化に対応
するために、突起電極の幅を小さくしつつ、突起電極の
高さを高くしても、隣接するバンプ間においてショート
するようなことはなく、突起電極と電極パッドとの密着
強度も確保できる接続端子を得ることができる。
るために、上記した本発明の接続端子を備えたことを特
徴としている。
は、ファインピッチ化や多端子化に対応するために、突
起電極の幅を小さくして高さを高くしても、隣接するバ
ンプ間においてショートするようなことはなく、突起電
極と電極パッドとの密着強度も確保できるので、このよ
うな接続端子を備えた本発明の半導体装置は、ファイン
ピッチ化や多端子化に対応したものとなる。
は、上記課題を解決するために、上層の保護膜の開口部
をドライエッチングで形成した後、下層の保護膜の開口
部をウエットエッチングで形成し、突起電極を無電解め
っき法によって形成することを特徴としている。
てはドライエッチングにて開口部を形成し、下層の保護
膜に対してはエッチングが等方的に行われるウエットエ
ッチングにて開口膜を形成することで、上層の保護膜が
オーバーハングした構成に容易に加工することができ、
このような開口部に対して、無電解めっき法にて突起電
極を形成することで、上記した本発明の半導体装置を製
造することができる。
は、上記課題を解決するために、表面に保護膜が形成さ
れた電極パッド上の保護膜の開口部に、無電解めっき法
によって突起電極を形成して接続端子を作製する半導体
装置の製造方法において、接続端子の作製にあたり、上
記保護膜を2層以上の積層膜としておき、上層の保護膜
が下層の保護膜に対しオーバーハングするように開口部
を形成することを特徴としている。
の保護膜に対しオーバーハングするように開口部を形成
することで、無電解めっき法にて突起電極を形成したと
しても、下層の保護膜の大きい開口部にて突起電極と電
極パッドとの密着面積を稼いで密着強度を確保しつつ、
上層の保護膜の小さい開口部にて、突起電極の上部の幅
を抑えて突起電極の高さを高くできる。
置を製造することで、ファインピッチ化や多端子化に対
応するために、突起電極の幅を小さくして高さを高くし
ても、隣接するバンプ間においてショートするようなこ
とはなく、突起電極と電極パッドとの密着強度も確保で
きる接続端子を備えたファインピッチ化や多端子化に対
応した半導体装置を得ることができる。
ともできる。
上の保護膜開口部に突起電極を形成した接続端子におい
て、保護膜が2層以上となっており、下層の保護膜開口
部が上層の保護膜開口部よりも大きく、突起電極の底部
が保護膜開口部の上層の下に入り込んでいることを特徴
としている。
上の保護膜開口部に突起電極を形成した半導体装置にお
いて、保護膜が2層以上となっており、下層の保護膜開
口部が上層の保護膜開口部よりも大きく、突起電極の底
部が保護膜開口部の上層の下に入り込んでいることを特
徴としている。
は、保護膜を2層以上とし、電極パッドの保護膜開口部
を上層の保護膜開口サイズが下層の保護膜開口サイズよ
り小さくなるようにすることにより、無電解めっきにて
バンプを形成した時の隣接バンプ間ショートを防止する
と共に、バンプと電極パッドとの密着面積を確保してい
るため、バンプ幅が小さくなったことによる密着強度の
低下を防止することができる。
1に基づいて以下に説明する。
における接続端子部分の断面構造を示す。図において、
1は半導体基板、2は電極パッド、3は第1保護膜、4
は第2保護膜、5はバンプ(突起電極)である。
に、絶縁膜及び能動素子(共に図示せず)、電極パッド
2、第1保護膜3、第2保護膜4がこの順に形成されて
いる。そして、これら第1保護膜3及び第2保護膜4に
形成された開口部3a・4aに、バンプ5が形成されて
いる。バンプ5は、バンプ本体部5aとバンプ本体部5
a表面を覆う表面膜5bとからなる。
導体基板1上の上記した能動素子や一端を上記電極パッ
ド2とする配線を外力や水分から保護するためのもので
あって、電極パッド2とバンプ5との電気的接続を良好
にするために、バンプ5形成部位においては除去されて
いる。
3及び第2保護膜4の各開口部3a・4aは、下層に位
置する第1保護膜3の開口部3aが上層に位置する第2
保護膜4の開口部4aよりも大きく形成されたオーバー
ハング構造となっており、バンプ5の底部が、詳細には
底部の外周部が、第2保護膜4の下に入り込むように形
成されている点である。
た場合の、第1保護膜3及び第2保護膜4に形成された
各開口部3a・4a、バンプ5、及び電極パッド2の位
置関係を示す。
プロセスと比較して設備投資額が少なく、かつ製造コス
トも低い無電解めっきプロセスにてバンプ5を形成した
としても、下層の第1保護膜3の大きい開口部3aにて
バンプ5と電極パッド2との密着面積を稼いで密着強度
を確保し、かつ、上層の第2保護膜4の小さい開口部4
aにて、バンプ5の上部の幅を抑えてバンプ5の高さを
高くすることができる。
強度は、バンプ5と電極パッド2との密着面積に依存
し、密着面積が小さくなると密着強度も小さくなってし
まうが、このように、電極パッド2上に形成される保護
膜を少なくとも2層とし、下層の第1保護膜3の開口部
3aと上層の第2保護膜4の開口部4aとで機能を分離
し、開口部3aはあくまでバンプ5と電極パッド2との
密着面積を稼ぐために広めに形成して密着強度の低下を
阻止し、上層の第2保護膜4の開口部4aにおいては、
バンプ5の幅が高さを高くしても広くならないように狭
くすることで、ファインピッチ化や多端子化に対応した
上部の幅が小さくかつ高さのあるバンプ5を形成するこ
とができる。
第1保護膜3の開口部3aの大きさとしては、電極パッ
ド2のピッチが異なる場合も含め、電極パッド2の寸法
以下であって、第2保護膜4の開口部4aの寸法よりも
大きく形成すればよい。望ましくは、バンプ6の密着強
度が0.1Nよりも大きくなることである。実装形態や
電極パッドによって影響は変わるものの、バンプの密着
強度が0.1N以下になると、バンプ剥れ等の不具合が
発生する確率が大きくなるためである。
かけた時の破断強度であり、ここでは、シェア強度を使
用している。シェア強度の測定は、バンプシェアテスタ
ーを用いて行い、バンプの側面にバンプと同程度の幅の
ツールを当てて、バンプの側面側よりバンプに荷重をか
けて行き、バンプが破断した時の荷重を測定する。
を電極パッド2の寸法以下とするのは、バンプ5が電極
パッド2からは出て電極パッド2の剥れ等を引き起こす
可能性があるためである。
は、電極パッド2のピッチ、必要なバンプ5の高さとの
兼ね合いによって、バンプ5・5間のスペースが5μm
以下とならないように開口幅を決定すればよい。ここ
で、バンプ5・5間のスペースが5μm以下とならない
ように開口幅を決定するのは、無電解めっき反応でバン
プを形成する場合、バンプ間スペースが5μm以下にな
ると、相互作用によりバンプ間に、バンプ本体部を形成
する金属が析出して、バンプ同士が繋がってしまうため
である。
形成する材質としては、例えば、ニッケル、銅、パラジ
ウム、金、錫又はそれらを含む化合物等を用いることが
できる。また、表面膜5bを形成する材質としては、例
えば、金、パラジウム、或いは錫等を用いることができ
る。
シリコン膜、下層の第2保護膜4には例えば酸化シリコ
ン膜を用いることができる。
イエッチングで形成した後、下層の第2保護膜4の開口
部4aをウエットエッチングで形成することで、安易に
オーバーハング構成とすることができる。
は、絶縁膜を2層としてオーバーハング構造を形成し、
そのオーバーハング構造内に電解Auめっきを行って電
極を形成する技術が開示されているが、2層の絶縁膜は
Auめっきを凸状に形成するためのマスクとして使用さ
れているのみであり、Auめっき後には除去されてお
り、本発明とは目的も構造も全く異なったものである。
に説明する。
導体装置の接続端子部分の構成を示す。基本構成は、実
施の形態で説明した、図1の接続端子部分の構造と同じ
である。つまり、半導体基板1上に絶縁膜及び能動素子
(共に図示せず)、電極パッド2、第1保護膜3、第2
保護膜4がこの順に形成され、電極パッド2上のこれら
第1保護膜3及び第2保護膜4の各開口部3a・4a
に、バンプ本体部5aと表面膜5bとからなるバンプ5
が形成されている。
3aを25μm×70μm、第2保護膜4の開口部4a
を15μm×60μmとした。また、バンプ5について
は、バンプ本体部5aを高さ10μmのNiP層(P含
有量7〜11%)より形成し、表面膜5bは厚み1μm
のAu層より形成した。したがって、バンプ5のトータ
ル高さは11μmとなっている。また、電極パッド2・
2間ピッチは50μmとし、バンプ5・5間のピッチP
Bも50μmである。そして、NiP層からなるバンプ
本体部5aとAu層からなる表面膜5bは、無電解めっ
き方式によって形成した。
の幅寸法は15μmであるため、バンプ5の高さHBが
11μmの場合、図2に示す、バンプ幅WBは37μm
となり、バンプ5・5間スペースSBは標準で13μm
確保することができた。また、バンプ5と電極パッド2
の密着強度は、第1保護膜3の開口部3aの寸法(密着
面積)から求めて、約14g確保することができた。
及びバンプ5の形成方法の一例を説明する。図3(a)
〜(d)及び図4(a)〜(d)は、電極パッド2上へ
の無電解NiメッキによるNiバンプ5を形成する工程
断面図である。
において、1は半導体基板、2は電極パッド、3は第1
保護膜、4は第2保護膜、5はバンプ、5aはNiP層
からなるバンプ本体部、5aはAu層からなる表面膜、
7はフォトレジスト、8はZn層を示す。
膜3と第2保護膜4を形成した半導体基板1上にフォト
レジスト7を塗布し、第2保護膜4の開口部4aの寸法
にフォトレジスト7を窓開けする。
膜を使用し、第2保護膜4として窒化シリコン膜を使用
した。この他、第1保護膜3にポリイミド膜等の有機膜
を使用し、第2保護膜4に無機膜を使用してもよい。ま
た、第1保護膜3に無機膜(SiO2、PSG(リンを
ドープしたSiO2)等)を第2保護膜4にポリイミド
膜等の有機膜を使用してもよい。
分の保護膜4をエッチング除去して、開口部4aを形成
した。第2保護膜4のエッチング除去は弗素系のガス
(CF 4、SF6等)を使用してドライエッチングにて行
った。
合も窒化シリコン膜と同様に、弗素系のガスを用いてド
ライエッチングを行えば良い。一方、第2保護膜4にポ
リイミド膜等の有機膜を用いた場合は、Arガスを使用
してドライエッチングを行うか、感光性のポリイミドや
有機物を使用して露光・現像で不要な部分のポリイミド
膜や有機膜の除去を行う。
スト7の窓開け部分の第1保護膜3をエッチング除去し
た。第1保護膜3のエッチング除去は弗化アンモニウム
や弗化アンモニウム−弗化水素混合溶液等を使用してウ
エットエッチングにて行った。
グが行われるため、第2保護膜4の下部の第1保護膜3
もエッチングされる。その結果、下層の第1保護膜3の
開口部3aが上層の第2保護膜4の開口部4aよりも大
きく、上層の第2保護膜4がオーバーハングしている構
造を形成することができた。
グしている構造を形成するにあたり、第1保護膜3及び
第2保護膜4の両方をウエットエッチングして構成する
こともできる。
示すように半導体基板1を硫酸、リン酸、水酸化ナトリ
ウム等の水溶液中に浸漬することにより、電極パッド2
の表面上に形成されているAl酸化膜やAl弗化物をエ
ッチング除去した。Al弗化物は、第1保護膜3をエッ
チングする工程で形成されたものであり、Al酸化膜
は、該工程を含め、それ以外の工程中の熱や空気中の酸
素によっても形成されるものである。
ッド2の表面の再酸化を防止しさらに無電解Niメッキ
の反応開始点としても働くZn層8を電極パッド2上に
析出させた。
去した半導体基板1を酸化亜鉛と水酸化ナトリウムを主
成分としたジンケート溶液に浸漬することにより、電極
パッド2の表面のAlと溶液中のZnを置換させて形成
した。
度の硝酸水溶液に浸漬してZnを除去し、水洗後再度ジ
ンケート溶液に浸漬することにより、最初に置換したZ
nよりもより緻密なZn層が形成されるため、このよう
な2回ジンケート法を用いても良い。
ド2上にバンプ本体部5aとなるNiP層を形成した。
該NiP層5は、Zn層8を形成した半導体基板1を硫
酸ニッケルと次亜リン酸ナトリウムを主成分とした無電
解Niメッキ液に浸漬することにより形成した。
すると、まずZnとNiの置換反応が開始し、続いて置
換したNiが触媒となる自己触媒反応によって無電解N
iメッキ反応が進んで行く。
5a上に、バンプ5の表面膜5bとなるAu層を形成し
た。Au層5bは、無電解Niメッキを形成した半導体
基板1を亜硫酸Auナトリウムを主成分とした置換Au
メッキ液に浸漬することにより形成した。
ると、NiとAuの置換反応が開始し、Ni表面がAu
で覆われると置換反応が停止する。実際には、Ni表面
が全てAuで覆われることは少なく、Auのピンホール
からNiが溶出し続けるため、めっき時間は10分〜3
0分が適切であり、形成されたAu層5bは0.05〜
0.25μmの厚さとなる。
5a上のAu層5bの膜厚を厚くした。Au層5bの厚
膜化は、置換Auめっきを完了した半導体基板1を亜硫
酸Auナトリウムと還元剤を主成分とした無電解Auメ
ッキ液に浸漬することにて行った。
によるNi/Auバンプ形成は完了した。
ッチ50μmに対して、バンプ5高さ11μm(Ni:
10μm、Au:1μm)、バンプ5・5間スペース1
3μm、バンプシェア強度0.35N/バンプ(破断モ
ードとしては、Al(電極パッド2)の凝集破壊)であ
り、目的通りのバンプ5を形成することができた。
示すようにテープキャリア(TCP)のインナーリード
9にメッキされたSn層とNiバンプ5上の表面膜5b
であるAu層とを共晶接合10をさせ、樹脂封止を行う
ことによって、TCPに搭載することができた。
評価においても温度サイクルテスト(テスト条件:−4
0℃〜125℃、気相、各温度30分)で1000サイ
クル、プレッシャークッカーテスト(テスト条件:11
0℃、85RH)で300時間をクリアする高品質なも
のを得ることができた。
板上に形成された配線パッド上やプリント基板の配線パ
ッド上に異方性導電フィルムや異方性導電ペーストを介
して実装することも、何の問題もなく可能であった。
て、図6に示すように、第2保護膜4の開口部4aを第
1保護膜3の開口部3aと同じ25μm×70μmの大
きさとした以外は、全く実施例1の半導体装置における
接続端子の構造と同じとし、製造の手順も全く同じにし
て、半導体装置に接続端子を形成した。
バンプ12と電極パッドとの密着強度は実施例1と同じ
0.35Nを確保できるものの、バンプ12・12間ス
ペースが標準で3μmしか確保できなかった。
ンプを形成する場合、バンプ間スペースが5μm以下に
なると相互作用によりバンプ間に、バンプ本体部を形成
する金属、例えば、ニッケル、銅、パラジウム、金、
錫、又はそれらを含む化合物の析出が起こり、バンプ同
士が繋がってしまうため、バンプ間ショートを生じるこ
ととなる。
て、図7に示すように、第1保護膜3の開口部3aを第
2保護膜4の開口部4aと同じ15μm×60μmの大
きさとした以外は、全く実施例1の半導体装置における
接続端子の構造と同じとし、製造の手順も全く同じにし
て、半導体装置に接続端子を形成した。
バンプ13・13間スペースは実施例1と同じ13μm
を確保できるものの、バンプ13と電極パッドとの密着
強度が約0.07Nしか確保できなかった。
と、実装形態や電極パッドによって影響は変わるもの
の、バンプ剥れ等の不具合が発生する確率が大きくな
る。
ように、表面に保護膜が形成された電極パッドと、該電
極パッド上の保護膜の開口部に形成された突起電極とか
らなる接続端子において、上記保護膜が2層以上からな
り、下層の保護膜の開口部が上層の保護膜の開口部より
も大きく形成され、上記突起電極の底部が上層の保護膜
の下に入り込んでいることを特徴としている。
し、保護膜の開口部の大きさを、上層の保護膜と下層の
保護膜とで異ならせ、上層の保護膜をオーバーハングさ
せた構造としている。つまり、突起電極と電極パッドと
の密着強度に係る下層の保護膜の開口部は大きくし、突
起電極を無電解めっき法にて形成した場合にめっきが横
方向へも成長し始めるときの出発点となる上層の保護膜
の開口部を小さくしている。
き法にて突起電極を形成したとしても、下層の保護膜の
大きい開口部に合わせてその底部が形成される突起電極
は、オーバーハングした上層の保護膜の下に底部が一部
入り込むように形成され、突起電極と電極パッドとの密
着面積を稼いで密着強度を確保することができ、かつ、
突起電極の上部は、上層の保護膜の小さい開口部を超え
てから横方向に成長し始めるので、幅を抑えて高さを高
くすることができる。
で、ファインピッチ化や多端子化に対応するために、突
起電極の幅を小さくして高さを高くしても、隣接するバ
ンプ間においてショートするようなことはなく、かつ、
突起電極と電極パッドとの密着強度も確保できるという
効果を奏する。
起電極としては、ニッケル、銅、パラジウム、金、錫又
はそれらを含む化合物の何れかを用いることができる。
端子が形成される素子のコストを効果的に削減すること
ができるという効果を併せて奏する。
極表面を、金、パラジウム、錫の何れかからなる構成と
することができる。
なる構成とすることで、該突起電極が接合される他方の
電極との間で共晶接合させることが可能となるという効
果を併せて奏する。
る構成とすることで、該突起電極が接合される他方の電
極との間で半田による接合を行うことが可能となるとい
う効果も併せて奏する。
ば、上層の保護膜を窒化シリコン膜から、下層の保護膜
を酸化シリコン膜からなる構成とすることができる。
し、下層の保護膜を酸化シリコン膜より形成すること
で、上層の保護膜に対してはドライエッチングにて開口
部を形成し、下層の保護膜に対してはエッチングが等方
的に行われるウエットエッチングにて開口膜を形成する
ことで、上層の保護膜がオーバーハングした構造に容易
に加工することができるという効果を併せて奏する。
下層の保護膜の開口部は、電極パッドと同一寸法もしく
はそれよりも小さい構成とすることが好ましい。
の電極パッドとの密着面積を決定し、密着強度に関わっ
てくるため、極力広い方が良いが、下層の保護膜の開口
部が電極パッドの寸法を超えて形成されると、突起電極
が電極パッドからはみ出すこととなり電極パッドの剥れ
等を引き起こす可能性があるので、電極パッドの寸法内
で密着強度を確保できるように設定することが好まし
い。
以上のように、上層の保護膜の開口部をドライエッチン
グで形成した後、下層の保護膜の開口部をウエットエッ
チングで形成し、突起電極を無電解めっき法によって形
成することで、上記接続端子を製造することを特徴とし
ている。
ドライエッチングにて開口部を形成し、下層の保護膜に
対してはエッチングが等方的に行われるウエットエッチ
ングにて開口膜を形成することで、上層の保護膜がオー
バーハングした構成に容易に加工することができ、この
ような開口部に対して、無電解めっき法にて突起電極を
形成することで、上記した本発明の接続端子を製造する
ことができるという効果を奏する。
以上のように、表面に保護膜が形成された電極パッド上
の保護膜の開口部に、無電解めっき法によって突起電極
を形成する接続端子の製造方法において、上記保護膜を
2層以上の積層膜としておき、上層の保護膜が下層の保
護膜に対しオーバーハングするように開口部を形成する
ことを特徴としている。
の保護膜に対しオーバーハングするように開口部を形成
することで、無電解めっき法にて突起電極を形成したと
しても、下層の保護膜の大きい開口部にて突起電極と電
極パッドとの密着面積を稼いで密着強度を確保し、か
つ、上層の保護膜の小さい開口部にて、突起電極の上部
の幅を抑えて突起電極の高さを高くできる。
を製造することで、ファインピッチ化や多端子化に対応
するために、突起電極の幅を小さくしつつ、突起電極の
高さを高くしても、隣接するバンプ間においてショート
するようなことはなく、突起電極と電極パッドとの密着
強度も確保できる接続端子を得ることができるという効
果を奏する。
記した本発明の接続端子を備えたことを特徴としてい
る。
は、ファインピッチ化や多端子化に対応するために、突
起電極の幅を小さくして高さを高くしても、隣接するバ
ンプ間においてショートするようなことはなく、突起電
極と電極パッドとの密着強度も確保できるので、このよ
うな接続端子を備えた本発明の半導体装置は、ファイン
ピッチ化や多端子化に対応したものとなるという効果を
奏する。
は、以上のように、上層の保護膜の開口部をドライエッ
チングで形成した後、下層の保護膜の開口部をウエット
エッチングで形成し、突起電極を無電解めっき法によっ
て形成することを特徴としている。
てはドライエッチングにて開口部を形成し、下層の保護
膜に対してはエッチングが等方的に行われるウエットエ
ッチングにて開口膜を形成することで、上層の保護膜が
オーバーハングした構成に容易に加工することができ、
このような開口部に対して、無電解めっき法にて突起電
極を形成することで、上記した本発明の半導体装置を製
造することができるという効果を奏する。
は、以上のように、表面に保護膜が形成された電極パッ
ド上の保護膜の開口部に、無電解めっき法によって突起
電極を形成して接続端子を作製する半導体装置の製造方
法において、接続端子の作製にあたり、上記保護膜を2
層以上の積層膜としておき、上層の保護膜が下層の保護
膜に対しオーバーハングするように開口部を形成するこ
とを特徴としている。
の保護膜に対しオーバーハングするように開口部を形成
することで、無電解めっき法にて突起電極を形成したと
しても、下層の保護膜の大きい開口部にて突起電極と電
極パッドとの密着面積を稼いで密着強度を確保しつつ、
上層の保護膜の小さい開口部にて、突起電極の上部の幅
を抑えて突起電極の高さを高くできる。
置を製造することで、ファインピッチ化や多端子化に対
応するために、突起電極の幅を小さくして高さを高くし
ても、隣接するバンプ間においてショートするようなこ
とはなく、突起電極と電極パッドとの密着強度も確保で
きる接続端子を備えたファインピッチ化や多端子化に対
応した半導体装置を得ることができるという効果を奏す
る。
すもので、(a)は、半導体装置の接続端子部分の縦断
面図であり、(b)は、各保護膜の開口部、バンプ、及
び電極パッドの寸法関係を示す図面である。
子部分の縦断面図である。
装置におけるバンプ製造工程を示すための接続端子部分
の縦断面図である。
装置におけるバンプ製造工程を示すための接続端子部分
の縦断面図であり、図3(a)〜(d)の続きの製造工
程を示している。
子のバンプをテープキャリアパッケージに実装した時の
接合部分を示す縦断面図である。
続端子部分の縦断面図である。
続端子部分の縦断面図である。
Claims (10)
- 【請求項1】表面に保護膜が形成された電極パッドと、
該電極パッド上の保護膜の開口部に形成された突起電極
とからなる接続端子において、 上記保護膜が2層以上からなり、下層の保護膜の開口部
が上層の保護膜の開口部よりも大きく形成され、上記突
起電極の底部が上層の保護膜の下に入り込んでいること
を特徴とする接続端子。 - 【請求項2】上記突起電極が、ニッケル、銅、パラジウ
ム、金、錫又はそれらを含む化合物の何れかからなるこ
とを特徴とする請求項1に記載の接続端子。 - 【請求項3】上記突起電極の表面が、金、パラジウム、
錫の何れかからなることを特徴とする請求項1又は2に
記載の接続端子。 - 【請求項4】上記上層の保護膜が窒化シリコン膜からな
り、上記下層の保護膜が酸化シリコン膜からなることを
特徴とする請求項1ないし3の何れかに記載の接続端
子。 - 【請求項5】上記下層の保護膜の開口部が、上記電極パ
ッドと同一寸法もしくはそれよりも小さいことを特徴と
する請求項1ないし4の何れかに記載の接続端子。 - 【請求項6】上記上層の保護膜の開口部をドライエッチ
ングで形成した後、上記下層の保護膜の開口部をウエッ
トエッチングで形成し、上記突起電極を無電解めっき法
によって形成することを特徴とする請求項1ないし5の
何れかに記載の接続端子の製造方法。 - 【請求項7】表面に保護膜が形成された電極パッド上の
保護膜の開口部に、無電解めっき法によって突起電極を
形成する接続端子の製造方法において、 上記保護膜を2層以上の積層膜としておき、上層の保護
膜が下層の保護膜に対しオーバーハングするように開口
部を形成することを特徴とする接続端子の製造方法。 - 【請求項8】請求項1ないし5の何れかに記載の接続端
子を備えたことを特徴とする半導体装置。 - 【請求項9】上記上層の保護膜の開口部をドライエッチ
ングで形成した後、上記下層の保護膜の開口部をウエッ
トエッチングで形成し、上記突起電極を無電解めっき法
によって形成することを特徴とする請求項8に記載の半
導体装置の製造方法。 - 【請求項10】表面に保護膜が形成された電極パッド上
の保護膜の開口部に、無電解めっき法によって突起電極
を形成して接続端子を作製する半導体装置の製造方法に
おいて、 接続端子の作製にあたり、上記保護膜を2層以上の積層
膜としておき、上層の保護膜が下層の保護膜に対しオー
バーハングするように開口部を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002127573A JP3949505B2 (ja) | 2002-04-26 | 2002-04-26 | 接続端子及びその製造方法並びに半導体装置及びその製造方法 |
TW092109745A TWI225672B (en) | 2002-04-26 | 2003-04-25 | Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same |
CNB03122279XA CN1283002C (zh) | 2002-04-26 | 2003-04-25 | 连接端子及其制造方法以及半导体装置及其制造方法 |
KR10-2003-0026330A KR100516092B1 (ko) | 2002-04-26 | 2003-04-25 | 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법 |
US10/422,749 US6908311B2 (en) | 2002-04-26 | 2003-04-25 | Connection terminal and a semiconductor device including at least one connection terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002127573A JP3949505B2 (ja) | 2002-04-26 | 2002-04-26 | 接続端子及びその製造方法並びに半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003324120A true JP2003324120A (ja) | 2003-11-14 |
JP3949505B2 JP3949505B2 (ja) | 2007-07-25 |
Family
ID=29243841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002127573A Expired - Lifetime JP3949505B2 (ja) | 2002-04-26 | 2002-04-26 | 接続端子及びその製造方法並びに半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6908311B2 (ja) |
JP (1) | JP3949505B2 (ja) |
KR (1) | KR100516092B1 (ja) |
CN (1) | CN1283002C (ja) |
TW (1) | TWI225672B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117464A (ja) * | 2007-11-02 | 2009-05-28 | Kyocera Corp | 半導体素子及び該半導体素子の実装構造体 |
JP2013102013A (ja) * | 2011-11-08 | 2013-05-23 | Toyota Motor Corp | 半導体装置の製造方法と半導体装置 |
KR20170079901A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 표시 장치와 그의 제조 방법 |
KR20180014351A (ko) * | 2016-07-29 | 2018-02-08 | 삼성디스플레이 주식회사 | 집적회로 칩 및 이를 포함하는 표시 장치 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4159897B2 (ja) * | 2003-02-26 | 2008-10-01 | 東洋鋼鈑株式会社 | ハンダ性に優れた表面処理Al板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Al板の製造方法 |
JP4160518B2 (ja) * | 2004-02-06 | 2008-10-01 | Dowaホールディングス株式会社 | 金属−セラミックス接合部材およびその製造方法 |
US7213329B2 (en) * | 2004-08-14 | 2007-05-08 | Samsung Electronics, Co., Ltd. | Method of forming a solder ball on a board and the board |
JP4604641B2 (ja) * | 2004-10-18 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
KR100601493B1 (ko) * | 2004-12-30 | 2006-07-18 | 삼성전기주식회사 | 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법 |
JP2006330021A (ja) * | 2005-05-23 | 2006-12-07 | Mitsubishi Electric Corp | 液晶表示装置 |
JP5165190B2 (ja) * | 2005-06-15 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4061506B2 (ja) * | 2005-06-21 | 2008-03-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR100699892B1 (ko) * | 2006-01-20 | 2007-03-28 | 삼성전자주식회사 | 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판 |
KR101222980B1 (ko) * | 2006-06-30 | 2013-01-17 | 엘지디스플레이 주식회사 | 증착 장비의 결정 센서의 재생 방법 |
US20080284009A1 (en) * | 2007-05-16 | 2008-11-20 | Heikyung Min | Dimple free gold bump for drive IC |
CN101325840A (zh) * | 2007-06-15 | 2008-12-17 | 富士康(昆山)电脑接插件有限公司 | 防氧化印刷电路板及其金手指和该印刷电路板的制造方法 |
US8293587B2 (en) | 2007-10-11 | 2012-10-23 | International Business Machines Corporation | Multilayer pillar for reduced stress interconnect and method of making same |
CN101754578B (zh) * | 2008-12-18 | 2012-07-18 | 欣兴电子股份有限公司 | 咬合式电路结构及其形成方法 |
TWI371998B (en) * | 2009-11-03 | 2012-09-01 | Nan Ya Printed Circuit Board | Printed circuit board structure and method for manufacturing the same |
JP2013258044A (ja) * | 2012-06-12 | 2013-12-26 | Molex Inc | コネクタ |
US10269747B2 (en) * | 2012-10-25 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
US9832887B2 (en) * | 2013-08-07 | 2017-11-28 | Invensas Corporation | Micro mechanical anchor for 3D architecture |
JP2017069381A (ja) * | 2015-09-30 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
CN116759321A (zh) * | 2023-08-21 | 2023-09-15 | 广州市艾佛光通科技有限公司 | 一种半导体芯片焊盘及其制作方法、芯片封装方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260360A (ja) | 1986-05-06 | 1987-11-12 | Seiko Epson Corp | 固体撮像装置のパツシベ−シヨン層 |
JPS62293671A (ja) | 1986-06-12 | 1987-12-21 | Seiko Epson Corp | 固体撮像装置のパツシベ−シヨン層 |
JPS63164343A (ja) | 1986-12-26 | 1988-07-07 | Matsushita Electric Ind Co Ltd | フリツプチツプic装置 |
JPS63305532A (ja) | 1987-06-05 | 1988-12-13 | Toshiba Corp | バンプの形成方法 |
JPH03209725A (ja) | 1990-01-11 | 1991-09-12 | Matsushita Electric Ind Co Ltd | 半導体装置の突起電極形成方法 |
JPH0547768A (ja) | 1991-08-14 | 1993-02-26 | Toshiba Corp | バンプ形成方法 |
JPH05198530A (ja) | 1992-01-21 | 1993-08-06 | Nec Corp | 半導体装置の製造方法 |
JPH08264541A (ja) | 1995-03-23 | 1996-10-11 | Citizen Watch Co Ltd | 半導体装置 |
CN1244837C (zh) * | 1996-10-22 | 2006-03-08 | 精工爱普生株式会社 | 液晶面板用基板和液晶面板 |
US6022751A (en) * | 1996-10-24 | 2000-02-08 | Canon Kabushiki Kaisha | Production of electronic device |
JPH10270386A (ja) | 1997-03-24 | 1998-10-09 | Oki Electric Ind Co Ltd | Lsiパッシベーションビア |
JP3672297B2 (ja) * | 1999-11-10 | 2005-07-20 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-04-26 JP JP2002127573A patent/JP3949505B2/ja not_active Expired - Lifetime
-
2003
- 2003-04-25 KR KR10-2003-0026330A patent/KR100516092B1/ko active IP Right Grant
- 2003-04-25 TW TW092109745A patent/TWI225672B/zh not_active IP Right Cessation
- 2003-04-25 CN CNB03122279XA patent/CN1283002C/zh not_active Expired - Lifetime
- 2003-04-25 US US10/422,749 patent/US6908311B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117464A (ja) * | 2007-11-02 | 2009-05-28 | Kyocera Corp | 半導体素子及び該半導体素子の実装構造体 |
JP2013102013A (ja) * | 2011-11-08 | 2013-05-23 | Toyota Motor Corp | 半導体装置の製造方法と半導体装置 |
KR20170079901A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 표시 장치와 그의 제조 방법 |
KR102532973B1 (ko) * | 2015-12-31 | 2023-05-16 | 엘지디스플레이 주식회사 | 표시 장치와 그의 제조 방법 |
KR20180014351A (ko) * | 2016-07-29 | 2018-02-08 | 삼성디스플레이 주식회사 | 집적회로 칩 및 이를 포함하는 표시 장치 |
KR102540850B1 (ko) * | 2016-07-29 | 2023-06-07 | 삼성디스플레이 주식회사 | 집적회로 칩 및 이를 포함하는 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20030084769A (ko) | 2003-11-01 |
US6908311B2 (en) | 2005-06-21 |
JP3949505B2 (ja) | 2007-07-25 |
TWI225672B (en) | 2004-12-21 |
TW200404344A (en) | 2004-03-16 |
KR100516092B1 (ko) | 2005-09-23 |
CN1453863A (zh) | 2003-11-05 |
US20030203661A1 (en) | 2003-10-30 |
CN1283002C (zh) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
US8101864B2 (en) | Electronic device substrate and its fabrication method, and electronic device and its fabrication method | |
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
KR100658543B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN110783298B (zh) | 半导体器件及其制造方法 | |
US20020175409A1 (en) | Semiconductor device and method for fabricating the semiconductor device | |
USRE48421E1 (en) | Flip chip and method of making flip chip | |
JP3003624B2 (ja) | 半導体装置 | |
WO2003056625A2 (en) | Wirebond structure and method of wire bonding a microelectronic die | |
WO2005093827A1 (ja) | 貫通配線基板及びその製造方法 | |
JP2001345336A (ja) | 半導体装置の作製方法と、それに用いられる配線部材 | |
JP2784122B2 (ja) | 半導体装置の製法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
JP2001230270A (ja) | 半導体装置及びその製造方法 | |
JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002270715A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2001077142A (ja) | 半導体装置及びその製造方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0719797B2 (ja) | 半導体装置の実装具 | |
KR101046377B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그의 제조 방법 | |
JPH11135546A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH10340923A (ja) | 半導体装置の接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3949505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |