JP3949505B2 - 接続端子及びその製造方法並びに半導体装置及びその製造方法 - Google Patents

接続端子及びその製造方法並びに半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3949505B2
JP3949505B2 JP2002127573A JP2002127573A JP3949505B2 JP 3949505 B2 JP3949505 B2 JP 3949505B2 JP 2002127573 A JP2002127573 A JP 2002127573A JP 2002127573 A JP2002127573 A JP 2002127573A JP 3949505 B2 JP3949505 B2 JP 3949505B2
Authority
JP
Japan
Prior art keywords
protective film
opening
connection terminal
electrode pad
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002127573A
Other languages
English (en)
Other versions
JP2003324120A (ja
Inventor
敦 小野
▲琢▼郎 浅津
真司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002127573A priority Critical patent/JP3949505B2/ja
Priority to TW092109745A priority patent/TWI225672B/zh
Priority to CNB03122279XA priority patent/CN1283002C/zh
Priority to KR10-2003-0026330A priority patent/KR100516092B1/ko
Priority to US10/422,749 priority patent/US6908311B2/en
Publication of JP2003324120A publication Critical patent/JP2003324120A/ja
Application granted granted Critical
Publication of JP3949505B2 publication Critical patent/JP3949505B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば半導体装置において外部配線との電気的接続用に備えられる、電極パッド上に突起電極（以下、バンプと略称する）を形成してなる接続端子及びその製造方法、並びにそれを用いた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化に伴い、半導体装置の小型化、多端子化及びファインピッチ化が進められている。その結果、半導体装置をテープキャリアパッケージ（以下、ＴＣＰと略称する）に実装する実装方式、或いは、半導体装置を基板上に直接フリップチップボンディングを行う実装方式が急速に増えつつある。
【０００３】
このような実装方式の場合、半導体装置における外部配線との電気的接続用に備えられる接続端子としては、半導体装置の電極パッド上に接続用のバンプを形成した構造が必要となる。通常、電極パッド上には電極パッドを保護するための保護膜が形成されているため、バンプは電極パッド上の保護膜を除去した部分（開口部）に形成される。
【０００４】
バンプの形成方法としては、電解めっきによりＡｕ（金）バンプや半田バンプを形成する電解めっきプロセスや、Ａｕや半田のボールをパッド上に超音波接合するボールバンププロセスが実用化されている。
【０００５】
電解めっきプロセスは、多端子化及びファインピッチ化に対して有利であるが、電解めっき用導電膜と兼用されるバリアメタル層の形成や、フォトレジストの塗布・露光及び現像によるバンプ形成部の窓開けが必要であり、電解めっき装置以外にもスパッタ装置やフォト装置等の製造設備が必要となる。
【０００６】
また、ボールバンププロセスは、基本的にはワイヤーボンダー以外の製造設備は必要ないが、パッドピッチの限界が実用レベルで８０μｍ程度、開発レベルで６０μｍ程度であり、ファインピッチ化や多端子化に対しては不利である。
【０００７】
このような中、最近新しいバンプ形成プロセスとして、無電解めっきバンププロセスが実用化されつつある。無電解めっきバンププロセスは、半導体装置の電極パッド上に選択的に無電解めっきを行うもので、形成方法は以下の通りである。
【０００８】
まず、電極パッド上の酸化膜や残留薄膜を除去した後、ジンケート処理を行い、電極パッド表面のＡｌ（アルミニウム）をＺｎ（亜鉛）と置換させる。このとき、ジンケート処理の代わりにパラジウム活性化処理を行って電極パッド表面にＰｄ（パラジウム）を付着させても良い。
【０００９】
次に、無電解Ｎｉ（ニッケル）めっき液中に浸漬してめっき処理を行う。無電解Ｎｉめっき反応は、まず上記のＺｎもしくはＰｄとＮｉが置換反応を起こしてＮｉが析出した後、Ｎｉ自身が触媒となる自己触媒反応によってＮｉが析出して進んで行く。
【００１０】
Ｎｉめっき終了後、Ｎｉ表面の酸化を防止するために置換Ａｕめっきを行ってＮｉ表面にＡｕを析出させる。
【００１１】
このように、無電解Ｎｉめっきバンプの形成にはスパッタ装置によるめっき用導電膜の形成やフォト装置によるバンプ形成部のフォトレジスト窓開けが必要なく、電解めっきプロセスと比較して設備投資額が少なくなる利点がある。また、安価であるＮｉが主材料となることやスループットが良いことにより電解めっきプロセスによるＡｕバンプよりも製造コストが少なくなる。
【００１２】
なお、無電解めっきプロセスによるバンプ形成については、例えば、特開昭６３−１６４３４３号公報、特開昭６３−３０５５３２号公報、特開平３−２０９７２５号公報、特開平５−４７７６８号公報、特開平８−２６４５４１号公報等に記載されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、バンプを無電解めっきプロセスにて作製した従来の接続端子の構成では、ファインピッチ化や多端子化に対応しようとした場合に、バンプの高さを高くできないといった問題点がある。
【００１４】
これは、無電解めっきプロセスの特性に起因する。つまり、無電解めっきプロセスは、フォトレジスト窓開けを使用しないプロセスであるため、めっき上面が保護膜より上になるとめっきは横方向へも成長する。そのため、パッド間スペースが狭くなるファインピッチ品では、バンプの高さを高くすると隣接バンプ同士が繋がってショートする恐れがあり、バンプの高さに制約が生じることとなる。
【００１５】
もちろん、保護膜の開口幅を小さくしてバンプ幅を小さくすることで、バンプの高さを高くすることはできる。しかしながら、保護膜の開口幅を小さくすると、電極パッドとバンプの密着面積（密着部分の面積）が小さくなるため密着強度が低下するといった不具合が生じる。つまり、保護膜の開口幅には、電極パッドとバンプとの密着強度を確保するための下限値があり、これを越えることはできない。
【００１６】
本発明は、このような従来の課題に鑑みなされたものであって、その目的は、電解めっきプロセスと比較して設備投資額が少なく、かつ製造コストも低い無電解めっきプロセスにて製造しても、バンプと電極パッドとの密着強度を低下させることなく、バンプ上部の幅が小さく、かつバンプの高さを高くできる無電解めっきプロセスによる製造に適した構造を有する接続端子及びその製造方法、並びにそれを用いた半導体装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１に記載の半導体装置は、上記課題を解決するために、表面に保護膜が形成された電極パッドと、該電極パッド上の保護膜の開口部に形成された突起電極とからなる接続端子において、上記保護膜が２層以上からなり、下層の保護膜の開口部が上層の保護膜の開口部よりも大きく形成され、上記突起電極の底部が上層の保護膜の下に入り込んでおり、上記電極パッドは、上記下層の保護膜の開口部と整合するように形成された凹部を有し、上記突起電極の底部は、上記凹部の側面に沿って形成されていることを特徴としている。
【００１８】
ここで、保護膜を２層以上とし、その下層の保護膜、上層の保護膜との表現を用いているが、保護膜が２層からなる積層膜であれば、下層の保護膜、上層の保護膜とは、各々１層ずつである。
【００１９】
保護膜が３層以上であれば、上層の保護膜、或いは下層の保護膜の少なくとも何れか一方が、２層以上の積層膜構造の保護膜となっているか、最上層の保護膜の開口部が一番小さく、下層に行くにしたがって大きくなり、最下層の保護膜の開口部が一番大きくなっている。
【００２０】
上記の構成によれば、保護膜を２層以上とし、保護膜の開口部の大きさを、上層の保護膜と下層の保護膜とで異ならせ、上層の保護膜をオーバーハングさせた構造としている。つまり、突起電極と電極パッドとの密着強度に係る下層の保護膜の開口部は大きくし、突起電極を無電解めっき法にて形成した場合にめっきが横方向へも成長し始めるときの出発点となる上層の保護膜の開口部を小さくしている。
【００２１】
このような構成とすることで、無電解めっき法にて突起電極を形成したとしても、下層の保護膜の大きい開口部に合わせてその底部が形成される突起電極は、オーバーハングした上層の保護膜の下に底部が一部入り込むように形成され、突起電極と電極パッドとの密着面積を稼いで密着強度を確保することができ、かつ、突起電極の上部は、上層の保護膜の小さい開口部を超えてから横方向に成長し始めるので、幅を抑えて高さを高くすることができる。
【００２２】
その結果、このような接続端子とすることで、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくして高さを高くしても、隣接するバンプ間においてショートするようなことはなく、かつ、突起電極と電極パッドとの密着強度も確保できる。
【００２３】
本発明の上記接続端子においては、上記突起電極としては、ニッケル、銅、パラジウム、金、錫又はそれらを含む化合物の何れかを用いることができる。
【００２４】
特にニッケルや銅は安価であるので、接続端子が形成される素子のコストを効果的に削減することができる。
【００２５】
本発明の上記接続端子においては、突起電極表面を、金、パラジウム、錫の何れかからなる構成とすることができる。
【００２６】
突起電極表面を、金または錫の何れかからなる構成とすることで、該突起電極が接合される他方の電極との間で共晶接合させることが可能となる。
【００２７】
また、金またはパラジウムの何れかからなる構成とすることで、該突起電極が接合される他方の電極との間で半田による接合を行うことが可能となる。
【００２８】
本発明の上記接続端子においては、例えば、上層の保護膜を窒化シリコン膜から、下層の保護膜を酸化シリコン膜からなる構成とすることができる。
【００２９】
上層の保護膜を窒化シリコン膜で形成し、下層の保護膜を酸化シリコン膜で形成することで、上層の保護膜に対してはドライエッチングにて開口部を形成し、下層の保護膜に対してはエッチングが等方的に行われるウエットエッチングにて開口膜を形成することで、上層の保護膜がオーバーハングした構造に容易に加工することができる。
【００３０】
また、本発明の上記接続端子においては、下層の保護膜の開口部は、電極パッドと同一寸法もしくはそれよりも小さい構成とすることが好ましい。
【００３１】
下層の保護膜の開口部は、突起電極の底部の電極パッドとの密着面積を決定し、密着強度に関わってくるため、極力広い方が良いが、下層の保護膜の開口部が電極パッドの寸法を超えて形成されると、突起電極が電極パッドからはみ出すこととなり電極パッドの剥れ等を引き起こす可能性があるので、電極パッドの寸法内で密着強度を確保できるように設定することが好ましい。
【００３２】
本発明の接続端子の製造方法においては、上記課題を解決するために、上層の保護膜の開口部をドライエッチングで形成した後、下層の保護膜の開口部をウエットエッチングで形成し、突起電極を無電解めっき法によって形成することで、上記接続端子を製造することを特徴としている。
【００３３】
上述したように、上層の保護膜に対してはドライエッチングにて開口部を形成し、下層の保護膜に対してはエッチングが等方的に行われるウエットエッチングにて開口膜を形成することで、上層の保護膜がオーバーハングした構成に容易に加工することができ、このような開口部に対して、無電解めっき法にて突起電極を形成することで、上記した本発明の接続端子を製造することができる。
【００３４】
本発明の接続端子の製造方法においては、上記課題を解決するために、表面に保護膜が形成された電極パッド上の保護膜の開口部に、無電解めっき法によって突起電極を形成する接続端子の製造方法において、上記保護膜を２層以上の積層膜としておき、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成し、上記下層の保護膜の開口部と整合する凹部を上記電極パッドに形成し、その底部が上記凹部の側面に沿って形成されるように上記突起電極を形成することを特徴としている。
【００３５】
既に説明したように、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成することで、無電解めっき法にて突起電極を形成したとしても、下層の保護膜の大きい開口部にて突起電極と電極パッドとの密着面積を稼いで密着強度を確保し、かつ、上層の保護膜の小さい開口部にて、突起電極の上部の幅を抑えて突起電極の高さを高くできる。
【００３６】
その結果、このような製造方法で接続端子を製造することで、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくしつつ、突起電極の高さを高くしても、隣接するバンプ間においてショートするようなことはなく、突起電極と電極パッドとの密着強度も確保できる接続端子を得ることができる。
【００３７】
本発明の半導体装置は、上記課題を解決するために、上記した本発明の接続端子を備えたことを特徴としている。
【００３８】
既に説明したように、本発明の接続端子は、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくして高さを高くしても、隣接するバンプ間においてショートするようなことはなく、突起電極と電極パッドとの密着強度も確保できるので、このような接続端子を備えた本発明の半導体装置は、ファインピッチ化や多端子化に対応したものとなる。
【００３９】
本発明の半導体装置の製造方法においては、上記課題を解決するために、上層の保護膜の開口部をドライエッチングで形成した後、下層の保護膜の開口部をウエットエッチングで形成し、突起電極を無電解めっき法によって形成することを特徴としている。
【００４０】
既に説明したように、上層の保護膜に対してはドライエッチングにて開口部を形成し、下層の保護膜に対してはエッチングが等方的に行われるウエットエッチングにて開口膜を形成することで、上層の保護膜がオーバーハングした構成に容易に加工することができ、このような開口部に対して、無電解めっき法にて突起電極を形成することで、上記した本発明の半導体装置を製造することができる。
【００４１】
本発明の半導体装置の製造方法においては、上記課題を解決するために、表面に保護膜が形成された電極パッド上の保護膜の開口部に、無電解めっき法によって突起電極を形成して接続端子を作製する半導体装置の製造方法において、接続端子の作製にあたり、上記保護膜を２層以上の積層膜としておき、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成し、上記下層の保護膜の開口部と整合する凹部を上記電極パッドに形成し、その底部が上記凹部の側面に沿って形成されるように上記突起電極を形成することを特徴としている。
【００４２】
既に説明したように、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成することで、無電解めっき法にて突起電極を形成したとしても、下層の保護膜の大きい開口部にて突起電極と電極パッドとの密着面積を稼いで密着強度を確保しつつ、上層の保護膜の小さい開口部にて、突起電極の上部の幅を抑えて突起電極の高さを高くできる。
【００４３】
その結果、このような製造方法で半導体装置を製造することで、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくして高さを高くしても、隣接するバンプ間においてショートするようなことはなく、突起電極と電極パッドとの密着強度も確保できる接続端子を備えたファインピッチ化や多端子化に対応した半導体装置を得ることができる。
【００４４】
また、本発明は、以下のように表現することもできる。
【００４５】
つまり、本発明の接続端子は、電極パッド上の保護膜開口部に突起電極を形成した接続端子において、保護膜が２層以上となっており、下層の保護膜開口部が上層の保護膜開口部よりも大きく、突起電極の底部が保護膜開口部の上層の下に入り込んでいることを特徴としている。
【００４６】
また、本発明の半導体装置は、電極パッド上の保護膜開口部に突起電極を形成した半導体装置において、保護膜が２層以上となっており、下層の保護膜開口部が上層の保護膜開口部よりも大きく、突起電極の底部が保護膜開口部の上層の下に入り込んでいることを特徴としている。
【００４７】
このような接続端子、半導体装置の構成では、保護膜を２層以上とし、電極パッドの保護膜開口部を上層の保護膜開口サイズが下層の保護膜開口サイズより小さくなるようにすることにより、無電解めっきにてバンプを形成した時の隣接バンプ間ショートを防止すると共に、バンプと電極パッドとの密着面積を確保しているため、バンプ幅が小さくなったことによる密着強度の低下を防止することができる。
【００４８】
【発明の実施の形態】
本発明に係る実施の一形態を、図１に基づいて以下に説明する。
【００４９】
図１（ａ）に、本実施の形態の半導体装置における接続端子部分の断面構造を示す。図において、１は半導体基板、２は電極パッド、３は第１保護膜、４は第２保護膜、５はバンプ（突起電極）である。
【００５０】
図１（ａ）に示すように、半導体基板１上に、絶縁膜及び能動素子（共に図示せず）、電極パッド２、第１保護膜３、第２保護膜４がこの順に形成されている。そして、これら第１保護膜３及び第２保護膜４に形成された開口部３ａ・４ａに、バンプ５が形成されている。バンプ５は、バンプ本体部５ａとバンプ本体部５ａ表面を覆う表面膜５ｂとからなる。
【００５１】
上記第１保護膜３及び第２保護膜４は、半導体基板１上の上記した能動素子や一端を上記電極パッド２とする配線を外力や水分から保護するためのものであって、電極パッド２とバンプ５との電気的接続を良好にするために、バンプ５形成部位においては除去されている。
【００５２】
ここで、注目すべきは、これら第１保護膜３及び第２保護膜４の各開口部３ａ・４ａは、下層に位置する第１保護膜３の開口部３ａが上層に位置する第２保護膜４の開口部４ａよりも大きく形成されたオーバーハング構造となっており、バンプ５の底部が、詳細には底部の外周部が、第２保護膜４の下に入り込むように形成されている点である。
【００５３】
図１（ｂ）に、図１（ａ）を上面側より見た場合の、第１保護膜３及び第２保護膜４に形成された各開口部３ａ・４ａ、バンプ５、及び電極パッド２の位置関係を示す。
【００５４】
このような構造とすることで、電解めっきプロセスと比較して設備投資額が少なく、かつ製造コストも低い無電解めっきプロセスにてバンプ５を形成したとしても、下層の第１保護膜３の大きい開口部３ａにてバンプ５と電極パッド２との密着面積を稼いで密着強度を確保し、かつ、上層の第２保護膜４の小さい開口部４ａにて、バンプ５の上部の幅を抑えてバンプ５の高さを高くすることができる。
【００５５】
つまり、バンプ５と電極パッド２との密着強度は、バンプ５と電極パッド２との密着面積に依存し、密着面積が小さくなると密着強度も小さくなってしまうが、このように、電極パッド２上に形成される保護膜を少なくとも２層とし、下層の第１保護膜３の開口部３ａと上層の第２保護膜４の開口部４ａとで機能を分離し、開口部３ａはあくまでバンプ５と電極パッド２との密着面積を稼ぐために広めに形成して密着強度の低下を阻止し、上層の第２保護膜４の開口部４ａにおいては、バンプ５の幅が高さを高くしても広くならないように狭くすることで、ファインピッチ化や多端子化に対応した上部の幅が小さくかつ高さのあるバンプ５を形成することができる。
【００５６】
そして、このような機能を果たすために、第１保護膜３の開口部３ａの大きさとしては、電極パッド２のピッチが異なる場合も含め、電極パッド２の寸法以下であって、第２保護膜４の開口部４ａの寸法よりも大きく形成すればよい。望ましくは、バンプ６の密着強度が０．１Nよりも大きくなることである。実装形態や電極パッドによって影響は変わるものの、バンプの密着強度が０．１N以下になると、バンプ剥れ等の不具合が発生する確率が大きくなるためである。
【００５７】
密着強度とは、バンプに機械的ストレスをかけた時の破断強度であり、ここでは、シェア強度を使用している。シェア強度の測定は、バンプシェアテスターを用いて行い、バンプの側面にバンプと同程度の幅のツールを当てて、バンプの側面側よりバンプに荷重をかけて行き、バンプが破断した時の荷重を測定する。
【００５８】
なお、第１保護膜３の開口部３ａの大きさを電極パッド２の寸法以下とするのは、バンプ５が電極パッド２からは出て電極パッド２の剥れ等を引き起こす可能性があるためである。
【００５９】
また、第２保護膜４の開口部４ａとしては、電極パッド２のピッチ、必要なバンプ５の高さとの兼ね合いによって、バンプ５・５間のスペースが５μｍ以下とならないように開口幅を決定すればよい。ここで、バンプ５・５間のスペースが５μｍ以下とならないように開口幅を決定するのは、無電解めっき反応でバンプを形成する場合、バンプ間スペースが５μｍ以下になると、相互作用によりバンプ間に、バンプ本体部を形成する金属が析出して、バンプ同士が繋がってしまうためである。
【００６０】
上記バンプ５におけるバンプ本体部５ａを形成する材質としては、例えば、ニッケル、銅、パラジウム、金、錫又はそれらを含む化合物等を用いることができる。また、表面膜５ｂを形成する材質としては、例えば、金、パラジウム、或いは錫等を用いることができる。
【００６１】
また、上層の第１保護膜３には例えば窒化シリコン膜、下層の第２保護膜４には例えば酸化シリコン膜を用いることができる。
【００６２】
そして、第１保護膜３の開口部３ａをドライエッチングで形成した後、下層の第２保護膜４の開口部４ａをウエットエッチングで形成することで、安易にオーバーハング構成とすることができる。
【００６３】
なお、特開平５−１９８５３０号公報には、絶縁膜を２層としてオーバーハング構造を形成し、そのオーバーハング構造内に電解Ａｕめっきを行って電極を形成する技術が開示されているが、２層の絶縁膜はＡｕめっきを凸状に形成するためのマスクとして使用されているのみであり、Ａｕめっき後には除去されており、本発明とは目的も構造も全く異なったものである。
【００６４】
【実施例】
本発明について、実施例を挙げてより具体的に説明する。
【００６５】
（実施例１）
図２に、本実施例における半導体装置の接続端子部分の構成を示す。基本構成は、実施の形態で説明した、図１の接続端子部分の構造と同じである。つまり、半導体基板１上に絶縁膜及び能動素子（共に図示せず）、電極パッド２、第１保護膜３、第２保護膜４がこの順に形成され、電極パッド２上のこれら第１保護膜３及び第２保護膜４の各開口部３ａ・４ａに、バンプ本体部５ａと表面膜５ｂとからなるバンプ５が形成されている。
【００６６】
本実施例では、上記第１保護膜３の開口部３ａを２５μｍ×７０μｍ、第２保護膜４の開口部４ａを１５μｍ×６０μｍとした。また、バンプ５については、バンプ本体部５ａを高さ１０μｍのＮｉＰ層（Ｐ含有量７〜１１％）より形成し、表面膜５ｂは厚み１μｍのＡｕ層より形成した。したがって、バンプ５のトータル高さは１１μｍとなっている。また、電極パッド２・２間ピッチは５０μｍとし、バンプ５・５間のピッチＰBも５０μｍである。そして、ＮｉＰ層からなるバンプ本体部５ａとＡｕ層からなる表面膜５ｂは、無電解めっき方式によって形成した。
【００６７】
上記構成では、第２保護膜４の開口部４ａの幅寸法は１５μｍであるため、バンプ５の高さＨBが１１μｍの場合、図２に示す、バンプ幅ＷBは３７μｍとなり、バンプ５・５間スペースＳBは標準で１３μｍ確保することができた。また、バンプ５と電極パッド２の密着強度は、第１保護膜３の開口部３ａの寸法（密着面積）から求めて、約１４ｇ確保することができた。
【００６８】
次に、図３、図４を用いて、電極パッド２及びバンプ５の形成方法の一例を説明する。図３（ａ）〜（ｄ）及び図４（ａ）〜（ｄ）は、電極パッド２上への無電解ＮｉメッキによるＮｉバンプ５を形成する工程断面図である。
【００６９】
図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）において、１は半導体基板、２は電極パッド、３は第１保護膜、４は第２保護膜、５はバンプ、５ａはＮｉＰ層からなるバンプ本体部、５ａはＡｕ層からなる表面膜、７はフォトレジスト、８はＺｎ層を示す。
【００７０】
まず、図３（ａ）に示すように、第１保護膜３と第２保護膜４を形成した半導体基板１上にフォトレジスト７を塗布し、第２保護膜４の開口部４ａの寸法にフォトレジスト７を窓開けする。
【００７１】
この時、第１保護膜３として酸化シリコン膜を使用し、第２保護膜４として窒化シリコン膜を使用した。この他、第１保護膜３にポリイミド膜等の有機膜を使用し、第２保護膜４に無機膜を使用してもよい。また、第１保護膜３に無機膜（ＳｉＯ２、ＰＳＧ（リンをドープしたＳｉＯ2）等）を第２保護膜４にポリイミド膜等の有機膜を使用してもよい。
【００７２】
次に、図３（ｂ）に示すように、窓開け部分の保護膜４をエッチング除去して、開口部４ａを形成した。第２保護膜４のエッチング除去は弗素系のガス（ＣＦ4、ＳＦ6等）を使用してドライエッチングにて行った。
【００７３】
なお、第２保護膜４に無機膜を使用した場合も窒化シリコン膜と同様に、弗素系のガスを用いてドライエッチングを行えば良い。一方、第２保護膜４にポリイミド膜等の有機膜を用いた場合は、Ａｒガスを使用してドライエッチングを行うか、感光性のポリイミドや有機物を使用して露光・現像で不要な部分のポリイミド膜や有機膜の除去を行う。
【００７４】
次に、図３（ｃ）に示すようにフォトレジスト７の窓開け部分の第１保護膜３をエッチング除去した。第１保護膜３のエッチング除去は弗化アンモニウムや弗化アンモニウム−弗化水素混合溶液等を使用してウエットエッチングにて行った。
【００７５】
ウエットエッチングでは等方的にエッチングが行われるため、第２保護膜４の下部の第１保護膜３もエッチングされる。その結果、下層の第１保護膜３の開口部３ａが上層の第２保護膜４の開口部４ａよりも大きく、上層の第２保護膜４がオーバーハングしている構造を形成することができた。
【００７６】
なお、上層の第２保護膜４がオーバーハングしている構造を形成するにあたり、第１保護膜３及び第２保護膜４の両方をウエットエッチングして構成することもできる。
【００７７】
次に、レジスト７を剥離後、図３（ｄ）に示すように半導体基板１を硫酸、リン酸、水酸化ナトリウム等の水溶液中に浸漬することにより、電極パッド２の表面上に形成されているＡｌ酸化膜やＡｌ弗化物をエッチング除去した。Ａｌ弗化物は、第１保護膜３をエッチングする工程で形成されたものであり、Ａｌ酸化膜は、該工程を含め、それ以外の工程中の熱や空気中の酸素によっても形成されるものである。
【００７８】
水洗後、図４（ａ）に示すように、電極パッド２の表面の再酸化を防止しさらに無電解Ｎｉメッキの反応開始点としても働くＺｎ層８を電極パッド２上に析出させた。
【００７９】
Ｚｎ層８は、Ａｌ酸化膜やＡｌ弗化物を除去した半導体基板１を酸化亜鉛と水酸化ナトリウムを主成分としたジンケート溶液に浸漬することにより、電極パッド２の表面のＡｌと溶液中のＺｎを置換させて形成した。
【００８０】
Ｚｎ置換後、半導体基板１を５〜３０％程度の硝酸水溶液に浸漬してＺｎを除去し、水洗後再度ジンケート溶液に浸漬することにより、最初に置換したＺｎよりもより緻密なＺｎ層が形成されるため、このような２回ジンケート法を用いても良い。
【００８１】
水洗後、図４（ｂ）に示すように電極パッド２上にバンプ本体部５ａとなるＮｉＰ層を形成した。該ＮｉＰ層５は、Ｚｎ層８を形成した半導体基板１を硫酸ニッケルと次亜リン酸ナトリウムを主成分とした無電解Ｎｉメッキ液に浸漬することにより形成した。
【００８２】
半導体基板１を無電解Ｎｉメッキ液に浸漬すると、まずＺｎとＮｉの置換反応が開始し、続いて置換したＮｉが触媒となる自己触媒反応によって無電解Ｎｉメッキ反応が進んで行く。
【００８３】
水洗後、図４（ｃ）に示すようにＮｉＰ層５ａ上に、バンプ５の表面膜５ｂとなるＡｕ層を形成した。Ａｕ層５ｂは、無電解Ｎｉメッキを形成した半導体基板１を亜硫酸Ａｕナトリウムを主成分とした置換Ａｕメッキ液に浸漬することにより形成した。
【００８４】
半導体基板１を置換Ａｕメッキ液に浸漬すると、ＮｉとＡｕの置換反応が開始し、Ｎｉ表面がＡｕで覆われると置換反応が停止する。実際には、Ｎｉ表面が全てＡｕで覆われることは少なく、ＡｕのピンホールからＮｉが溶出し続けるため、めっき時間は１０分〜３０分が適切であり、形成されたＡｕ層５ｂは０．０５〜０．２５μｍの厚さとなる。
【００８５】
水洗後、図４（ｄ）に示すようにＮｉＰ層５ａ上のＡｕ層５ｂの膜厚を厚くした。Ａｕ層５ｂの厚膜化は、置換Ａｕめっきを完了した半導体基板１を亜硫酸Ａｕナトリウムと還元剤を主成分とした無電解Ａｕメッキ液に浸漬することにて行った。
【００８６】
以上で、電極パッド２上への無電解メッキによるＮｉ／Ａｕバンプ形成は完了した。
【００８７】
形成されたバンプ５は、電極パッド２のピッチ５０μｍに対して、バンプ５高さ１１μｍ（Ｎｉ：１０μｍ、Ａｕ：１μｍ）、バンプ５・５間スペース１３μｍ、バンプシェア強度０．３５Ｎ／バンプ（破断モードとしては、Ａｌ（電極パッド２）の凝集破壊）であり、目的通りのバンプ５を形成することができた。
【００８８】
そして、本実施例の半導体装置は、図５に示すようにテープキャリア（ＴＣＰ）のインナーリード９にメッキされたＳｎ層とＮｉバンプ５上の表面膜５ｂであるＡｕ層とを共晶接合１０をさせ、樹脂封止を行うことによって、ＴＣＰに搭載することができた。
【００８９】
ＴＣＰに搭載した本半導体装置は、信頼性評価においても温度サイクルテスト（テスト条件：−４０℃〜１２５℃、気相、各温度３０分）で１０００サイクル、プレッシャークッカーテスト（テスト条件：１１０℃、８５ＲＨ）で３００時間をクリアする高品質なものを得ることができた。
【００９０】
また、本実施例の半導体装置は、ガラス基板上に形成された配線パッド上やプリント基板の配線パッド上に異方性導電フィルムや異方性導電ペーストを介して実装することも、何の問題もなく可能であった。
【００９１】
（比較例１）
実施例１の第１の比較例として、図６に示すように、第２保護膜４の開口部４ａを第１保護膜３の開口部３ａと同じ２５μｍ×７０μｍの大きさとした以外は、全く実施例１の半導体装置における接続端子の構造と同じとし、製造の手順も全く同じにして、半導体装置に接続端子を形成した。
【００９２】
この第１の比較例の接続端子の構造では、バンプ１２と電極パッドとの密着強度は実施例１と同じ０．３５Nを確保できるものの、バンプ１２・１２間スペースが標準で３μｍしか確保できなかった。
【００９３】
既に述べたように、無電解めっき反応でバンプを形成する場合、バンプ間スペースが５μｍ以下になると相互作用によりバンプ間に、バンプ本体部を形成する金属、例えば、ニッケル、銅、パラジウム、金、錫、又はそれらを含む化合物の析出が起こり、バンプ同士が繋がってしまうため、バンプ間ショートを生じることとなる。
【００９４】
（比較例２）
実施例１の第２の比較例として、図７に示すように、第１保護膜３の開口部３ａを第２保護膜４の開口部４ａと同じ１５μｍ×６０μｍの大きさとした以外は、全く実施例１の半導体装置における接続端子の構造と同じとし、製造の手順も全く同じにして、半導体装置に接続端子を形成した。
【００９５】
この第２の比較例の接続端子の構造では、バンプ１３・１３間スペースは実施例１と同じ１３μｍを確保できるものの、バンプ１３と電極パッドとの密着強度が約０．０７Nしか確保できなかった。
【００９６】
バンプの密着強度が０．１N以下になると、実装形態や電極パッドによって影響は変わるものの、バンプ剥れ等の不具合が発生する確率が大きくなる。
【００９７】
【発明の効果】
請求項１に記載の半導体装置は、以上のように、表面に保護膜が形成された電極パッドと、該電極パッド上の保護膜の開口部に形成された突起電極とからなる接続端子において、上記保護膜が２層以上からなり、下層の保護膜の開口部が上層の保護膜の開口部よりも大きく形成され、上記突起電極の底部が上層の保護膜の下に入り込んでいることを特徴としている。
【００９８】
上記の構成によれば、保護膜を２層以上とし、保護膜の開口部の大きさを、上層の保護膜と下層の保護膜とで異ならせ、上層の保護膜をオーバーハングさせた構造としている。つまり、突起電極と電極パッドとの密着強度に係る下層の保護膜の開口部は大きくし、突起電極を無電解めっき法にて形成した場合にめっきが横方向へも成長し始めるときの出発点となる上層の保護膜の開口部を小さくしている。
【００９９】
このような構成とすることで、無電解めっき法にて突起電極を形成したとしても、下層の保護膜の大きい開口部に合わせてその底部が形成される突起電極は、オーバーハングした上層の保護膜の下に底部が一部入り込むように形成され、突起電極と電極パッドとの密着面積を稼いで密着強度を確保することができ、かつ、突起電極の上部は、上層の保護膜の小さい開口部を超えてから横方向に成長し始めるので、幅を抑えて高さを高くすることができる。
【０１００】
その結果、このような接続端子とすることで、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくして高さを高くしても、隣接するバンプ間においてショートするようなことはなく、かつ、突起電極と電極パッドとの密着強度も確保できるという効果を奏する。
【０１０１】
本発明の上記接続端子においては、上記突起電極としては、ニッケル、銅、パラジウム、金、錫又はそれらを含む化合物の何れかを用いることができる。
【０１０２】
特にニッケルや銅は安価であるので、接続端子が形成される素子のコストを効果的に削減することができるという効果を併せて奏する。
【０１０３】
本発明の上記接続端子においては、突起電極表面を、金、パラジウム、錫の何れかからなる構成とすることができる。
【０１０４】
突起電極表面を、金または錫の何れかからなる構成とすることで、該突起電極が接合される他方の電極との間で共晶接合させることが可能となるという効果を併せて奏する。
【０１０５】
また、金またはパラジウムの何れかからなる構成とすることで、該突起電極が接合される他方の電極との間で半田による接合を行うことが可能となるという効果も併せて奏する。
【０１０６】
本発明の上記接続端子においては、例えば、上層の保護膜を窒化シリコン膜から、下層の保護膜を酸化シリコン膜からなる構成とすることができる。
【０１０７】
上層の保護膜を窒化シリコン膜から形成し、下層の保護膜を酸化シリコン膜より形成することで、上層の保護膜に対してはドライエッチングにて開口部を形成し、下層の保護膜に対してはエッチングが等方的に行われるウエットエッチングにて開口膜を形成することで、上層の保護膜がオーバーハングした構造に容易に加工することができるという効果を併せて奏する。
【０１０８】
また、本発明の上記接続端子においては、下層の保護膜の開口部は、電極パッドと同一寸法もしくはそれよりも小さい構成とすることが好ましい。
【０１０９】
下層の保護膜の開口部は、突起電極の底部の電極パッドとの密着面積を決定し、密着強度に関わってくるため、極力広い方が良いが、下層の保護膜の開口部が電極パッドの寸法を超えて形成されると、突起電極が電極パッドからはみ出すこととなり電極パッドの剥れ等を引き起こす可能性があるので、電極パッドの寸法内で密着強度を確保できるように設定することが好ましい。
【０１１０】
本発明の接続端子の製造方法においては、以上のように、上層の保護膜の開口部をドライエッチングで形成した後、下層の保護膜の開口部をウエットエッチングで形成し、突起電極を無電解めっき法によって形成することで、上記接続端子を製造することを特徴としている。
【０１１１】
上述したように、上層の保護膜に対してはドライエッチングにて開口部を形成し、下層の保護膜に対してはエッチングが等方的に行われるウエットエッチングにて開口膜を形成することで、上層の保護膜がオーバーハングした構成に容易に加工することができ、このような開口部に対して、無電解めっき法にて突起電極を形成することで、上記した本発明の接続端子を製造することができるという効果を奏する。
【０１１２】
本発明の接続端子の製造方法においては、以上のように、表面に保護膜が形成された電極パッド上の保護膜の開口部に、無電解めっき法によって突起電極を形成する接続端子の製造方法において、上記保護膜を２層以上の積層膜としておき、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成することを特徴としている。
【０１１３】
既に説明したように、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成することで、無電解めっき法にて突起電極を形成したとしても、下層の保護膜の大きい開口部にて突起電極と電極パッドとの密着面積を稼いで密着強度を確保し、かつ、上層の保護膜の小さい開口部にて、突起電極の上部の幅を抑えて突起電極の高さを高くできる。
【０１１４】
その結果、このような製造方法で接続端子を製造することで、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくしつつ、突起電極の高さを高くしても、隣接するバンプ間においてショートするようなことはなく、突起電極と電極パッドとの密着強度も確保できる接続端子を得ることができるという効果を奏する。
【０１１５】
本発明の半導体装置は、以上のように、上記した本発明の接続端子を備えたことを特徴としている。
【０１１６】
既に説明したように、本発明の接続端子は、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくして高さを高くしても、隣接するバンプ間においてショートするようなことはなく、突起電極と電極パッドとの密着強度も確保できるので、このような接続端子を備えた本発明の半導体装置は、ファインピッチ化や多端子化に対応したものとなるという効果を奏する。
【０１１７】
本発明の半導体装置の製造方法においては、以上のように、上層の保護膜の開口部をドライエッチングで形成した後、下層の保護膜の開口部をウエットエッチングで形成し、突起電極を無電解めっき法によって形成することを特徴としている。
【０１１８】
既に説明したように、上層の保護膜に対してはドライエッチングにて開口部を形成し、下層の保護膜に対してはエッチングが等方的に行われるウエットエッチングにて開口膜を形成することで、上層の保護膜がオーバーハングした構成に容易に加工することができ、このような開口部に対して、無電解めっき法にて突起電極を形成することで、上記した本発明の半導体装置を製造することができるという効果を奏する。
【０１１９】
本発明の半導体装置の製造方法においては、以上のように、表面に保護膜が形成された電極パッド上の保護膜の開口部に、無電解めっき法によって突起電極を形成して接続端子を作製する半導体装置の製造方法において、接続端子の作製にあたり、上記保護膜を２層以上の積層膜としておき、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成することを特徴としている。
【０１２０】
既に説明したように、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成することで、無電解めっき法にて突起電極を形成したとしても、下層の保護膜の大きい開口部にて突起電極と電極パッドとの密着面積を稼いで密着強度を確保しつつ、上層の保護膜の小さい開口部にて、突起電極の上部の幅を抑えて突起電極の高さを高くできる。
【０１２１】
その結果、このような製造方法で半導体装置を製造することで、ファインピッチ化や多端子化に対応するために、突起電極の幅を小さくして高さを高くしても、隣接するバンプ間においてショートするようなことはなく、突起電極と電極パッドとの密着強度も確保できる接続端子を備えたファインピッチ化や多端子化に対応した半導体装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）（ｂ）共に、本発明の実施の一形態を示すもので、（ａ）は、半導体装置の接続端子部分の縦断面図であり、（ｂ）は、各保護膜の開口部、バンプ、及び電極パッドの寸法関係を示す図面である。
【図２】本発明の一実施例の半導体装置における接続端子部分の縦断面図である。
【図３】（ａ）〜（ｄ）共に本発明の一実施例の半導体装置におけるバンプ製造工程を示すための接続端子部分の縦断面図である。
【図４】（ａ）〜（ｄ）共に本発明の一実施例の半導体装置におけるバンプ製造工程を示すための接続端子部分の縦断面図であり、図３（ａ）〜（ｄ）の続きの製造工程を示している。
【図５】本発明の一実施例の半導体装置における接続端子のバンプをテープキャリアパッケージに実装した時の接合部分を示す縦断面図である。
【図６】本発明の第１の比較例の半導体装置における接続端子部分の縦断面図である。
【図７】本発明の第２の比較例の半導体装置における接続端子部分の縦断面図である。
【符号の説明】
１ 半導体基板
２ 電極パッド
３ 第１保護膜（下層の保護膜）
３ａ 第１保護膜の開口部
４ 第２保護膜（上層の保護膜）
４ａ 第２保護膜の開口部
５ バンプ（突起電極）
５ａ バンプ本体部
５ｂ 表面膜
７ フォトレジスト
８ Ｚｎ層
９ インナーリード
１０ 共晶接合

Claims (10)

  1. 半導体基板上に形成され、表面に保護膜が形成された電極パッドと、該電極パッド上の保護膜の開口部に形成された突起電極とからなる接続端子において、
    上記保護膜が２層以上からなり、下層の保護膜の開口部が上層の保護膜の開口部よりも大きく形成され、
    上記突起電極の底部が上層の保護膜の下に入り込んでおり、
    上記半導体基板を硫酸、リン酸、または水酸化ナトリウムの水溶液中に浸漬することにより、上記電極パッドの上記開口部内の表面がエッチングされていることを特徴とする接続端子。
  2. 上記突起電極が、ニッケル、銅、パラジウム、金、錫又はそれらを含む化合物の何れかからなることを特徴とする請求項１に記載の接続端子。
  3. 上記突起電極の表面が、金、パラジウム、錫の何れかからなることを特徴とする請求項１又は２に記載の接続端子。
  4. 上記上層の保護膜が窒化シリコン膜からなり、上記下層の保護膜が酸化シリコン膜からなることを特徴とする請求項１ないし３の何れか１項に記載の接続端子。
  5. 上記下層の保護膜の開口部が、上記電極パッドと同一寸法もしくはそれよりも小さいことを特徴とする請求項１ないし４の何れか１項に記載の接続端子。
  6. 上記上層の保護膜の開口部をドライエッチングで形成した後、上記下層の保護膜の開口部をウエットエッチングで形成し、上記突起電極を無電解めっき法によって形成することを特徴とする請求項１ないし５の何れか１項に記載の接続端子の製造方法。
  7. 半導体基板上の表面に保護膜が形成された電極パッド上の保護膜の開口部に、無電解めっき法によって突起電極を形成する接続端子の製造方法において、
    上記保護膜を２層以上の積層膜としておき、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成し、
    上記半導体基板を硫酸、リン酸、または水酸化ナトリウムの水溶液中に浸漬することにより、上記電極パッドの上記開口部内の表面をエッチングする接続端子の製造方法。
  8. 請求項１ないし５の何れか１項に記載の接続端子を備えたことを特徴とする半導体装置。
  9. 上記上層の保護膜の開口部をドライエッチングで形成した後、上記下層の保護膜の開口部をウエットエッチングで形成し、上記突起電極を無電解めっき法によって形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 半導体基板上の表面に保護膜が形成された電極パッド上の保護膜の開口部に、無電解めっき法によって突起電極を形成して接続端子を作製する半導体装置の製造方法において、
    接続端子の作製にあたり、上記保護膜を２層以上の積層膜としておき、上層の保護膜が下層の保護膜に対しオーバーハングするように開口部を形成し、
    上記半導体基板を硫酸、リン酸、または水酸化ナトリウムの水溶液中に浸漬することにより、上記電極パッドの上記開口部内の表面をエッチングすることを特徴とする半導体装置の製造方法。
JP2002127573A 2002-04-26 2002-04-26 接続端子及びその製造方法並びに半導体装置及びその製造方法 Expired - Lifetime JP3949505B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002127573A JP3949505B2 (ja) 2002-04-26 2002-04-26 接続端子及びその製造方法並びに半導体装置及びその製造方法
TW092109745A TWI225672B (en) 2002-04-26 2003-04-25 Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
CNB03122279XA CN1283002C (zh) 2002-04-26 2003-04-25 连接端子及其制造方法以及半导体装置及其制造方法
KR10-2003-0026330A KR100516092B1 (ko) 2002-04-26 2003-04-25 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법
US10/422,749 US6908311B2 (en) 2002-04-26 2003-04-25 Connection terminal and a semiconductor device including at least one connection terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002127573A JP3949505B2 (ja) 2002-04-26 2002-04-26 接続端子及びその製造方法並びに半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003324120A JP2003324120A (ja) 2003-11-14
JP3949505B2 true JP3949505B2 (ja) 2007-07-25

Family

ID=29243841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002127573A Expired - Lifetime JP3949505B2 (ja) 2002-04-26 2002-04-26 接続端子及びその製造方法並びに半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6908311B2 (ja)
JP (1) JP3949505B2 (ja)
KR (1) KR100516092B1 (ja)
CN (1) CN1283002C (ja)
TW (1) TWI225672B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159897B2 (ja) * 2003-02-26 2008-10-01 東洋鋼鈑株式会社 ハンダ性に優れた表面処理Ａｌ板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Ａｌ板の製造方法
JP4160518B2 (ja) * 2004-02-06 2008-10-01 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合部材およびその製造方法
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
JP5165190B2 (ja) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
KR101222980B1 (ko) * 2006-06-30 2013-01-17 엘지디스플레이 주식회사 증착 장비의 결정 센서의 재생 방법
US20080284009A1 (en) * 2007-05-16 2008-11-20 Heikyung Min Dimple free gold bump for drive IC
CN101325840A (zh) * 2007-06-15 2008-12-17 富士康(昆山)电脑接插件有限公司 防氧化印刷电路板及其金手指和该印刷电路板的制造方法
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP5258260B2 (ja) * 2007-11-02 2013-08-07 京セラ株式会社 半導体素子及び該半導体素子の実装構造体
CN101754578B (zh) * 2008-12-18 2012-07-18 欣兴电子股份有限公司 咬合式电路结构及其形成方法
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same
JP5664526B2 (ja) * 2011-11-08 2015-02-04 トヨタ自動車株式会社 半導体装置の製造方法と半導体装置
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
JP2017069381A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102532973B1 (ko) * 2015-12-31 2023-05-16 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
KR102540850B1 (ko) * 2016-07-29 2023-06-07 삼성디스플레이 주식회사 집적회로 칩 및 이를 포함하는 표시 장치
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260360A (ja) 1986-05-06 1987-11-12 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPS62293671A (ja) 1986-06-12 1987-12-21 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPS63164343A (ja) 1986-12-26 1988-07-07 Matsushita Electric Ind Co Ltd フリツプチツプｉｃ装置
JPS63305532A (ja) 1987-06-05 1988-12-13 Toshiba Corp バンプの形成方法
JPH03209725A (ja) 1990-01-11 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の突起電極形成方法
JPH0547768A (ja) 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JPH05198530A (ja) 1992-01-21 1993-08-06 Nec Corp 半導体装置の製造方法
JPH08264541A (ja) 1995-03-23 1996-10-11 Citizen Watch Co Ltd 半導体装置
US6344888B2 (en) * 1996-10-22 2002-02-05 Seiko Epson Corporation Liquid crystal panel substrate liquid crystal panel and electronic device and projection display device using the same
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
JPH10270386A (ja) 1997-03-24 1998-10-09 Oki Electric Ind Co Ltd Ｌｓｉパッシベーションビア
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003324120A (ja) 2003-11-14
CN1283002C (zh) 2006-11-01
KR20030084769A (ko) 2003-11-01
TW200404344A (en) 2004-03-16
TWI225672B (en) 2004-12-21
US20030203661A1 (en) 2003-10-30
KR100516092B1 (ko) 2005-09-23
CN1453863A (zh) 2003-11-05
US6908311B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
CN110783298B (zh) 半导体器件及其制造方法
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
US6686660B2 (en) Semiconductor device
JP2000164623A (ja) 半導体装置
JP2001345336A (ja) 半導体装置の作製方法と、それに用いられる配線部材
JP2784122B2 (ja) 半導体装置の製法
US11764130B2 (en) Semiconductor device
JP3860028B2 (ja) 半導体装置
JP2001244289A (ja) 半導体装置およびその製造方法
JP3679001B2 (ja) 半導体装置およびその製造方法
JPH10256258A (ja) 半導体装置の突起電極形成方法
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
US7541273B2 (en) Method for forming bumps
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2002270715A (ja) 半導体装置の製造方法および半導体装置
JP2839513B2 (ja) バンプの形成方法
JPS62199022A (ja) 半導体装置の実装具
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
JP4157693B2 (ja) 半導体装置及びその製造方法
KR940007289B1 (ko) 반도체 장치를 제조하는 방법
JP5013183B2 (ja) 半導体装置用テープキャリアの製造方法
JP5218606B2 (ja) 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法
JP2021125571A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070418

R150 Certificate of patent or registration of utility model

Ref document number: 3949505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term