JP2000164623A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000164623A
JP2000164623A JP10338639A JP33863998A JP2000164623A JP 2000164623 A JP2000164623 A JP 2000164623A JP 10338639 A JP10338639 A JP 10338639A JP 33863998 A JP33863998 A JP 33863998A JP 2000164623 A JP2000164623 A JP 2000164623A
Authority
JP
Japan
Prior art keywords
layer
electrode pad
semiconductor device
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10338639A
Other languages
English (en)
Other versions
JP3398609B2 (ja
Inventor
Atsushi Ono
敦 小野
Yasunori Senkawa
保憲 千川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33863998A priority Critical patent/JP3398609B2/ja
Priority to EP99309158A priority patent/EP1006576B1/en
Priority to DE69912565T priority patent/DE69912565T2/de
Priority to TW088120029A priority patent/TW440962B/zh
Priority to KR1019990052984A priority patent/KR100356770B1/ko
Priority to US09/449,864 priority patent/US20020056901A1/en
Publication of JP2000164623A publication Critical patent/JP2000164623A/ja
Application granted granted Critical
Publication of JP3398609B2 publication Critical patent/JP3398609B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 従来では、ウエハ製造工程の大幅な変更が必
要となり、製造工程が複雑となる。多種多様のデバイス
に適用するにはそれぞれのプロセス毎に層間膜の変更が
必要となるが、層間膜の変更はデバイスの品質や特性へ
の影響もあり、容易に変更は困難である。 【解決手段】 半導体基板上に配線又は能動素子が形成
され、層間絶縁膜を介して該配線又は能動素子上に電極
パッドが形成されている半導体装置において、電極パッ
ド表面上に、外部端子とのボンディング時の上記配線又
は能動素子の保護のための突起電極が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るもので、更に詳しくは、エリアパッド方式の半導体装
置に関するものである。
【０００２】
【従来の技術】現在、電極パッドを配線もしくは能動素
子上に形成し、電極パッドのみに専有される領域を無く
すことによって、チップサイズの縮小化を図ったエリア
パッド方式のチップが実用化されつつある。この半導体
チップの電極パッド部分は図５に示すように、半導体基
板２１上に絶縁膜２２、１層目配線及び能動素子２３、
層間絶縁膜２４、電極パッド２５及び開口部を有する保
護膜２６がこの順に形成される構造となっている。この
場合、電極パッド２５直下に層間絶縁膜２４を介して配
線及び能動素子２３が形成されているために、ワイヤー
ボンディング時に配線及び能動素子２３へのダメージや
層間絶縁膜２４のクラックが発生する。
【０００３】このような問題に対して、特開平１−９１
４３９号公報には図４に示すように層間絶縁膜をプラズ
マ窒化膜３１と気相成長酸化膜３２と不純物を含んだ気
相成長酸化膜３３の３層にすることにより、カバレッジ
が良く、ワイヤーボンディングにも十分耐え得る強度を
持つ構造が開示されている。尚、図４及び図５におい
て、２１は半導体基板、２２は酸化膜、２３は配線及び
能動素子、２４は層間絶縁膜、２５は電極パッド、２６
は保護膜、３１はプラズマ窒化膜、３２は気相成長酸化
膜、３３は不純物を含んだ気相成長酸化膜、３４は電極
パッドと密着性の高い絶縁膜を示す。
【０００４】また、電極バッド上にＡｕバンプを形成し
たＴＣＰ品においても、テープキャリアのインアーリー
ドとのボンディング時に電極パッド下にダメージが入
り、パッド剥がれが生じる。
【０００５】電極パッド上にＮｉバンプを形成する技術
については、特開平８−２６４５４１号公報等により開
示されているが、電極パッドの下に、層間絶縁膜を介し
て配線あるいは能動素子が存在する構造は開示されてい
ない。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
対策を行った場合、ウエハ製造工程の大幅な変更が必要
となり、製造工程が複雑となる。多種多様のデバイスに
適用するにはそれぞれのプロセス毎に層間膜の変更が必
要となるが、層間膜の変更はデバイスの品質や特性への
影響もあり、容易に変更は困難である。
【０００７】また、パッドに突起が無い場合、層間膜の
出来上がりの質の管理は困難であり、管理を行う場合に
は、ウエハを破壊して断面を確認する必要があり、コス
トの増加の要因となる。また、層間膜や電極パッドの密
着性を測定することは困難であり、何らかのトラブルが
発生した場合でも、実際にアセンブリを行うまで発覚せ
ず、そのまま市場に流れてトラブルを生じる恐れもあ
る。
【０００８】
【課題を解決するための手段】請求項１に記載の本発明
の半導体装置は、基板上に配線又は能動素子が形成さ
れ、層間絶縁膜を介して該配線又は能動素子上に電極パ
ッドが形成されている半導体装置において、上記電極パ
ッド表面上に、外部端子とのボンディング時の上記配線
又は能動素子の保護のための突起電極が形成されている
ことを特徴とするものである。
【０００９】また、請求項２に記載の本発明の半導体装
置は、上記突起電極がＮｉ、Ｃｕ、Ｃｕ合金又はＮｉ合
金から成ることを特徴とする、請求項１に記載の半導体
装置である。
【００１０】また、請求項３に記載の本発明の半導体装
置は、上記突起電極表面がＡｕ、Ｐｔ及びＡｇからなる
群のうちすくなくとも１つのからなる表面膜を有するこ
とを特徴とする、請求項１に記載の半導体装置である。
【００１１】また、請求項４に記載の本発明の半導体装
置は、上記突起電極が、上記電極パッド形成領域内のみ
に形成されていることを特徴とする、請求項１乃至請求
項３のいずれかに記載の半導体装置である。
【００１２】また、請求項５に記載の本発明の半導体装
置は、上記突起電極の高さが、０．５μｍ以上、且つ、
１０μｍ以下であることを特徴とする、請求項１乃至請
求項４のいずれかに記載の半導体装置である。
【００１３】更に、請求項６に記載の本発明の半導体装
置は、上記表面膜の厚さが、０．０５μｍ以上、且つ、
２μｍ以下であること特徴とする、請求項１乃至請求項
５のいずれかに記載の半導体装置である。
【００１４】
【発明の実施の形態】以下、実施の形態に基づいて、本
発明を詳細に説明する。
【００１５】図１は、発明の半導体チップのパッド断面
構造を示す断面図であり、１は半導体基板、２は酸化
膜、３は配線及び能動素子、４は層間絶縁膜、５は電極
パッド、６は保護膜、７はＮｉＰ層（突起電極）、８は
Ａｕ層（表面膜）を示す。
【００１６】図１に示すように、半導体基板１上に絶縁
膜２、１層目配線及び能動素子３、層間絶縁膜４、電極
パッド５及び開口部を有する保護膜６がこの順に形成さ
れ、開口部に、高さ５μｍの突起電極としてのＮｉＰ層
（Ｐ含有量は７〜１１％）７と厚さ１μｍの突起電極の
表面を保護するための表面膜としてのＡｕ層８がこの順
に形成されている。また、ＮｉＰ層７及びＡｕ層８を無
電解メッキ方式によって形成した。ワイヤーボンディン
グやインナーリードボンディング時の衝撃に対抗するに
は、ＮｉＰ層の高さは０．５μｍ以上必要であり、Ｎｉ
Ｐ層形成時間を短縮するために、１０μｍ以下が好まし
い。尚、ＮｉＰ層の他に、Ｎｉ、Ｃｕ、Ｎｉ合金、Ｃｕ
合金を用いても同様である。
【００１７】また、ＮｉＰ層７の表面酸化を防止するた
めに、Ａｕ層８の厚さは０．０５μｍ以上であればよ
く、また、Ｓｎとの共晶接合に使用する場合でも２μｍ
あれば十分であるため、Ａｕ層の形成時間短縮を併せ
て、Ａｕ層の厚さは０．０５μｍ以上、且つ２μｍ以下
が好ましい。尚、Ａｕ層の他に、ＰｔやＡｇ等の貴金属
を用いても同様である。
【００１８】この際のＮｉＰ層７及びＡｕ層８の形成方
法を以下に説明する。
【００１９】まず、保護膜６に形成された開口部から露
出した電極パッド５表面上のＡｌをＮｉと置換反応が可
能なＺｎに置換させる。次に、メッキ液中に浸液し、Ｎ
ｉＰ層７を保護膜６から５μｍになるまで、無電解メッ
キにて形成する。この無電解メッキによるＮｉＰの析出
が選択性がある。
【００２０】まず、電極パッド５表面上に形成されたＺ
ｎ層がＮｉと置換反応を起こしてＮｉ層が形成され、続
いて自己触媒作用により、Ｎｉ層の表面上で無電解メッ
キ反応が進行する。よって、メッキ用のレジストパター
ンを形成する必要はなく、また、無電解メッキであるの
で、ウエハ表面にメッキ用の導電膜を形成する必要もな
い。
【００２１】このとき用いた無電解Ｎｉメッキ液は、硫
酸ニッケル及び次亜リン酸ナトリウムを主成分とした一
般的なものである。
【００２２】次に、ＮｉＰ層７上にＡｕ層８を形成す
る。まず、置換Ａｕメッキ液を用いて、ＮｉＰ層７表面
上のＮｉをＡｕと置換させる。この反応は置換反応であ
り、形成できるＡｕ層８の厚さは、０．１μｍ以下であ
るが、Ａｕ層８の形成がＮｉ表面の保護を目的とするの
であれば、十分である。更に、Ａｕ層８の厚さが１μｍ
になるまで無電解Ａｕメッキを行う。無電解Ａｕメッキ
液には、亜硫酸Ａｕナトリウムを主成分としたものを用
いる。
【００２３】このとき、ＮｉＰ層７は保護膜６の開口部
を覆っており、且つ、電極パッド５形成領域からはみ出
ない構造とした。この構造により、Ａｕ層８によって保
護されたＮｉＰ層７が保護開口部を覆うため、電極パッ
ド５を腐食等から保護する効果がある。また、ＮｉＰ層
７を電極パッド５からはみ出さない構造とすることによ
り、応力を緩和することができ、パッド剥がれや下地半
導体基板のえぐれを防止することができる。
【００２４】また、ＮｉＰ層７を介して電極パッド５及
びその下地の強度を測定することができるため、密着性
の管理を行うことができる。
【００２５】図２は、ＴＣＰの半導体チップ実装部の断
面図である。半導体チップは半導体基板１上に絶縁膜
２、１層目配線及び能動素子３、層間絶縁膜４、電極パ
ッド５及び開口部を有する保護膜６がこの順に形成さ
れ、開口部にＮｉＰ層（Ｐ含有量は７〜１１％）７とＡ
ｕ層８がこの順に形成されている。
【００２６】一方、テープキャリア（図示せず）は、デ
バイスホールを有する絶縁性フィルム上に導体パターン
が接着剤を介して接着形成され、上記デバイスホールに
は上記導体パターンと一体に形成される導体パターンが
延長突出しており、導体リード９にはＳｎメッキが施さ
れている。
【００２７】即ち、ＴＣＰは、半導体チップとテープキ
ャリアとの間の接合を電極パッド５上のＡｕ層８と導体
リード９のＳｎ層を熱圧着することにより、Ａｕ−Ｓｎ
共晶を形成して行っている。
【００２８】熱圧着後、導体リード及び突起電極を除去
し、電極パッド及び下地の様子を確認したが、荷重が１
電極当たり５０ｇ重、温度が５６０℃の条件でもダメー
ジが発生していなかった。Ａｕのみで形成された突起電
極に同じ条件を適用した場合、電極パッド及び下地に確
実にダメージが入ることが確認されている。
【００２９】図３は本発明の半導体チップをプラスチッ
クモールドパッケージや基板（プリント基板やセラミッ
ク基板）（図示せず）に実装した時の実装部の断面図で
ある。このように、突起電極上にワイヤー１０をボンデ
ィングした場合も、ＴＣＰと同様に、電極パッド５及び
下地にワイヤーボンディングによるダメージが入らない
効果を得ることができる。本発明では、硬い突起電極を
Ｎｉ系金属で形成した例を示したが、他に無電解メッキ
方式で形成できる硬質突起電極材料としてＣｕ系金属で
も同様なものが形成可能である。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、電極パッド上にワイヤーボンディン
グやインナーリードボンディングを行っても、突起電極
がワイヤーボンディングやインナーリードボンディング
時の衝撃に対抗するため、電極パッドやその下の層間絶
縁膜、配線層及び能動素子へのダメージが生じず、アセ
ンブリでの歩留まりの向上及び接続の信頼性の向上が可
能となる。電極パッド上の保護膜開口部に硬い突起電極
を形成することにより、横方向の剪断強度（シェア強
度）測定や密着強度検査が可能なり、アセンブリ前に密
着性の確認が可能となる。従来は突起電極がないので、
パッドやパッド下部分の密着強度を測定する引っ掛かり
がなく、測定することが物理的に不可能であった。突起
電極を形成することにより、シェア強度測定用ツール等
を引っかけて測定することが可能となる。
【００３１】また、突起電極表面に、Ａｇ層、Ｐｔ層及
びＡｕ層からなる表面膜を形成することにより、突起電
極の表面酸化を防止し、且つ、Ａｕ層はＳｎとの共晶接
合に使用しても問題を生じない。
【００３２】また、Ｃｕ層、Ｎｉ層、Ｃｕ合金層及びＮ
ｉ合金層やＡｇ層、Ｐｔ層及びＡｕ層は、無電解メッキ
法により形成することが可能であるから、電解メッキ方
式による複雑な工程を必要としない。
【００３３】また、突起電極を電極パッド形成領域内に
形成することによって、突起電極からの応力による電極
パッドの剥がれや下地の半導体基板の抉れを防止でき
る。
【図面の簡単な説明】
【図１】本発明の半導体チップのパッド断面構造を示す
断面図である。
【図２】本発明の半導体チップのＴＣＰに実装した時の
パッド断面構造を示す断面図である。
【図３】本発明の半導体チップのプラスチックモールド
パッケージや基板（プリント基板やセラミック基板）に
実装した時のパッド断面構造を示す断面図である。
【図４】第１の従来の半導体チップのパッド構造を示す
断面図である。
【図５】第２の従来の半導体チップのパッド構造を示す
断面図である。
【符号の説明】
１ 半導体基板 ２ 酸化膜 ３ 配線及び能動素子 ４ 層間絶縁膜 ５ 電極パッド ６ 保護膜 ７ ＮｉＰ層（突起電極） ８ Ａｕ層（表面膜） ９ インナーリード １０ ワイヤー

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板上に配線又は能動素子が形成され、
    層間絶縁膜を介して該配線又は能動素子上に電極パッド
    が形成されている半導体装置において、 上記電極パッド表面上に、外部端子とのボンディング時
    における上記配線又は能動素子の保護のための突起電極
    が形成されていることを特徴とする半導体装置。
  2. 【請求項２】 上記突起電極がＮｉ、Ｃｕ、Ｃｕ合金又
    はＮｉ合金から成ることを特徴とする、請求項１に記載
    の半導体装置。
  3. 【請求項３】上記突起電極表面がＡｕ、Ｐｔ又はＡｇか
    ら成る表面膜を有することを特徴とする、請求項１又は
    請求項２に記載の半導体装置。
  4. 【請求項４】 上記突起電極が、上記電極パッド形成領
    域内のみに形成されていることを特徴とする、請求項１
    乃至請求項３のいずれかに記載の半導体装置。
  5. 【請求項５】 上記突起電極の高さが、０．５μｍ以
    上、且つ、１０μｍ以下であることを特徴とする、請求
    項１乃至請求項４のいずれかに記載の半導体装置。
  6. 【請求項６】 上記表面膜の厚さが、０．０５μｍ以
    上、且つ、２μｍ以下であること特徴とする、請求項１
    乃至請求項５のいずれかに記載の半導体装置。
JP33863998A 1998-11-30 1998-11-30 半導体装置 Expired - Lifetime JP3398609B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP33863998A JP3398609B2 (ja) 1998-11-30 1998-11-30 半導体装置
EP99309158A EP1006576B1 (en) 1998-11-30 1999-11-17 Semiconductor device
DE69912565T DE69912565T2 (de) 1998-11-30 1999-11-17 Halbleiteranordnung
TW088120029A TW440962B (en) 1998-11-30 1999-11-17 Semiconductor device
KR1019990052984A KR100356770B1 (ko) 1998-11-30 1999-11-26 반도체장치
US09/449,864 US20020056901A1 (en) 1998-11-30 1999-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33863998A JP3398609B2 (ja) 1998-11-30 1998-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2000164623A true JP2000164623A (ja) 2000-06-16
JP3398609B2 JP3398609B2 (ja) 2003-04-21

Family

ID=18320076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33863998A Expired - Lifetime JP3398609B2 (ja) 1998-11-30 1998-11-30 半導体装置

Country Status (6)

Country Link
US (1) US20020056901A1 (ja)
EP (1) EP1006576B1 (ja)
JP (1) JP3398609B2 (ja)
KR (1) KR100356770B1 (ja)
DE (1) DE69912565T2 (ja)
TW (1) TW440962B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385165B1 (ko) * 2000-09-25 2003-05-22 삼성테크윈 주식회사 반도체 패키지와 이의 제조방법
KR20030094692A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 솔더범프 형성방법
US6744140B1 (en) 1999-09-20 2004-06-01 Rohm Co., Ltd. Semiconductor chip and method of producing the same
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法
JP2006114827A (ja) * 2004-10-18 2006-04-27 Denso Corp 半導体装置
CN1306576C (zh) * 2002-01-31 2007-03-21 富士通日立等离子显示器股份有限公司 半导体芯片安装衬底和平面显示器
US7227262B2 (en) 2003-10-03 2007-06-05 Rohm Co., Ltd. Manufacturing method for semiconductor device and semiconductor device
US7317244B2 (en) 2002-01-15 2008-01-08 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置
JP2010245565A (ja) * 2008-02-29 2010-10-28 Sanyo Electric Co Ltd 半導体素子、半導体モジュール
US8237258B2 (en) 2008-02-29 2012-08-07 Sanyo Electric Co., Ltd. Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2012160739A (ja) * 2012-03-14 2012-08-23 Renesas Electronics Corp 半導体装置
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US8912540B2 (en) 2008-03-31 2014-12-16 Renesas Electronics Corporations Semiconductor device
US10361666B2 (en) 2017-04-25 2019-07-23 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2273543A3 (en) 2001-12-14 2011-10-26 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
WO2004059722A1 (ja) * 2002-12-24 2004-07-15 Denso Corporation 半導体式センサおよび半導体装置のめっき方法
WO2004105133A1 (en) * 2003-05-26 2004-12-02 Axalto Sa Wire bonding on in-line connection pads
DE102005028951B4 (de) * 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102005033469B4 (de) * 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
JP2008124437A (ja) 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
DE102006052202B3 (de) 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
KR20100033467A (ko) * 2007-03-15 2010-03-30 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 평판 디스플레이 제조를 위한 구리 상호접속
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP2010141112A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置および半導体装置の製造方法
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
GB2557614A (en) * 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528785A (en) * 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
JPH0214527A (ja) * 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置
JPH02296336A (ja) * 1989-05-10 1990-12-06 Seiko Epson Corp 半導体回路バンプの製造方法
DE69330603T2 (de) * 1993-09-30 2002-07-04 Cons Ric Microelettronica Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744140B1 (en) 1999-09-20 2004-06-01 Rohm Co., Ltd. Semiconductor chip and method of producing the same
KR100385165B1 (ko) * 2000-09-25 2003-05-22 삼성테크윈 주식회사 반도체 패키지와 이의 제조방법
US7317244B2 (en) 2002-01-15 2008-01-08 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
CN1306576C (zh) * 2002-01-31 2007-03-21 富士通日立等离子显示器股份有限公司 半导体芯片安装衬底和平面显示器
KR20030094692A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 솔더범프 형성방법
US7227262B2 (en) 2003-10-03 2007-06-05 Rohm Co., Ltd. Manufacturing method for semiconductor device and semiconductor device
CN100397601C (zh) * 2003-10-03 2008-06-25 罗姆股份有限公司 半导体装置的制造方法及半导体装置
US7638421B2 (en) 2003-10-03 2009-12-29 Rohm Co., Ltd. Manufacturing method for semiconductor device and semiconductor device
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法
JP4661122B2 (ja) * 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
JP2006114827A (ja) * 2004-10-18 2006-04-27 Denso Corp 半導体装置
US8237258B2 (en) 2008-02-29 2012-08-07 Sanyo Electric Co., Ltd. Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2010245565A (ja) * 2008-02-29 2010-10-28 Sanyo Electric Co Ltd 半導体素子、半導体モジュール
US9911673B2 (en) 2008-03-31 2018-03-06 Renesas Electronics Corporation Semiconductor device with bond pad wiring lead-out arrangement avoiding bond pad probe mark area
US10134648B2 (en) 2008-03-31 2018-11-20 Renesas Electronics Corporation Manufacturing method of semiconductor device
US10566255B2 (en) 2008-03-31 2020-02-18 Renesas Electronics Corporation Method of manufacturing semiconductor device
US8912540B2 (en) 2008-03-31 2014-12-16 Renesas Electronics Corporations Semiconductor device
US9165845B2 (en) 2008-03-31 2015-10-20 Renesas Electronics Corporation Semiconductor device
US9646901B2 (en) 2008-03-31 2017-05-09 Renesas Electronics Corporation Semiconductor device with bond pad wiring lead-out arrangement avoiding bond pad probe mark area
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置
US9466559B2 (en) 2008-12-03 2016-10-11 Renesas Electronics Corporation Semiconductor integrated circuit device
US10818620B2 (en) 2008-12-03 2020-10-27 Renesas Electronics Corporation Semiconductor integrated circuit device
JP2012160739A (ja) * 2012-03-14 2012-08-23 Renesas Electronics Corp 半導体装置
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US10361666B2 (en) 2017-04-25 2019-07-23 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
US10594271B2 (en) 2017-04-25 2020-03-17 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
US10903803B2 (en) 2017-04-25 2021-01-26 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
US11621678B2 (en) 2017-04-25 2023-04-04 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module

Also Published As

Publication number Publication date
TW440962B (en) 2001-06-16
EP1006576B1 (en) 2003-11-05
JP3398609B2 (ja) 2003-04-21
KR20000035730A (ko) 2000-06-26
EP1006576A1 (en) 2000-06-07
DE69912565D1 (de) 2003-12-11
US20020056901A1 (en) 2002-05-16
KR100356770B1 (ko) 2002-10-19
DE69912565T2 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
JP3398609B2 (ja) 半導体装置
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
CN1739014B (zh) 半导体压力传感器及其制造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JPH0332914B2 (ja)
US20060267203A1 (en) Structure and method for bond pads of copper-metallized integrated circuits
US8114706B2 (en) Selective removal of gold from a lead frame
JP2001060760A (ja) 回路電極およびその形成方法
US20010013651A1 (en) Semiconductor device and manufacturing method therefor
JP3957928B2 (ja) 半導体装置およびその製造方法
KR100591235B1 (ko) 반도체 장치
JP2974840B2 (ja) 半導体素子の実装方法
KR20020079136A (ko) 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JPH03268385A (ja) はんだバンプとその製造方法
JP2553264B2 (ja) Ｔａｂ用テープキャリア
WO1997015070A2 (en) Fabrication method and contact bump structure for high-density surface-mount connections of solid-state device chips
JPS62199022A (ja) 半導体装置の実装具
JPH03101222A (ja) 半導体素子の電極構造
JPH04335558A (ja) 半導体装置
JPH08162458A (ja) 電子部品の接続構造及び接続方法
JPS6158258A (ja) 半導体装置の製造方法
JPH0983098A (ja) プリント配線板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

EXPY Cancellation because of completion of term