DE102005033469B4 - Verfahren zum Herstellen eines Halbleitermoduls - Google Patents
Verfahren zum Herstellen eines Halbleitermoduls Download PDFInfo
- Publication number
- DE102005033469B4 DE102005033469B4 DE102005033469.5A DE102005033469A DE102005033469B4 DE 102005033469 B4 DE102005033469 B4 DE 102005033469B4 DE 102005033469 A DE102005033469 A DE 102005033469A DE 102005033469 B4 DE102005033469 B4 DE 102005033469B4
- Authority
- DE
- Germany
- Prior art keywords
- protection
- contact
- semiconductor
- substrate
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 229910052709 silver Inorganic materials 0.000 claims abstract description 9
- 229910052737 gold Inorganic materials 0.000 claims abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 7
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 7
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 239000000956 alloy Substances 0.000 claims abstract description 5
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 5
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 5
- 229910052720 vanadium Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 32
- 239000010410 layer Substances 0.000 claims description 25
- 238000005507 spraying Methods 0.000 claims description 4
- 238000009736 wetting Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 17
- 239000010949 copper Substances 0.000 description 9
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical class [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001556 benzimidazoles Chemical class 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007649 pad printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010020 roller printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren zum Herstellen eines Halbleitermoduls,
- mit einem Trägersubstrat (20), welches eine Oberseite (20a) und eine Unterseite (20b) aufweist,
- mit einer Halbleiterschaltungsanordnung (10) auf der Oberseite (20a) oder auf der Unterseite (20b) des Trägersubstrats (20) und
- mit mindestens einem Kontaktbereich (30), welcher aus oder mit einem Kontaktmaterial (30') mit einem Oberflächenbereich (30a) auf der Oberseite (20a) oder auf der Unterseite (20b) des Trägersubstrats (20) ausgebildet wird zum externen oder internen Kontaktieren des Moduls,
- bei welchem der Kontaktbereich (30) und das Kontaktmaterial (30') bereichsweise mit einem Schutz (50) gegen Oxidation ausgebildet werden,
- bei welchem der Schutz (50) als ein oberster Materialbereich in Form einer Schutzschicht (50s) auf der Oberfläche (30a) des Kontaktbereichs (30) ausgebildet wird und
- bei welchem der Schutz (50) aus einer Kombination von Materialien aus der Gruppe ausgebildet wird, die gebildet wird von Ti, TiW, TiV, Cr, Al, Au, Ag, Pd, Ni, Pt, V, deren Legierungen und deren Oxiden,
dadurch gekennzeichnet, dass
- die Halbleiterschaltungsanordnung (10) auf einem ersten Teil (30-1) eines Kontaktbereichs (30) und somit indirekt auf der Oberseite (20a) und/oder auf der Unterseite (20b) des Trägersubstrats (20) ausgebildet wird und
- nur ein nicht von der Halbleiterschaltungsanordnung (10) bedeckter zweiter Teil (30-2) des Kontaktbereichs (30) mit dem Schutz (50) oder einem Teil des Schutzes (50) ausgebildet wird.
- mit einem Trägersubstrat (20), welches eine Oberseite (20a) und eine Unterseite (20b) aufweist,
- mit einer Halbleiterschaltungsanordnung (10) auf der Oberseite (20a) oder auf der Unterseite (20b) des Trägersubstrats (20) und
- mit mindestens einem Kontaktbereich (30), welcher aus oder mit einem Kontaktmaterial (30') mit einem Oberflächenbereich (30a) auf der Oberseite (20a) oder auf der Unterseite (20b) des Trägersubstrats (20) ausgebildet wird zum externen oder internen Kontaktieren des Moduls,
- bei welchem der Kontaktbereich (30) und das Kontaktmaterial (30') bereichsweise mit einem Schutz (50) gegen Oxidation ausgebildet werden,
- bei welchem der Schutz (50) als ein oberster Materialbereich in Form einer Schutzschicht (50s) auf der Oberfläche (30a) des Kontaktbereichs (30) ausgebildet wird und
- bei welchem der Schutz (50) aus einer Kombination von Materialien aus der Gruppe ausgebildet wird, die gebildet wird von Ti, TiW, TiV, Cr, Al, Au, Ag, Pd, Ni, Pt, V, deren Legierungen und deren Oxiden,
dadurch gekennzeichnet, dass
- die Halbleiterschaltungsanordnung (10) auf einem ersten Teil (30-1) eines Kontaktbereichs (30) und somit indirekt auf der Oberseite (20a) und/oder auf der Unterseite (20b) des Trägersubstrats (20) ausgebildet wird und
- nur ein nicht von der Halbleiterschaltungsanordnung (10) bedeckter zweiter Teil (30-2) des Kontaktbereichs (30) mit dem Schutz (50) oder einem Teil des Schutzes (50) ausgebildet wird.
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleitermoduls und ermöglicht insbesondere Verbesserungen der Bondbarkeit von Leistungshalbleitersubstraten nach Prozessen.
- Bei der Weiterentwicklung der modernen Leistungshalbleiterelektronik spielen neben einer möglichen Miniaturisierung und der Verbesserung der Funktionszuverlässigkeit auch Vereinfachungen im Bereich der Herstellungsverfahren eine große Rolle, wobei möglichen Vereinfachungen keine Qualitätseinbußen entgegenstehen sollen.
- Bisher werden bei bekannten Herstellungsverfahren Halbleitermodule mit Halbleitersubstraten auf Trägern dadurch hergestellt, dass die fertigen Halbleitersubstrate auf der Oberfläche des jeweils vorzusehenden Trägers angebracht und dann extern kontaktiert werden. Zwischen der eigentlichen Herstellung des Halbleitersubstrats und der Anbringung und Kontaktierung über beim Halbleitersubstrat vorgesehenen Kontaktbereiche, also zwischen der eigentlichen Herstellung und dementsprechender Bestückungsverfahren beim Ausbilden der Module, können erhebliche Zeitspannen liegen, die durch einen entsprechenden Lagerungsprozess und/oder Transport für die einmal hergestellten Halbleitersubstrate überbrückt werden müssen.
- Es ist nun bekannt, dass freiliegende Oberflächen der bei Halbleitersubstraten vorgesehenen Kontaktbereiche kontaminiert oder einem chemischen Umsetzungsprozess ausgesetzt sind, z.B. über oxidative Angriffe über den in der Atmosphäre vorgesehenen Luftsauerstoff.
- Bei bekannten Herstellungs- und Montageverfahren wird daher eine Schutzgasatmosphäre, entweder beim Lagern und/oder beim Montierten oder Kontaktieren selbst, vorgesehen. Das Ausbilden und Gewährleisten einer entsprechenden Schutzgasatmosphäre über einen längeren Zeitraum bedeutet einen technischapparativen und auch finanziellen Mehraufwand. Im Einzelnen ist ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 aus der
WO 00/59029 A2 US 2002/0054955 A1 US 2002/0054955 A1 - Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleitermoduls anzugeben, bei welchen auf besonders einfache und doch zuverlässige Art und Weise qualitativ hochwertige Kontaktbereiche und entsprechende Kontakte realisiert und gewährleistet werden können.
- Die der Erfindung zugrunde liegende Aufgabe wird bei einem Verfahren zum Herstellen eines Halbleitermoduls erfindungsgemäß mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind jeweils Gegenstand der abhängigen Unteransprüche.
- Bei einem Halbleitermodul ausgebildete oder auszubildende Kontaktbereiche werden widerstandsfähig und haltbar gemacht, insbesondere gegenüber oxidativen Prozessen aufgrund des in der Atmosphäre vorhandenen Sauerstoffs.
- Demzufolge wird ein Halbleitermodul vorgeschlagen, bei welchem ein Trägersubstrat mit einer Oberseite und mit einer Unterseite, mindestens eine Halbleiterschaltungsanordnung auf der Oberseite und/oder auf der Unterseite des Trägersubstrats und mindestens ein Kontaktbereich zum späteren externen und/oder internen Kontaktieren des Halbleitersubstrats aus oder mit einem Kontaktmaterial mit einem Oberflächenbereich auf der Oberseite und/oder auf der Unterseite des Trägersubstrats ausgebildet sind und bei welchem der Kontaktbereich und/oder das Kontaktmaterial bereichsweise oder vollständig mit einem Schutz gegen Oxidation ausgebildet sind.
- Es ist vorgesehen, dass der Schutz als ein oberster Materialbereich oder als eine Schutzschicht des Kontaktbereichs oder auf dem Kontaktbereich und der Oberfläche des Kontaktbereichs ausgebildet ist.
- Zusätzlich oder alternativ ist vorgesehen, dass der Schutz mehrschichtig ausgebildet ist.
- Weiterhin ist es vorgesehen, dass der Schutz als Beimischung oder als ein oder mehrere materielle Bestandteile des Kontaktbereichs und des Kontaktmaterials ausgebildet ist.
- Denkbar ist es, dass der Schutz mit oder aus einer konformen und/oder koplanaren Schicht ausgebildet ist.
- Der Schutz ist aus einem Material oder einer beliebigen Kombination von Materialien aus der Gruppe ausgebildet, die gebildet wird von Ti, TiW, TiV, Cr, Al, Au, Ag, Pd, Ni, V, Pt, deren Legierungen und deren Oxiden.
- Zusätzlich oder alternativ ist vorgesehen, dass der Schutz als chemisch selektive, aufgedampfte, aufgesputterte, mittels Tauchbenetzung, mittels Sprühen und/oder mittels Drucken ausgebildete Struktur vorgesehen ist.
- Bei einer anderen Gestaltung ist das Halbleitersubstrat als DCB-Substrat, als DAB-Substrat und/oder als AMB-Substrat ausgebildet.
- Es ist vorgesehen, dass eine Halbleiterschaltungsanordnung auf einem ersten Teil eines Kontaktbereichs und somit indirekt auf der Oberseite und/oder auf der Unterseite des Trägersubstrats ausgebildet ist und dass nur ein nicht von der Halbleiterschaltungsanordnung bedeckter zweiter Teil des Kontaktbereichs mit dem Schutz oder einem Teil des Schutzes ausgebildet ist.
- Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleitermoduls geschaffen, bei welchem ein Trägersubstrat mit einer Oberseite und mit einer Unterseite, mindestens eine Halbleiterschaltungsanordnung auf der Oberseite und/oder auf der Unterseite des Trägersubstrats und mindestens ein Kontaktbereich zum späteren externen und/oder internen Kontaktieren des Halbleitersubstrats aus oder mit einem Kontaktmaterial mit einem Oberflächenbereich auf der Oberseite und/oder auf der Unterseite des Trägersubstrats ausgebildet werden und bei welchem der Kontaktbereich und/oder das Kontaktmaterial bereichsweise mit einem Schutz gegen Oxidation ausgebildet werden. Dabei wird vorgesehen, dass die Halbleiterschaltungsanordnung auf einem ersten Teil eines Kontaktbereichs und somit indirekt auf der Oberseite und/oder auf der Unterseite des Trägersubstrats ausgebildet wird und dass nur ein nicht von der Halbleiterschaltungsanordnung bedeckter zweiter Teil des Kontaktbereichs mit dem Schutz oder einem Teil des Schutzes ausgebildet wird.
- Gemäß einer Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls ist es vorgesehen, dass der Schutz als ein oberster Materialbereich oder als eine Schutzschicht des Kontaktbereichs oder auf dem Kontaktbereich und der Oberfläche des Kontaktbereichs ausgebildet wird.
- Gemäß einer anderen Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls ist es zusätzlich oder alternativ vorgesehen, dass der Schutz mehrschichtig ausgebildet wird.
- Bei einer weiteren zusätzlichen oder alternativen Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls ist es vorgesehen, dass der Schutz als Beimischung oder als ein oder mehrere materielle Bestandteile des Kontaktbereichs und des Kontaktmaterials ausgebildet wird.
- Denkbar ist es gemäß einer anderen zusätzlichen oder alternativen Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls ist es vorgesehen, dass der Schutz mit oder aus einer konformen und/oder koplanaren Schicht ausgebildet wird.
- Bei dem erfindungsgemäßen Verfahren zum Herstellen eines Halbleitermoduls wird der Schutz gebildet aus einem Material oder einer beliebigen Kombination der Materialien Ti, TiW, TiV, Cr, Al, Au, Ag, Pd, Ni, V, Pt, deren Legierungen und deren Oxiden.
- Gemäß einem anderen bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls ist es zusätzlich oder alternativ vorgesehen, dass der Schutz als chemisch selektive, aufgedampfte, aufgesputterte, mittels Tauchbenetzung, mittels Sprühen und/oder mittels Drucken ausgebildete Struktur vorgesehen wird.
- Bei einer anderen Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls wird dieses zusätzlich oder alternativ als DCB-Substrat, als DAB-Substrat und/oder als AMB-Substrat ausgebildet.
- Gemäß einem erläuternden Beispiel wird auch ein Verfahren zum Herstellen eines Schaltungsmoduls mit den Schritten geschaffen: (a) Bereitstellen mindestens eines Halbleitersubstrats mit einer Halbleiterschaltung auf einem Trägersubstrat mit einer Unterseite, (b) Bereitstellen mindestens eines Trägers mit einer Oberseite oder Oberfläche, (c) Anbringen und Fixieren des Halbleitersubstrats mit der Unterseite des Substrats bzw. des Halbleitersubstrats auf der Oberseite oder Oberfläche des Trägers und (d) elektrisches Kontaktieren des Halbleitersubstrats durch Ausbilden eines elektrischen Kontakts zum Kontaktbereich, bei welchem bei Vorhandensein einer elektrisch isolierenden Schicht als Schutz des Kontaktbereichs oder eines Teils davon vor dem elektrischen Kontaktieren (d) die elektrisch isolierende Schutzschicht des Schutzes zunächst vollständig oder teilweise vom Kontaktbereich oder des Teils des Kontaktbereichs entfernt und dann beim elektrischen Kontaktieren (d) auf die freie Oberfläche des Kontaktbereichs aufkontaktiert wird oder bei welchem bei Vorhandensein einer elektrisch isolierenden Schicht als Schutz des Kontaktbereichs oder eines Teils davon beim elektrischen Kontaktieren (d) durch die Schutzschicht des Schutzes zum Kontaktbereich hin durchkontaktiert wird oder bei welchem bei Vorhandensein einer elektrisch leitenden Schutzschicht als Schutz des Kontaktbereichs oder eines Teils davon beim elektrischen Kontaktieren (d) auf die Schutzschicht des Schutzes aufkontaktiert wird.
- Diese und weitere Aspekte werden mit anderen Worten anhand der nachstehenden Bemerkungen weiter erläutert:
- Schaltungsmodule und insbesondere Leistungshalbleitermodule sind elektronische Module die Schaltungen auf isolierenden Substraten beinhalten. Die Schaltungen bestehen sowohl aus Steuerelektronik als auch aus Leistungshalbleitern. Die Leistungshalbleiterschaltungen werden in der Regel auf sog. DCB- oder AMB-Substraten aufgebaut. Diese Substrate bestehen aus Keramiken zur Isolation und beidseitig dicken Cu-Schichten oder Al (typisch im Bereich von etwa 300 µm, also z.B. minimal im Bereich von etwa 50 µm und maximal im Bereich von etwa 1 mm), die im DCB-, DAB- oder AMB-Verfahren mit den Keramiken verbunden werden (DCB: direct copper bonding, DAB: direct Aluminium bonding; AMB: active metal brazing). Die Oberseite ist im allgemeinen Fall strukturiert. Darauf sind auch die Leistungshalbleiterchips montiert (Löten, NTV, Kleben, o. andere). Die mit Leistungshalbleitern bestückten Substrate werden häufig in einem eigenen Löt- oder sonstigem Verbindungsprozess hergestellt, während dem auch Verbindungen von den Chipoberseiten zu den zugeordneten Substratkontaktflächen gezogen werden. Diese Verbindungen erfolgen in der Regel mit Ultraschalldrahtbonden. In diesem Zustand sind diese Substrate bereits elektrisch testbar. Somit können schadhafte Substrate für Module mit mehreren Substraten vor dem Zusammenbau (durch Löten, NTV, Kleben auf dem Träger) aussortiert werden und die Ausbeute des gesamten Moduls steigt. Nach dem Zusammenbau in Modulen sind in der Regel noch weitere elektrische Verbindungen zwischen den Substraten eines Moduls herzustellen. Diese werden häufig ebenfalls mit Drahtbonds, Löt-, Laserschweißen oder anderen Schweißverfahren hergestellt. Zwischen den Herstellprozessen der Substrate inkl. der elektrischen Tests und dem Zusammenbau mit Verbindung im Modul lagern Substrate einige Zeit. Sie werden zum Teil auch thermischen Prozessen unterzogen oder sogar an andere Fertigungslinien übersandt. Auch der elektrische Test läuft unter hoher Temperatur (70° - 200°C) ab und stellt einen der thermischen Prozesse dar. Um Oxidation der freien Metalloberflächen (Cu, Ni) der Substrate zu vermeiden, geschieht die Lagerung in N2-Atmosphäre. Heißprozesse werden unter Schutzgas (N2, H2/N2 oder ähnlichem) durchgeführt. Der Transport geschieht in vakuumdichten Behältern. Die Bereitstellung von Schutzgas-Atmosphäre macht hohen apparativen Aufwand und erzeugt Kosten durch den Verbrauch der Gase. Vakuumdichte Behälter für den Transport sind sehr aufwändig. Diese Nachteile sollen dadurch vermieden werden, dass die Substrate resistent gegen thermische Prozesse, Lagerung und Transport an Luft werden. Resistent heißt, die Verbindungsprozesse im Modul sind mit hoher Qualität und Ausbeute durchführbar ohne Verminderung der Qualität.
- Bisher erfolgte ein Schutz durch Lagerung, Zwischenprozesse und Transport unter Schutzgas oder Vakuum.
- Die Substrate sollen entsprechend vor der Bestückung mit Chips vorbehandelt werden, dass die nach der Bestückung freiliegenden Metalloberflächen, die für die spätere Montage und Verbindung im Modul benötigt werden, ausreichend rein bleiben und ausreichend geringe Oxidation zeigen. Alternativ werden die Substrate direkt nach oder in dem Herstellprozess der Substrate behandelt, um sie „frisch“ zu halten.
- Ein Aspekt besteht also darin, dass Substrate durch Vorbehandlung gegen Luftatmosphäre (Oxidation) resistent gemacht werden.
- Erläuternde Beispiele
- a. Im Fall von Substraten, die eine blanke Cu-Oberfläche haben, wird durch einen Monolayer bzw. eine kopolanare Schicht die Reaktion der Kupferoberfläche mit Sauerstoff unterbunden. Diese ist zwischen einigen Nanometern und ca. 2 µm dick und besteht beispielsweise aus Benzimidazolen (darauf basierendes Produkt z.B. die Entek Plus Familie von Enthone). Diese Schicht kann für Lötverbindungen auf der Oberfläche verbleiben, wird beim US-Bonden durchstoßen und kann auch selektiv aufgebracht werden. Diese Schichten zeichnen sich zudem dadurch aus, dass sie mittels Lösungsmitteln entfernt werden können. Die Benetzungsfähigkeit der Kupferoberfläche wird nicht verändert. Der Auftrag dieser Schicht erfolgt mit üblichen Beschichtungsverfahren für wässrige Substanzen, hervorzuheben sind hier die Tauchbenetzung, Sprühverfahren oder Druckverfahren (Schablonendruck, Tampondruck, Walzendruck).
- Alternativ oder auch ergänzend kann eine Schicht mittels eines Sol-Gel-Verfahrens erzeugt werden. Diese dient neben dem Oxidationsschutz auch der Realisierung einer guten Haftung für anschließende Schichten bzw. Klebeschichten o.Ä.
- b. Im Fall von vernickelten Oberflächen kann das gleiche wie unter a. beschriebene Verfahren verwendet werden.
- c. Substrate, die eine Cu- (DCB) oder Ni-Oberfläche haben, werden mit einer dünnen Schicht (2 nm, ..., 100 nm) Ti, TiW, TiV, V, Cr, Pt, deren Legierungen oder deren Oxide selektiv dort besputtert oder bedampft, wo keine Chips aufgelötet werden sollen. Die aufgetragenen Schichten verhindern eine Oxidation der Oberflächen und erlauben Verbindungen z.B. per Ultraschall, Laserschweißen o.ä. Außerdem stellen die Schichten einen Lötstopp dar, so dass Lot, das zum Auflöten der Chips benötigt wird, nicht ausfließen kann. Die Zusatzschichten werden mit Hilfe von Schablonen, die zumindest die Chiplötflächen abdecken, selektiv aufgetragen.
- d. Die dünnen Schichten unter c. werden mit besonders gut bondbaren (Ultraschall) nicht oxidierenden Oberflächen z.B. Al erstärkt (Sputtern, Aufdampfen) - 100 nm, ..., 20 µm - typisch: 3 µm.
- e. Für den Fall, dass die Rückseiten der Substrate durch Kleben im Modul montiert werden sollen und es sich um Cu- oder Ni-Oberflächen handelt, werden die Schichten unter c., oder auch noch wie unter d. auch auf die Rückseite aufgetragen. Dies ermöglicht eine bessere Haftung der Klebstoffe und eine dauerhafte Klebekraft, weil die Oxidation der Metalloberfläche an der Klebergrenzschicht dadurch auch dauerhaft vermieden wird.
- f. Substrate, die mit Al als Leiterbahnen hergestellt sind, werden vor der Verarbeitung auf den zu lötenden Flächen mit Ti, ... oder Cr besputtert oder bedampft mit Ni verstärkt um eine lötbare Oberfläche zu schaffen. Die frei bleibenden Al-Oberflächen oxidieren auch an Luft nicht weiter, so dass diese fertigen Substrate später ohne Mehraufwand geklebt werden können und/oder mit Drahtbonds per Ultraschall verbunden werden können.
- g. Substrate mit dickem Al, können neben Ti, ..., Cr und Ni, NiP, NiB auch noch mit weiteren Schichten auf den Lötflächen aufmetallisiert werden: z.B. Ag, Pd, Au.
- h. Alternativ können die Zusatzschichten auch chemisch selektiv aufgebracht werden.
- i. Substrate, auf denen Chips mit NTV (Niedertemperatur-Sinterverfahren mit Silberpaste) montiert werden, werden im Fall von dick mit Al beschichteten Substraten, die Montageflächen wie f oder g selektiv versilbert oder vergoldet. Die restlichen Bereiche behalten ihre Al-Oberflächen.
- j. Sollen die Substrate auf der Rückseite gelötet werden, werden Al-Substrate auf der Rückseite vernickelt und versilbert oder vergoldet.
- k. Substrate mit dicken Cu-Schichten (DCB, AMB) werden zur Verbindung mit NTV oben komplett vergoldet oder versilbert. Sollen sie auf der Rückseite gelötet oder ebenfalls mit NTV verbunden werden, werden diese auch auf der Rückseite versilbert oder vergoldet. Der darunter liegende Aufbau erfolgt wie unter c und g.
- Die Substrate werden entweder selektiv beschichtet oder nach den Herstellungsprozessen konserviert, so dass Lagerung, Transport und thermische Prozesse vor Herstellung der Verbindungen im Modul auch Luftatmosphäre möglich sind.
- Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung auf der Grundlage von erläuternden Beispielen veranschaulicht.
-
1 ist eine geschnittene und schematische Seitenansicht einer Vorstufe eines ersten erläuternden Beispiels des Halbleitersubstrats. -
2 ist eine schematische und geschnittene Seitenansicht des ersten erläuternden Beispiels des Halbleitersubstrats. -
3 ,4 sind schematische und geschnittene Seitenansichten von Anwendungen des Halbleitersubstrats aus2 . -
5A - B sind schematische und geschnittene Seitenansichten von Anwendungen des Halbleitersubstrats aus2 . -
6A -C sind schematische und geschnittene Seitenansichten, die verschiedene Zwischenstadien eines Herstellungsverfahrens des Halbleitersubstrats zeigen. -
7A -C sind schematische und geschnittene Seitenansichten, die verschiedene Zwischenstadien eines Herstellungsverfahrens eines Halbleitersubstrats zeigen. -
8 ist eine schematische und geschnittene Seitenansicht, die ein Halbleitersubstrat zeigt. - Nachfolgend werden strukturell und/oder funktionell ähnliche oder vergleichbare Elemente mit denselben Bezugszeichen bezeichnet, ohne dass in jedem Fall ihres Auftretens eine detaillierte Beschreibung wiederholt wird.
-
1 zeigt eine schematische und geschnittene Seitenansicht einer Vorstufe eines Halbleitersubstrats1' , wie es einem erfindungsgemäßen Herstellungsverfahren auch zugrunde gelegt werden kann. Entsprechend kann die Anordnung des Halbleitersubstrats1' aus1 auch als Halbleitersubstrat1' aus dem Stand der Technik bezeichnet werden. - Dem Halbleitersubstrat
1' aus dem Stand der Technik als Vorstufe eines erläuternden Beispiels des Herstellungsverfahrens liegt ein Keramiksubstrat als Träger20 zugrunde. Es kann sich aber auch um einen beliebigen anderen Isolator handeln. Der Träger20 besitzt eine Oberseite oder Oberfläche20a sowie eine Unterseite20b , die gleichzeitig auch die Unterseite1b des herkömmlichen Halbleitersubstrats1' bildet. Auf der Oberseite20a des Trägers20 ist ein Kontaktbereich30 eines Kontaktmaterials30' ausgebildet, der seinerseits ebenfalls eine Oberfläche30a oder eine Oberseite30a aufweist, die der Oberseite20a des Trägers20 abgewandt ist. Auf der Oberfläche oder Oberseite30a und das Kontaktbereichs30 ist eine Halbleiterschaltungsanordnung10 in Form eines Chips C ausgebildet. Ein erster Teil30 -1 des Kontaktbereichs30 wird vom Chip C der Halbleiterschaltungsanordnung10 abgedeckt, während ein zweiter Teil30 -2 des Kontaktbereichs30 im Hinblick auf seine Oberseite30a frei bleibt. Angedeutet ist auch eine optionale Rückseitenmetallisierung31 , die auf der Unterseite20b des Trägers20 ausgebildet ist und der späteren Kontaktierung und thermischen Anbindung des Halbleitersubstrats1 vom Zusammenfügen (Löten, NTV, Kleben) zu einem Halbleitermodul100 dienen kann. - Die in
2 gezeigte Situation, ebenfalls in Form einer schematischen und geschnittenen Seitenansicht spiegelt im Wesentlichen die Verhältnisse der Anordnung aus1 wieder.
Auf einem Träger20 mit einer Oberseite20a oder Oberfläche20a und einer Unterseite20b , die auch die Unterseite1b des Halbleitersubstrats1 bildet, ist ein Kontaktbereich30 auf einem Kontaktmaterial30' mit einer Oberseite30a oder Oberfläche30a vorgesehen. Auf der Oberfläche30a des Kontaktbereichs30 ist ein Chip für eine Halbleiterschaltungsanordnung10 derart vorgesehen, dass ein erster Teil30 -1 des Kontaktbereichs30 und somit ein erster Teil der entsprechenden Oberfläche30a vom Chip C abgedeckt wird, während ein zweiter Teil30 -2 des Kontaktbereichs30 und somit der Oberfläche30a frei bleiben. - Der frei bleibende Bereich
30 -2 des Kontaktbereichs30 ist bei dem erläuternden Beispiel der2 mit einem Schutz50 oder Schutzbereich50 in Form einer Schutzschicht50s mit einer Oberfläche50a abgedeckt, so dass bei der Lagerung oder auch bei Weiterverarbeitungsschritten diese Schutzschicht50s als Diffusionsbarriere für schädliche Atmosphärenbestandteile zum Kontaktbereich30 und des entsprechenden Kontaktmaterials30' dient, so dass eine Verschlechterung durch eine chemische Umsetzung mit dem Kontaktmaterial30' vermieden wird und somit das erfindungsgemäße Halbleitersubstrat1 insgesamt gesehen resistent gemacht wird. -
3 zeigt in schematischer und geschnittener Seitenansicht die Verwendung der in2 gezeigten Anordnung des Halbleitersubstrats1 bei einem Schaltungsmodul100 . - Dabei ist die in
2 gezeigte Anordnung für das Halbleitersubstrat1 mit der Unterseite20b ,1b und der entsprechenden Rückseitenmetallisierung31 auf der Oberfläche40a eines Trägersubstrats40 angebracht und fixiert. - Die Anordnung des Halbleitersubstrats
1 entspricht im Wesentlichen der in2 gezeigten Anordnung. - Auf einem Träger
20 mit einer Oberseite20a oder Oberfläche20a und einer Unterseite20b , die auch die Unterseite1b des Halbleitersubstrats1 bildet, ist ein Kontaktbereich30 auf einem Kontaktmaterial30' mit einer Oberseite30a oder Oberfläche30a vorgesehen. Auf der Oberfläche30a des Kontaktbereichs30 ist ein Chip für eine Halbleiterschaltungsanordnung10 derart vorgesehen, dass ein erster Teil30 -1 des Kontaktbereichs30 und somit ein erster Teil der entsprechenden Oberfläche30a vom Chip C abgedeckt wird, während ein zweiter Teil30 -2 des Kontaktbereichs30 und somit der Oberfläche30a frei bleiben. - Der frei bleibende zweite Teil
30 -2 des Kontaktbereichs30 ist an seiner Oberfläche30a wiederum mit einer Schutzschicht50s als Schutz50 und der Schutzbereich50 mit der entsprechenden Oberfläche50a ausgebildet. - Vorgesehen ist hier ein Kontakt
60 in Form eines Bonddrahtes61 dessen Kontaktende62 als Aufkontaktierung auf der Oberfläche50a der Schutzschicht50s des Schutzbereichs50 angebracht ist. Dies setzt voraus, dass das Material der Schutzschicht50s des Schutzbereichs50 elektrisch leitfähig ist. - Bei dem erläuternden Beispiel der
4 kann dagegen das Material der Schutzschicht50s des Schutzbereichs50 auch elektrisch isolierend ausgebildet sein, da die Kontaktstelle62 des als Kontakt60 dienenden Bonddrahts61 hier in einer Durchkontaktierung bis auf die Oberfläche30a des Kontaktbereichs30 und insbesondere des zweiten Teils30 -2 davon reicht, um eine elektrische Kontaktierung zu erreichen. - Im Übrigen entspricht die in
4 gezeigte Anordnung den Gegebenheiten aus den2 und3 . - Auf einem Träger
20 mit einer Oberseite20a oder Oberfläche20a und einer Unterseite20b , die auch die Unterseite1b des Halbleitersubstrats1 bildet, ist ein Kontaktbereich30 auf einem Kontaktmaterial30' mit einer Oberseite30a oder Oberfläche30a vorgesehen. Auf der Oberfläche30a des Kontaktbereichs30 ist ein Chip für eine Halbleiterschaltungsanordnung10 derart vorgesehen, dass ein erster Teil30 -1 des Kontaktbereichs30 und somit ein erster Teil30 -1 der entsprechenden Oberfläche30a vom Chip C abgedeckt wird, während ein zweiter Teil30 -2 des Kontaktbereichs30 und somit der Oberfläche30a frei bleiben. - Die Unterseite
20b ,1b des Substrats20 bzw. des Halbleitersubstrats1 ist wieder mit der Unterseitenmetallisierung31 dazwischen auf der Oberfläche40a eines vorgesehenen Trägersubstrats40 des ausgebildeten Schaltungsmoduls100 angeordnet. - Die
5A und5B zeigen vergleichbare Anordnungen, bei welchen, ausgehend von einer Anordnung gemäß der2 für ein Halbleitersubstrat1 , das Halbleitersubstrat1 zunächst mit der Unterseite20b ,1b und der dazwischen vorzusehenden Rückseitenmetallisierung31 auf der Oberfläche40a eines Trägersubstrats40 für ein Schaltungsmodul100 angeordnet wird. Gemäß der Darstellung der5A wird dann die Schutzschicht50s des Schutzbereichs50 vom zweiten Teil30 -2 und der entsprechenden Oberfläche30a des Kontaktbereichs30 entfernt, wobei dies vorzugsweise kurz vor der Ausbildung einer Kontaktierung geschieht. Durch diesen Vorgang liegt dann die Oberfläche30a des Kontaktbereichs30 im Bereich des zweiten Teils30 -2 wieder frei, so dass im Übergang zu der in5B gezeigten Situation eine direkte Kontaktierung eines Kontakts60 in Form eines Bonddrahts61 mit einem Kontaktende62 direkt auf der Oberfläche30a des Kontaktbereichs30 erfolgen kann. - Die Abfolge der
6A bis6C zeigen die Ausbildung einer anderen Art Schutz50 bei einem anderen erläuternden Beispiel des Halbleitersubstrats1 . - In der
6A ist zunächst der Träger20 mit seiner Oberseite20a und seiner Unterseite20b dargestellt, wobei auf der Oberseite20a großflächig das Material30' für den Kontaktbereich30 mit einer entsprechenden Oberfläche30a vorgesehen ist. - Im Übergang zu dem in
6B gezeigten Zwischenzustand wird dann im Bereich eines ersten Teils30 -1 des Kontaktbereichs30 der Chip C für die Halbleiterschaltungsanordnung10 derart aufgebracht, dass ein zweiter Teil30 -2 des Kontaktbereichs frei bleibt. - Im Übergang zu dem in
6C gezeigten Zwischenzustand wird dann über die frei gebliebene Oberfläche30a des zweiten Teils30 -2 des Kontaktbereichs30 eine Art Dotierung in das Material30' eingebracht. Durch diese Dotierung wird die Resistenz gegenüber den atmosphärischen Bestandteilen, insbesondere gegenüber Luftsauerstoff, erreicht. Es ergibt sich also hier der vorteilhafte Schutz50 durch eine Materialkombination des ursprünglichen Materials30' für den Kontaktbereich in Kombination mit dem entsprechend vorzusehenden Dotierstoff. - Bei dem erläuternden Beispiel, das gemäß der Abfolge der
7A bis7C ausgebildet wird, findet keine nachträgliche Dotierung eines einmal abgeschiedenen Materials30' für den Kontaktbereich30 statt, sondern durch ein simultanes Abscheiden des Materials30' für den Kontaktbereich30 und eines entsprechenden Dotierstoffs. - Dies bedeutet im Detail, dass zunächst, ausgehend vom Zustand der
7A , bei welchem das Substrat20 mit der Oberfläche20a und der Unterseite20b vorgesehen wird im Überspann zu den in7B gezeigten Zwischenzustand simultan ein Stoffgemisch aus dem eigentlichen Kontaktmaterial30' und einem Dotierstoff als Kontaktbereich30 abgeschieden wird. Durch die materielle Kombination des eigentlichen Kontaktmaterials30' mit dem Dotierstoff ergibt sich bereits die Beständigkeit gegenüber den bisher schädlichen atmosphärischen Bestandteilen. - Nach Fertigstellung des so bereits geschützten Kontaktbereichs
30 , nämlich durch inhärentes und durch Materialmischen ausgebildeten Schutzes50 , findet dann das Aufbringen des Chips C für die Halbleiterschaltungsanordnung10 in einem ersten Teil30 -1 des Kontaktbereichs30 statt, so dass wiederum der zweite Teil30 -2 des Kontaktbereichs30 für eine spätere Kontaktierung frei bleibt. -
8 zeigt ein anderes erläuterndes Beispiel des Halbleitersubstrats1 im Zusammenhang mit einem Schaltungsmodul100 . - Auf einem Träger
20 mit einer Oberseite20a oder Oberfläche20a und einer Unterseite20b , die auch die Unterseite1b des erfindungsgemäßen Halbleitersubstrats1 bildet, ist ein Kontaktbereich30 auf einem Kontaktmaterial30' mit einer Oberseite30a oder Oberfläche30a vorgesehen, und zwar in Form einer Aluminiumschicht. Auf der Oberfläche30a des Kontaktbereichs30 ist ein Chip für eine Halbleiterschaltungsanordnung10 derart vorgesehen, dass ein erster Teil30 -1 des Kontaktbereichs30 und somit ein erster Teil der entsprechenden Oberfläche30a vom Chip C abgedeckt wird, während ein zweiter Teil30 -2 des Kontaktbereichs30 und somit der Oberfläche30a frei bleiben. - Der bedeckte Bereich
30 -1 des Kontaktbereichs30 ist bei dem erläuternden Beispiel der8 mit einem Schutz50 oder Schutzbereich50 in Form einer Schutzschicht50s mit einer Oberfläche50a abgedeckt, und zwar in Form einer lötfähigen Schicht. - Bei dem erläuternden Beispiel des Halbleitersubstrats
1 gemäß8 ist auch die Rückseitenmetallisierung31 mit einem Schutz50 in Form einer Schutzschicht50s aus einem Schutzmaterial50' vorgesehen. Daran schließt sich eine Verbindungsschicht an, z.B. in Form einer Lötung, einer NTV-Schicht oder in Form einer Klebung, über welche dieses erläuternde Beispiel des Halbleitersubstrats auf der Oberseite40a des Trägers angebracht und fixiert ist.
Claims (5)
- Verfahren zum Herstellen eines Halbleitermoduls, - mit einem Trägersubstrat (20), welches eine Oberseite (20a) und eine Unterseite (20b) aufweist, - mit einer Halbleiterschaltungsanordnung (10) auf der Oberseite (20a) oder auf der Unterseite (20b) des Trägersubstrats (20) und - mit mindestens einem Kontaktbereich (30), welcher aus oder mit einem Kontaktmaterial (30') mit einem Oberflächenbereich (30a) auf der Oberseite (20a) oder auf der Unterseite (20b) des Trägersubstrats (20) ausgebildet wird zum externen oder internen Kontaktieren des Moduls, - bei welchem der Kontaktbereich (30) und das Kontaktmaterial (30') bereichsweise mit einem Schutz (50) gegen Oxidation ausgebildet werden, - bei welchem der Schutz (50) als ein oberster Materialbereich in Form einer Schutzschicht (50s) auf der Oberfläche (30a) des Kontaktbereichs (30) ausgebildet wird und - bei welchem der Schutz (50) aus einer Kombination von Materialien aus der Gruppe ausgebildet wird, die gebildet wird von Ti, TiW, TiV, Cr, Al, Au, Ag, Pd, Ni, Pt, V, deren Legierungen und deren Oxiden, dadurch gekennzeichnet, dass - die Halbleiterschaltungsanordnung (10) auf einem ersten Teil (30-1) eines Kontaktbereichs (30) und somit indirekt auf der Oberseite (20a) und/oder auf der Unterseite (20b) des Trägersubstrats (20) ausgebildet wird und - nur ein nicht von der Halbleiterschaltungsanordnung (10) bedeckter zweiter Teil (30-2) des Kontaktbereichs (30) mit dem Schutz (50) oder einem Teil des Schutzes (50) ausgebildet wird.
- Verfahren nach
Anspruch 1 , bei welchem der Schutz (50) mehrschichtig ausgebildet wird. - Verfahren nach
Anspruche 1 oder2 , bei welchem der Schutz (50) aus einer konformen oder koplanaren Schicht ausgebildet wird. - Verfahren nach einem der
Ansprüche 1 bis3 , bei welchem der Schutz (50) als chemisch selektive, aufgedampfte, aufgesputterte, mittels Tauchbenetzung, mittels Sprühen und/oder mittels Drucken ausgebildete Struktur vorgesehen wird. - Verfahren nach einem der
Ansprüche 1 bis4 , bei welchem das Halbleitersubstrat (1) als DCB-Substrat, als DAB-Substrat oder als AMB-Substrat ausgebildet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005033469.5A DE102005033469B4 (de) | 2005-07-18 | 2005-07-18 | Verfahren zum Herstellen eines Halbleitermoduls |
US11/487,005 US8198721B2 (en) | 2005-07-18 | 2006-07-14 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005033469.5A DE102005033469B4 (de) | 2005-07-18 | 2005-07-18 | Verfahren zum Herstellen eines Halbleitermoduls |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005033469A1 DE102005033469A1 (de) | 2007-02-01 |
DE102005033469B4 true DE102005033469B4 (de) | 2019-05-09 |
Family
ID=37650071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005033469.5A Expired - Fee Related DE102005033469B4 (de) | 2005-07-18 | 2005-07-18 | Verfahren zum Herstellen eines Halbleitermoduls |
Country Status (2)
Country | Link |
---|---|
US (1) | US8198721B2 (de) |
DE (1) | DE102005033469B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009001028B4 (de) | 2009-02-20 | 2011-02-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Bondverbindung |
DE102009029577B3 (de) | 2009-09-18 | 2011-04-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls |
US8519532B2 (en) | 2011-09-12 | 2013-08-27 | Infineon Technologies Ag | Semiconductor device including cladded base plate |
US8963321B2 (en) | 2011-09-12 | 2015-02-24 | Infineon Technologies Ag | Semiconductor device including cladded base plate |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294452A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 半導体装置 |
US5446625A (en) * | 1993-11-10 | 1995-08-29 | Motorola, Inc. | Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface |
DE4444388A1 (de) * | 1994-11-28 | 1996-05-30 | Atotech Deutschland Gmbh | Verfahren zum Bonden von Drähten auf oxidationsempfindlichen, lötbaren Metallsubstraten |
JPH1041298A (ja) * | 1996-07-23 | 1998-02-13 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2000059029A2 (en) | 1999-03-31 | 2000-10-05 | Lam Research Corporation | Method and apparatus for enabling conventional wire bonding to copper-based bond pad features |
US20020054955A1 (en) | 1998-10-05 | 2002-05-09 | Timothy W. Ellis | Semiconductor copper bond pad surface protection |
DE10102359A1 (de) * | 2001-01-19 | 2002-08-01 | Siemens Ag | Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen |
US20030112605A1 (en) * | 2001-11-23 | 2003-06-19 | Wolfram Hable | Power module and process for producing power modules |
US20040155356A1 (en) * | 2001-09-27 | 2004-08-12 | Kyocera Corporation. | Ceramic circuit board and method for manufacturing the same |
DE69912565T2 (de) * | 1998-11-30 | 2004-09-16 | Sharp K.K. | Halbleiteranordnung |
US20050045369A1 (en) * | 2003-08-28 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for manufacturing the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002169A (en) * | 1998-06-15 | 1999-12-14 | Lsi Logic Corporation | Thermally enhanced tape ball grid array package |
TWI313507B (en) * | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
JP2003092379A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Ltd | 半導体装置 |
JP3982284B2 (ja) * | 2002-03-06 | 2007-09-26 | 住友電気工業株式会社 | サブマウントおよび半導体装置 |
US6780673B2 (en) * | 2002-06-12 | 2004-08-24 | Texas Instruments Incorporated | Method of forming a semiconductor device package using a plate layer surrounding contact pads |
JP3791501B2 (ja) * | 2003-02-26 | 2006-06-28 | セイコーエプソン株式会社 | 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法 |
US7105379B2 (en) * | 2004-04-28 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Implementation of protection layer for bond pad protection |
-
2005
- 2005-07-18 DE DE102005033469.5A patent/DE102005033469B4/de not_active Expired - Fee Related
-
2006
- 2006-07-14 US US11/487,005 patent/US8198721B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294452A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 半導体装置 |
US5446625A (en) * | 1993-11-10 | 1995-08-29 | Motorola, Inc. | Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface |
DE4444388A1 (de) * | 1994-11-28 | 1996-05-30 | Atotech Deutschland Gmbh | Verfahren zum Bonden von Drähten auf oxidationsempfindlichen, lötbaren Metallsubstraten |
JPH1041298A (ja) * | 1996-07-23 | 1998-02-13 | Toshiba Corp | 半導体装置及びその製造方法 |
US20020054955A1 (en) | 1998-10-05 | 2002-05-09 | Timothy W. Ellis | Semiconductor copper bond pad surface protection |
DE69912565T2 (de) * | 1998-11-30 | 2004-09-16 | Sharp K.K. | Halbleiteranordnung |
WO2000059029A2 (en) | 1999-03-31 | 2000-10-05 | Lam Research Corporation | Method and apparatus for enabling conventional wire bonding to copper-based bond pad features |
DE10102359A1 (de) * | 2001-01-19 | 2002-08-01 | Siemens Ag | Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen |
US20040155356A1 (en) * | 2001-09-27 | 2004-08-12 | Kyocera Corporation. | Ceramic circuit board and method for manufacturing the same |
US20030112605A1 (en) * | 2001-11-23 | 2003-06-19 | Wolfram Hable | Power module and process for producing power modules |
US20050045369A1 (en) * | 2003-08-28 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20070013046A1 (en) | 2007-01-18 |
DE102005033469A1 (de) | 2007-02-01 |
US8198721B2 (en) | 2012-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
DE69032879T2 (de) | Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung | |
DE3885834T2 (de) | Lötstelle und Verfahren zu ihrer Bewerkstelligung. | |
DE69414929T2 (de) | Leiterrahmen für eine integrierte Schaltungsanordnung | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE69322755T2 (de) | Halbleiteranordnung, Herstellungsverfahren und Verfahren zur Montage der Halbleiteranordnung | |
DE4442960C1 (de) | Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung | |
DE102006052202B3 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102007018914B4 (de) | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE102006060484B4 (de) | Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben | |
EP1756537A1 (de) | Temperaturfühler und verfahren zu dessen herstellung | |
DE69500388T2 (de) | Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern | |
DE102012111654B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE112012006812T5 (de) | Elektronische Komponente und Fertigungsverfahren für elektronische Komponente | |
DE102012213548A1 (de) | Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement | |
DE102005033469B4 (de) | Verfahren zum Herstellen eines Halbleitermoduls | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung | |
DE102008041873A1 (de) | LTCC-Substratstruktur und Verfahren zur Herstellung derselben | |
DE602004010061T2 (de) | Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn | |
DE102005006281A1 (de) | Halbleiterbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben | |
DE3787772T2 (de) | Halbleiterchip mit einer Höckerstruktur für automatische Bandmontage. | |
DE102004036905A1 (de) | Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE102006060899A1 (de) | Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe | |
DE19942885A1 (de) | Halbleiter-Bauelement | |
DE69026118T2 (de) | Verfahren zur Herstellung einer Thermokompressionsverbindung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023498000 Ipc: H01L0021580000 |
|
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |