KR100356770B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100356770B1
KR100356770B1 KR1019990052984A KR19990052984A KR100356770B1 KR 100356770 B1 KR100356770 B1 KR 100356770B1 KR 1019990052984 A KR1019990052984 A KR 1019990052984A KR 19990052984 A KR19990052984 A KR 19990052984A KR 100356770 B1 KR100356770 B1 KR 100356770B1
Authority
KR
South Korea
Prior art keywords
electrode pad
electrode
layer
wiring
semiconductor device
Prior art date
Application number
KR1019990052984A
Other languages
English (en)
Other versions
KR20000035730A (ko
Inventor
오노아쯔시
치카와야수노리
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000035730A publication Critical patent/KR20000035730A/ko
Application granted granted Critical
Publication of KR100356770B1 publication Critical patent/KR100356770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체기판(1)상에 배선 또는 능동소자(3)가 형성되고, 층간절연막(3)을 통해 상기 배선 또는 능동소자(3)상에 전극패드(5)가 형성된다. 전극패드(5) 표면상에 외부단자로의 본딩중에 상기 배선 또는 능동소자(3)의 보호를 위한 돌기전극이 형성되어 있다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체장치에 관한 것으로, 더 구체적으로 에어리어패드방식의 반도체장치에 관한 것이다.
현재, 전극패드를 배선 또는 능동소자상에 형성하고, 전극패드만으로 점유되는 영역을 제거하여, 칩 크기를 축소시키는 에어리어패드방식의 칩이 실용화되고 있다. 이 반도체칩의 전극패드 부분에는, 도 5에 도시된 바와 같이, 반도체기판(21)상에 절연막(22), 능동소자(23)로도 작용하는 제 1 배선, 층간절연막(24), 전극패드(25) 및 구멍을 갖는 보호막(26)이 이 순서로 형성되어 있다. 이 경우, 전극패드(25) 바로 아래에 층간절연막(24)을 사이에 두고 배선 및 능동소자(23)가 형성되어 있다. 따라서, 와이어본딩시에 배선 및 능동소자(23)의 손상 및/또는 층간절연막(24)의 크랙이 발생한다.
이러한 문제에 대하여, 일본국 공개 특허 공보 89-91439호에는, 도 4에 나타낸 바와 같이 층간절연막을 플라즈마 질화막(31), 기상성장 산화막(32) 및 불순물을 포함하는 기상성장 산화막(33)으로 형성된 3층으로 함에 의해, 커버리지가 양호하고 와이어본딩에도 충분히 견딜 수 있는 강도를 갖는 구조가 개시되어 있다. 또한, 도 4 및 도 5에서, 참조부호(21)는 반도체기판, (22)는 산화막, (23)은 배선 및 능동소자, (24)는 층간절연막, (25)는 전극패드, (26)은 보호막, (31)은 플라즈마 질화막, (32)는 기상성장 산화막, (33)은 불순물을 포함한 기상성장 산화막, (34)는 전극패드와의 밀착성이 높은 절연막을 나타낸다.
또한, 전극패드상에 Au 범프를 형성한 TCP(테이프 캐리어 패키지) 구조에 있어서도, 테이프캐리어의 인너리드와의 본딩시에 전극패드 하부 부분이 손상받을 수 있고, 패드가 벗겨질 수 있다.
전극패드상에 Ni 범프를 형성하는 기술에 관해서는, 일본국 공개 특허 공보 96-264541호등에 개시되어 있지만, 전극패드 하부에 층간절연막을 사이에 두고 배선 또는 능동소자가 존재하는 구조는 개시되어 있지 않다.
그러나, 상기한 대책을 행하는 경우, 웨이퍼 제조공정의 대폭적인 변경이 필요하게 되어, 제조공정이 복잡하게 된다. 여러 종류의 디바이스에 적용하기 위해서는 각각의 프로세스마다 층간막의 변경이 필요하게 되는데, 층간막의 변경은 디바이스의 품질이나 특성에 영향을 미치기 때문에, 용이하게 변경하기가 곤란하다.
또한, 패드에 돌기가 없는 경우, 완성된 층간막의 품질을 제어하기가 어렵고, 층간막의 품질 제어를 위해서는, 웨이퍼를 파괴하여 단면을 확인해야 함으로써, 비용 증가의 요인으로 된다. 또한, 층간막과 전극패드 사이의 밀착성을 측정하는 것이 곤란하며, 따라서 그들 사이에 밀착성이 불충분하여 어떤 문제가 발생된 경우에도, 실제로 조립을 하기 전에 그 문제를 발견할 수 없어서 그러한 문제를 포함하는 제품이 시장에 배출되어, 다른 문제를 야기하게 된다.
본 발명의 일 양태에 따르면, 반도체장치는 기판상에 형성된 배선 또는 능동소자, 및 층간절연막을 사이에 두고 상기 배선 또는 능동소자상에 형성된 전극패드를 포함하며, 상기 전극패드 표면상에 외부단자로의 본딩시에 상기 배선 또는 능동소자를 보호하도록 돌기전극이 형성되어 있다.
상기 돌기전극은 Ni, Cu, Cu 합금 또는 Ni 합금으로 이루어지는 그룹에서 선택된 적어도 하나의 재료로 형성된다.
바람직하게는, 상기 돌기전극이 Au, Pt 또는 Ag로 이루어지는 그룹에서 선택된 적어도 하나의 재료로 형성되는 것이다.
상기 돌기전극은 상기 전극패드 형성 영역에만 형성된다.
상기 돌기전극의 높이는 0.5μm 내지 10μm 범위로 된다.
상기 표면막의 두께는 0.05μm 내지 2μm 범위로 된다.
상기 돌기전극은 NiP층으로 형성되며, 상기 NiP층은 7% 내지 11%의 인 함량을 갖는다.
본 발명의 다른 양태에 따르면, 반도체기판은 기판, 상기 기판상에 형성된 배선 또는 능동소자, 층간절연막을 사이에 두고 상기 배선 또는 능동소자상에 형성된 전극패드, 상기 전극패드의 하부 부분으로의 본딩시에 충격을 없애기 위해 상기 전극패드상에 형성된 충격해제층, 및 상기 본딩에 의해 충격해제층에 결합되는 외부 배선을 포함한다.
상기 반도체장치는 층간절연막상의 위치에서 상기 전극패드의 외주상의 위치로 연장하며, 상기 전극패드상에 구멍을 갖는 보호막을 더 포함하고, 상기 충격해제층은 상기 구멍에 위치된 상기 전극패드상의 위치에서 상기 보호막상의 위치로 연장된다.
상기 외부배선은 본딩와이어 또는 리드를 포함한다.
상기한 본 발명의 목적, 특징 및 양태는 첨부 도면들을 참조하여 설명되는 다음의 발명의 상세한 설명에서 더욱 명확하게 된다.
도 1은 본 발명의 반도체칩의 패드단면구조를 나타낸 단면도,
도 2는 본 발명의 반도체칩의 TCP에 실장했을 때의 패드단면구조를 나타낸 단면도,
도 3은 본 발명의 반도체칩의 플라스틱몰드패키지 또는 기판(인쇄기판 또는 세라믹기판)에 설치했을 때의 패드단면구조를 나타낸 단면도,
도 4는 종래의 제 1 반도체칩의 패드구조를 나타낸 단면도, 및
도 5는 종래의 제 2 반도체칩의 패드구조를 나타낸 단면도이다.
이하, 실시예에 따라 본 발명을 상세하게 설명한다.
도 1은 본 발명의 반도체칩의 패드 단면 구조를 나타낸 단면도이다. 참조부호(1)은 반도체기판, (2)는 산화막, (3)은 배선 및 능동소자, (4)는 층간절연막, (5)는 전극패드, (6)은 보호막, (7)은 NiP 층(돌기 전극), (8)은 Au층(표면막)을 나타낸다.
도 l에 나타낸 바와 같이, 반도체기판(1)상에 절연막(2), 제 1 배선 및 능동소자(3), 층간절연막(4), 전극패드(5) 및 구멍을 갖는 보호막(6)이 이 순서대로 형성된다. 상기 구멍에, 높이 5μm의 돌기 전극으로서의 NiP 층(인 함유량은 7∼11%)(7)과 두께 1μm의 돌기 전극의 표면을 보호하기 위한 표면막을 형성하는 Au층(8)이 이 순서로 형성되어 있다. 또한, NiP층(7) 및 Au층(8)은 무전해 도금 방식에 의해 형성한다. 와이어본딩 및 인너 리드본딩시의 충격에 대항하기 위해서는, NiP층(7)의 높이를 0.5μm 이상으로 해야 한다. 또한, NiP층(7) 형성 시간을 단축하기 위해서는 NiP층(7)의 높이는 l0μm 이하가 바람직하다. 또한, NiP층 대신에, Ni, Cu, Ni합금 및 Cu 합금중에서 선택된 재료로 된 층에 의해서도 유사한 효과를 얻을 수 있다.
또한, NiP층(7)의 표면 산화를 방지하기 위해서, Au층(8)의 두께는 0.05μm 이상이면 된다. 또한, Sn과의 공정결합에 사용하는 경우라도, 2μm 이상이면 충분하다. Au층(8)의 형성에 필요한 시간을 줄이기 위해, Au층(8)의 두께는 0.05μm 내지 2μm의 범위가 바람직하다. 또한, Au층(8) 대신에, Pt 또는 Ag 등의 귀금속, 또는 상기 귀금속을 포함하는 복합층으로 된 층들중, 어느 것을 사용하더라도 유사한 효과를 얻을 수 있다.
이하, NiP층(7) 및 Au층(8)의 형성방법을 설명한다.
먼저, 보호막(6)에 형성된 구멍을 통해 노출된 전극패드(5) 표면상의 A1을 Ni와 치환반응이 가능한 Zn으로 치환시킨다. 다음, 도금액중에 칩을 침액하여, NiP층(7)을 보호막(6)으로부터 측정하여 5μm의 두께가 될때까지, 무전해 도금을 실행한다. 이 무전해 도금에 의한 NiP의 석출은 선택적으로 실시된다.
전극패드(5) 표면상에 형성된 Zn층이 Ni와 치환반응을 일으켜 Ni층이 형성된다. 계속해서 자기촉매작용에 의해 Ni층의 표면상에서 무전해 도금 반응이 진행된다. 따라서, 도금용의 레지스트패턴을 형성할 필요가 없다. 또한, 무전해 도금이기 때문에, 웨이퍼 표면에 도금용의 도전막을 형성할 필요도 없다.
이때 사용하는 무전해 Ni 도금액은 황산 니켈 및 차아인산염 나트륨을 주성분으로 하는 일반적인 용액이다.
다음, NiP층(7)상에 Au층(8)을 형성한다. 먼저, 치환 Au 도금액을 이용하여 NiP층(7) 표면상의 Ni를 Au와 치환시킨다. 이 반응은 치환반응이고, 이 반응에 의해 형성되는 Au층(8)의 두께는 0.1μm 이하이다. 이 두께는 Au 층(8)에 의해 NiP층(7) 표면을 보호할 수 있을 정도로 충분히 큰 것이다. 또한, Au층(8)의 두께가 1μm로 증가될때까지 무전해 Au 도금이 실행된다.무전해 Au 도금액은 아황산 Au 나트륨을 주성분으로 한다.
이 때, NiP층(7)은 보호막(6)의 구멍을 덮고 있고, 전극패드(5) 형성영역에서 돌출된 부분을 갖지 않는 구조로 된다. 이 구조에 의해, Au층(8)에 의해 보호된 NiP층(7)은 보호용 구멍을 덮기 때문에, 전극패드(5)를 부식등으로부터 보호하는 효과가 있다. 또한, NiP층(7)을 전극패드(5)로부터 돌출되지 않는 구조로 함에 의해, 응력을 완화할 수 있어서 패드 벗겨짐 및 하부 반도체기판의 파여짐이 방지될 수 있다.
또한, NiP층(7)을 통해 전극패드(5) 및 그의 하부 부분의 강도를 측정할 수있기 때문에, 밀착성을 제어할 수 있다.
도 2는 TCP의 반도체칩의 단면도이다. 상기 반도체칩에서, 반도체기판(1)상에 절연막(2), 제 1 배선 및 능동소자(3), 층간절연막(4), 전극패드(5) 및 구멍을 갖는 보호막(6)이 이 순서로 형성되고, 구멍에 NiP층(인 함유량은 7∼11%)(7)과 Au층(8)이 이 순서로 형성되어 있다.
또한, 테이프캐리어(도시 안됨)는, 디바이스홀을 갖는 절연막을 가지며, 그 절연막상에 도체 패턴이 접착제에 의해 접착된다. 상기 디바이스홀에는 상기한 도체 패턴과 일체로 형성되는 도체패턴이 연장되어 있고, 도체 리드(lead)(9)는 Sn 도금으로 코팅된다.
상기한 TCP에서, 반도체칩과 테이프캐리어 사이의 접합은 전극패드(5)상의 Au층(8)과 도체 리드(9)의 Sn층을 열압착함에 의해 형성되는, Au-Sn 공정에 의해 이루어진다.
열압착후, 도체 리드(9) 및 돌기전극(7)을 제거하고, 전극패드(5) 및 하측 부분의 상태를 확인하였지만, 하중이 전극당 50g중(0.49 뉴톤)이고 온도가 560℃인 조건에서도, 손상이 발생하지 않았다. Au만으로 형성된 돌기전극에 같은 조건을 적용한 경우, 전극 패드 및 하측 부분이 손상되었음을 확인하였다.
도 3은 본 발명의 반도체칩의 단면도로서, 플라스틱 몰드 패키지에 내장되어 기판(인쇄기판 또는 세라믹 기판: 도시 안됨)상에 설치한 경우를 나타낸다. 도 3에 도시된 바와 같이 돌기전극(7)상에 와이어(10)를 본딩한 경우도, TCP의 경우와 같이, 전극 패드(5) 및 하부 부분의 와이어본딩에 의한 손상이 방지될 수 있다. 본발명에서는, 딱딱한 돌기전극을 Ni계 금속으로 형성한 예를 개시하였지만, 그 외에 무전해 도금방식으로 형성할 수 있는 경질 돌기전극의 재료로서 Cu계 금속도 사용될 수 있다.
이상, 상세하게 설명한 바와 같이, 본 발명에 따르면, 전극패드상에 와이어본딩 또는 인너 리드 본딩을 하더라도, 돌기전극이 와이어본딩 또는 인너 리드 본딩때 발생하는 충격에 대항하기 때문에, 전극패드 또는 층간절연막, 배선층 및 패드 하부의 능동소자에 손상이 발생되지 않는다. 따라서, 조립시의 수율 및 접속의 신뢰성을 향상시킬 수 있다. 전극패드상의 보호막 구멍에 딱딱한 돌기전극을 형성함에 의해, 측방향의 전단강도를 측정하여 밀착강도를 검사할 수 있음으로써, 조립전에 밀착성의 확인이 가능해진다. 종래는 돌기전극이 제공되지 않았기 때문에, 캐치 또는 후크등이 제공되지 못하고, 따라서 종래기술에서는 측정이 물리적으로 불가능하였다. 돌기전극을 형성함에 의해, 전단강도 측정용 공구등을 돌기전극에 걸어서, 전단강도의 측정이 가능해진다.
또한, 돌기전극 표면에, Ag층, Pt층 및 Au층으로 이루어지는 표면막을 형성함에 의해, 돌기전극의 표면산화를 방지할 수 있다. 또한, Au층과 Sn 사이에서 공정결합을 사용하더라도 문제가 생기지 않는다.
또한, Cu층, Ni층, Cu 합금층, Ni 합금층, Ag층, Pt층 및 Au층은이 무전해 도금법에 의해 형성될 수 있으므로, 전해 도금 방식에서의 복잡한 공정을 필요로 하지 않는다.
또한, 돌기전극을 전극패드 형성영역내에 형성함으로써, 돌기전극으로부터의 응력에 의한 전극패드의 벗겨짐 및 하부 반도체기판의 흠집 발생을 방지할 수 있다.

Claims (10)

  1. 기판(1)상에 형성된 배선 또는 능동소자(3), 및 층간절연막(4)을 사이에 두고 상기 배선 또는 능동소자(3)상에 형성된 전극패드(5)를 포함하는 반도체장치로서,
    외부단자로의 본딩시에 상기 배선 또는 능동소자(3)를 보호하도록 상기 전극패드(5) 표면상에 돌기전극(7)이 형성되어 있고,
    상기 돌기전극(7)이 Ni, Cu, Cu 합금 또는 Ni 합금으로 이루어지는 그룹에서 선택된 적어도 하나의 재료로 형성되며,
    상기 돌기전극(7)의 높이가 0.5μm 내지 10μm 범위로 되는 반도체장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 돌기전극(7)은 Au, Pt 또는 Ag로 이루어지는 그룹에서 선택된 적어도 하나의 재료로 된 표면막(8)을 갖는 반도체장치.
  4. 제 1 항에 있어서, 상기 돌기전극(7)이 상기 전극패드(5) 형성 영역에만 형성되는 반도체장치.
  5. 삭제
  6. 제 1 항에 있어서, 상기 표면막(8)의 두께가 0.05μm 내지 2μm 범위로 되는 반도체장치.
  7. 제 1 항에 있어서, 상기 돌기전극(7)이 NiP층으로 형성되며, 상기 NiP층이 7% 내지 11%의 인 함량을 갖는 반도체장치.
  8. 기판(1),
    상기 기판(1)상에 형성된 배선 또는 능동소자(3),
    층간절연막(4)을 사이에 두고 상기 배선 또는 능동소자(3)상에 형성된 전극패드(5),
    상기 전극패드(5)의 하부 부분으로의 본딩시에 충격을 없애기 위해 상기 전극패드(5)상에 형성된 충격해제층(7), 및
    상기 본딩에 의해 충격해제층(7)에 결합되는 외부 배선(9,10)을 포함하고,
    상기 돌기전극(7)이 Ni, Cu, Cu 합금 또는 Ni 합금으로 이루어지는 그룹에서 선택된 적어도 하나의 재료로 형성되며,
    상기 돌기전극(7)의 높이가 0.5μm 내지 10μm 범위로 되는 반도체장치.
  9. 제 8 항에 있어서, 상기 층간절연막(4)상의 위치에서 상기 전극패드(5)의 외주상의 위치로 연장하며, 상기 전극패드(5)상에 구멍을 갖는 보호막(6)을 더 포함하고,
    상기 충격해제층(7)은 상기 구멍에 위치된 상기 전극패드(5)상의 위치에서 상기 보호막(6)상의 위치로 연장하는 반도체장치.
  10. 제 8 항에 있어서, 상기 외부배선(9,10)이 본딩와이어 또는 리드를 포함하는 반도체장치.
KR1019990052984A 1998-11-30 1999-11-26 반도체장치 KR100356770B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-338639 1998-11-30
JP33863998A JP3398609B2 (ja) 1998-11-30 1998-11-30 半導体装置

Publications (2)

Publication Number Publication Date
KR20000035730A KR20000035730A (ko) 2000-06-26
KR100356770B1 true KR100356770B1 (ko) 2002-10-19

Family

ID=18320076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052984A KR100356770B1 (ko) 1998-11-30 1999-11-26 반도체장치

Country Status (6)

Country Link
US (1) US20020056901A1 (ko)
EP (1) EP1006576B1 (ko)
JP (1) JP3398609B2 (ko)
KR (1) KR100356770B1 (ko)
DE (1) DE69912565T2 (ko)
TW (1) TW440962B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405697B2 (ja) 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
KR100385165B1 (ko) * 2000-09-25 2003-05-22 삼성테크윈 주식회사 반도체 패키지와 이의 제조방법
EP2273542A3 (en) 2001-12-14 2011-10-26 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
JP3727272B2 (ja) 2002-01-15 2005-12-14 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
KR20030094692A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 솔더범프 형성방법
JPWO2004059722A1 (ja) * 2002-12-24 2006-05-11 株式会社デンソー 半導体式センサおよび半導体装置のめっき方法
WO2004105133A1 (en) * 2003-05-26 2004-12-02 Axalto Sa Wire bonding on in-line connection pads
JP2005116632A (ja) 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP4661122B2 (ja) * 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
DE102005028951B4 (de) 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102005033469B4 (de) 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
JP2008124437A (ja) 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
DE102006052202B3 (de) 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
JP5048791B2 (ja) * 2007-03-15 2012-10-17 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード フラットパネルディスプレイの製造のための銅相互接続
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP4806468B2 (ja) * 2008-02-29 2011-11-02 三洋電機株式会社 半導体モジュール
JP4588091B2 (ja) 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5331610B2 (ja) 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2010141112A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置および半導体装置の製造方法
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
JP2012160739A (ja) * 2012-03-14 2012-08-23 Renesas Electronics Corp 半導体装置
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
GB2557614A (en) * 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
JP2018186144A (ja) 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214527A (ja) * 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528785A (en) * 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
JPH02296336A (ja) * 1989-05-10 1990-12-06 Seiko Epson Corp 半導体回路バンプの製造方法
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214527A (ja) * 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置

Also Published As

Publication number Publication date
DE69912565T2 (de) 2004-09-16
KR20000035730A (ko) 2000-06-26
JP2000164623A (ja) 2000-06-16
TW440962B (en) 2001-06-16
JP3398609B2 (ja) 2003-04-21
US20020056901A1 (en) 2002-05-16
EP1006576A1 (en) 2000-06-07
EP1006576B1 (en) 2003-11-05
DE69912565D1 (de) 2003-12-11

Similar Documents

Publication Publication Date Title
KR100356770B1 (ko) 반도체장치
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US6144100A (en) Integrated circuit with bonding layer over active circuitry
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
KR20010052602A (ko) 반도체 장치용 리드 프레임
US5446625A (en) Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface
US7413974B2 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
US7507605B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US20030052420A1 (en) Semiconductor device
JP2001060760A (ja) 回路電極およびその形成方法
US8114706B2 (en) Selective removal of gold from a lead frame
CN111384019A (zh) 具有金属氧化物涂层的引线框架及其形成方法
US20010013651A1 (en) Semiconductor device and manufacturing method therefor
KR100591235B1 (ko) 반도체 장치
KR100244504B1 (ko) 칩 사이즈 반도체 패키지의 제조방법
JP2009016716A (ja) Ｔａｂテープキャリアおよびその製造方法
JP2974840B2 (ja) 半導体素子の実装方法
KR20020079136A (ko) 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP7382175B2 (ja) 半導体装置
KR20090107292A (ko) 반도체칩 본딩용 와이어
JP2593646B2 (ja) 電子部品
WO1997015070A2 (en) Fabrication method and contact bump structure for high-density surface-mount connections of solid-state device chips
JP2008028348A (ja) 電子部品搭載用基材の製造方法と電子部品搭載用基材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee