JP2013229491A - 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ - Google Patents

電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ Download PDF

Info

Publication number
JP2013229491A
JP2013229491A JP2012101319A JP2012101319A JP2013229491A JP 2013229491 A JP2013229491 A JP 2013229491A JP 2012101319 A JP2012101319 A JP 2012101319A JP 2012101319 A JP2012101319 A JP 2012101319A JP 2013229491 A JP2013229491 A JP 2013229491A
Authority
JP
Japan
Prior art keywords
electrode
electrode structure
plating layer
protective layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012101319A
Other languages
English (en)
Inventor
Kenichi Kato
謙一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012101319A priority Critical patent/JP2013229491A/ja
Publication of JP2013229491A publication Critical patent/JP2013229491A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13006Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Electronic Switches (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】シェア強度の向上した電極構造を提供する。
【解決手段】電極構造C1は、基体2と、基体2上に設けられ、一部に載置部6を有した電極4と、電極4の載置部6以外の部位を覆うように設けられた保護層8と、載置部6上に設けられ、一部が保護層8上に位置するめっき層10とを備え、保護層8上に位置するめっき層10の上面に窪み部13が設けられていることから、電極構造C1のシェア強度を向上させることができ、シェア強度の向上した電極構造を提供することができる。
【選択図】図2

Description

本発明は、電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタに関する。
従来、基体と、基体上に設けられ、一部に載置部を有した電極と、電極の載置部以外の部位を覆うように設けられた保護層と、載置部上に設けられ、一部が保護層上に位置するめっき層とを有する電極構造が知られている(例えば、特許文献1参照)。
特開平11−214421号公報
しかしながら、上述した電極構造では、電極とめっき層のシェア強度が低い場合に、基体に設けられた電極と、めっき層とが剥離を生じてしまう可能性がある。
本発明の電極構造は、基体と、基体上に設けられ、一部に載置部を有した電極と、電極の載置部以外の部位を覆うように設けられた保護層と、載置部上に設けられ、一部が保護層上に位置するめっき層とを有している。また、保護層上に位置するめっき層の上面に窪み部が設けられている。
本発明の半導体素子は、上記に記載の電極構造を備えている。
本発明の半導体装置は、配線電極を有する実装基板と、上記に記載の半導体素子とを備え、実装基板の配線電極と、半導体素子の電極とが電気的に接続されている。
本発明のサーマルヘッドは、上記に記載の半導体装置と、実装基板上に設けられた発熱部とを備え、配線電極が、発熱部と電気的に接続されている。
本発明のサーマルプリンタは、上記に記載のサーマルヘッドと、発熱部上の記録媒体を搬送する搬送機構と、発熱部上に記録媒体を押圧するプラテンローラとを備える。
本発明によれば、シェア強度の向上した電極構造を提供することができる。
本発明の一実施形態に係る半導体素子を示す概略図である。 (a)は本発明の一実施形態に係る電極構造を有した半導体素子を示す断面図である。 図2のQを拡大して示す拡大断面図である。 (a)および(b)は、図2の半導体素子の製造方法を示す工程図である。 (c)および(d)は、図2の半導体素子の製造方法を示す工程図である。 (e)および(f)は、図2の半導体素子の製造方法を示す工程図である。 本発明の一実施形態に係る半導体装置を示す外観斜視図である。 本発明の他の実施形態に係る半導体装置を示す外観斜視図である。 本発明の一実施形態に係るサーマルヘッドを示す外観斜視図である。 本発明の一実施形態に係るサーマルプリンタを示す外観構成図である。
<第1の実施形態>
第1の実施形態に係る電極構造C1を図1〜3に示す半導体素子X1を用いて説明する。
半導体素子X1は、図1で示すように、電極構造C1が基体2に所定の間隔をあけて複数設けられている。より具体的には、半導体素子X1は、基体2と、基体2上に設けられ、一部に載置部6を有した電極4と、電極4の載置部6以外の部位を覆うように設けられた保護層8と、載置部6上に設けられ、一部が保護層8上に位置するめっき層10とを有しており、めっき層10は、保護層8上に突出した突出部12を有している。そして、突出部12の上面に窪み部13が設けられている。
めっき層10上にはんだバンプ14が設けられており、はんだバンプ14を介して、半導体素子X1が実装基板(図7参照)に実装される。はんだバンプ14は、めっき層10を覆うように設けられており、めっき層10の突出部12を被覆するように配置されている。めっき層10のD2方向における厚みは、1〜5μmとすることができる。
基体2は、電極4を保持する機能を有しており、例えば、単結晶シリコンを用いて形成されている。基体2の内部には、必要に応じてP型領域、N型領域あるいは絶縁領域等により構成されたトランジスタ、あるいはスイッチング素子等の機能回路が集積されている。また、これらの機能回路間を電気的に接続する配線回路が形成されていてもよい。
基体2上に設けられた電極4は、Al、Al−Cu、Al−SiあるいはAl−Si−Cu等の金属材料により形成することが好ましい。また、電極4は、0.5〜2.0μmの厚みに形成することが好ましい。電極4は、電源電圧あるいは電気信号等を供給するために外部回路との接続用の電極として機能する。電極4の作製方法を例示すると、スパッタリング法、あるいは蒸着法により基体2の全域にわたって成膜し、その後、必要であればフォトリソグラフィー技術、あるいはエッチング技術を用いて所定パターンを形成すればよい。
電極4は、載置部6を有している。電極4は、載置部6上にめっき層10およびはんだバンプ14を介して実装基板と電気的に接続される。なお、載置部6は、平面視して矩形状に設けられているが、矩形状に限られるものではない。例えば、平面視して円形状あるいは多角形状でもよい。
保護層8は、図2(a)に示すように、基体2上に、電極4の載置部6を除くほぼ全面にわたって設けられている。そして、保護層8は、基体2上の上述した機能回路、あるいは電極4を大気に曝されないように被覆している。そのため、これらが大気中に含まれている水分により腐食する可能性を低減することができる。
保護層8は、窒化珪素、酸化珪素、あるいはポリイミド等の電気絶縁材料により形成することができる。また、保護層8は、従来周知のスパッタリング法、フォトリソグラフィー技術、あるいはエッチング技術等の薄膜形成技術を用いて基体2上に形成することができ、0.5〜2.0μmの厚みに形成することが好ましい。
めっき層10は、電極4の載置部6上に形成されている。詳細は後述するが、めっき層10は、無電解めっき法あるいは電解めっき法により形成されており、低コストかつ短時間に形成することができる。
めっき層10を形成する材料としては、例えば、Cu、Ni、Au、およびPdを例示することができる。これらを単層としてめっき層10としてもよく、めっき層10が複数層有する構成としてもよい。また、Cu、Ni、Au、およびPdを含有する合金を用いてめっき層10を形成してもよい。
なお、複数の金属によりめっき層10を構成する例示としては、例えば、Niめっき層を設けた後に、Niめっき層を被覆するように、Auめっき層を設ければよい。このようにAuめっき層を設けることにより、Auめっき層の内部に位置するNiめっき層が酸化する可能性を低減することができる。Auめっき層のD2方向における厚みは、0.03〜3μmとすることができる。
図3に示すように、めっき層10は、保護層8上に位置する部位が、外側に突出して突出部12をなしている。つまり、めっき層10の保護層8上に位置する両端部がD1方向に突出した突出部12をなしている。
突出部12は、めっき層10からD1方向における外側に突出しており、突出部12の上面に窪み部13が設けられている。なお、図3に示す破線は、窪み部13が設けられていない場合の突出部12を示している。このように、突出部12の上面に窪み部13が設けられていることから、シェア強度の向上した電極構造C1とすることができる。つまり、めっき層10の突出部12が、電極構造C1をD1方向に変形させようとする外力に対して、変形を阻害するように作用する。それにより、めっき層10が、D1方向の外力により電極4および保護層8から剥離する可能性を低減することができ、シェア強度の向上した電極構造C1とすることができる。
図3に示すように、断面視して、窪み部13の外形状は曲線である。そのため、窪み部13の外形状が直線である場合に比べて、窪み部13を形成する平面であるめっき層10の表面に生じる応力を緩和することができる。
さらに、窪み部13の外形状は、めっき層10側に窪んだ曲線をなしている。つまり、断面視して、窪み部13の外形を構成する曲線が、突出部12の上端と下端とを結ぶ仮想線Rよりも、めっき層10側を通っている。言い換えると、断面視して、窪み部13の外形状は曲線であり、曲線の傾きが外側に向かうにつれて徐々に緩やかになっている。なお、外側とは図3においては左側を意味しており、突出部12の端部側を意味する。
そのため、D1方向における外力に起因して、電極構造C1に曲げモーメントが生じた場合においても、窪み部13の外形状がめっき層10側に突出した曲線をなしており、この突出した曲線が曲げモーメントに対して変形を阻害するように作用する。つまり、電極構造C1の断面二次モーメントを向上させることができ、電極構造C1が変形する可能性を低減することができる。それゆえ、電極構造C1のシェア強度を向上させることができる。
突出部12の厚みは0.5〜3μm、長さLは0.1〜1.5μm、であることが好ましい。また、突出部12の外形状は、例えば、保護層8側の最も凸な部位と仮想線Rとの距離が、0.1〜1.0μmであることが好ましい。突出部12の形状を上記に記載した範囲とすることで、D1方向の強度であるシェア強度向上させることができる。
さらに、図3に示すように、突出部12の厚みは、外側に向かうにつれて徐々に薄くなっている。そのため、窪み部13により形成された突出部12の端部の形状が、テーパー形状となっている。それにより、めっき層10がD1方向に対して強度を向上させることができ、シェア強度の向上した電極構造C1とすることができる。
さらにまた、突出部12の厚みの変化率が、突出部12の端部に向かうにつれて徐々に小さくなっている。言い換えると、突出部12の端部側においては、突出部12の厚みの変化率が小さく、突出部12の端部の逆側においては、突出部12の厚みの変化率が大きい構成となる。
それにより、電極構造C1は、突出部12の端部側では突出部12の厚みの変化率が小さいため、突出部12の端部側において窪み部13の外形状がなだらかな曲線となる。それにより、D1方向に外力に起因して、突出部12の端部側において大きな応力が生じることとなるが、窪み部13の外形状がなだらなか曲線により形成されているため、応力を緩和することができ、シェア強度の向上した電極構造C1とすることができる。
なお、厚みの変化率は、例えば、0.05μm程度の所定の間隔をあけた2点の突出部12の厚みをそれぞれ測定し、2点のうち外側にある突出部12の厚みを内側にある突出部12の厚みで除することにより求めることができる。所定の間隔の長さは適宜定めればよい。
めっき層10の表面粗さは、0.3〜1.0μmであることが好ましい。それにより、めっき層10とはんだバンプ14との接合強度を向上させることができる。特にめっき層10の表面粗さが、電極4の表面粗さよりも大きいことが好ましい。このような構成とすることで、めっき層10とはんだバンプ14との接合強度を、めっき層10と電極4との接合強度より強固な構成とすることができる。
それにより、D1方向の外力が電極構造C1に加えられた場合に、めっき層10とはんだバンプ14との接合が強固なことに起因して、応力がめっき層10と電極4との接続端部である突出部12近傍に生じることとなる。これに対して、電極構造C1は、突出部12の上面に窪み部13を有しており、突出部12近傍においてシェア強度が向上していることから、D1方向の外力が電極構造C1に加えられた場合においても、電極構造C1が剥離する可能性を低減することができる。つまり、めっき層10とはんだバンプ14との接合強度を、めっき層10と電極4との接合強度より強固な構成とすることにより、外力により生じた応力を、シェア強度の高い突出部12に集中するように作用させることができる。電極10の表面粗さとしては、0.01〜0.02μmを例示することができる。なお、本明細書において、表面粗さとは算術表面粗さを示している。表面粗さの測定方法は、JISB0601に規定される手法に基づき測定すればよい。表面粗さ計としては、例えば、触針式の表面粗さ計、レーザー顕微鏡、あるいはAFM(原子間力顕微鏡)を用いればよい。
次に、シェア強度の測定方法について説明する。
シェア強度試験は、シェア強度測定装置(RHESCA(株)製PTR−1000)を用いて行った。シェア強度測定装置は、ボールシェアセンサおよびシェアツールを備えており、これらは上下移動可能に保持されている。電極構造C1を備える半導体素子X1は、水平方向に移動可能なステージ上に載置される。
以下、測定方法を示す。まず、半導体素子X1をステージ上に載置する。
次に、シェアツールを保護層8の表面に接触する間際まで降下させ、半導体素子X1の表面の位置をテスタに認識させると、予め設定した距離(約10μm)だけシェアツールを上昇させる。
その後、ステージを水平方向に速度25μm/secで移動させ、シェアツールが電極構造C1を備える半導体素子X1を短辺側の横方向から押圧するように通過させる。これにより、各電極4において、電極4と基体2との間で剥離を生じさせ、電極4の基体2から剥離した平面視したときの面積と、新たに露出した基体2の平面視したときの面積とを測定する。
さらに、電極構造C1ごとに剥離面積率(平面視したときの新たに露出した基体2の面積/平面視したときの剥離前の電極4の面積)を割り出して求めた。
次に、図4〜6を用いて、半導体素子X1の製造方法について説明する。
まず、基体2の上面にスパッタリング法により電極4を形成する。そして、電極4の載置部6を作成するために、電極4の一部を露出させるように保護層8をスパッタリング法により形成する。(図4(a)参照)。
次に、エッチング工程を行い、載置部6をエッチング処理した後に、ジンケート処理を行う。ジンケート処理において、ジンケート液16中に基体2を浸漬するため、載置部6に含まれるAlがジンケート液16によりZnに置換されることとなる(図4(b)参照)。
次に、無電解めっき法により載置部6上にめっき層10を設ける。なお、載置部6上にめっき層10を設ける際に、同時に一部のめっき層10が、保護層8上に位置するように設ける。そのため、保護層8上には突出部12が設けられることとなる。なお、図示していないが、レジスト層をフォトリソグラフィー技術を用いて露光、現像することにより形成した後、電解めっき法により、めっき層10を形成し、その後レジスト層を除去すればよい。なお、突出部12は本工程では矩形状である(図5(c)参照)。
次に、突出部12の上面に窪み部13を形成するためにエッチングを行う(図5(d)参照)。突出部12の上面に窪み部13形成するためにエッチングする方法は、エッチングする領域を段階的に変化させて、図5(d)工程を複数回行う。それにより、断面視して、突出部12の外形状を曲線とすることができる。また、エッチングする領域を、突出部12のD1方向(図3参照)の外側に向かうにつれて徐々に広くすることにより、突出部12の外形状を形成する曲線が、突出部12のD1方向の外側に向かうにつれて曲線の傾きがなだらかな構成とすることができる。なお、この際、上述した表面粗さとなるように、めっき層10の上面も同時にエッチングすることが好ましい。
次に、めっき層10を被覆するように、Auめっき層18を無電解めっき法により形成する(図7(e)参照)。めっき層10を形成した後、Pdめっき層を設け、その後にAuめっき層を設けてもよい。
次に、Auめっき層18上にはんだバンプ14を載置して、240〜280℃でリフローを行い、めっき層10上にはんだバンプを設ける(図6(f)参照)。
以上のようにして、半導体素子X1を作製することができる。
図7を用いて、半導体装置Y1について説明する。
半導体装置Y1は、配線電極26を有する実装基板23と、第1の実施形態に係る半導体素子X1とを有しており、実装基板23の配線電極26と、半導体素子X1の電極4とが電気的に接続されている。そして、半導体素子X1は電極構造C1を備えている。実装基板23の配線電極と、半導体素子X1の電極4とははんだバンプ(図3参照)により、電気的に接続されている。このようにして、実装基板23に半導体素子X1が実装され、半導体装置Y1を構成している。なお、はんだバンプ14により電極4と配線電極26とを電気的に接続しなくてもよく、例えば、異方性導電接着材あるいはワイヤボンディングにより電気的に接続してもよい。
実装基板23は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。実装基板23の一方の主面に、複数の配線電極26が設けられている。配線電極26は、Al、Cu、NiあるいはAu等の導電体により形成されている。配線電極26は、必要に応じて実装基板23の他方の主面まで引出す場合、あるいは実装基板23の内部に形成されたビアホール導体に接続される場合がある。このような配線電極26は、フォトリソグラフィー技術あるいは厚膜印刷技術を用いて形成することができる。
半導体装置Y1は、シェア強度の向上した半導体素子X1により、半導体素子X1と実装基板23とを電気的に接続しているため、半導体素子X1と実装基板23との接続強度を向上させることができる。
図8を用いて他の実施形態の半導体装置Y2について説明する。
図8に示す半導体装置Y2は、実装基板23に設けられた配線電極26が、電極構造C1を構成する点で、半導体装置Y1とは異なる。
半導体装置Y2は、実装基板23と、実装部品28とを備えている。実装基板23は、一方の主面に、複数の配線電極26が設けられており、配線電極26は電極構造C1を有している。実装部品28は、基体2の一方の主面に、端子電極24が形成されている。つまり、電極構造C1を有する電極が実装基板23に設けられている点で、半導体装置Y1と構成が異なる。
半導体装置Y2は、配線電極26を有し、配線電極26と電気的に接続された電極構造C1を有する実装基板23と、半導体素子である実装部品28とを備えている。そして、実装基板23の配線電極26と、実装部品28の端子とが図8の網掛けで示すように、異方性導電接着剤30にて電気的に接続されている。
この場合においても、シェア強度の向上した実装基板23を半導体装置Y2は備えていることから、シェア強度の向上した半導体装置Y2とすることができる。
異方性導電接着剤30は、絶縁性の樹脂の内部に導電性の粒子を複数個有しており、導電性の粒子を介して、電気的に導通させる機能を有する。
次に、本発明の一実施形態に係るサーマルヘッドZ1について、図9を参照しつつ説明する。図9は、本実施形態のサーマルヘッドZ1の概略構成図である。
図9に示すように、本実施形態のサーマルヘッドZ1は、実装基板23上に、発熱部15が列状に配置されている。
サーマルヘッドZ1は、実装基板23上に発熱部15、共通電極17、個別電極19、および信号電極21が形成されており、共通電極17および信号電極21と駆動IC29とが電気的に接続されている。なお、サーマルヘッドZ1においては、配線電極は、共通電極17、個別電極19、および信号電極21である。
発熱部15は、一端が共通電極17の主配線部17aに接続されており、他端が個別電極19に接続されている。発熱部15は、例えば、TaN系、TaSiO系、TaSiNO系、TiSiO系、TiSiCO系またはNbSiO系等の電気抵抗の比較的高い材料によって形成されている。そのため、後述する共通電極17と個別電極19との間に電圧が印加され、発熱部15に電流が供給されたときに、ジュール発熱によって発熱部15が発熱する。
共通電極17は、実装基板23の発熱部15が設けられた一方側に、発熱部15の配列方向に沿って主配線部17aが設けられている。そして、実装基板23の発熱部15の配列方向の両端に、実装基板23に沿って実装基板23の他方側に副配線部17bが設けられている。
個別電極19は、それぞれの発熱部15に対応して設けられており、一端が発熱部15に接続され、他端が駆動IC29と接続されている。
信号電極21は、駆動IC29に外部から送られてきた信号を供給する機能を有しており、図9では、個別電極19と同等の個数を備えた例を示している。信号電極21の一端は、駆動IC29と接続されており、他端は、実装基板23の他方側に引き出されている。なお、信号電極21は、駆動IC29に供給する信号に合わせて設ければよく、個別電極19と同等の個数を備えなくともよい。また、隣り合う駆動IC29同士を信号電極21により接続してもよい。
そして、共通電極17の副配線部17bと、信号電極21の他端とが、図10には示していないが、外部基板と、はんだ接続、ワイヤボンディング、あるいは異方導電性接着剤により電気的に接続されており、サーマルヘッドZ1に外部から電圧を印加している。
共通電極17、個別電極19、および信号電極21は、導電性を有する材料で形成されており、例えば、アルミニウム、金、銀および銅のうちのいずれか一種の金属またはこれらの合金によって形成されている。
駆動IC29は、図9に示すように、複数の発熱部15の各群に対応して配置されており、個別電極19と信号電極21とに接続されている。駆動IC29は、各発熱部15の通電状態を制御するためのものであり、内部に複数のスイッチング素子(不図示)を有しており、スイッチング素子がオフ状態のときに不通電状態となる公知のものを用いることができる。各駆動IC29は、内部のスイッチング素子に接続されている一方の接続端子(不図示)が個別電極19に接続されており、スイッチング素子に接続されている他方の接続端子(不図示)が信号電極21に接続されている。これにより、駆動IC29の各スイッチング素子がオン状態のときに、各スイッチング素子に接続された個別電極19と信号電極21とが電気的に接続される。そして、これらの接続端子が、電極構造C1を構成している。つまり、半導体素子X1として駆動IC29が機能することとなる。
サーマルヘッドZ1は、半導体素子X1の電極4が電極構造C1を構成することから、駆動IC29とサーマルヘッド基板23との接続強度を向上させることができ、長期信頼性の向上したサーマルヘッドZ1とすることができる。
次に、本発明の一実施形態に係るサーマルプリンタZ2について、図10を参照しつつ説明する。図10は、本実施形態のサーマルプリンタZ2の概略構成図である。
図10に示すように、本実施形態のサーマルプリンタZ2は、上述のサーマルヘッドZ1、搬送機構40、プラテンローラ50、電源装置60および制御装置70を備えている。サーマルヘッドZ1は、サーマルプリンタZ2の筐体に設けられた取付部材80の取付面80aに取り付けられている。なお、サーマルヘッドZ1は、発熱部15の配列方向が、後述する記録媒体Pの搬送方向Sに直交する方向、言い換えると主走査方向であり、図10においては紙面に直交する方向に沿うようにして、取付部材80に取り付けられている。
搬送機構40は、感熱紙、インクが転写される受像紙等の記録媒体Pを図10の矢印S方向に搬送して、サーマルヘッドZ1の複数の発熱部15上に搬送するためのものであり、搬送ローラ43,45,47,49を有している。搬送ローラ43,45,47,49は、例えば、ステンレス等の金属からなる円柱状の軸体43a,45a,47a,49aを、ブタジエンゴム等からなる弾性部材43b,45b,47b,49bにより被覆して構成することができる。なお、図示しないが、記録媒体Pがインクが転写される受像紙等の場合は、記録媒体PとサーマルヘッドZ1の発熱部15との間に、記録媒体Pとともにインクフィルムを搬送するようになっている。
プラテンローラ50は、記録媒体PをサーマルヘッドZ1の発熱部15上に押圧するためのものであり、記録媒体Pの搬送方向Sに直交する方向に沿って延びるように配置され、記録媒体Pを発熱部15上に押圧した状態で回転可能となるように両端部が支持されている。プラテンローラ50は、例えば、ステンレス等の金属からなる円柱状の軸体50aを、ブタジエンゴム等からなる弾性部材50bにより被覆して構成することができる。
電源装置60は、上記のようにサーマルヘッドZ1の発熱部15を発熱させるための電流および駆動IC29を動作させるための電流を供給するためのものである。制御装置70は、上記のようにサーマルヘッドZ1の発熱部15を選択的に発熱させるために、駆動IC29の動作を制御する制御信号を駆動IC29に供給するためのものである。
本実施形態に係るサーマルプリンタZ2は、図10に示すように、プラテンローラ50によって記録媒体PをサーマルヘッドZ1の発熱部15上に押圧しつつ、搬送機構40によって記録媒体Pを発熱部15上に搬送しながら、電源装置60および制御装置70によって発熱部9を選択的に発熱させることで、記録媒体Pに所定の印画を行うことができる。なお、記録媒体Pが受像紙等の場合は、図示しないが記録媒体Pとともに搬送されるインクフィルムの昇華性インクを記録媒体Pに熱拡散することによって、記録媒体Pへの印画を行うことができる。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。
例えば、断面視して、突出部12に設けられた窪み部13を形成する曲線の傾きが、D1方向の外側に向かうにつれてなだらかになる例を示したが、D1方向の外側に向かうにつれて急峻になってもよい。言い換えると、断面視して、窪み部13を形成する曲線により、突出部12に凸部が設けられていてもよい。この場合においても、シェア強度の向上した電極構造C1とすることができる。
また、窪み部13が曲線により形成される例のみ示したが、直線によって形成されていてもよい。さらにまた、窪み部13により、断面視して、D1方向に向かうにつれて、突
出部12の厚みが、薄くなった後、厚くなる構成としてもよい。この場合においても、シェア強度の向上した電極構造C1とすることができる。
なお、半導体素子X1を用いた半導体装置Y1、およびサーマルヘッドZ1の例について説明したが、半導体素子X1に代えて、半導体素子X2、3のいずれかを用いて半導体装置Y1、およびサーマルヘッドZ1を構成してもよい。また、サーマルプリンタZ2においても同様である。
また、平面視して、矩形状の電極構造を例示したが、円形状の電極構造でもよい。その場合においてもシェア強度の向上した電極構造とすることができる。
なお、バンプの例示として、はんだを用いたはんだバンプを用いて説明したが、導電性のある材料であればはんだ以外を用いてもよい。
C1 電極構造
X1 半導体素子
Y1、2 半導体装置
Z1 サーマルヘッド
Z2 サーマルプリンタ
2 基体
4 電極
6 載置部
8 保護層
10 めっき層
12 突出部
13 窪み部
14 はんだバンプ

Claims (11)

  1. 基体と、
    該基体上に設けられ、一部に載置部を有した電極と、
    該電極の前記載置部以外の部位を覆うように設けられた保護層と、
    前記載置部上に設けられ、一部が前記保護層上に位置するめっき層と、を備え、
    前記保護層上に位置する前記めっき層の上面に窪み部が設けられていることを特徴とする電極構造。
  2. 断面視して、前記窪み部の外形状は曲線である、請求項1に記載の電極構造。
  3. 前記曲線は、外側に向かうにつれて傾きがなだらかである、請求項2に記載の電極構造。
  4. 前記保護層上に位置する前記めっき層の厚みが、外側に向かうにつれて徐々に薄くなっている、請求項1乃至3のいずれか1項に記載の電極構造。
  5. 前記保護層上に位置する前記めっき層の厚みの変化率が、外側に向かうにつれて徐々に小さくなっている、請求項4に記載の電極構造。
  6. 前記めっき層の表面粗さが、前記電極の表面粗さよりも大きい、請求項1乃至5のいずれか1項に記載の電極構造。
  7. 前記めっき層の表面粗さが、0.3μm〜1.0μmである、請求項1乃至6のいずれか1に記載の電極構造。
  8. 請求項1乃至7のいずれか1項に記載された電極構造と、
    該電極構造の前記めっき層上に設けられたバンプと、を備えることを特徴とする半導体素子。
  9. 配線電極を有する実装基板と、
    請求項8に記載の半導体素子と、を備え、
    前記実装基板の前記配線電極と、前記半導体素子の前記電極とが電気的に接続されている半導体装置。
  10. 請求項9に記載の半導体装置と、
    前記実装基板上に設けられた発熱部と、を備え、
    前記配線電極が、前記発熱部と電気的に接続されているサーマルヘッド。
  11. 請求項10に記載のサーマルヘッドと、
    前記発熱部上に記録媒体を搬送する搬送機構と、
    前記発熱部上に前記記録媒体を押圧するプラテンローラとを備えるサーマルプリンタ。
JP2012101319A 2012-04-26 2012-04-26 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ Pending JP2013229491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012101319A JP2013229491A (ja) 2012-04-26 2012-04-26 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101319A JP2013229491A (ja) 2012-04-26 2012-04-26 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Publications (1)

Publication Number Publication Date
JP2013229491A true JP2013229491A (ja) 2013-11-07

Family

ID=49676831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101319A Pending JP2013229491A (ja) 2012-04-26 2012-04-26 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Country Status (1)

Country Link
JP (1) JP2013229491A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014016101A1 (de) 2013-11-05 2015-05-07 Suzuki Motor Corporation Rahmenstruktur für Elektromotorrad und Tragstruktur für Elektromotor
JP2018137290A (ja) * 2017-02-20 2018-08-30 トヨタ自動車株式会社 半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040868A (ja) * 1998-07-22 2000-02-08 Ibiden Co Ltd プリント配線板
JP2000164623A (ja) * 1998-11-30 2000-06-16 Sharp Corp 半導体装置
JP2004273958A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2007234840A (ja) * 2006-02-28 2007-09-13 Eudyna Devices Inc 半導体装置および電子装置並びにその製造方法
JP2007335629A (ja) * 2006-06-15 2007-12-27 Sony Corp 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法
JP2008021950A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
JP2010251631A (ja) * 2009-04-20 2010-11-04 Panasonic Corp 基板構造及び半導体装置
JP2011025633A (ja) * 2009-07-29 2011-02-10 Kyocera Corp 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置
WO2011021317A1 (ja) * 2009-08-19 2011-02-24 パナソニック株式会社 半導体デバイス及びそれを用いた半導体装置
JP2011129669A (ja) * 2009-12-17 2011-06-30 Panasonic Corp 半導体チップ及び該半導体チップを備えた半導体装置
US20120006592A1 (en) * 2010-07-09 2012-01-12 Ibiden Co., Ltd Wiring board and method for manufacturing the same
JP2013045843A (ja) * 2011-08-23 2013-03-04 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040868A (ja) * 1998-07-22 2000-02-08 Ibiden Co Ltd プリント配線板
JP2000164623A (ja) * 1998-11-30 2000-06-16 Sharp Corp 半導体装置
JP2004273958A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2007234840A (ja) * 2006-02-28 2007-09-13 Eudyna Devices Inc 半導体装置および電子装置並びにその製造方法
JP2007335629A (ja) * 2006-06-15 2007-12-27 Sony Corp 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法
JP2008021950A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
JP2010251631A (ja) * 2009-04-20 2010-11-04 Panasonic Corp 基板構造及び半導体装置
JP2011025633A (ja) * 2009-07-29 2011-02-10 Kyocera Corp 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置
WO2011021317A1 (ja) * 2009-08-19 2011-02-24 パナソニック株式会社 半導体デバイス及びそれを用いた半導体装置
JP2011129669A (ja) * 2009-12-17 2011-06-30 Panasonic Corp 半導体チップ及び該半導体チップを備えた半導体装置
US20120006592A1 (en) * 2010-07-09 2012-01-12 Ibiden Co., Ltd Wiring board and method for manufacturing the same
JP2013045843A (ja) * 2011-08-23 2013-03-04 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014016101A1 (de) 2013-11-05 2015-05-07 Suzuki Motor Corporation Rahmenstruktur für Elektromotorrad und Tragstruktur für Elektromotor
US9598132B2 (en) 2013-11-05 2017-03-21 Suzuki Motor Corporation Frame structure for electric motorcycle and support structure for electric motor
DE102014016101B4 (de) * 2013-11-05 2017-10-19 Suzuki Motor Corporation Rahmenstruktur für Elektromotorrad
JP2018137290A (ja) * 2017-02-20 2018-08-30 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5865630B2 (ja) 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JPH09281144A (ja) プローブカードとその製造方法
US20130286137A1 (en) Thermal head and thermal printer including the same
US9573384B2 (en) Thermal head and thermal printer
JP6419405B1 (ja) サーマルヘッドおよびサーマルプリンタ
JP2013229491A (ja) 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP5363898B2 (ja) 記録ヘッドおよび記録装置
JP6346108B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP5174287B1 (ja) サーマルヘッドおよびこれを備えるサーマルプリンタ
US20230130610A1 (en) Thermal head and thermal printer
KR20090080146A (ko) 탐침 부착용 패드 구조물 및 상기 패드 구조물의 제조방법, 패드 구조물을 갖는 기판 구조물 및 상기 기판구조물의 제조 방법
JP2011005716A (ja) 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置
JP2009248415A (ja) サーマルプリントヘッド
JP6050562B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP6525819B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP2011025548A (ja) 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置
JP2019064134A (ja) サーマルヘッド及びサーマルプリンタ
US11498342B2 (en) Thermal head and thermal printer
JP7036692B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP6978309B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP2018167439A (ja) サーマルヘッドおよびサーマルプリンタ
JP6773596B2 (ja) サーマルヘッドおよびサーマルプリンタ
WO2024029512A1 (ja) サーマルヘッドおよびサーマルプリンタ
US10688806B2 (en) Thermal head and thermal printer
JPH11337581A (ja) プロ―ブカ―ド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160607