JP2004273958A - 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 - Google Patents
半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 Download PDFInfo
- Publication number
- JP2004273958A JP2004273958A JP2003065823A JP2003065823A JP2004273958A JP 2004273958 A JP2004273958 A JP 2004273958A JP 2003065823 A JP2003065823 A JP 2003065823A JP 2003065823 A JP2003065823 A JP 2003065823A JP 2004273958 A JP2004273958 A JP 2004273958A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor substrate
- water washing
- chemical treatment
- tank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
Abstract
【課題】本発明の目的は、電極の高さばらつきの小さい半導体チップを提供すること、該半導体チップを製造することが可能な製造装置、製造方法を提供すること、また、前記半導体チップを備えた半導体装置、電子デバイス、電子機器を提供することにある。
【解決手段】本発明の半導体チップは、化学処理槽１０内において半導体基板に化学処理を施す工程と、水洗槽内において前記半導体基板を洗浄する洗浄工程とを有する方法により製造されるものであり、前記化学処理を、前記化学処理槽が遮光された環境下で行い、かつ、前記洗浄工程を前記水洗槽が遮光されていない環境下で行うことを特徴とする。
【選択図】 図４
【解決手段】本発明の半導体チップは、化学処理槽１０内において半導体基板に化学処理を施す工程と、水洗槽内において前記半導体基板を洗浄する洗浄工程とを有する方法により製造されるものであり、前記化学処理を、前記化学処理槽が遮光された環境下で行い、かつ、前記洗浄工程を前記水洗槽が遮光されていない環境下で行うことを特徴とする。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイス、および電子機器に関する。
【０００２】
【従来の技術】
従来、半導体チップを回路基板に実装して半導体装置を製造する場合には、突起電極（バンプ）が形成された半導体チップの端子と、対応する回路基板の端子とを位置決めして、この状態で、加熱または加熱・加圧を行うことにより、対応する端子同士を接合することが行われている。
半導体チップの端子にバンプを形成し実装する方法において、バンプの製造方法としてはめっき法やスタッドなどの工法があるが、タクト短縮および高さ均一性の観点でめっき法が優れている。
【０００３】
そのめっき法の中でも、電解めっき法と無電解めっき法があるが、低コストおよびタクト短縮の観点で無電解めっきが注目されている。そして、無電解めっきによりバンプを形成する場合には、一般に、化学処理を行うための複数の化学処理槽と、水洗を行うための複数の水洗槽とを有した装置（半導体チップ製造装置）が用いられている。
【０００４】
しかしながら、半導体装置の素子中には、ＰＮ接合部があり、Ｐ型半導体およびＮ型半導体にそれぞれ接続された端子部へ、無電解めっきにより電極を形成する際に、通常の蛍光灯などの光に曝されただけでも、ＰＮ接合部において光による励起作用（光起電力効果）で光起電力が発生し、Ｐ型とＮ型に接続された端子部の間に電位差が生じる。
【０００５】
この光起電力は、核となる金属すなわちＡｌ電極パッドを通して、良好なイオン伝導性を備えた無電解めっき液の中に流出し、再び他のＡｌ電極パッドに戻ることにより、局部電池が形成されることになる。
この局部電池の作用により、無電解めっき液中の金属イオンは、マイナスに帯電したＡｌ電極パッドに選択的に堆積し、一方、プラスに帯電したＡｌ電極パッド上には堆積し難くなり、その結果、各々のＡｌ電極パッド上に析出する析出金属の厚みあるいは高さにバラツキが生ずることになる。
このように、無電解めっき手法を用いて、析出金属により電極を形成しようとすると、端子間でのエッチング速度、めっき速度が異なり、バンプの高さばらつきが大きくなったり、密着性が悪く強度が得られないなどの弊害があった。
【０００６】
このような問題を解決する目的で、光起電力を生じ得るシリコンウエハーに無電解めっきを施して電極を形成する際に、シリコンウエハーおよび全ての処理槽（化学処理槽および水洗槽）を遮光筐体の内部に配置することにより遮光状態を形成し、この遮光状態のままで無電解めっき処理を施す方法が提案されている（例えば、特許文献１）。
【０００７】
しかしながら、全ての処理槽の全体を遮光筐体で覆ってしまうと、プロセス途中での基板や治具等の状態を目視で確認することができなくなる。そうすると、プロセス途中で不良が発生した場合であっても、最後まで気づくことができないため、対策を講ずることができずに、不良品が増加して歩留まりが低下してしまう。また、複数の処理槽を１つの遮光筐体で覆っていると、例えば１つの処理槽が故障しただけでも、その点検および修理のためには全体を停止しないといけないため、作業性が悪かった。
【０００８】
【特許文献１】
特開２０００−１５０４２２号公報（第３頁右欄第４２〜４８行目、
図１〜図３）
【０００９】
【発明が解決しようとする課題】
本発明の目的は、電極の高さばらつきの小さい半導体チップを提供すること、該半導体チップを製造することが可能な製造装置、製造方法を提供すること、また、前記半導体チップを備えた半導体装置、電子デバイス、電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの製造装置は、化学処理槽と水洗槽とを備え、半導体基板に化学処理を施した後に水洗処理を行い、無電解めっきにより前記半導体基板に電極膜を形成する半導体チップの製造装置であって、
使用時において、前記化学処理槽が遮光された環境下にあり、かつ、前記水洗槽が遮光されていない環境下にあることを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
【００１１】
本発明の半導体チップの製造装置では、前記化学処理槽の周囲が遮光部材で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記遮光部材は、前記化学処理が施された前記半導体基板を取り出し、該半導体基板を前記水洗槽へ受け渡すための取り出し部を備えたものであることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
【００１２】
本発明の半導体チップの製造装置では、前記遮光部材は、前記化学処理槽を収納する筐体であることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記化学処理槽に接続された配管を有し、
前記配管の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
【００１３】
本発明の半導体チップの製造装置では、前記化学処理槽が循環機構を有するものであって、
前記循環機構の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記化学処理槽が、処理液の温度を調節する温度調節機構を有するものであって、前記温度調節機構の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記化学処理槽が、前記半導体基板を揺動させる揺動機構を有するものであって、前記揺動機構の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
【００１４】
本発明の半導体チップの製造装置では、前記水洗槽は、ガスを供給するためのガス供給手段を備え、
前記ガス供給手段から供給されるガスにより、バブリングを行うことが好ましい。
これにより、水洗を効率よく行うことができる。
【００１５】
本発明の半導体チップの製造装置では、水洗槽の内部に、複数の孔が形成されたチューブを配し、当該チューブからガスを吹き出すことによりバブリングを行うことが好ましい。
これにより、水洗を効率よく行うことができる。
本発明の半導体チップの製造装置では、前記ガスは、不活性ガスであることが好ましい。
これにより、半導体基板等への悪影響をより確実に防止することができる。
【００１６】
本発明の半導体チップの製造方法は、本発明の製造装置を用いて半導体チップを製造することを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
本発明の半導体チップの製造方法は、化学処理槽内において半導体基板に化学処理を施す工程と、水洗槽内において前記半導体基板を洗浄する洗浄工程とを有する半導体チップの製造方法であって、
前記化学処理を、前記化学処理槽が遮光された環境下で行い、かつ、前記洗浄工程を前記水洗槽が遮光されていない環境下で行うことを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
【００１７】
本発明の半導体チップの製造方法では、前記半導体基板の少なくとも一部に、レジストとして機能する絶縁性の被膜を被覆した状態で、電極膜を形成することが好ましい。
これにより、無電解めっき時に半導体基板（基板）の裏面や端面にめっき層が形成されることを防止することができる。さらに、半導体材料と直接導通している端子を同電位にすることができる。
【００１８】
本発明の半導体チップの製造方法では、前記半導体基板の表面付近の少なくとも一部に存在する無機残渣を除去するための無機残渣除去工程と、
前記無機残渣除去工程に供された前記半導体基板を水洗するための第１の水洗工程と、
前記第１の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に存在するＡｌ酸化膜を除去するためのＡｌ酸化膜除去工程と、
前記Ａｌ酸化膜除去工程に供された前記半導体基板を水洗するための第２の水洗工程と、
前記第２の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に主としてＺｎで構成されたＺｎ膜を形成するための第１のジンケート処理工程と、
前記第１のジンケート処理工程に供された前記半導体基板を水洗するための第３の水洗工程と、
前記第３の水洗工程に供された前記半導体基板から前記Ｚｎ膜を剥離するためのジンケート剥離処理工程と、
前記ジンケート剥離処理工程に供された前記半導体基板を水洗するための第４の水洗工程と、
前記第４の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に主としてＺｎで構成されたＺｎ膜を再度形成するための第２のジンケート処理工程と、
前記第２のジンケート処理工程に供された前記半導体基板を水洗するための第５の水洗工程と、
前記第５の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に無電解めっきにより主としてＮｉで構成されるＮｉ層を形成するための無電解Ｎｉめっき工程と、
前記無電解Ｎｉめっき工程に供された前記半導体基板を水洗するための第６の水洗工程と、
前記第６の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に無電解めっきにより主としてＡｕで構成されるＡｕ層を形成するための無電解Ａｕめっき工程と、
前記無電解Ａｕめっき工程に供された前記半導体基板を水洗するための第７の水洗工程とを有し、
前記無機残渣除去工程、前記Ａｌ酸化膜除去工程、前記第１のジンケート処理工程、前記第２のジンケート処理工程、前記無電解Ｎｉめっき工程および前記無電解Ａｕめっき工程は、いずれも、当該化学処理に用いられる前記化学処理槽が遮光された環境下で行われることが好ましい。
これにより、電極の高さばらつきが特に小さい半導体チップを提供することができる。
【００１９】
本発明の半導体チップは、本発明の製造装置を用いて製造されたことを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
本発明の半導体チップは、本発明の方法により製造されたことを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
【００２０】
本発明の半導体装置は、本発明の半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い半導体装置が得られる。
本発明の電子デバイスは、本発明の半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００２１】
【発明の実施の形態】
以下、本発明の半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器の好適な実施形態について説明する。また、本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
【００２２】
まず、本発明の半導体チップの実施形態について、図１、図２に基づいて説明する。図１は、本発明の半導体チップの一例を示す断面図、図２は、本発明の半導体チップの他の一例を示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体チップ１Ａは、基板（半導体基板）２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、電極膜５と、ろう材層６とを備える。なお、半導体チップ１Ａにおいて、電極パッド３が形成される側の面を能動面という。
【００２３】
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターンの一部に接触するように電極パッド３が配設されている。電極パッド３は、例えば、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等の導電性材料で構成されている。
【００２４】
パッシベーション膜４は、例えば、半導体チップ１Ａを腐食等から保護する保護膜として機能するものである。パッシベーション膜４の構成材料としては、例えば、ＳｉＯ２、ＳｉＮ等が挙げられる。パッシベーション膜４は、基板２の面２１のうち電極パッド３で覆われていない部分を覆うとともに、電極パッド３の外周部付近を覆っている。
【００２５】
電極膜５は、Ｎｉ層５１と、Ｎｉ層５１上に積層形成されたＡｕ層５２とから構成される。ただし、Ａｕ層５２は、通常、ろう材層６を、例えば電極膜５上に供給し、リフローすることにより形成した時点でろう材層６へ拡散するため、図１に示す電極膜５のＮｉ層５１上に層としては存在しない。電極膜５は、その少なくとも一部（Ｎｉ層５１またはＡｕ層５２）が無電解めっきにより形成されたものであるが、その全体が無電解めっきにより形成されたものであるのが好ましい。電極膜５を無電解めっきで形成することにより、微細な形状の電極膜を高精度で形成することができるという利点がある。電極膜５は、半導体チップ１Ａを後述するような回路基板７に接合する際の、接合端子（バンプ）を構成するものであり、パッシベーション膜４から露出している電極パッド３（電極パッド３のうちパッシベーション膜４で被覆されていない領域）を覆うように形成されている。
【００２６】
ろう材層６は、例えば、電極膜５上にろう材を供給し、リフローすることにより形成される。そして、電極膜５およびろう材層６が、半導体チップ１Ａのバンプを構成する。
ろう材としては、例えば、Ｐｂ−Ｓｎ系はんだ等のＰｂ含有はんだや、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎ、Ｎｉ、Ｇｅ、Ａｕ等の金属を複数含んだ、例えばＳｎ−Ａｇ−Ｃｕ系はんだのような、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）、銀ろう、銅ろう、リン銅ろう、黄銅ろう、アルミろう、ニッケルろう等を用いることができる。これらのものは、導電性に優れ、また、配線パターンの構成材料との密着性も高い。
【００２７】
バンプ（ろう材層６）は、その形成方法については特に限定されず、例えば、ボールバンプやめっきバンプや印刷バンプ等として形成することができる。
バンプをボールバンプで構成する場合には、バンプを容易に形成することができるという利点がある。ボールバンプの形成方法としては、例えば、ワイヤボンディング法を用いる方法、予め製造した金属ボールを接合する方法等を挙げることができる。
【００２８】
バンプをめっきバンプで構成する場合には、微細な形状の端子をより高い精度で形成することができるという利点がある。めっきバンプの形成方法としては、例えば、電解めっき、浸漬めっき、無電解めっき等の湿式めっき法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式めっき法等が挙げられる。バンプを印刷で構成する場合には、例えばスクリーンマスクやメタルマスク上でろう材のペーストをスキージで刷り込み、所定の場所にろう材ペーストを印刷形成することができる。
【００２９】
なお、本実施形態では、半導体チップ１Ａとして、電極膜５を比較的薄く形成し、その上に、ろう材層６を形成してバンプとした場合を例に挙げているが、本発明はこれに限定されない。例えば、図２に示す半導体チップ１Ｂのように、電極膜５を比較的厚く形成することにより、当該電極膜５をそのまま（ろう材層を形成することなく）バンプとすることもできる。
【００３０】
以下、この電極膜５の形成方法について説明する。
図３は、電極膜の形成工程を示す図（フローチャート）、図４は、電極膜の形成に用いる化学処理装置の一例を模式的に示す図、図５は、電極膜の形成方法を示す工程図（断面図）、図６は、電極膜の形成方法を示す工程図（断面図）、図７は、電極膜の形成に用いる水洗槽の一例を模式的に示す図である。
【００３１】
本実施形態における電極膜５の形成方法は、図３に示すように、無機残渣除去工程（Ｓ１）と、水洗工程（Ｓ２）と、Ａｌ酸化膜除去工程（Ｓ３）と、水洗工程（Ｓ４）と、第１のジンケート処理工程（Ｓ５）と、水洗工程（Ｓ６）と、ジンケート剥離工程（Ｓ７）と、水洗工程（Ｓ８）と、第２のジンケート処理工程（Ｓ９）と、水洗工程（Ｓ１０）と、無電解Ｎｉめっき工程（Ｓ１１）と、水洗工程（Ｓ１２）と、無電解Ａｕめっき工程（Ｓ１３）と、水洗工程（Ｓ１４）とを有している。
【００３２】
そして本発明では、上記各工程のうち、化学処理工程、すなわち水洗工程以外の各工程（無機残渣除去工程、Ａｌ酸化膜除去工程、第１のジンケート処理工程、第２のジンケート処理工程、ジンケート剥離工程、無電解Ｎｉめっき工程、無電解Ａｕめっき工程）を遮光された環境下で行うことを特徴とする。
これにより、化学処理時に、光起電力効果による部分電池の発生を抑えて、電極パッド３の各部位でのめっき速度や、異なる電極パッド３間でのめっき速度を均一にすることができ、形成される電極膜５の高さばらつきを抑えることができる。また、電極パッド３と電極膜５との密着性が向上し、優れた強度を有するものとなる。
【００３３】
遮光の方法としては、例えば図４に模式的に示すように、上記各化学処理工程に用いる化学処理槽１０の外部を、遮光筐体（遮光部材）１１で覆う方法が挙げられる。このように、化学処理槽１０の外部を遮光筐体１１で覆うことにより、化学処理槽１０をより確実に遮光された環境下におくことができる。
なお、ここでは、無機残渣除去槽、酸化膜除去槽、ジンケート処理槽（第１のジンケート処理槽、第２のジンケート処理槽）、ジンケート剥離槽、無電解Ｎｉめっき槽、無電解Ａｕめっき槽をまとめて化学処理槽１０と称している。
【００３４】
この遮光筐体１１は、外部から化学処理槽１０内への光の透過を防止することができる材料（遮光材料）で構成されている。
このような材料（遮光材料）としては、例えば、ポリエチレン、ポリプロピレン、ポリ塩化ビニールなどを着色したプラスチック材料や、ステンレス板など耐腐食性を向上させた金属等が挙げられる。
【００３５】
また、この遮光筐体１１には、基板（電極パッド３、パッシベーション膜４等が形成された基板（チップ本体）２）の取り付けや取り出しのための作業窓（取り出し部）１１１が形成されている。この作業窓１１１にはシャッタ１１２が備えられており、取り付けや取り出し作業における光の侵入を最小限に抑え、また、化学処理工程時には、このシャッタ１１２を閉じることにより光の侵入が実質的に完全に遮断される。
【００３６】
このように化学処理槽１０のみを遮光することで、各化学処理間や水洗時に、プロセス途中における基板（チップ本体）や治具の状態を目視により確認することができる。これにより、プロセス途中で不良が発生した場合にも即座に対応することができる。これにより最終的な不良品の発生を抑えることができ、歩留まりが向上し、生産性を向上させることができる。
【００３７】
さらに本発明では、化学処理槽１０が、本処理槽１０１に加えて、予備槽１０２や処理液の循環ポンプ１０３、配管１０４、加熱機構（熱交換器（図示せず））、半導体基板揺動機構（図示せず）等を備えたものであってもよい。このような場合、前記の化学処理槽１０に加えて、循環ポンプ１０３、配管１０４、加熱機構および半導体基板揺動機構の周りも一体に遮光筐体１１で覆って遮光するのが好ましい。これにより、化学処理槽１０全体をより確実に遮光された環境下におくことができる。
循環用または排水用の配管１０４は、その加工性や、処理液等に対する耐久性（耐食性）等の観点から、通常、ポリテトラフルオロエチレン等の耐薬品性を有する樹脂材料が好適に用いられる。
【００３８】
処理槽を遮光筐体１１で覆うだけでなく、処理槽に接続された配管１０４、循環ポンプ１０３、加熱機構および半導体基板揺動機構も遮光筐体１１で覆うことで、配管１０４、循環ポンプ１０３、加熱機構および半導体基板揺動機構の部分から光が浸入することを防止することができ、より確実に感光を防止することができる。
【００３９】
なお、上述した実施の形態では、遮光筐体１１の外板が、光を透過させない材料から構成されている場合を例に挙げて説明したが、本発明は、これに限定されず、遮光筐体１１の外板を、内部に配置された基板（チップ本体）２に例え光が照射されたとしても、この基板内において光起電力を生じないような、すなわち、価電子帯から伝導帯への電子の励起を生じさせるような光を遮断するようなものであれば、前記以外の有色のプラスチック板、ガラス板等の材料を用いて構成することもできる。
【００４０】
次に、電極膜５の形成方法について説明する。
＜１＞まず、図５（ａ）に示すように、電極パッド３およびパッシベ−ション膜４が形成された基板２の裏面２２および端面（図示せず）にレジスト（被膜）２２１を形成して、基板２の裏面２２および端面を絶縁する。これにより、無電解めっき時に基板２の裏面２２や端面にめっき層が形成されることを防止することができる。さらに、Ｓｉ等の半導体材料と直接導通している端子（ＧＮＤ電極）を同電位にすることができる。
【００４１】
＜２＞次に、上述したように遮光された環境下におかれた無機残渣除去槽において、無機残渣除去液中に基板（チップ本体）２を浸漬し、電極パッド３表面やパッシベーション膜４表面の無機残渣を除去する（無機残渣除去工程）。
無機残渣除去液は、特に限定されないが、例えば、フッ化水素（ＨＦ）や硫酸（Ｈ２ＳＯ４）や塩化水素（ＨＣｌ）を含有する溶液等を好適に用いることができる。当該溶液中におけるフッ化水素や硫酸や塩化水素の含有量は、０．０１〜０．１ｖｏｌ％程度であるのが好ましい。フッ化水素や硫酸や塩化水素の含有量を上記範囲とすることで、基板（チップ本体）２への悪影響の発生を十分に防止しつつ、無機残渣を効率よく除去することができる。
無機残渣除去液のｐＨは、特に限定されないが、１〜５程度であるのが好ましい。無機残渣除去液のｐＨが前記範囲内の値であると、無機残渣の除去を効率よく行うことができる。
【００４２】
また、無機残渣除去液への浸漬時間は、特に限定されないが、１〜５分間とするのが好ましい。無機残渣除去液への浸漬時間を前記範囲内の値とすることで、無機残渣の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、無機残渣を短時間で、十分に除去するのが困難になる場合がある。また、浸漬時間が前記上限値を超えると、パッシベーション膜４にダメージを与える可能性がある。
以上のようにして、電極パッド３やパッシベ−ション膜４表面の無機残渣が除去される。本実施形態では、酸性水溶液を用いているが、水酸化ナトリウムなどのアルカリ性水溶液を用いてもよい。また、有機系の残渣（有機残渣）がある場合は、エタノール、ＩＰＡ、アセトンなどの溶液中に浸漬し、電極パッド３表面やパッシベーション膜４表面の有機残渣を除去してもよい。
【００４３】
＜３＞その後、図７に示すような水洗槽１２を用いて、基板（チップ本体）２を水洗する（水洗処理工程）。
水洗槽１２は、オーバーフロー機構１２１を備えたオーバーフロー構造を有しているのが好ましい。これにより、基板２への処理液の残渣や、異物の付着を効率よく低減させることができる。
基板２は、治具１４に収納された状態で水洗槽１２中の洗浄液（水）に浸漬されることにより水洗される。
【００４４】
また、水洗処理のとき、不活性ガスによるバブリングを行うのが好ましい。これにより、短時間で効率よく十分に水洗を行うことができる。バブリングの方法は、特に限定されないが、例えば、水洗槽１２の内側、例えば底面部や側面部に、多数の孔１３１が形成されたチューブ１３を配しておき、当該孔１３１から不活性ガスを噴出させる方法等が挙げられる。チューブ１３を構成する材料としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂材料等が挙げられる。
【００４５】
また、このチューブ１３には、ガスポンプ等の図示しない不活性ガス供給手段が接続されている。この不活性ガス供給手段によりチューブ１３に不活性ガスを供給することで、当該チューブ１３に形成された孔１３１から不活性ガスをバブル（気泡）１３２として噴出させる。不活性ガスとしては、例えば、Ｎ２、Ｈｅ、Ａｒ等が好適なものとして挙げられる。
【００４６】
形成されるバブル（気泡）１３２の大きさは、チューブ１３に形成された孔１３１の大きさ（面積）等に依存する。孔１３１の１個当たりの面積（開口面積）は、特に限定されないが、０．１〜２ｍｍ２であるのが好ましい。孔１３１の面積を前記範囲内の値とすることで、好適にバブリングを行うことができ、水洗をさらに効率よく行うことができる。これに対し、孔１３１の面積が前記下限値未満であると、形成されるバブル１３２が小さくなり、不活性ガスの吹出し圧力を高圧にする必要があり、配管等に不具合を生じる可能性がある。また、孔１３１の面積が前記上限値を超えると、形成されるバブル１３２が大きくなり、洗浄効果が低下する可能性がある。
【００４７】
不活性ガスの吹き出し量は、特に限定されないが、０．１〜２Ｌ／秒であるのが好ましい。不活性ガスの吹き出し量を前記範囲内の値とすることで、より効率よく短時間で水洗を行うことができる。これに対し、不活性ガスの吹き出し量が前記下限値未満であると、前記効果が十分に得られない可能性がある。また、吹き出し量が前記上限値を超えると、基板２を破損する可能性がある。
【００４８】
なお、上記の説明では、複数の孔１３１を開けたチューブ１３を水洗槽１２の底面部に配し、当該孔１３１から不活性ガスを吹き出させることによりバブリングを行う場合を例に挙げて説明したが、バブリングの方法はこれに限定されない。例えば、チューブ１３は、水洗槽１２の側面部に配してもよいし、チューブ１３ではなく水洗槽１２の壁面にガス吹き出し用の孔を設け、そこから不活性ガスを吹き出すような構成にしてもよい。また、焼結体などの多孔質体を水洗槽１２の内部に配置し、当該多孔質体を介して不活性ガスを吹き出すことによりバブリングを行うこともできる。
【００４９】
＜４＞次に、上述したように遮光された環境下におかれた酸化膜除去処理槽において、アルカリ性水溶液からなる酸化膜除去処理液に基板（チップ本体）２を浸漬し、電極パッド３の表面に自然に形成された自然酸化膜（Ａｌ酸化膜）を除去する（Ａｌ酸化膜除去工程）。
アルカリ性水溶液としては、例えば、水酸化ナトリウム等を含む溶液（水溶液）を用いることができる。
【００５０】
酸化膜除去処理液のｐＨは、特に限定されないが、９〜１３であるのが好ましい。酸化膜除去処理液のｐＨが前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、ｐＨが前記下限値未満であると、化学反応が進行しない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５１】
また、酸化膜除去処理液の温度は、特に限定されないが、２５〜６０℃であるのが好ましい。酸化膜除去処理液の温度が前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、温度が前記下限値未満であると、化学反応が十分速やかに進行せず、自然酸化膜の除去に時間がかかってしまう場合がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５２】
また、酸化膜除去処理液への基板２の浸漬時間は、特に限定されないが、０．５〜５分間とするのが好ましい。酸化膜除去処理液への浸漬時間を前記範囲内の値とすることにより、自然酸化膜の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、酸化膜除去処理液の組成、温度等によっては、自然酸化膜が十分に除去されずに残存してしまう可能性がある。また、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、リン酸などの酸性水溶液を用いてもよい。
以上のようにして電極パッド３表面の自然酸化膜が除去される。
＜５＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５３】
＜６＞次に、上述したように遮光された環境下におかれたジンケート処理槽において、ジンケート処理液に基板（チップ本体）２を浸漬し、電極パッド３表面にＺｎ膜を形成する（第１のジンケート処理工程）。これにより、後述する＜１２＞無電解Ｎｉめっき工程において、Ｎｉを好適に析出させることができる。
まず、ジンケート液中に基板２を浸漬し、電極パッド３表面の酸化膜を除去する。その後、さらにジンケート液中に浸漬することにより、電極パッド３表面にＺｎ膜を形成する。
ジンケート液は、Ｚｎを含有するものであれば、特に限定されないが、酸化亜鉛（ＺｎＯ）を含有するものであるのが好ましい。
【００５４】
ジンケート液のｐＨは、特に限定されないが、１１〜１３．５であるのが好ましい。ジンケート液のｐＨが前記範囲内の値であると、ジンケート処理（第１のジンケート処理）を効率よく行うことができる。これに対し、ｐＨが前記下限値未満であると、Ｚｎ置換が促進されない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５５】
ジンケート液の温度は、特に限定されないが、２０〜３０℃であるのが好ましい。ジンケート液の温度が前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、温度が前記下限値未満であると、ジンケート液の組成等によっては、ジンケート処理（第１のジンケート処理）に要する時間が長くなる可能性がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５６】
また、ジンケート液への基板２の浸漬時間は、特に限定されないが、１０秒〜２分間であるのが好ましい。ジンケート液への浸漬時間を前記範囲内の値とすることで、ジンケート処理を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、ジンケート液の組成、温度等によっては、ジンケート処理（化学反応）が十分に進行しない可能性がある。一方、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、酸性で活性度が高い処理液を用いてもよい。
【００５７】
＜７＞その後、上記＜３＞と同様にして水洗処理を行う。
＜８＞Ｚｎ膜を形成した後（第１のジンケート処理の後）、当該Ｚｎ膜を剥離して、その後再びジンケート処理（第２のジンケート処理）を行い、新しくＺｎ膜を形成してもよい。これにより、緻密なＺｎ粒子をＡｌ表面に析出させることができる。
Ｚｎ膜の剥離は、例えば、５〜３０ｖｏｌ％の硝酸水溶液に、基板を１０〜６０秒間浸漬することにより行うことができる。
＜９＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５８】
＜１０＞そして再度、上記のような条件でジンケート浴中に基板２を浸漬し、Ｚｎ粒子をＡｌ表面に析出させる（第２のジンケート処理）。このとき析出されるＺｎ粒子は、緻密なものとなる。これにより無電解Ｎｉめっき工程において、Ｎｉをより好適に析出させることができる。必要によっては、当該Ｚｎ膜を再度剥離して、その後再びジンケート処理を行い、新しくＺｎ膜を形成する処理を繰り返してもよい。
以上のようにして電極パッド３の表面にＺｎ膜が形成される。
＜１１＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５９】
＜１２＞次に、上述したように遮光された環境下におかれたＮｉめっき槽において、無電解Ｎｉめっき液に基板（チップ本体）２を浸漬し、図５（ｂ）に示すように、無電解めっきによりＮｉ層５１を形成する（無電解Ｎｉめっき工程）。Ｎｉめっき液としては、例えば、次亜リン酸を還元剤として含有する溶液等を用いることができる。このような溶液を用いた場合、通常、めっき時にＰが共析することとなる。
【００６０】
Ｎｉめっき液のｐＨは、特に限定されないが、４〜５であるのが好ましい。Ｎｉめっき液のｐＨが前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
また、Ｎｉめっき液の温度は、特に限定されないが、７０〜９５℃であるのが好ましい。Ｎｉめっき液の温度が前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
【００６１】
なお、形成される電極膜５上にろう材層６を形成する場合、Ｎｉ層５１の高さ（厚み）は、１〜７μｍ程度とするのが好ましい。一方、電極膜５をバンプとして用いる場合（ろう材層を形成しない場合）には、Ｎｉ層５１の高さ（厚み）は、５〜２５μｍ程度とするのが好ましい。
以上のようにしてＮｉ層５１が形成される。
＜１３＞その後、上記＜３＞と同様にして水洗処理を行う。
【００６２】
＜１４＞次に、上述したように遮光された環境下におかれたＡｕめっき槽において、Ａｕめっき液中に基板（チップ本体）２を浸漬し、図５（ｃ）に示すように、Ｎｉ層５１表面にＡｕ層５２を形成する（無電解Ａｕめっき工程）。このＡｕ層５２は、Ｎｉ層５１の酸化を防止する酸化防止膜としての機能や、その後形成するろう材層の濡れ性向上としての機能を有する。
【００６３】
Ａｕめっき液は、特に限定されないが、シアンフリータイプのもの（シアン化物イオンを実質的に含まないもの）であるのが好ましい。これにより、環境や人体に対する悪影響の発生を好適に防止し、作業をより安全に行うことができる。Ａｕめっき液のｐＨは、特に限定されないが、６〜８であるのが好ましい。Ａｕめっき液のｐＨが前記範囲内の値であると、Ａｕ層５２を効率よく形成することができる。
【００６４】
また、Ａｕめっき液の温度は、特に限定されないが、５０〜８０℃であるのが好ましい。Ａｕめっき液の温度が前記範囲内の値であると、Ａｕ層５２を効率よく形成することができる。
また、Ａｕめっき液への浸漬時間は、特に限定されないが、１〜３０分間であるのが好ましい。Ａｕめっき液への浸漬時間が前記範囲内の値であると、Ａｕ層５２の形成を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、Ａｕめっき液の組成、温度等によっては、十分な厚みのＡｕ層５２を形成することが困難になる可能性がある。一方、浸漬時間が前記上限値を超えると、めっき析出が十分に進行しない可能性がある。
【００６５】
このようにして形成されるＡｕ層５２の厚みは、特に限定されないが、０．０５μｍ〜０．３μｍ程度であるのが好ましい。Ａｕ層５２の厚みが前記下限値未満であると、Ｎｉ層５１の酸化を十分に防止することが困難になる可能性がある。また、電極膜５上にバンプを形成する際の濡れ性が低下してしまう。一方、厚みが前記上限値を超えると、電極膜５上にバンプ（はんだ）を形成する場合、接合強度が低下する可能性がある。
以上のようにしてＡｕ層５２が形成される。
＜１５＞その後、上記＜３＞と同様にして水洗処理を行う。
【００６６】
＜１６＞次に、図６に示すように、基板２の裏面２２および端面に塗布されたレジスト２２１を除去する。レジスト２２１の除去方法としては、例えば、硫酸過水溶液中に基板２を浸漬する方法等が挙げられる。
＜１７＞最後に、Ｎｉ層５１およびＡｕ層５２からなる電極膜５が形成された基板２を前記＜３＞と同様にして水洗し、その後乾燥させる。
【００６７】
以上のような方法により、電極パッド３上に電極膜５が形成される。このように無電解めっきにより電極膜５を形成することで、微細な形状の電極膜５を高精度で形成することができるという利点がある。また、無電解めっきにより電極膜５を形成することで、電極膜形成用のレジストを用いる必要がなくなる。これによりフォトプロセスが必要なく、バンプの低コスト化が可能である。
【００６８】
なお、この電極膜５は、例えば図１に示すように、比較的薄く形成し、その上にはんだを供給し、リフローすることによりろう材層６を形成してバンプとすることもできるし、一方、例えば図２に示すように、比較的厚く形成してそのまま（ろう材層を形成することなく）バンプとすることもできる。
以上のような電極膜５は、遮光された環境下で各化学処理工程を行うことにより形成されたものである。したがって、化学処理時に、光起電力効果による部分電池の発生が抑えられる。これにより、電極パッド３の各部位でのめっき速度や、異なる電極パッド３間でのめっき速度が均一となり、高さばらつきが抑えられたものとなる。また、電極パッド３と電極膜５との密着性が向上し、優れた強度を有するものとなる。
【００６９】
さらに本発明では、化学処理槽１０のみでなく、化学処理槽１０に接続された配管１０４、循環ポンプ１０３、加熱機構および、半導体基板揺動機構も遮光筐体１１で覆うことで、化学処理槽１０内への光の浸入をより効果的に防止することができ、より確実に感光を防止して、得られる上記効果を特に優れたものとすることができる。
【００７０】
また、本発明では、水洗槽を遮光することなく、化学処理槽のみを遮光しているので、各化学処理間や水洗処理時に、プロセス途中における基板や治具の状態を目視により確認することができる。これにより、プロセス途中で不良が発生した場合にも即座に対応することができる。これにより最終的な不良品の発生を抑えることができ、歩留まりが向上し、生産性を向上させることができる。
【００７１】
また、本発明では、複数の化学処理槽を１つの遮光筐体で覆うのではなく、個々の化学処理槽を別々に遮光筐体で覆っているため、例えば１つの化学処理槽が故障した場合、その点検および修理のために全部の化学処理槽を停止する必要は無く、故障した化学処理槽のみを停止するだけですむため、作業性が良好になる。
【００７２】
次に、上述したような半導体チップ１Ａを、回路基板に実装する実装方法について説明する。以下の説明では、図１に示すように、比較的薄く形成された電極膜５上にろう材層６を形成してバンプとし、ＦＣＢ（Ｆｌｉｐ ｃｈｉｐ ｂｏｎｄｉｎｇ）実装する場合を例に挙げて説明する。
電極膜５上にろう材層６を形成する方法としては、例えば、ろう材としてはんだを用いる場合には、特に限定されないが、（１）はんだめっきを行い、加熱する方法、（２）電極膜５上にはんだワイヤーによりスタッドバンプを形成し、加熱する方法、（３）予めはんだボールを作っておき、電極膜５上にフラックス塗布後、ボール搭載し、適温でリフローする方法、（４）電極膜５上にはんだペーストを適量印刷し、適温でリフローする方法等が挙げられる。
バンプは、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、例えば、５〜１００μｍ程度であるのが好ましい。また、バンプの横断面での面積（最大）も、特に限定されないが、例えば、２×１０−４〜５×１０−２ｍｍ２程度であるのが好ましい。
【００７３】
次に、このような半導体チップが実装される回路基板７の一例について、図８に基づいて説明する。なお、以下の説明では、図８中の上側を「上」、下側を「下」と言う。
図８に示す回路基板７は、基板８と、基板８の一方の面（上面）８１に設けられた複数の端子９とを有している。
【００７４】
基板８は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板８の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
また、基板８は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００７５】
この基板８の一方の面８１には、例えば、Ａｕ、Ｃｕ、Ｎｉ、Ｓｎのうちの少なくとも１種の金属、該金属を含む合金等の導電性材料で構成される配線パターン（図示せず）が形成されている。そして、この配線パターンの端部付近に電極が形成されて、端子９を構成している。なお、前記配線パターンは、単層からなるものであってもよいし、２層以上の積層体であってもよい。
なお、配線パターンは、基板が複数の層の積層体で構成される場合には、基板の内部に形成されていてもよい。
【００７６】
次に、半導体チップ１Ａの回路基板７への実装について説明する。図９は、本発明の半導体チップの実装方法を示す工程図（断面図）、図１０は、回路基板に半導体チップが実装された状態を示す断面図である。
半導体チップ１Ａを、回路基板７に実装する際には、まず、図９に示すように、回路基板７に半導体チップ１Ａを積層して（対向させて）、半導体チップ１Ａのバンプ（ろう材層６）と、これに対応する回路基板７の端子９とを、接触するよう位置決めする。
また、このとき、半導体チップ１Ａと回路基板７との間に、例えばフラックスや熱硬化性接着剤のような粘着性または接着性を有する充填物を介在させるようにしてもよい。これにより、次工程において、半導体チップ１Ａと回路基板７とが位置ズレするのを好適に防止することもできる。
【００７７】
次に、対応する端子同士を（半導体チップのバンプと対応する回路基板の端子とを）接合する。
この接合方法としては、ボンディングツールによる加熱・加圧による方法等があり、例えば、加熱による方法によれば、セルフアライメント効果が得られるという利点がある。
【００７８】
半導体チップ１Ａのバンプと、回路基板７の端子９とを、加熱により一体化して接合する場合、加熱の温度は、特に限定されないが、１００〜４００℃程度であるのが好ましく、２００〜３００℃程度であるのがより好ましい。また、加熱の時間は、特に限定されないが、１秒〜１分程度であるのが好ましく、５〜３０秒程度であるのがより好ましい。
【００７９】
加熱・加圧条件（処理条件）を前記のようなものとすることにより、半導体チップ１Ａの電極膜５と、対応する回路基板７の端子９とをより強固に接合することができる。
また、この接合は、必要に応じて、例えば、高周波、超音波等を照射しつつ行うようにしてもよい。
以上のようにして、半導体チップ１Ａのバンプと、対応する回路基板７の端子９とを一体化させることにより、図１０に示すような接合部が形成される。すなわち、対応する端子同士が接合される。これにより、半導体チップ１Ａが回路基板７に実装される（半導体装置が得られる）。
【００８０】
以上のようにして、半導体チップ１Ａのバンプと、対応する回路基板７の端子９とを接合することにより、半導体チップ１Ａと回路基板７との優れた接合信頼性が得られる。
なお、半導体チップ１Ａの回路基板７への実装についても、上述した例に限定されるものではなく、例えば、樹脂をあらかじめ基板に塗布しておき、そこへチップを加熱加圧ボンディングし、接合と樹脂封止を一度に行うＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）実装、ＴＡＢ（Ｔａｐｅ Ａｍｏｕｎｔｅｄ Ｂｏｎｄｉｎｇ）実装、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘ）実装、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装等、各種ＦＣＢ実装工程を採用することができる。
また、上述した説明では、電極膜５を比較的薄く形成して、その上（表面）にはんだを塗布、加熱してろう材層６を形成してバンプとした場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、図２に示すように電極膜５を比較的厚く形成し、そのままバンプとして用いることもできる。
【００８１】
次に、このような半導体チップの実装方法により半導体チップが実装された回路基板を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを液晶表示装置に適用した場合を一例に説明する。
【００８２】
図１１は、本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図１１中の上側を「上」、下側を「下」と言う。
図１１に示す液晶表示装置（電気光学装置）１００は、液晶パネル２００と、本発明の半導体チップの実装方法により、半導体チップ１Ａが回路基板７である可撓性回路基板に実装されてなる可撓性回路基板３００とを有している。
【００８３】
液晶パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶２７０に電圧が印加される。
また、第２パネル基板２４０の上面には、偏光板２６０が設けられている。
なお、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００８４】
回路基板７（可撓性回路基板３００）の基板８の一方の面８１には、配線パターン（リード）９３が形成されている。この回路基板７は、その一端側（図中左側）において、配線パターン９３が下方を向くように長手方向の途中で折り曲げられている。そして、この一端側において、配線パターン９３と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。また、配線パターン９３の中央付近の端部が端子９を構成しており、この端子９に半導体チップ１Ａのバンプが接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１Ａとの電気的導通が得られている。
【００８５】
半導体チップ１Ａは、液晶パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１Ａの制御により、液晶パネル２００では、所望の情報（画像）が表示される。
なお、本発明の電子デバイスは、図示の液晶表示装置１００への適用に限定されず、例えば、有機ＥＬ表示装置、電気泳動表示装置等の各種表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００８６】
以下、本発明の電子機器について、図１２〜図１４に示す実施形態に基づき、詳細に説明する。
図１２は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、本発明の電子デバイスとして、表示ユニット１１０６に液晶表示装置１００が組み込まれている。
【００８７】
図１３は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、本発明の電子デバイスとして液晶表示装置１００を備えている。
また、この携帯電話機１２００では、液晶表示装置１００の他、その内部に、本発明の電子デバイスとして内蔵されている。
【００８８】
図１４は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００８９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、本発明の電子デバイスとして液晶表示装置（電気光学装置）１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、液晶表示装置１００は、被写体を電子画像として表示するファインダとして機能する。
ケース１３０２の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納（記憶）し得るメモリ１３０８等が内蔵されている。
【００９０】
また、ケース１３０２の正面側（図１４においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が液晶表示装置１００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００９１】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１４に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００９２】
なお、本発明の電子機器は、図１２のパーソナルコンピュータ、図１３の携帯電話機、図１４のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、テレビ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００９３】
以上、本発明の半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの製造方法では、必要に応じて、任意の目的の工程を追加することもできる。
【００９４】
また、上記の説明では、遮光部材として筐体を用いる構成について説明したが、遮光部材の形態はこれに限定されない。例えば、遮光部材は、フェンス（パーティション）、カーテン（シート）等であってもよい。また、遮光部材は、化学処理槽に直接付されるものであってもよい。言い換えると、遮光部材は、化学処理槽の外面および／または内面に遮光材料で構成された層（膜）として設けられたものであってもよい。これにより、半導体チップの製造装置の省スペース化に寄与することができる。
【００９５】
また、上記の説明では、電極膜がＮｉ層とＡｕ層との積層体で構成されるものとして説明したが、電極膜は、Ｎｉ、Ａｕ以外の材料で構成されたものであってもよい。また、電極膜は、１層のみから構成されるものであってもよいし、３層以上の層が積層された積層体であってもよい。また、電極膜を構成する層は、実質的に均一な組成からなるものであってもよいし、例えば、層の厚さ方向に組成が変化する傾斜材料で構成されたものであってもよい。
また、本発明は、積層して用いられる半導体チップを適用してもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【００９６】
【実施例】
（実施例）
本実施例では、各化学処理に用いる化学処理槽を、配管、循環ポンプ、加熱機構および半導体基板揺動機構とともに周囲を遮光筐体で覆うことにより、各化学処理工程を遮光された環境下で行った。遮光筐体としては、有色のポリプロピレンで構成されたものを用いた。なお、水洗槽は遮光せずに、水洗槽内での基板（チップ本体）の様子を観察しつつ、処理を行えるような構成にした。
【００９７】
まず、電極パッドおよびパッシベ−ション膜が形成された基板の裏面および端面にレジストを塗布した。
次に、前記実施形態で説明した方法により、Ｎｉ層とＡｕ層からなる電極膜（厚さ５μｍ）を形成した。
なお、各化学処理の間には、水洗槽において水洗処理を行った。このとき、水洗槽の内部に配された、複数の孔が形成されたポリテトラフルオロエチレン（ＰＴＦＥ）製のチューブから、吹き出し圧力：１〜３ｋｇ／ｃｍ２、吹き出し量：０．５〜１Ｌ／秒でＮ２ガスを吹き出すことによりバブリングを行った。
最後に、硫酸過水溶液中に基板を浸漬して、基板の裏面および端面に塗布されたレジストを除去した。
次に、この電極膜上にろう材を塗布、リフローしてバンプを形成して、半導体チップを得た。ろう材としては、Ｓｎ−Ａｇ−Ｃｕ系鉛フリーはんだを用いた。
【００９８】
（比較例１）
各化学処理槽を遮光された環境下におかなかったこと以外は、前記実施例と同様にして電極膜およびバンプを形成して半導体チップを得た。
（比較例２）
半導体チップ製造装置の全体（全ての化学処理槽および水洗槽を含む）を、１つの遮光筐体で覆うことにより、全ての化学処理および水洗処理を前記の遮光筐体内で行った以外は、前記実施例と同様にして電極膜およびバンプを形成して半導体チップを得た。
まとめて遮光された環境下におかなかったこと以外は、前記実施例と同様にして電極膜およびバンプを形成して半導体チップを得た。
【００９９】
以上のようにして作製された各半導体チップにおいて、電極膜の高さ（厚み）ばらつきおよびシェア強度を測定すると、各化学処理工程を遮光された環境下で行った実施例の半導体チップでは、実装上問題がないことが確認された。
これに対し、比較例１の半導体チップでは、いずれもＰＮ接合部と接続した電極膜は高さばらつきが大きく、十分なシェア強度が得られず、実装上問題があることが確認された。
【０１００】
また、比較例２では、製造された半導体チップの電極膜は高さばらつきが比較的小さいものであったが、半導体チップ製造装置全体が遮光筐体で覆われているため、プロセス途中での基板や治具等の状態を目視で確認することができず、半導体チップの製造時における作業性が著しく悪かった。また、比較例２では、プロセス途中で発生した不良に対して適切な対策を講ずることができず、最終的に得られた半導体チップに占める不良品の割合が多かった。
【図面の簡単な説明】
【図１】本発明の半導体チップの好適な実施形態を示す断面図である。
【図２】本発明の半導体チップの他の実施形態を示す断面図である。
【図３】電極膜の形成工程を示す図（フローチャート）である。
【図４】電極膜の形成に用いる化学処理装置の一例を模式的に示す図である。
【図５】電極膜の形成方法を示す工程図（断面図）である。
【図６】電極膜の形成方法を示す工程図（断面図）である。
【図７】電極膜の形成に用いる水洗槽の一例を模式的に示す図である。
【図８】本発明の半導体チップが実装される回路基板の一例を示す断面図である。
【図９】本発明の半導体チップの実装方法を示す工程図（断面図）である。
【図１０】回路基板に半導体チップが実装された状態を示す断面図である。
【図１１】本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。
【図１２】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図１３】本発明の電子デバイスを備える電子機器（携帯電話機）である。
【図１４】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１Ａ、１Ｂ‥‥半導体チップ ２‥‥基板（半導体基板） ２１‥‥面 ２２‥‥裏面 ２２１‥‥レジスト（被膜） ３‥‥電極パッド ４‥‥パッシベーション膜 ５‥‥電極膜 ５１‥‥Ｎｉ層 ５２‥‥Ａｕ層 ６‥‥ろう材層 ７‥‥回路基板 ８‥‥基板 ８１‥‥面 ９‥‥端子 ９３‥‥配線パターン１０‥‥化学処理槽 １０１‥‥本処理槽 １０２‥‥予備槽 １０３‥‥循環ポンプ １０４‥‥配管 １１‥‥遮光筐体 １１１‥‥作業窓 １１２‥‥シャッタ １２‥‥水洗槽 １２１‥‥オーバーフロー槽 １３‥‥チューブ １３１‥‥孔 １３２‥‥バブル １４‥‥治具 １５‥‥洗浄液 １００‥‥液晶表示装置 ２００‥‥液晶パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０‥‥偏光板 ２７０‥‥液晶 ３００‥‥可撓性回路基板 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ
【発明の属する技術分野】
本発明は、半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイス、および電子機器に関する。
【０００２】
【従来の技術】
従来、半導体チップを回路基板に実装して半導体装置を製造する場合には、突起電極（バンプ）が形成された半導体チップの端子と、対応する回路基板の端子とを位置決めして、この状態で、加熱または加熱・加圧を行うことにより、対応する端子同士を接合することが行われている。
半導体チップの端子にバンプを形成し実装する方法において、バンプの製造方法としてはめっき法やスタッドなどの工法があるが、タクト短縮および高さ均一性の観点でめっき法が優れている。
【０００３】
そのめっき法の中でも、電解めっき法と無電解めっき法があるが、低コストおよびタクト短縮の観点で無電解めっきが注目されている。そして、無電解めっきによりバンプを形成する場合には、一般に、化学処理を行うための複数の化学処理槽と、水洗を行うための複数の水洗槽とを有した装置（半導体チップ製造装置）が用いられている。
【０００４】
しかしながら、半導体装置の素子中には、ＰＮ接合部があり、Ｐ型半導体およびＮ型半導体にそれぞれ接続された端子部へ、無電解めっきにより電極を形成する際に、通常の蛍光灯などの光に曝されただけでも、ＰＮ接合部において光による励起作用（光起電力効果）で光起電力が発生し、Ｐ型とＮ型に接続された端子部の間に電位差が生じる。
【０００５】
この光起電力は、核となる金属すなわちＡｌ電極パッドを通して、良好なイオン伝導性を備えた無電解めっき液の中に流出し、再び他のＡｌ電極パッドに戻ることにより、局部電池が形成されることになる。
この局部電池の作用により、無電解めっき液中の金属イオンは、マイナスに帯電したＡｌ電極パッドに選択的に堆積し、一方、プラスに帯電したＡｌ電極パッド上には堆積し難くなり、その結果、各々のＡｌ電極パッド上に析出する析出金属の厚みあるいは高さにバラツキが生ずることになる。
このように、無電解めっき手法を用いて、析出金属により電極を形成しようとすると、端子間でのエッチング速度、めっき速度が異なり、バンプの高さばらつきが大きくなったり、密着性が悪く強度が得られないなどの弊害があった。
【０００６】
このような問題を解決する目的で、光起電力を生じ得るシリコンウエハーに無電解めっきを施して電極を形成する際に、シリコンウエハーおよび全ての処理槽（化学処理槽および水洗槽）を遮光筐体の内部に配置することにより遮光状態を形成し、この遮光状態のままで無電解めっき処理を施す方法が提案されている（例えば、特許文献１）。
【０００７】
しかしながら、全ての処理槽の全体を遮光筐体で覆ってしまうと、プロセス途中での基板や治具等の状態を目視で確認することができなくなる。そうすると、プロセス途中で不良が発生した場合であっても、最後まで気づくことができないため、対策を講ずることができずに、不良品が増加して歩留まりが低下してしまう。また、複数の処理槽を１つの遮光筐体で覆っていると、例えば１つの処理槽が故障しただけでも、その点検および修理のためには全体を停止しないといけないため、作業性が悪かった。
【０００８】
【特許文献１】
特開２０００−１５０４２２号公報（第３頁右欄第４２〜４８行目、
図１〜図３）
【０００９】
【発明が解決しようとする課題】
本発明の目的は、電極の高さばらつきの小さい半導体チップを提供すること、該半導体チップを製造することが可能な製造装置、製造方法を提供すること、また、前記半導体チップを備えた半導体装置、電子デバイス、電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの製造装置は、化学処理槽と水洗槽とを備え、半導体基板に化学処理を施した後に水洗処理を行い、無電解めっきにより前記半導体基板に電極膜を形成する半導体チップの製造装置であって、
使用時において、前記化学処理槽が遮光された環境下にあり、かつ、前記水洗槽が遮光されていない環境下にあることを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
【００１１】
本発明の半導体チップの製造装置では、前記化学処理槽の周囲が遮光部材で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記遮光部材は、前記化学処理が施された前記半導体基板を取り出し、該半導体基板を前記水洗槽へ受け渡すための取り出し部を備えたものであることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
【００１２】
本発明の半導体チップの製造装置では、前記遮光部材は、前記化学処理槽を収納する筐体であることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記化学処理槽に接続された配管を有し、
前記配管の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
【００１３】
本発明の半導体チップの製造装置では、前記化学処理槽が循環機構を有するものであって、
前記循環機構の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記化学処理槽が、処理液の温度を調節する温度調節機構を有するものであって、前記温度調節機構の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
本発明の半導体チップの製造装置では、前記化学処理槽が、前記半導体基板を揺動させる揺動機構を有するものであって、前記揺動機構の周囲が遮光材料で覆われていることが好ましい。
これにより、化学処理槽をより確実に遮光された環境下におくことができる。
【００１４】
本発明の半導体チップの製造装置では、前記水洗槽は、ガスを供給するためのガス供給手段を備え、
前記ガス供給手段から供給されるガスにより、バブリングを行うことが好ましい。
これにより、水洗を効率よく行うことができる。
【００１５】
本発明の半導体チップの製造装置では、水洗槽の内部に、複数の孔が形成されたチューブを配し、当該チューブからガスを吹き出すことによりバブリングを行うことが好ましい。
これにより、水洗を効率よく行うことができる。
本発明の半導体チップの製造装置では、前記ガスは、不活性ガスであることが好ましい。
これにより、半導体基板等への悪影響をより確実に防止することができる。
【００１６】
本発明の半導体チップの製造方法は、本発明の製造装置を用いて半導体チップを製造することを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
本発明の半導体チップの製造方法は、化学処理槽内において半導体基板に化学処理を施す工程と、水洗槽内において前記半導体基板を洗浄する洗浄工程とを有する半導体チップの製造方法であって、
前記化学処理を、前記化学処理槽が遮光された環境下で行い、かつ、前記洗浄工程を前記水洗槽が遮光されていない環境下で行うことを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
【００１７】
本発明の半導体チップの製造方法では、前記半導体基板の少なくとも一部に、レジストとして機能する絶縁性の被膜を被覆した状態で、電極膜を形成することが好ましい。
これにより、無電解めっき時に半導体基板（基板）の裏面や端面にめっき層が形成されることを防止することができる。さらに、半導体材料と直接導通している端子を同電位にすることができる。
【００１８】
本発明の半導体チップの製造方法では、前記半導体基板の表面付近の少なくとも一部に存在する無機残渣を除去するための無機残渣除去工程と、
前記無機残渣除去工程に供された前記半導体基板を水洗するための第１の水洗工程と、
前記第１の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に存在するＡｌ酸化膜を除去するためのＡｌ酸化膜除去工程と、
前記Ａｌ酸化膜除去工程に供された前記半導体基板を水洗するための第２の水洗工程と、
前記第２の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に主としてＺｎで構成されたＺｎ膜を形成するための第１のジンケート処理工程と、
前記第１のジンケート処理工程に供された前記半導体基板を水洗するための第３の水洗工程と、
前記第３の水洗工程に供された前記半導体基板から前記Ｚｎ膜を剥離するためのジンケート剥離処理工程と、
前記ジンケート剥離処理工程に供された前記半導体基板を水洗するための第４の水洗工程と、
前記第４の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に主としてＺｎで構成されたＺｎ膜を再度形成するための第２のジンケート処理工程と、
前記第２のジンケート処理工程に供された前記半導体基板を水洗するための第５の水洗工程と、
前記第５の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に無電解めっきにより主としてＮｉで構成されるＮｉ層を形成するための無電解Ｎｉめっき工程と、
前記無電解Ｎｉめっき工程に供された前記半導体基板を水洗するための第６の水洗工程と、
前記第６の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に無電解めっきにより主としてＡｕで構成されるＡｕ層を形成するための無電解Ａｕめっき工程と、
前記無電解Ａｕめっき工程に供された前記半導体基板を水洗するための第７の水洗工程とを有し、
前記無機残渣除去工程、前記Ａｌ酸化膜除去工程、前記第１のジンケート処理工程、前記第２のジンケート処理工程、前記無電解Ｎｉめっき工程および前記無電解Ａｕめっき工程は、いずれも、当該化学処理に用いられる前記化学処理槽が遮光された環境下で行われることが好ましい。
これにより、電極の高さばらつきが特に小さい半導体チップを提供することができる。
【００１９】
本発明の半導体チップは、本発明の製造装置を用いて製造されたことを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
本発明の半導体チップは、本発明の方法により製造されたことを特徴とする。
これにより、電極の高さばらつきの小さい半導体チップを提供することができる。
【００２０】
本発明の半導体装置は、本発明の半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い半導体装置が得られる。
本発明の電子デバイスは、本発明の半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００２１】
【発明の実施の形態】
以下、本発明の半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器の好適な実施形態について説明する。また、本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
【００２２】
まず、本発明の半導体チップの実施形態について、図１、図２に基づいて説明する。図１は、本発明の半導体チップの一例を示す断面図、図２は、本発明の半導体チップの他の一例を示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体チップ１Ａは、基板（半導体基板）２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、電極膜５と、ろう材層６とを備える。なお、半導体チップ１Ａにおいて、電極パッド３が形成される側の面を能動面という。
【００２３】
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターンの一部に接触するように電極パッド３が配設されている。電極パッド３は、例えば、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等の導電性材料で構成されている。
【００２４】
パッシベーション膜４は、例えば、半導体チップ１Ａを腐食等から保護する保護膜として機能するものである。パッシベーション膜４の構成材料としては、例えば、ＳｉＯ２、ＳｉＮ等が挙げられる。パッシベーション膜４は、基板２の面２１のうち電極パッド３で覆われていない部分を覆うとともに、電極パッド３の外周部付近を覆っている。
【００２５】
電極膜５は、Ｎｉ層５１と、Ｎｉ層５１上に積層形成されたＡｕ層５２とから構成される。ただし、Ａｕ層５２は、通常、ろう材層６を、例えば電極膜５上に供給し、リフローすることにより形成した時点でろう材層６へ拡散するため、図１に示す電極膜５のＮｉ層５１上に層としては存在しない。電極膜５は、その少なくとも一部（Ｎｉ層５１またはＡｕ層５２）が無電解めっきにより形成されたものであるが、その全体が無電解めっきにより形成されたものであるのが好ましい。電極膜５を無電解めっきで形成することにより、微細な形状の電極膜を高精度で形成することができるという利点がある。電極膜５は、半導体チップ１Ａを後述するような回路基板７に接合する際の、接合端子（バンプ）を構成するものであり、パッシベーション膜４から露出している電極パッド３（電極パッド３のうちパッシベーション膜４で被覆されていない領域）を覆うように形成されている。
【００２６】
ろう材層６は、例えば、電極膜５上にろう材を供給し、リフローすることにより形成される。そして、電極膜５およびろう材層６が、半導体チップ１Ａのバンプを構成する。
ろう材としては、例えば、Ｐｂ−Ｓｎ系はんだ等のＰｂ含有はんだや、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎ、Ｎｉ、Ｇｅ、Ａｕ等の金属を複数含んだ、例えばＳｎ−Ａｇ−Ｃｕ系はんだのような、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）、銀ろう、銅ろう、リン銅ろう、黄銅ろう、アルミろう、ニッケルろう等を用いることができる。これらのものは、導電性に優れ、また、配線パターンの構成材料との密着性も高い。
【００２７】
バンプ（ろう材層６）は、その形成方法については特に限定されず、例えば、ボールバンプやめっきバンプや印刷バンプ等として形成することができる。
バンプをボールバンプで構成する場合には、バンプを容易に形成することができるという利点がある。ボールバンプの形成方法としては、例えば、ワイヤボンディング法を用いる方法、予め製造した金属ボールを接合する方法等を挙げることができる。
【００２８】
バンプをめっきバンプで構成する場合には、微細な形状の端子をより高い精度で形成することができるという利点がある。めっきバンプの形成方法としては、例えば、電解めっき、浸漬めっき、無電解めっき等の湿式めっき法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式めっき法等が挙げられる。バンプを印刷で構成する場合には、例えばスクリーンマスクやメタルマスク上でろう材のペーストをスキージで刷り込み、所定の場所にろう材ペーストを印刷形成することができる。
【００２９】
なお、本実施形態では、半導体チップ１Ａとして、電極膜５を比較的薄く形成し、その上に、ろう材層６を形成してバンプとした場合を例に挙げているが、本発明はこれに限定されない。例えば、図２に示す半導体チップ１Ｂのように、電極膜５を比較的厚く形成することにより、当該電極膜５をそのまま（ろう材層を形成することなく）バンプとすることもできる。
【００３０】
以下、この電極膜５の形成方法について説明する。
図３は、電極膜の形成工程を示す図（フローチャート）、図４は、電極膜の形成に用いる化学処理装置の一例を模式的に示す図、図５は、電極膜の形成方法を示す工程図（断面図）、図６は、電極膜の形成方法を示す工程図（断面図）、図７は、電極膜の形成に用いる水洗槽の一例を模式的に示す図である。
【００３１】
本実施形態における電極膜５の形成方法は、図３に示すように、無機残渣除去工程（Ｓ１）と、水洗工程（Ｓ２）と、Ａｌ酸化膜除去工程（Ｓ３）と、水洗工程（Ｓ４）と、第１のジンケート処理工程（Ｓ５）と、水洗工程（Ｓ６）と、ジンケート剥離工程（Ｓ７）と、水洗工程（Ｓ８）と、第２のジンケート処理工程（Ｓ９）と、水洗工程（Ｓ１０）と、無電解Ｎｉめっき工程（Ｓ１１）と、水洗工程（Ｓ１２）と、無電解Ａｕめっき工程（Ｓ１３）と、水洗工程（Ｓ１４）とを有している。
【００３２】
そして本発明では、上記各工程のうち、化学処理工程、すなわち水洗工程以外の各工程（無機残渣除去工程、Ａｌ酸化膜除去工程、第１のジンケート処理工程、第２のジンケート処理工程、ジンケート剥離工程、無電解Ｎｉめっき工程、無電解Ａｕめっき工程）を遮光された環境下で行うことを特徴とする。
これにより、化学処理時に、光起電力効果による部分電池の発生を抑えて、電極パッド３の各部位でのめっき速度や、異なる電極パッド３間でのめっき速度を均一にすることができ、形成される電極膜５の高さばらつきを抑えることができる。また、電極パッド３と電極膜５との密着性が向上し、優れた強度を有するものとなる。
【００３３】
遮光の方法としては、例えば図４に模式的に示すように、上記各化学処理工程に用いる化学処理槽１０の外部を、遮光筐体（遮光部材）１１で覆う方法が挙げられる。このように、化学処理槽１０の外部を遮光筐体１１で覆うことにより、化学処理槽１０をより確実に遮光された環境下におくことができる。
なお、ここでは、無機残渣除去槽、酸化膜除去槽、ジンケート処理槽（第１のジンケート処理槽、第２のジンケート処理槽）、ジンケート剥離槽、無電解Ｎｉめっき槽、無電解Ａｕめっき槽をまとめて化学処理槽１０と称している。
【００３４】
この遮光筐体１１は、外部から化学処理槽１０内への光の透過を防止することができる材料（遮光材料）で構成されている。
このような材料（遮光材料）としては、例えば、ポリエチレン、ポリプロピレン、ポリ塩化ビニールなどを着色したプラスチック材料や、ステンレス板など耐腐食性を向上させた金属等が挙げられる。
【００３５】
また、この遮光筐体１１には、基板（電極パッド３、パッシベーション膜４等が形成された基板（チップ本体）２）の取り付けや取り出しのための作業窓（取り出し部）１１１が形成されている。この作業窓１１１にはシャッタ１１２が備えられており、取り付けや取り出し作業における光の侵入を最小限に抑え、また、化学処理工程時には、このシャッタ１１２を閉じることにより光の侵入が実質的に完全に遮断される。
【００３６】
このように化学処理槽１０のみを遮光することで、各化学処理間や水洗時に、プロセス途中における基板（チップ本体）や治具の状態を目視により確認することができる。これにより、プロセス途中で不良が発生した場合にも即座に対応することができる。これにより最終的な不良品の発生を抑えることができ、歩留まりが向上し、生産性を向上させることができる。
【００３７】
さらに本発明では、化学処理槽１０が、本処理槽１０１に加えて、予備槽１０２や処理液の循環ポンプ１０３、配管１０４、加熱機構（熱交換器（図示せず））、半導体基板揺動機構（図示せず）等を備えたものであってもよい。このような場合、前記の化学処理槽１０に加えて、循環ポンプ１０３、配管１０４、加熱機構および半導体基板揺動機構の周りも一体に遮光筐体１１で覆って遮光するのが好ましい。これにより、化学処理槽１０全体をより確実に遮光された環境下におくことができる。
循環用または排水用の配管１０４は、その加工性や、処理液等に対する耐久性（耐食性）等の観点から、通常、ポリテトラフルオロエチレン等の耐薬品性を有する樹脂材料が好適に用いられる。
【００３８】
処理槽を遮光筐体１１で覆うだけでなく、処理槽に接続された配管１０４、循環ポンプ１０３、加熱機構および半導体基板揺動機構も遮光筐体１１で覆うことで、配管１０４、循環ポンプ１０３、加熱機構および半導体基板揺動機構の部分から光が浸入することを防止することができ、より確実に感光を防止することができる。
【００３９】
なお、上述した実施の形態では、遮光筐体１１の外板が、光を透過させない材料から構成されている場合を例に挙げて説明したが、本発明は、これに限定されず、遮光筐体１１の外板を、内部に配置された基板（チップ本体）２に例え光が照射されたとしても、この基板内において光起電力を生じないような、すなわち、価電子帯から伝導帯への電子の励起を生じさせるような光を遮断するようなものであれば、前記以外の有色のプラスチック板、ガラス板等の材料を用いて構成することもできる。
【００４０】
次に、電極膜５の形成方法について説明する。
＜１＞まず、図５（ａ）に示すように、電極パッド３およびパッシベ−ション膜４が形成された基板２の裏面２２および端面（図示せず）にレジスト（被膜）２２１を形成して、基板２の裏面２２および端面を絶縁する。これにより、無電解めっき時に基板２の裏面２２や端面にめっき層が形成されることを防止することができる。さらに、Ｓｉ等の半導体材料と直接導通している端子（ＧＮＤ電極）を同電位にすることができる。
【００４１】
＜２＞次に、上述したように遮光された環境下におかれた無機残渣除去槽において、無機残渣除去液中に基板（チップ本体）２を浸漬し、電極パッド３表面やパッシベーション膜４表面の無機残渣を除去する（無機残渣除去工程）。
無機残渣除去液は、特に限定されないが、例えば、フッ化水素（ＨＦ）や硫酸（Ｈ２ＳＯ４）や塩化水素（ＨＣｌ）を含有する溶液等を好適に用いることができる。当該溶液中におけるフッ化水素や硫酸や塩化水素の含有量は、０．０１〜０．１ｖｏｌ％程度であるのが好ましい。フッ化水素や硫酸や塩化水素の含有量を上記範囲とすることで、基板（チップ本体）２への悪影響の発生を十分に防止しつつ、無機残渣を効率よく除去することができる。
無機残渣除去液のｐＨは、特に限定されないが、１〜５程度であるのが好ましい。無機残渣除去液のｐＨが前記範囲内の値であると、無機残渣の除去を効率よく行うことができる。
【００４２】
また、無機残渣除去液への浸漬時間は、特に限定されないが、１〜５分間とするのが好ましい。無機残渣除去液への浸漬時間を前記範囲内の値とすることで、無機残渣の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、無機残渣を短時間で、十分に除去するのが困難になる場合がある。また、浸漬時間が前記上限値を超えると、パッシベーション膜４にダメージを与える可能性がある。
以上のようにして、電極パッド３やパッシベ−ション膜４表面の無機残渣が除去される。本実施形態では、酸性水溶液を用いているが、水酸化ナトリウムなどのアルカリ性水溶液を用いてもよい。また、有機系の残渣（有機残渣）がある場合は、エタノール、ＩＰＡ、アセトンなどの溶液中に浸漬し、電極パッド３表面やパッシベーション膜４表面の有機残渣を除去してもよい。
【００４３】
＜３＞その後、図７に示すような水洗槽１２を用いて、基板（チップ本体）２を水洗する（水洗処理工程）。
水洗槽１２は、オーバーフロー機構１２１を備えたオーバーフロー構造を有しているのが好ましい。これにより、基板２への処理液の残渣や、異物の付着を効率よく低減させることができる。
基板２は、治具１４に収納された状態で水洗槽１２中の洗浄液（水）に浸漬されることにより水洗される。
【００４４】
また、水洗処理のとき、不活性ガスによるバブリングを行うのが好ましい。これにより、短時間で効率よく十分に水洗を行うことができる。バブリングの方法は、特に限定されないが、例えば、水洗槽１２の内側、例えば底面部や側面部に、多数の孔１３１が形成されたチューブ１３を配しておき、当該孔１３１から不活性ガスを噴出させる方法等が挙げられる。チューブ１３を構成する材料としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂材料等が挙げられる。
【００４５】
また、このチューブ１３には、ガスポンプ等の図示しない不活性ガス供給手段が接続されている。この不活性ガス供給手段によりチューブ１３に不活性ガスを供給することで、当該チューブ１３に形成された孔１３１から不活性ガスをバブル（気泡）１３２として噴出させる。不活性ガスとしては、例えば、Ｎ２、Ｈｅ、Ａｒ等が好適なものとして挙げられる。
【００４６】
形成されるバブル（気泡）１３２の大きさは、チューブ１３に形成された孔１３１の大きさ（面積）等に依存する。孔１３１の１個当たりの面積（開口面積）は、特に限定されないが、０．１〜２ｍｍ２であるのが好ましい。孔１３１の面積を前記範囲内の値とすることで、好適にバブリングを行うことができ、水洗をさらに効率よく行うことができる。これに対し、孔１３１の面積が前記下限値未満であると、形成されるバブル１３２が小さくなり、不活性ガスの吹出し圧力を高圧にする必要があり、配管等に不具合を生じる可能性がある。また、孔１３１の面積が前記上限値を超えると、形成されるバブル１３２が大きくなり、洗浄効果が低下する可能性がある。
【００４７】
不活性ガスの吹き出し量は、特に限定されないが、０．１〜２Ｌ／秒であるのが好ましい。不活性ガスの吹き出し量を前記範囲内の値とすることで、より効率よく短時間で水洗を行うことができる。これに対し、不活性ガスの吹き出し量が前記下限値未満であると、前記効果が十分に得られない可能性がある。また、吹き出し量が前記上限値を超えると、基板２を破損する可能性がある。
【００４８】
なお、上記の説明では、複数の孔１３１を開けたチューブ１３を水洗槽１２の底面部に配し、当該孔１３１から不活性ガスを吹き出させることによりバブリングを行う場合を例に挙げて説明したが、バブリングの方法はこれに限定されない。例えば、チューブ１３は、水洗槽１２の側面部に配してもよいし、チューブ１３ではなく水洗槽１２の壁面にガス吹き出し用の孔を設け、そこから不活性ガスを吹き出すような構成にしてもよい。また、焼結体などの多孔質体を水洗槽１２の内部に配置し、当該多孔質体を介して不活性ガスを吹き出すことによりバブリングを行うこともできる。
【００４９】
＜４＞次に、上述したように遮光された環境下におかれた酸化膜除去処理槽において、アルカリ性水溶液からなる酸化膜除去処理液に基板（チップ本体）２を浸漬し、電極パッド３の表面に自然に形成された自然酸化膜（Ａｌ酸化膜）を除去する（Ａｌ酸化膜除去工程）。
アルカリ性水溶液としては、例えば、水酸化ナトリウム等を含む溶液（水溶液）を用いることができる。
【００５０】
酸化膜除去処理液のｐＨは、特に限定されないが、９〜１３であるのが好ましい。酸化膜除去処理液のｐＨが前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、ｐＨが前記下限値未満であると、化学反応が進行しない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５１】
また、酸化膜除去処理液の温度は、特に限定されないが、２５〜６０℃であるのが好ましい。酸化膜除去処理液の温度が前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、温度が前記下限値未満であると、化学反応が十分速やかに進行せず、自然酸化膜の除去に時間がかかってしまう場合がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５２】
また、酸化膜除去処理液への基板２の浸漬時間は、特に限定されないが、０．５〜５分間とするのが好ましい。酸化膜除去処理液への浸漬時間を前記範囲内の値とすることにより、自然酸化膜の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、酸化膜除去処理液の組成、温度等によっては、自然酸化膜が十分に除去されずに残存してしまう可能性がある。また、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、リン酸などの酸性水溶液を用いてもよい。
以上のようにして電極パッド３表面の自然酸化膜が除去される。
＜５＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５３】
＜６＞次に、上述したように遮光された環境下におかれたジンケート処理槽において、ジンケート処理液に基板（チップ本体）２を浸漬し、電極パッド３表面にＺｎ膜を形成する（第１のジンケート処理工程）。これにより、後述する＜１２＞無電解Ｎｉめっき工程において、Ｎｉを好適に析出させることができる。
まず、ジンケート液中に基板２を浸漬し、電極パッド３表面の酸化膜を除去する。その後、さらにジンケート液中に浸漬することにより、電極パッド３表面にＺｎ膜を形成する。
ジンケート液は、Ｚｎを含有するものであれば、特に限定されないが、酸化亜鉛（ＺｎＯ）を含有するものであるのが好ましい。
【００５４】
ジンケート液のｐＨは、特に限定されないが、１１〜１３．５であるのが好ましい。ジンケート液のｐＨが前記範囲内の値であると、ジンケート処理（第１のジンケート処理）を効率よく行うことができる。これに対し、ｐＨが前記下限値未満であると、Ｚｎ置換が促進されない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５５】
ジンケート液の温度は、特に限定されないが、２０〜３０℃であるのが好ましい。ジンケート液の温度が前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、温度が前記下限値未満であると、ジンケート液の組成等によっては、ジンケート処理（第１のジンケート処理）に要する時間が長くなる可能性がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００５６】
また、ジンケート液への基板２の浸漬時間は、特に限定されないが、１０秒〜２分間であるのが好ましい。ジンケート液への浸漬時間を前記範囲内の値とすることで、ジンケート処理を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、ジンケート液の組成、温度等によっては、ジンケート処理（化学反応）が十分に進行しない可能性がある。一方、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、酸性で活性度が高い処理液を用いてもよい。
【００５７】
＜７＞その後、上記＜３＞と同様にして水洗処理を行う。
＜８＞Ｚｎ膜を形成した後（第１のジンケート処理の後）、当該Ｚｎ膜を剥離して、その後再びジンケート処理（第２のジンケート処理）を行い、新しくＺｎ膜を形成してもよい。これにより、緻密なＺｎ粒子をＡｌ表面に析出させることができる。
Ｚｎ膜の剥離は、例えば、５〜３０ｖｏｌ％の硝酸水溶液に、基板を１０〜６０秒間浸漬することにより行うことができる。
＜９＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５８】
＜１０＞そして再度、上記のような条件でジンケート浴中に基板２を浸漬し、Ｚｎ粒子をＡｌ表面に析出させる（第２のジンケート処理）。このとき析出されるＺｎ粒子は、緻密なものとなる。これにより無電解Ｎｉめっき工程において、Ｎｉをより好適に析出させることができる。必要によっては、当該Ｚｎ膜を再度剥離して、その後再びジンケート処理を行い、新しくＺｎ膜を形成する処理を繰り返してもよい。
以上のようにして電極パッド３の表面にＺｎ膜が形成される。
＜１１＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５９】
＜１２＞次に、上述したように遮光された環境下におかれたＮｉめっき槽において、無電解Ｎｉめっき液に基板（チップ本体）２を浸漬し、図５（ｂ）に示すように、無電解めっきによりＮｉ層５１を形成する（無電解Ｎｉめっき工程）。Ｎｉめっき液としては、例えば、次亜リン酸を還元剤として含有する溶液等を用いることができる。このような溶液を用いた場合、通常、めっき時にＰが共析することとなる。
【００６０】
Ｎｉめっき液のｐＨは、特に限定されないが、４〜５であるのが好ましい。Ｎｉめっき液のｐＨが前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
また、Ｎｉめっき液の温度は、特に限定されないが、７０〜９５℃であるのが好ましい。Ｎｉめっき液の温度が前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
【００６１】
なお、形成される電極膜５上にろう材層６を形成する場合、Ｎｉ層５１の高さ（厚み）は、１〜７μｍ程度とするのが好ましい。一方、電極膜５をバンプとして用いる場合（ろう材層を形成しない場合）には、Ｎｉ層５１の高さ（厚み）は、５〜２５μｍ程度とするのが好ましい。
以上のようにしてＮｉ層５１が形成される。
＜１３＞その後、上記＜３＞と同様にして水洗処理を行う。
【００６２】
＜１４＞次に、上述したように遮光された環境下におかれたＡｕめっき槽において、Ａｕめっき液中に基板（チップ本体）２を浸漬し、図５（ｃ）に示すように、Ｎｉ層５１表面にＡｕ層５２を形成する（無電解Ａｕめっき工程）。このＡｕ層５２は、Ｎｉ層５１の酸化を防止する酸化防止膜としての機能や、その後形成するろう材層の濡れ性向上としての機能を有する。
【００６３】
Ａｕめっき液は、特に限定されないが、シアンフリータイプのもの（シアン化物イオンを実質的に含まないもの）であるのが好ましい。これにより、環境や人体に対する悪影響の発生を好適に防止し、作業をより安全に行うことができる。Ａｕめっき液のｐＨは、特に限定されないが、６〜８であるのが好ましい。Ａｕめっき液のｐＨが前記範囲内の値であると、Ａｕ層５２を効率よく形成することができる。
【００６４】
また、Ａｕめっき液の温度は、特に限定されないが、５０〜８０℃であるのが好ましい。Ａｕめっき液の温度が前記範囲内の値であると、Ａｕ層５２を効率よく形成することができる。
また、Ａｕめっき液への浸漬時間は、特に限定されないが、１〜３０分間であるのが好ましい。Ａｕめっき液への浸漬時間が前記範囲内の値であると、Ａｕ層５２の形成を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、Ａｕめっき液の組成、温度等によっては、十分な厚みのＡｕ層５２を形成することが困難になる可能性がある。一方、浸漬時間が前記上限値を超えると、めっき析出が十分に進行しない可能性がある。
【００６５】
このようにして形成されるＡｕ層５２の厚みは、特に限定されないが、０．０５μｍ〜０．３μｍ程度であるのが好ましい。Ａｕ層５２の厚みが前記下限値未満であると、Ｎｉ層５１の酸化を十分に防止することが困難になる可能性がある。また、電極膜５上にバンプを形成する際の濡れ性が低下してしまう。一方、厚みが前記上限値を超えると、電極膜５上にバンプ（はんだ）を形成する場合、接合強度が低下する可能性がある。
以上のようにしてＡｕ層５２が形成される。
＜１５＞その後、上記＜３＞と同様にして水洗処理を行う。
【００６６】
＜１６＞次に、図６に示すように、基板２の裏面２２および端面に塗布されたレジスト２２１を除去する。レジスト２２１の除去方法としては、例えば、硫酸過水溶液中に基板２を浸漬する方法等が挙げられる。
＜１７＞最後に、Ｎｉ層５１およびＡｕ層５２からなる電極膜５が形成された基板２を前記＜３＞と同様にして水洗し、その後乾燥させる。
【００６７】
以上のような方法により、電極パッド３上に電極膜５が形成される。このように無電解めっきにより電極膜５を形成することで、微細な形状の電極膜５を高精度で形成することができるという利点がある。また、無電解めっきにより電極膜５を形成することで、電極膜形成用のレジストを用いる必要がなくなる。これによりフォトプロセスが必要なく、バンプの低コスト化が可能である。
【００６８】
なお、この電極膜５は、例えば図１に示すように、比較的薄く形成し、その上にはんだを供給し、リフローすることによりろう材層６を形成してバンプとすることもできるし、一方、例えば図２に示すように、比較的厚く形成してそのまま（ろう材層を形成することなく）バンプとすることもできる。
以上のような電極膜５は、遮光された環境下で各化学処理工程を行うことにより形成されたものである。したがって、化学処理時に、光起電力効果による部分電池の発生が抑えられる。これにより、電極パッド３の各部位でのめっき速度や、異なる電極パッド３間でのめっき速度が均一となり、高さばらつきが抑えられたものとなる。また、電極パッド３と電極膜５との密着性が向上し、優れた強度を有するものとなる。
【００６９】
さらに本発明では、化学処理槽１０のみでなく、化学処理槽１０に接続された配管１０４、循環ポンプ１０３、加熱機構および、半導体基板揺動機構も遮光筐体１１で覆うことで、化学処理槽１０内への光の浸入をより効果的に防止することができ、より確実に感光を防止して、得られる上記効果を特に優れたものとすることができる。
【００７０】
また、本発明では、水洗槽を遮光することなく、化学処理槽のみを遮光しているので、各化学処理間や水洗処理時に、プロセス途中における基板や治具の状態を目視により確認することができる。これにより、プロセス途中で不良が発生した場合にも即座に対応することができる。これにより最終的な不良品の発生を抑えることができ、歩留まりが向上し、生産性を向上させることができる。
【００７１】
また、本発明では、複数の化学処理槽を１つの遮光筐体で覆うのではなく、個々の化学処理槽を別々に遮光筐体で覆っているため、例えば１つの化学処理槽が故障した場合、その点検および修理のために全部の化学処理槽を停止する必要は無く、故障した化学処理槽のみを停止するだけですむため、作業性が良好になる。
【００７２】
次に、上述したような半導体チップ１Ａを、回路基板に実装する実装方法について説明する。以下の説明では、図１に示すように、比較的薄く形成された電極膜５上にろう材層６を形成してバンプとし、ＦＣＢ（Ｆｌｉｐ ｃｈｉｐ ｂｏｎｄｉｎｇ）実装する場合を例に挙げて説明する。
電極膜５上にろう材層６を形成する方法としては、例えば、ろう材としてはんだを用いる場合には、特に限定されないが、（１）はんだめっきを行い、加熱する方法、（２）電極膜５上にはんだワイヤーによりスタッドバンプを形成し、加熱する方法、（３）予めはんだボールを作っておき、電極膜５上にフラックス塗布後、ボール搭載し、適温でリフローする方法、（４）電極膜５上にはんだペーストを適量印刷し、適温でリフローする方法等が挙げられる。
バンプは、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、例えば、５〜１００μｍ程度であるのが好ましい。また、バンプの横断面での面積（最大）も、特に限定されないが、例えば、２×１０−４〜５×１０−２ｍｍ２程度であるのが好ましい。
【００７３】
次に、このような半導体チップが実装される回路基板７の一例について、図８に基づいて説明する。なお、以下の説明では、図８中の上側を「上」、下側を「下」と言う。
図８に示す回路基板７は、基板８と、基板８の一方の面（上面）８１に設けられた複数の端子９とを有している。
【００７４】
基板８は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板８の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
また、基板８は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００７５】
この基板８の一方の面８１には、例えば、Ａｕ、Ｃｕ、Ｎｉ、Ｓｎのうちの少なくとも１種の金属、該金属を含む合金等の導電性材料で構成される配線パターン（図示せず）が形成されている。そして、この配線パターンの端部付近に電極が形成されて、端子９を構成している。なお、前記配線パターンは、単層からなるものであってもよいし、２層以上の積層体であってもよい。
なお、配線パターンは、基板が複数の層の積層体で構成される場合には、基板の内部に形成されていてもよい。
【００７６】
次に、半導体チップ１Ａの回路基板７への実装について説明する。図９は、本発明の半導体チップの実装方法を示す工程図（断面図）、図１０は、回路基板に半導体チップが実装された状態を示す断面図である。
半導体チップ１Ａを、回路基板７に実装する際には、まず、図９に示すように、回路基板７に半導体チップ１Ａを積層して（対向させて）、半導体チップ１Ａのバンプ（ろう材層６）と、これに対応する回路基板７の端子９とを、接触するよう位置決めする。
また、このとき、半導体チップ１Ａと回路基板７との間に、例えばフラックスや熱硬化性接着剤のような粘着性または接着性を有する充填物を介在させるようにしてもよい。これにより、次工程において、半導体チップ１Ａと回路基板７とが位置ズレするのを好適に防止することもできる。
【００７７】
次に、対応する端子同士を（半導体チップのバンプと対応する回路基板の端子とを）接合する。
この接合方法としては、ボンディングツールによる加熱・加圧による方法等があり、例えば、加熱による方法によれば、セルフアライメント効果が得られるという利点がある。
【００７８】
半導体チップ１Ａのバンプと、回路基板７の端子９とを、加熱により一体化して接合する場合、加熱の温度は、特に限定されないが、１００〜４００℃程度であるのが好ましく、２００〜３００℃程度であるのがより好ましい。また、加熱の時間は、特に限定されないが、１秒〜１分程度であるのが好ましく、５〜３０秒程度であるのがより好ましい。
【００７９】
加熱・加圧条件（処理条件）を前記のようなものとすることにより、半導体チップ１Ａの電極膜５と、対応する回路基板７の端子９とをより強固に接合することができる。
また、この接合は、必要に応じて、例えば、高周波、超音波等を照射しつつ行うようにしてもよい。
以上のようにして、半導体チップ１Ａのバンプと、対応する回路基板７の端子９とを一体化させることにより、図１０に示すような接合部が形成される。すなわち、対応する端子同士が接合される。これにより、半導体チップ１Ａが回路基板７に実装される（半導体装置が得られる）。
【００８０】
以上のようにして、半導体チップ１Ａのバンプと、対応する回路基板７の端子９とを接合することにより、半導体チップ１Ａと回路基板７との優れた接合信頼性が得られる。
なお、半導体チップ１Ａの回路基板７への実装についても、上述した例に限定されるものではなく、例えば、樹脂をあらかじめ基板に塗布しておき、そこへチップを加熱加圧ボンディングし、接合と樹脂封止を一度に行うＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）実装、ＴＡＢ（Ｔａｐｅ Ａｍｏｕｎｔｅｄ Ｂｏｎｄｉｎｇ）実装、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘ）実装、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装等、各種ＦＣＢ実装工程を採用することができる。
また、上述した説明では、電極膜５を比較的薄く形成して、その上（表面）にはんだを塗布、加熱してろう材層６を形成してバンプとした場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、図２に示すように電極膜５を比較的厚く形成し、そのままバンプとして用いることもできる。
【００８１】
次に、このような半導体チップの実装方法により半導体チップが実装された回路基板を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを液晶表示装置に適用した場合を一例に説明する。
【００８２】
図１１は、本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図１１中の上側を「上」、下側を「下」と言う。
図１１に示す液晶表示装置（電気光学装置）１００は、液晶パネル２００と、本発明の半導体チップの実装方法により、半導体チップ１Ａが回路基板７である可撓性回路基板に実装されてなる可撓性回路基板３００とを有している。
【００８３】
液晶パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶２７０に電圧が印加される。
また、第２パネル基板２４０の上面には、偏光板２６０が設けられている。
なお、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００８４】
回路基板７（可撓性回路基板３００）の基板８の一方の面８１には、配線パターン（リード）９３が形成されている。この回路基板７は、その一端側（図中左側）において、配線パターン９３が下方を向くように長手方向の途中で折り曲げられている。そして、この一端側において、配線パターン９３と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。また、配線パターン９３の中央付近の端部が端子９を構成しており、この端子９に半導体チップ１Ａのバンプが接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１Ａとの電気的導通が得られている。
【００８５】
半導体チップ１Ａは、液晶パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１Ａの制御により、液晶パネル２００では、所望の情報（画像）が表示される。
なお、本発明の電子デバイスは、図示の液晶表示装置１００への適用に限定されず、例えば、有機ＥＬ表示装置、電気泳動表示装置等の各種表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００８６】
以下、本発明の電子機器について、図１２〜図１４に示す実施形態に基づき、詳細に説明する。
図１２は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、本発明の電子デバイスとして、表示ユニット１１０６に液晶表示装置１００が組み込まれている。
【００８７】
図１３は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、本発明の電子デバイスとして液晶表示装置１００を備えている。
また、この携帯電話機１２００では、液晶表示装置１００の他、その内部に、本発明の電子デバイスとして内蔵されている。
【００８８】
図１４は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００８９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、本発明の電子デバイスとして液晶表示装置（電気光学装置）１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、液晶表示装置１００は、被写体を電子画像として表示するファインダとして機能する。
ケース１３０２の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納（記憶）し得るメモリ１３０８等が内蔵されている。
【００９０】
また、ケース１３０２の正面側（図１４においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が液晶表示装置１００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００９１】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１４に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００９２】
なお、本発明の電子機器は、図１２のパーソナルコンピュータ、図１３の携帯電話機、図１４のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、テレビ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００９３】
以上、本発明の半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの製造方法では、必要に応じて、任意の目的の工程を追加することもできる。
【００９４】
また、上記の説明では、遮光部材として筐体を用いる構成について説明したが、遮光部材の形態はこれに限定されない。例えば、遮光部材は、フェンス（パーティション）、カーテン（シート）等であってもよい。また、遮光部材は、化学処理槽に直接付されるものであってもよい。言い換えると、遮光部材は、化学処理槽の外面および／または内面に遮光材料で構成された層（膜）として設けられたものであってもよい。これにより、半導体チップの製造装置の省スペース化に寄与することができる。
【００９５】
また、上記の説明では、電極膜がＮｉ層とＡｕ層との積層体で構成されるものとして説明したが、電極膜は、Ｎｉ、Ａｕ以外の材料で構成されたものであってもよい。また、電極膜は、１層のみから構成されるものであってもよいし、３層以上の層が積層された積層体であってもよい。また、電極膜を構成する層は、実質的に均一な組成からなるものであってもよいし、例えば、層の厚さ方向に組成が変化する傾斜材料で構成されたものであってもよい。
また、本発明は、積層して用いられる半導体チップを適用してもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【００９６】
【実施例】
（実施例）
本実施例では、各化学処理に用いる化学処理槽を、配管、循環ポンプ、加熱機構および半導体基板揺動機構とともに周囲を遮光筐体で覆うことにより、各化学処理工程を遮光された環境下で行った。遮光筐体としては、有色のポリプロピレンで構成されたものを用いた。なお、水洗槽は遮光せずに、水洗槽内での基板（チップ本体）の様子を観察しつつ、処理を行えるような構成にした。
【００９７】
まず、電極パッドおよびパッシベ−ション膜が形成された基板の裏面および端面にレジストを塗布した。
次に、前記実施形態で説明した方法により、Ｎｉ層とＡｕ層からなる電極膜（厚さ５μｍ）を形成した。
なお、各化学処理の間には、水洗槽において水洗処理を行った。このとき、水洗槽の内部に配された、複数の孔が形成されたポリテトラフルオロエチレン（ＰＴＦＥ）製のチューブから、吹き出し圧力：１〜３ｋｇ／ｃｍ２、吹き出し量：０．５〜１Ｌ／秒でＮ２ガスを吹き出すことによりバブリングを行った。
最後に、硫酸過水溶液中に基板を浸漬して、基板の裏面および端面に塗布されたレジストを除去した。
次に、この電極膜上にろう材を塗布、リフローしてバンプを形成して、半導体チップを得た。ろう材としては、Ｓｎ−Ａｇ−Ｃｕ系鉛フリーはんだを用いた。
【００９８】
（比較例１）
各化学処理槽を遮光された環境下におかなかったこと以外は、前記実施例と同様にして電極膜およびバンプを形成して半導体チップを得た。
（比較例２）
半導体チップ製造装置の全体（全ての化学処理槽および水洗槽を含む）を、１つの遮光筐体で覆うことにより、全ての化学処理および水洗処理を前記の遮光筐体内で行った以外は、前記実施例と同様にして電極膜およびバンプを形成して半導体チップを得た。
まとめて遮光された環境下におかなかったこと以外は、前記実施例と同様にして電極膜およびバンプを形成して半導体チップを得た。
【００９９】
以上のようにして作製された各半導体チップにおいて、電極膜の高さ（厚み）ばらつきおよびシェア強度を測定すると、各化学処理工程を遮光された環境下で行った実施例の半導体チップでは、実装上問題がないことが確認された。
これに対し、比較例１の半導体チップでは、いずれもＰＮ接合部と接続した電極膜は高さばらつきが大きく、十分なシェア強度が得られず、実装上問題があることが確認された。
【０１００】
また、比較例２では、製造された半導体チップの電極膜は高さばらつきが比較的小さいものであったが、半導体チップ製造装置全体が遮光筐体で覆われているため、プロセス途中での基板や治具等の状態を目視で確認することができず、半導体チップの製造時における作業性が著しく悪かった。また、比較例２では、プロセス途中で発生した不良に対して適切な対策を講ずることができず、最終的に得られた半導体チップに占める不良品の割合が多かった。
【図面の簡単な説明】
【図１】本発明の半導体チップの好適な実施形態を示す断面図である。
【図２】本発明の半導体チップの他の実施形態を示す断面図である。
【図３】電極膜の形成工程を示す図（フローチャート）である。
【図４】電極膜の形成に用いる化学処理装置の一例を模式的に示す図である。
【図５】電極膜の形成方法を示す工程図（断面図）である。
【図６】電極膜の形成方法を示す工程図（断面図）である。
【図７】電極膜の形成に用いる水洗槽の一例を模式的に示す図である。
【図８】本発明の半導体チップが実装される回路基板の一例を示す断面図である。
【図９】本発明の半導体チップの実装方法を示す工程図（断面図）である。
【図１０】回路基板に半導体チップが実装された状態を示す断面図である。
【図１１】本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。
【図１２】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図１３】本発明の電子デバイスを備える電子機器（携帯電話機）である。
【図１４】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１Ａ、１Ｂ‥‥半導体チップ ２‥‥基板（半導体基板） ２１‥‥面 ２２‥‥裏面 ２２１‥‥レジスト（被膜） ３‥‥電極パッド ４‥‥パッシベーション膜 ５‥‥電極膜 ５１‥‥Ｎｉ層 ５２‥‥Ａｕ層 ６‥‥ろう材層 ７‥‥回路基板 ８‥‥基板 ８１‥‥面 ９‥‥端子 ９３‥‥配線パターン１０‥‥化学処理槽 １０１‥‥本処理槽 １０２‥‥予備槽 １０３‥‥循環ポンプ １０４‥‥配管 １１‥‥遮光筐体 １１１‥‥作業窓 １１２‥‥シャッタ １２‥‥水洗槽 １２１‥‥オーバーフロー槽 １３‥‥チューブ １３１‥‥孔 １３２‥‥バブル １４‥‥治具 １５‥‥洗浄液 １００‥‥液晶表示装置 ２００‥‥液晶パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０‥‥偏光板 ２７０‥‥液晶 ３００‥‥可撓性回路基板 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ
Claims (20)
- 化学処理槽と水洗槽とを備え、半導体基板に化学処理を施した後に水洗処理を行い、無電解めっきにより前記半導体基板に電極膜を形成する半導体チップの製造装置であって、
使用時において、前記化学処理槽が遮光された環境下にあり、かつ、前記水洗槽が遮光されていない環境下にあることを特徴とする半導体チップの製造装置。 - 前記化学処理槽の周囲が遮光部材で覆われている請求項１に記載の半導体チップの製造装置。
- 前記遮光部材は、前記化学処理が施された前記半導体基板を取り出し、該半導体基板を前記水洗槽へ受け渡すための取り出し部を備えたものである請求項２に記載の半導体チップの製造装置。
- 前記遮光部材は、前記化学処理槽を収納する筐体である請求項２または３に記載の半導体チップの製造装置。
- 前記化学処理槽に接続された配管を有し、
前記配管の周囲が遮光材料で覆われている請求項１ないし４のいずれかに記載の半導体チップの製造装置。 - 前記化学処理槽が循環機構を有するものであって、
前記循環機構の周囲が遮光材料で覆われている請求項１ないし５のいずれかに記載の半導体チップの製造装置。 - 前記化学処理槽が、処理液の温度を調節する温度調節機構を有するものであって、前記温度調節機構の周囲が遮光材料で覆われている請求項１ないし６のいずれかに記載の半導体チップの製造装置。
- 前記化学処理槽が、前記半導体基板を揺動させる揺動機構を有するものであって、前記揺動機構の周囲が遮光材料で覆われている請求項１ないし７のいずれかに記載の半導体チップの製造装置。
- 前記水洗槽は、ガスを供給するためのガス供給手段を備え、前記ガス供給手段から供給されるガスにより、バブリングを行う請求項１ないし８のいずれかに記載の半導体チップの製造装置。
- 水洗槽の内部に、複数の孔が形成されたチューブを配し、当該チューブからガスを吹き出すことによりバブリングを行う請求項１ないし９のいずれかに記載の半導体チップの製造装置。
- 前記ガスは、不活性ガスである請求項１ないし１０のいずれかに記載の半導体チップの製造装置。
- 請求項１ないし１１のいずれかに記載の製造装置を用いて半導体チップを製造することを特徴とする半導体チップの製造方法。
- 化学処理槽内において半導体基板に化学処理を施す工程と、水洗槽内において前記半導体基板を洗浄する洗浄工程とを有する半導体チップの製造方法であって、
前記化学処理を、前記化学処理槽が遮光された環境下で行い、かつ、前記洗浄工程を前記水洗槽が遮光されていない環境下で行うことを特徴とする半導体チップの製造方法。 - 前記半導体基板の少なくとも一部に、レジストとして機能する絶縁性の被膜を被覆した状態で、電極膜を形成する請求項１２または１３に記載の半導体チップの製造方法。
- 前記半導体基板の表面付近の少なくとも一部に存在する無機残渣を除去するための無機残渣除去工程と、
前記無機残渣除去工程に供された前記半導体基板を水洗するための第１の水洗工程と、
前記第１の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に存在するＡｌ酸化膜を除去するためのＡｌ酸化膜除去工程と、
前記Ａｌ酸化膜除去工程に供された前記半導体基板を水洗するための第２の水洗工程と、
前記第２の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に主としてＺｎで構成されたＺｎ膜を形成するための第１のジンケート処理工程と、
前記第１のジンケート処理工程に供された前記半導体基板を水洗するための第３の水洗工程と、
前記第３の水洗工程に供された前記半導体基板から前記Ｚｎ膜を剥離するためのジンケート剥離処理工程と、
前記ジンケート剥離処理工程に供された前記半導体基板を水洗するための第４の水洗工程と、
前記第４の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に主としてＺｎで構成されたＺｎ膜を再度形成するための第２のジンケート処理工程と、
前記第２のジンケート処理工程に供された前記半導体基板を水洗するための第５の水洗工程と、
前記第５の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に無電解めっきにより主としてＮｉで構成されるＮｉ層を形成するための無電解Ｎｉめっき工程と、
前記無電解Ｎｉめっき工程に供された前記半導体基板を水洗するための第６の水洗工程と、
前記第６の水洗工程に供された前記半導体基板の表面付近の少なくとも一部に無電解めっきにより主としてＡｕで構成されるＡｕ層を形成するための無電解Ａｕめっき工程と、
前記無電解Ａｕめっき工程に供された前記半導体基板を水洗するための第７の水洗工程とを有し、
前記無機残渣除去工程、前記Ａｌ酸化膜除去工程、前記第１のジンケート処理工程、前記第２のジンケート処理工程、前記無電解Ｎｉめっき工程および前記無電解Ａｕめっき工程は、いずれも、当該化学処理に用いられる前記化学処理槽が遮光された環境下で行われる請求項１２ないし１４のいずれかに記載の半導体チップの製造方法。 - 請求項１ないし１１のいずれかに記載の製造装置を用いて製造されたことを特徴とする半導体チップ。
- 請求項１２ないし１５のいずれかに記載の方法により製造されたことを特徴とする半導体チップ。
- 請求項１６または１７に記載の半導体チップを実装してなることを特徴とする半導体装置。
- 請求項１６または１７に記載の半導体チップを実装してなることを特徴とする電子デバイス。
- 請求項１９に記載の電子デバイスを備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065823A JP2004273958A (ja) | 2003-03-11 | 2003-03-11 | 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065823A JP2004273958A (ja) | 2003-03-11 | 2003-03-11 | 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273958A true JP2004273958A (ja) | 2004-09-30 |
Family
ID=33126702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003065823A Withdrawn JP2004273958A (ja) | 2003-03-11 | 2003-03-11 | 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101986422A (zh) * | 2009-07-28 | 2011-03-16 | 瑞萨电子株式会社 | 制造半导体器件的方法及设备 |
| JP2013229491A (ja) * | 2012-04-26 | 2013-11-07 | Kyocera Corp | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
-
2003
- 2003-03-11 JP JP2003065823A patent/JP2004273958A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101986422A (zh) * | 2009-07-28 | 2011-03-16 | 瑞萨电子株式会社 | 制造半导体器件的方法及设备 |
| US8426311B2 (en) | 2009-07-28 | 2013-04-23 | Renesas Electronics Corporation | Method and apparatus for manufacturing semiconductor device |
| JP2013229491A (ja) * | 2012-04-26 | 2013-11-07 | Kyocera Corp | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100800251B1 (ko) | 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법 | |
| US7439094B2 (en) | Method of manufacturing a semiconductor package | |
| JP5754239B2 (ja) | 半導体装置 | |
| JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
| KR101611376B1 (ko) | 칩 온 글라스 본딩 구조체 | |
| WO2010079542A1 (ja) | 半導体装置及びその製造方法 | |
| JP2004221205A (ja) | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP3823318B2 (ja) | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 | |
| JP2006228913A (ja) | 半導体装置及びその製造方法 | |
| JP2004273959A (ja) | 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
| JP2004273958A (ja) | 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
| JP6300579B2 (ja) | 実装部材、電子部品およびモジュールの製造方法 | |
| JP2004200247A (ja) | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2013207183A (ja) | 電子装置及びその製造方法 | |
| JP2004273956A (ja) | バンプ構造、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
| KR102570206B1 (ko) | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 | |
| JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| JP4059072B2 (ja) | バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器 | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JP2004247471A (ja) | 半導体基板の処理装置、半導体チップの製造方法、半導体チップ、半導体装置および電子機器 | |
| JP2004193517A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2002270715A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005252047A (ja) | 半導体装置 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2004193518A (ja) | 半導体チップの製造方法、半導体チップ、半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060308 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060427 |