JP2002270715A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2002270715A JP2002270715A JP2001067604A JP2001067604A JP2002270715A JP 2002270715 A JP2002270715 A JP 2002270715A JP 2001067604 A JP2001067604 A JP 2001067604A JP 2001067604 A JP2001067604 A JP 2001067604A JP 2002270715 A JP2002270715 A JP 2002270715A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- forming
- conductive
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 導電性フレーム上に電解メッキ法によって導
体配線層を形成し、半導体素子の実装、封止後に導電性
フレームを除去する工程を含む半導体装置の製造方法に
おいて、導体配線層の溶解や剥離などの不具合をなく
し、工程歩留まりの大幅な改善と回路間の絶縁信頼性の
向上を提供する。 【解決手段】 導電性フレーム上にメッキ用レジスト層
を形成する工程と、メッキ用レジスト層に導体配線を形
成するための開口部を形成する工程と、導電性フレーム
を電解メッキ用リードとして電解メッキにより導体配線
層を形成する工程と、前記同様にして電解メッキにより
半導体素子と接続するためのパッドを形成する工程と、
メッキ用レジストを剥離除去する工程と、半導体素子、
該導体配線層を樹脂封止する工程と、導電性フレームを
剥離する工程とからなることを基本とする半導体装置の
製造方法及びそれにより得られる半導体装置。
体配線層を形成し、半導体素子の実装、封止後に導電性
フレームを除去する工程を含む半導体装置の製造方法に
おいて、導体配線層の溶解や剥離などの不具合をなく
し、工程歩留まりの大幅な改善と回路間の絶縁信頼性の
向上を提供する。 【解決手段】 導電性フレーム上にメッキ用レジスト層
を形成する工程と、メッキ用レジスト層に導体配線を形
成するための開口部を形成する工程と、導電性フレーム
を電解メッキ用リードとして電解メッキにより導体配線
層を形成する工程と、前記同様にして電解メッキにより
半導体素子と接続するためのパッドを形成する工程と、
メッキ用レジストを剥離除去する工程と、半導体素子、
該導体配線層を樹脂封止する工程と、導電性フレームを
剥離する工程とからなることを基本とする半導体装置の
製造方法及びそれにより得られる半導体装置。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関す
るものである。
るものである。
【0002】
【従来の技術】近年、電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化と高密度実
装化が進んでいる。これらの電子機器に使用される半導
体装置は、小型化かつ多ピン化している。
小化の要求に伴い、電子部品の高密度集積化と高密度実
装化が進んでいる。これらの電子機器に使用される半導
体装置は、小型化かつ多ピン化している。
【0003】半導体装置は、その小型化に伴って、従来
のようなリードフレームを使用した形態の装置では、小
型化に限界があるため、最近では、半導体搭載用基板上
に半導体素子を実装したものとして、BGA(Ball
Grid Array)やCSP(Chip Sca
le Package)といったエリア実装型の新しい
装置方式が、提案されている。これらの半導体装置で
は、半導体素子の電極をエリア型に再配列して、実装基
板の配線端子とピッチを合わせるために、インターポー
ザと呼ばれる半導体搭載用基板上に、半導体素子を搭載
する構造が主流となっている。インターポーザには、フ
レキシブルプリント基板や、ガラスエポキシ樹脂積層板
が用いられる。
のようなリードフレームを使用した形態の装置では、小
型化に限界があるため、最近では、半導体搭載用基板上
に半導体素子を実装したものとして、BGA(Ball
Grid Array)やCSP(Chip Sca
le Package)といったエリア実装型の新しい
装置方式が、提案されている。これらの半導体装置で
は、半導体素子の電極をエリア型に再配列して、実装基
板の配線端子とピッチを合わせるために、インターポー
ザと呼ばれる半導体搭載用基板上に、半導体素子を搭載
する構造が主流となっている。インターポーザには、フ
レキシブルプリント基板や、ガラスエポキシ樹脂積層板
が用いられる。
【0004】
【発明が解決しようとする課題】このような構造を持つ
半導体装置内の半導体搭載用基板の製造方法の一つとし
て、主に導電性フレーム上に電解メッキ法によってイン
ターポーザの配線層を形成する方法が採られることがあ
る。例えば、(1)導電性フレーム上にフォト・リソ法
で回路形成用メッキレジストを形成する工程、(2)レ
ジスト開口部に電解メッキ法によって導体充填(回路形
成)する工程、(3)メッキレジストを剥離する工程、
(4)絶縁性樹脂による導体配線層埋め込み工程、
(5)半導体素子を実装し、封止する工程、(6)導電
性フレームを除去し配線を露出させる工程、(7)露出
した配線の外部接続用端子が形成される箇所以外に絶縁
層を形成する工程、(8)前記(7)の工程で絶縁層が
形成されていない箇所に外部接続用端子を形成する工程
から成る方法がある。
半導体装置内の半導体搭載用基板の製造方法の一つとし
て、主に導電性フレーム上に電解メッキ法によってイン
ターポーザの配線層を形成する方法が採られることがあ
る。例えば、(1)導電性フレーム上にフォト・リソ法
で回路形成用メッキレジストを形成する工程、(2)レ
ジスト開口部に電解メッキ法によって導体充填(回路形
成)する工程、(3)メッキレジストを剥離する工程、
(4)絶縁性樹脂による導体配線層埋め込み工程、
(5)半導体素子を実装し、封止する工程、(6)導電
性フレームを除去し配線を露出させる工程、(7)露出
した配線の外部接続用端子が形成される箇所以外に絶縁
層を形成する工程、(8)前記(7)の工程で絶縁層が
形成されていない箇所に外部接続用端子を形成する工程
から成る方法がある。
【0005】このような工程で製造される半導体装置で
は、(4)絶縁性樹脂による導体配線層埋め込み工程、
あるいは(4)を省略した場合の(5)の封止樹脂が導
体配線層を埋め込む工程において、埋め込み樹脂と導体
配線層側面との密着性が悪いことがあった。また、メッ
キレジストが剥離されることなく、絶縁層として利用さ
れる場合はなおいっそう密着性の低下が懸念される。こ
れらの場合、(6)導電性フレームを除去し配線裏面を
露出させる工程において、エッチャントが導体配線側面
から浸入することにより、導体配線層の溶解、剥離など
の不具合が発生し、製造歩留まりを大きく低下させる問
題を引き起こす。
は、(4)絶縁性樹脂による導体配線層埋め込み工程、
あるいは(4)を省略した場合の(5)の封止樹脂が導
体配線層を埋め込む工程において、埋め込み樹脂と導体
配線層側面との密着性が悪いことがあった。また、メッ
キレジストが剥離されることなく、絶縁層として利用さ
れる場合はなおいっそう密着性の低下が懸念される。こ
れらの場合、(6)導電性フレームを除去し配線裏面を
露出させる工程において、エッチャントが導体配線側面
から浸入することにより、導体配線層の溶解、剥離など
の不具合が発生し、製造歩留まりを大きく低下させる問
題を引き起こす。
【0006】また、溶解、剥離不良が起こらなかった場
合もあるが、導体配線層側面に薬液浸入によるイオン性
残留不純物が発生するため、回路間の絶縁信頼性が低く
なる問題も懸念される。
合もあるが、導体配線層側面に薬液浸入によるイオン性
残留不純物が発生するため、回路間の絶縁信頼性が低く
なる問題も懸念される。
【0007】本発明は、導電性フレーム上に電解メッキ
法によって導体配線層を形成し、半導体素子の実装、封
止後に導電性フレームを除去する工程を含む半導体装置
の製造方法において、導体配線層の溶解や剥離などの不
具合をなくし、工程歩留まりの大幅な改善と回路間の絶
縁信頼性の向上を目的とする。
法によって導体配線層を形成し、半導体素子の実装、封
止後に導電性フレームを除去する工程を含む半導体装置
の製造方法において、導体配線層の溶解や剥離などの不
具合をなくし、工程歩留まりの大幅な改善と回路間の絶
縁信頼性の向上を目的とする。
【0008】
【課題を解決するための手段】本発明は、導電性フレー
ム上にメッキ用レジスト層を形成する工程(1)と、前
記メッキ用レジスト層に導体配線を形成するための開口
部を形成する工程(2)と、該開口部の導電性フレーム
表面にエッチング処理を行う工程(3)と、前記導電性
フレームを電解メッキ用リードとして少なくとも2層以
上の電解メッキにより導体配線層を形成する工程(4)
と、前記同様にして電解メッキにより半導体素子と接続
するためのパッドを形成する工程(5)と、前記メッキ
用レジストを剥離除去する工程(6)と、該導体配線層
側面を粗化処理する工程(7)と、半導体素子、及び該
導体配線層を樹脂封止する工程(8)と、導電性フレー
ムを剥離する工程(9)とからなることを特徴とする半
導体装置の製造方法である。
ム上にメッキ用レジスト層を形成する工程(1)と、前
記メッキ用レジスト層に導体配線を形成するための開口
部を形成する工程(2)と、該開口部の導電性フレーム
表面にエッチング処理を行う工程(3)と、前記導電性
フレームを電解メッキ用リードとして少なくとも2層以
上の電解メッキにより導体配線層を形成する工程(4)
と、前記同様にして電解メッキにより半導体素子と接続
するためのパッドを形成する工程(5)と、前記メッキ
用レジストを剥離除去する工程(6)と、該導体配線層
側面を粗化処理する工程(7)と、半導体素子、及び該
導体配線層を樹脂封止する工程(8)と、導電性フレー
ムを剥離する工程(9)とからなることを特徴とする半
導体装置の製造方法である。
【0009】好ましくは、該開口部の導電性フレーム表
面にエッチング処理する工程(3)において、0.5μ
m以上の厚みでエッチング処理を行うことを特徴とし、
また、該導体配線層の側面を粗化処理する工程(7)に
おいて、配線層側面に対して、1.0μm以下の粗化処
理を施すことを特徴とするものである。
面にエッチング処理する工程(3)において、0.5μ
m以上の厚みでエッチング処理を行うことを特徴とし、
また、該導体配線層の側面を粗化処理する工程(7)に
おいて、配線層側面に対して、1.0μm以下の粗化処
理を施すことを特徴とするものである。
【0010】更に、本発明は、前記いずれかに記載の半
導体装置の製造方法により得られる半導体装置である。
導体装置の製造方法により得られる半導体装置である。
【0011】本発明の半導体装置を得るための製造方法
の1例について、図1を用いて述べると、まず、導電性
フレーム101の回路形成面に、予め用意したメッキレ
ジスト用のドライフィルムをラミネーション等によって
積層しメッキレジスト層102を形成する(図1
(b))。次いで、メッキレジスト層102をマスク露
光、現像により、レジストパターンニングを行い導体配
線層を形成するための開口部111を形成する(図1
(c))。パターンニングは1個でも良いが、通常は1
枚の導電性フレーム上に複数個のパターン形成がなされ
る。つぎに、前記開口部111に露出した導電性フレー
ム101表面に対して、エッチング処理を行うことによ
り、開口部にエッチバック形状が形成される(図1
(d))。つぎに、レジスト開口部111を電解メッキ
で充填し、電解メッキの第一層103と銅メッキ層10
4とからなる導体配線層を形成する(図1(e))。電
解メッキ層としては1種類の場合もあるが、通常、バリ
アメタル層となる電解メッキの第一層103を含む、数
種類のメッキ層から形成される。さらにメッキレジスト
層102を苛性ソーダ等のアルカリ剥離によって除去す
る。これらの工程によって導体配線層が露出したフレー
ム付半導体搭載用配線板105が得られる。
の1例について、図1を用いて述べると、まず、導電性
フレーム101の回路形成面に、予め用意したメッキレ
ジスト用のドライフィルムをラミネーション等によって
積層しメッキレジスト層102を形成する(図1
(b))。次いで、メッキレジスト層102をマスク露
光、現像により、レジストパターンニングを行い導体配
線層を形成するための開口部111を形成する(図1
(c))。パターンニングは1個でも良いが、通常は1
枚の導電性フレーム上に複数個のパターン形成がなされ
る。つぎに、前記開口部111に露出した導電性フレー
ム101表面に対して、エッチング処理を行うことによ
り、開口部にエッチバック形状が形成される(図1
(d))。つぎに、レジスト開口部111を電解メッキ
で充填し、電解メッキの第一層103と銅メッキ層10
4とからなる導体配線層を形成する(図1(e))。電
解メッキ層としては1種類の場合もあるが、通常、バリ
アメタル層となる電解メッキの第一層103を含む、数
種類のメッキ層から形成される。さらにメッキレジスト
層102を苛性ソーダ等のアルカリ剥離によって除去す
る。これらの工程によって導体配線層が露出したフレー
ム付半導体搭載用配線板105が得られる。
【0012】次いで、フレーム付半導体搭載用配線板1
05の導体配線層の側面に対して、粗化処理を行う(図
示なし)。その後、半導体素子106の端子107と電
解メッキの第一層103と銅メッキ層104とからなる
導体配線層とが電気的に接合され(図2(g))、半導
体素子106と導体配線層の樹脂封止がなされる(図2
(h))。ついで、導電性フレーム101をエッチング
により除去し(図2(i))、さらに半導体装置裏面の
外部接続用パッド108以外の部分に、ソルダーレジス
ト層109を形成し(図2(j))、半田ボール110
をリフロー搭載し、目的とする半導体装置が得られる
(図2(k))。
05の導体配線層の側面に対して、粗化処理を行う(図
示なし)。その後、半導体素子106の端子107と電
解メッキの第一層103と銅メッキ層104とからなる
導体配線層とが電気的に接合され(図2(g))、半導
体素子106と導体配線層の樹脂封止がなされる(図2
(h))。ついで、導電性フレーム101をエッチング
により除去し(図2(i))、さらに半導体装置裏面の
外部接続用パッド108以外の部分に、ソルダーレジス
ト層109を形成し(図2(j))、半田ボール110
をリフロー搭載し、目的とする半導体装置が得られる
(図2(k))。
【0013】本発明に用いる導電性フレーム101とし
ては、電解メッキ時のカソード電極として機能するもの
であれば何であれ使用できるが、一般にレジストとの密
着性,導通抵抗の面から、銅もしくは銅ベースの合金材
料が好ましい。
ては、電解メッキ時のカソード電極として機能するもの
であれば何であれ使用できるが、一般にレジストとの密
着性,導通抵抗の面から、銅もしくは銅ベースの合金材
料が好ましい。
【0014】メッキ用レジストとしては、感光によるパ
ターンニングが可能であるものなら適宜使用可能であ
る。メッキレジストの開口部のエッチング処理に用いる
薬液としては、導電性フレーム101をエッチングでき
るものであれば適用可能である。この処理により、レジ
スト開口部111がエッチバック形状となる。このエッ
チバック形状に沿ったメッキ充填によって、導電性フレ
ームをエッチング除去する工程の際に、エッチャントの
導体配線側面への浸入を立体障害効果により防ぐことが
可能となる。エッチバックの量としては、通常0.5μ
m程度あれば十分であるが、それ以上のエッチングを行
っても良い。
ターンニングが可能であるものなら適宜使用可能であ
る。メッキレジストの開口部のエッチング処理に用いる
薬液としては、導電性フレーム101をエッチングでき
るものであれば適用可能である。この処理により、レジ
スト開口部111がエッチバック形状となる。このエッ
チバック形状に沿ったメッキ充填によって、導電性フレ
ームをエッチング除去する工程の際に、エッチャントの
導体配線側面への浸入を立体障害効果により防ぐことが
可能となる。エッチバックの量としては、通常0.5μ
m程度あれば十分であるが、それ以上のエッチングを行
っても良い。
【0015】導体配線が複数のメッキ層で形成される場
合について、更に詳しく説明すると、主に銅メッキ層1
04からなる配線層の電解メッキの第1層103には、
導電性フレームをエッチング除去する際のエッチングバ
リヤメタルとして機能を持たせるため、導電性フレーム
とは異なる金属のメッキがなされる。例えば、金、ニッ
ケル、共晶半田、非共晶半田、錫、錫−銀系メッキなど
である。特に金メッキは、配線層表面の酸化、腐食を防
止できるため好ましい。金メッキの場合、コストの増加
が懸念されるがバリヤメタルとしては、厚さ数百nm程
度で十分であるため、大幅なコスト増加を避けられる見
込みがある。また、ワイヤーボンディングを行うために
は、導体配線層103,104の最外表面に金メッキ層
を形成するのが好ましい。銅メッキ層の表面に金メッキ
層を形成した場合には、ワイヤーボンディングを行った
時の圧力によって接合用パッドが変形してしまう可能性
があるが、ワイヤーボンディング条件の最適化により回
避することが可能となる場合がある。
合について、更に詳しく説明すると、主に銅メッキ層1
04からなる配線層の電解メッキの第1層103には、
導電性フレームをエッチング除去する際のエッチングバ
リヤメタルとして機能を持たせるため、導電性フレーム
とは異なる金属のメッキがなされる。例えば、金、ニッ
ケル、共晶半田、非共晶半田、錫、錫−銀系メッキなど
である。特に金メッキは、配線層表面の酸化、腐食を防
止できるため好ましい。金メッキの場合、コストの増加
が懸念されるがバリヤメタルとしては、厚さ数百nm程
度で十分であるため、大幅なコスト増加を避けられる見
込みがある。また、ワイヤーボンディングを行うために
は、導体配線層103,104の最外表面に金メッキ層
を形成するのが好ましい。銅メッキ層の表面に金メッキ
層を形成した場合には、ワイヤーボンディングを行った
時の圧力によって接合用パッドが変形してしまう可能性
があるが、ワイヤーボンディング条件の最適化により回
避することが可能となる場合がある。
【0016】接合用パッドの変形を極力回避するには、
銅メッキ層の表面にニッケルメッキ層を形成したのち、
ニッケルメッキ層の表面にさらに金メッキ層を形成すれ
ば良い。ニッケル層は硬度が高いため、ワイヤーボンデ
ィングや金スタッドバンプなどの接続用端子を介した一
括ボンディング時の圧力に対して、接合用パッドの変形
を抑制することができる。この場合は、導体配線層は4
層の金属層から形成されるが、これにより限定を受ける
ものではなく、任意の層数が形成できる。
銅メッキ層の表面にニッケルメッキ層を形成したのち、
ニッケルメッキ層の表面にさらに金メッキ層を形成すれ
ば良い。ニッケル層は硬度が高いため、ワイヤーボンデ
ィングや金スタッドバンプなどの接続用端子を介した一
括ボンディング時の圧力に対して、接合用パッドの変形
を抑制することができる。この場合は、導体配線層は4
層の金属層から形成されるが、これにより限定を受ける
ものではなく、任意の層数が形成できる。
【0017】電気メッキにより導体配線層を形成した
後、メッキレジスト102を剥離除去する。メッキレジ
スト剥離工程において用いられる薬液としては、苛性ソ
ーダ系、エタノールアミン系のアルカリ膨潤作用をもつ
ものが、剥離効果が高いため望ましい。このとき、スプ
レーによる薬液噴出、噴流攪拌、超音波などを併用する
と、剥離効果がさらに向上する場合がある。
後、メッキレジスト102を剥離除去する。メッキレジ
スト剥離工程において用いられる薬液としては、苛性ソ
ーダ系、エタノールアミン系のアルカリ膨潤作用をもつ
ものが、剥離効果が高いため望ましい。このとき、スプ
レーによる薬液噴出、噴流攪拌、超音波などを併用する
と、剥離効果がさらに向上する場合がある。
【0018】露出した導体配線層側面は、複数の層から
形成される場合であっても、主に銅メッキ層104から
なっている。この銅メッキ層104の粗化処理に用いる
薬液としては、絶縁(封止)樹脂との密着性向上のため
のアンカー効果を発現させることを目的とするため、蟻
酸系、硫酸と過酸化水素の混合系、過硫酸系、などを用
いるのが望ましい。これら薬液による粗化処理量として
は、1μm程度で十分なアンカー効果が得られる。この
ため、10μm程度のファインパターンであっても、粗
化処理による回路細り、あるいは断線などの不具合は回
避できる。
形成される場合であっても、主に銅メッキ層104から
なっている。この銅メッキ層104の粗化処理に用いる
薬液としては、絶縁(封止)樹脂との密着性向上のため
のアンカー効果を発現させることを目的とするため、蟻
酸系、硫酸と過酸化水素の混合系、過硫酸系、などを用
いるのが望ましい。これら薬液による粗化処理量として
は、1μm程度で十分なアンカー効果が得られる。この
ため、10μm程度のファインパターンであっても、粗
化処理による回路細り、あるいは断線などの不具合は回
避できる。
【0019】
【実施例】以下に、本発明を実施例により、さらに詳細
を説明するが、本発明は、これにより何ら限定されな
い。
を説明するが、本発明は、これにより何ら限定されな
い。
【0020】銅合金フレーム(古河電工(株)製,EF
TEC64T:商品名)上にメッキ用レジストとして、
アルカリ現像型ドライフィルムレジスト(ニチゴー・モ
ートン(株)製,NIT1015:商品名)を形成し、
マスク露光、現像によりパターン形成した後、パターン
開口部に対して、エッチング処理(メルテックス(株)
製,AD−485:商品名)をエッチバック量0.5μ
m相当行った。続いて、裏面の銅合金フレームを電極と
して、金メッキ201を1μmの厚みで付着させ、続い
て銅メッキ202で12μmの高さまで開口部を充填し
た。次に銅メッキの表面に、ニッケル203を電解メッ
キによって2μmの厚みで付着させ、さらに、このニッ
ケル表面に金204を電解メッキにより0.5μm付着
させた。苛性ソーダによるメッキ用レジスト剥離除去の
後、露出した導体配線部側面の銅メッキ層にたいして、
粗化処理を1μm(メック(株)製,CZ8100:商
品名)行った。このようにして得られた半導体搭載用基
板に半導体素子205をフリップチップ実装し、アンダ
ーフィル206(住友ベークライト(株)製,CRP−
4055:商品名)を注入、封止樹脂207(住友ベー
クライト(株)製,EME−6300:商品名)により
モールド封止を実施後、銅合金フレームを塩化第二銅溶
液によりエッチング除去し、導体配線層の裏面を露出さ
せた。回路面にソルダーレジスト208(太陽インキ
(株)製,PSR−4000:商品名)を塗布し、半田
ボール209をリフロー搭載し半導体装置(図3)を得
た。
TEC64T:商品名)上にメッキ用レジストとして、
アルカリ現像型ドライフィルムレジスト(ニチゴー・モ
ートン(株)製,NIT1015:商品名)を形成し、
マスク露光、現像によりパターン形成した後、パターン
開口部に対して、エッチング処理(メルテックス(株)
製,AD−485:商品名)をエッチバック量0.5μ
m相当行った。続いて、裏面の銅合金フレームを電極と
して、金メッキ201を1μmの厚みで付着させ、続い
て銅メッキ202で12μmの高さまで開口部を充填し
た。次に銅メッキの表面に、ニッケル203を電解メッ
キによって2μmの厚みで付着させ、さらに、このニッ
ケル表面に金204を電解メッキにより0.5μm付着
させた。苛性ソーダによるメッキ用レジスト剥離除去の
後、露出した導体配線部側面の銅メッキ層にたいして、
粗化処理を1μm(メック(株)製,CZ8100:商
品名)行った。このようにして得られた半導体搭載用基
板に半導体素子205をフリップチップ実装し、アンダ
ーフィル206(住友ベークライト(株)製,CRP−
4055:商品名)を注入、封止樹脂207(住友ベー
クライト(株)製,EME−6300:商品名)により
モールド封止を実施後、銅合金フレームを塩化第二銅溶
液によりエッチング除去し、導体配線層の裏面を露出さ
せた。回路面にソルダーレジスト208(太陽インキ
(株)製,PSR−4000:商品名)を塗布し、半田
ボール209をリフロー搭載し半導体装置(図3)を得
た。
【0021】実施例の製造方法では、導体配線部側面の
粗化処理によって、アンダーフィル、封止樹脂として用
いた配線間絶縁樹脂との密着力が向上し、さらに導体配
線層の第1層のエッチングバリア金のエッチバック形状
により、銅合金フレームのエッチング除去の際に塩化第
二銅溶液の回路側面への浸入を立体的にも防止でき、回
路溶解、剥離、腐食などの不具合が発生せず、製造歩留
まりが大幅に向上した。
粗化処理によって、アンダーフィル、封止樹脂として用
いた配線間絶縁樹脂との密着力が向上し、さらに導体配
線層の第1層のエッチングバリア金のエッチバック形状
により、銅合金フレームのエッチング除去の際に塩化第
二銅溶液の回路側面への浸入を立体的にも防止でき、回
路溶解、剥離、腐食などの不具合が発生せず、製造歩留
まりが大幅に向上した。
【0022】実施例の半導体装置では、導体配線側面の
粗化処理によるアンカー効果のため、電解メッキによる
導体配線部と配線間の絶縁樹脂の界面に、非常に高い密
着性が発現し、半導体装置の実装信頼性が大きく向上し
た。
粗化処理によるアンカー効果のため、電解メッキによる
導体配線部と配線間の絶縁樹脂の界面に、非常に高い密
着性が発現し、半導体装置の実装信頼性が大きく向上し
た。
【0023】
【発明の効果】本発明の半導体装置とその製造方法によ
れば、導電性フレーム除去工程における不具合を大幅に
減少させることができ、高い歩留まりによる製造コスト
低減が期待できる。
れば、導電性フレーム除去工程における不具合を大幅に
減少させることができ、高い歩留まりによる製造コスト
低減が期待できる。
【図1】本発明の半導体装置の製造方法の例を示す断面
図である。
図である。
【図2】本発明の半導体装置の製造方法の例を示す断面
図である(図1の続き)。
図である(図1の続き)。
【図3】実施例で得た半導体装置の構造を示す断面図で
ある。
ある。
101 導電性フレーム 102 メッキレジスト層 103 電解メッキの第一層 104 銅メッキ層 105 フレーム付半導体搭載用配線板 106,205 半導体素子 107 端子 108 外部接続用パッド 109,208 ソルダーレジスト層 110,209 半田ボール 111 開口部 201,204 金めっき層 202 銅メッキ層 203 ニッケルメッキ層 206 アンダーフィル 207 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 仁 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 (72)発明者 中村 謙介 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内
Claims (4)
- 【請求項1】 導電性フレーム上にメッキ用レジスト層
を形成する工程(1)と、前記メッキ用レジスト層に導
体配線を形成するための開口部を形成する工程(2)
と、該開口部の導電性フレーム表面にエッチング処理を
行う工程(3)と、前記導電性フレームを電解メッキ用
リードとして少なくとも2層以上の電解メッキにより導
体配線層を形成する工程(4)と、前記同様にして電解
メッキにより半導体素子と接続するためのパッドを形成
する工程(5)と、前記メッキ用レジストを剥離除去す
る工程(6)と、該導体配線層側面を粗化処理する工程
(7)と、半導体素子、及び該導体配線層を樹脂封止す
る工程(8)と、導電性フレームを剥離する工程(9)
とからなることを特徴とする半導体装置の製造方法。 - 【請求項2】 該開口部の導電性フレーム表面にエッチ
ング処理する工程(3)において、0.5μm以上の厚
みでエッチング処理を行うことを特徴とする請求項1記
載の半導体装置の製造方法。 - 【請求項3】 該導体配線層の側面を粗化処理する工程
(7)において、配線層側面に対して、1.0μm以下
の粗化処理を施すことを特徴とする請求項1記載の半導
体装置の製造方法。 - 【請求項4】 請求項1〜3のいずれかに記載の半導体
装置の製造方法により得られる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001067604A JP2002270715A (ja) | 2001-03-09 | 2001-03-09 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001067604A JP2002270715A (ja) | 2001-03-09 | 2001-03-09 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002270715A true JP2002270715A (ja) | 2002-09-20 |
Family
ID=18925930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001067604A Pending JP2002270715A (ja) | 2001-03-09 | 2001-03-09 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002270715A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101450216B1 (ko) * | 2012-08-24 | 2014-10-14 | 주식회사 씨티랩 | 반도체 소자 구조물을 제조하는 방법 |
JP2017045945A (ja) * | 2015-08-28 | 2017-03-02 | Shマテリアル株式会社 | リードフレーム及び半導体装置、並びにそれらの製造方法 |
CN106783633A (zh) * | 2016-12-26 | 2017-05-31 | 通富微电子股份有限公司 | 一种扇出的封装结构及其封装方法 |
JP2019050302A (ja) * | 2017-09-11 | 2019-03-28 | ローム株式会社 | 半導体装置 |
WO2024127945A1 (ja) * | 2022-12-12 | 2024-06-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162348A (ja) * | 1995-12-12 | 1997-06-20 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
-
2001
- 2001-03-09 JP JP2001067604A patent/JP2002270715A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162348A (ja) * | 1995-12-12 | 1997-06-20 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101450216B1 (ko) * | 2012-08-24 | 2014-10-14 | 주식회사 씨티랩 | 반도체 소자 구조물을 제조하는 방법 |
JP2017045945A (ja) * | 2015-08-28 | 2017-03-02 | Shマテリアル株式会社 | リードフレーム及び半導体装置、並びにそれらの製造方法 |
CN106783633A (zh) * | 2016-12-26 | 2017-05-31 | 通富微电子股份有限公司 | 一种扇出的封装结构及其封装方法 |
CN106783633B (zh) * | 2016-12-26 | 2020-02-14 | 通富微电子股份有限公司 | 一种扇出的封装结构及其封装方法 |
JP2019050302A (ja) * | 2017-09-11 | 2019-03-28 | ローム株式会社 | 半導体装置 |
JP7012489B2 (ja) | 2017-09-11 | 2022-01-28 | ローム株式会社 | 半導体装置 |
WO2024127945A1 (ja) * | 2022-12-12 | 2024-06-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8399779B2 (en) | Wiring board and method of manufacturing the same | |
KR101551898B1 (ko) | 배선 기판, 반도체 장치 및 이들의 제조 방법 | |
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
JP5808403B2 (ja) | はんだ堆積物を基板上に形成する方法 | |
CN1873935B (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
JP2001244365A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
JP2010206169A (ja) | プリント配線板の製造方法 | |
JP3934104B2 (ja) | ボールグリッドアレイ基板の作製方法 | |
JP2001345336A (ja) | 半導体装置の作製方法と、それに用いられる配線部材 | |
JP5539759B2 (ja) | 印刷回路基板製造方法 | |
KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
JPH09283925A (ja) | 半導体装置及びその製造方法 | |
JP2002270715A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20090070699A (ko) | 코어리스 패키지 기판 및 제조 방법 | |
JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP3874669B2 (ja) | 配線基板の製造方法 | |
JP2002158313A (ja) | 半導体装置およびその製造方法 | |
JP2006054467A (ja) | 基板のソルダーボールの形成方法及び基板 | |
JP2005191131A (ja) | 配線基板の製造方法 | |
JP2002064163A (ja) | 半導体チップ | |
JP3497774B2 (ja) | 配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100202 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100601 Free format text: JAPANESE INTERMEDIATE CODE: A02 |