JP3934104B2 - ボールグリッドアレイ基板の作製方法 - Google Patents

ボールグリッドアレイ基板の作製方法 Download PDF

Info

Publication number
JP3934104B2
JP3934104B2 JP2003427060A JP2003427060A JP3934104B2 JP 3934104 B2 JP3934104 B2 JP 3934104B2 JP 2003427060 A JP2003427060 A JP 2003427060A JP 2003427060 A JP2003427060 A JP 2003427060A JP 3934104 B2 JP3934104 B2 JP 3934104B2
Authority
JP
Japan
Prior art keywords
solder mask
lead line
grid array
ball grid
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003427060A
Other languages
English (en)
Other versions
JP2004207745A (ja
Inventor
キム・ドンフォン
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2004207745A publication Critical patent/JP2004207745A/ja
Application granted granted Critical
Publication of JP3934104B2 publication Critical patent/JP3934104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、ボールグリッドアレイ基板及びその作製方法に関し、さらに詳細には、外部端子との接続を目的に金属パッドに連結されたリードラインを用いた電気メッキにより金属パッド上に伝導性保護層を形成した後、前記金属パッドに連結されたリードラインをレーザドリル加工工程を導入したエッチバック工程を用いて切断することによって、簡単な工程で超高密度の集積回路形態を具現可能にするボールグリッドアレイ基板及びその作製方法に関する。
一般に、半導体パッケージとは、各種の電子回路及び配線が積層形成された単一素子及び集積回路などの半導体チップを埃、湿気、電気的・機械的負荷などの各種の外部環境から保護し、前記半導体チップの電気的性能を最適化・極大化させるためにリードフレーム(lead frame)や印刷回路基板(printed circuit board：ＰＣＢ)などを利用してメインボードへの信号入／出力端子を形成し、封止手段を利用してモールディング(molding)したものをいう。
かかる半導体パッケージは、最近の半導体チップにおける集積化技術の進歩と電子機器の小型化に伴って軽薄短小化及び高い信頼性が要求されており、リードフレームを利用したアレイ型半導体パッケージ、ピングリッドアレイ(pin grid array：ＰＧＡ)半導体パッケージ、ボールグリッドアレイ(ball grid array：ＢＧＡ)半導体パッケージ(以下、‘ＢＧＡパッケージ’という)などの需要が増加している。
これに関して、アメリカ公開特許第２００１−１４５３８号Ａ１には、シンギュレイテッド（siingulated）された半導体台上に実装される多数の台付着パッドを持つりードレスプラスチックチップケリーアが記載している。
ＢＧＡパッケージとは、高集積度の半導体チップ及び多ピン化の要求などに応じて開発されたものであって、メインボードへの実装のために底面に一定の形態に配列された多数の導電性ボール、例えばソルダボール(solder ball)を持つ表面実装型(ＳＭＴ)パッケージの一種である。このようなボールグリッドアレイは、実装のためにボールグリッドアレイ基板上のソルダボールが印刷回路基板の導電性接続パターンに対応して電気的に接合される。
一方、従来では前記ボールグリッドアレイ基板の作製時、外部端子との接続のための金属パッド上に伝導性保護層、好ましくは金を電気メッキするために各金属パッドごとに形成されたリードラインを通じて個別的に電気メッキを施してきたが、前述の集積回路の高集積化及び小型化の要求に応じてそれぞれの金属パッドごとに形成されたリードラインを通じて個別的に電気メッキを施すには限界があった。そこで、最近では多数枚の金属パッドに連結されたリードラインを連結し、１本の引出線により前記金属パッド上に電気メッキを施す方法が適用されている。一方、前記電気メッキが完了した後には回路の短絡を防止するために前記リードライン部分を切断してオープンさせるが、現在、このような断線部位、つまり前記リードラインを切断するための方法には一般的にアルカリエッチング液を利用したエッチバック工法が適用されている。
図１は、従来の技術に係るボールグリッドアレイ基板の作製工程を概略的に示す順序図であり、図３ａないし図３ｆは従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す図である。
まず、図３ａに示すように、基板１に導電層(銅薄膜)を形成した後、該導電層の形成された基板１の最外層上にフォトレジストフィルムまたはドライフィルム層を形成し、露光、現像、銅エッチング、及びドライフィルム剥離過程を通じてパターン化された金属パッド２及びリードライン３を形成する。
その後、図３ｂでは、前記金属パッド２及びリードライン３の形成された基板１上にソルダマスク層４を形成した後、露光及び現像工程を通じて前記金属パッド２及び前記金属パッド２に連結されたリードライン３上のソルダマスク層４を部分的に剥離して前記リードライン３上にソルダマスク開放部５を形成する。
次いで、図３ｃに示すように、前記ソルダマスク開放部５により露出されたリードライン３を保護し、後の金メッキ層形成過程に伴われるメッキに対するレジストの役割をするように前記リードライン３上のソルダマスク開放部５にドライフィルム６を塗布する。この時、前記ドライフィルム６は、前記リードライン３上のソルダマスク開放部５を十分に覆うように左右７、７’に少なくともそれぞれ１２０μm程度さらに塗布される必要があり、この時、前記ドライフィルム６はいずれか一側に偏って形成されることができるので、一般的に約１００μm程度の左右偏差を持って塗布されるといい。
その後、図３ｄに示すように、前記金属パッド２に連結されたリードライン３を通じた電気メッキにより前記露出された金属パッド２上に金メッキ層８を形成して接触パッドを形成する。この時、前記金メッキ層８は、通常、ニッケル及び金を順次的にメッキして形成する。
次いで、図３ｅ及び図３ｆでは、前記金メッキに対するレジストの役割をするように前記リードライン３上のソルダマスク開放部５に塗布されたドライフィルム６を剥離して前記リードライン３を露出させた後、回路の短絡を防止するためにアルカリエッチング液を利用したエッチバック工程を通じて前記リードライン３を切断しオープンさせてボールグリッドアレイ基板を完成する。
一方、前述したような従来の技術によるボールグリッドアレイ基板の作製方法において、まず、前記リードライン３上のソルダマスク開放部５の幅は、ソルダマスクの厚さが厚く(約４０μm以上)、ソルダマスク現像のとき散乱光を使用することから開放部５の下端に除去されないソルダ残存物、すなわちアンダーカットが発生するので、少なくともおよそ２５０μmに形成しなければならない。また、上述したように、前記リードライン３を金メッキ工程から保護するためのドライフィルム６の塗布工程では、前記リードライン３上のソルダマスク開放部５を十分に覆うように左右７、７’に少なくともそれぞれ１２０μm程度、つまり少なくとも合計２４０μm程度の領域が必要であり、且つ、前記ドライフィルム６の塗布時に発生可能な左右偏差により左右にそれぞれ約１００μm、つまり合計２００μm程度の領域がさらに要求される。したがって、密集された回路領域に位置したリードラインを切断する上で確保されるべき全体領域は、上記の必要領域を全て合せた値、つまり少なくとも６９０μm(２５０μm＋２４０μm＋２００μm)となり、超高密度の集積回路形態を具現する上で空間的な制約につながる問題があった。
アメリカ公開特許第２００１−１４５３８号Ａ1
そこで、本発明者等は前述したような問題点を解決するために様々な研究を重ねたところ、まず、金属パッドに連結されたリードラインを通じた電気メッキにより前記金属パッド上に伝導性保護層を形成した後、レーザドリル加工工程を導入したエッチバック工程を利用して前記金属パッドに連結されたリードライン上のソルダマスク層を選択的に除去してソルダマスク開放部を形成した後、前記ソルダマスク開放部を通じて露出された前記リードラインを切断することによって従来の技術におけるドライフィルム塗布及び剥離工程などの工程を省略し、より短縮された工程を通じて高密集の回路領域に位置した断線部位も偏心または未エッチングなどの不良なく正確に切断して回路の短絡を防止することによって超高密度の集積回路形態を具現できるボールグリッドアレイ基板の作製方法を見出し、本発明を完成するに到った。
したがって、本発明の目的は、高密度集積回路形態を具現できるボールグリッドアレイ基板を経済的な工程を通じて作製する方法を提供することにある。
本発明の他の目的は、前記方法によって作製されて高密度集積回路形態を具現できるボールグリッドアレイ基板を提供することにある。
上記の目的を達成するために、本発明に係るボールグリッドアレイ基板の作製方法は、樹脂系絶縁性基板上にパターン化されたリードライン及び金属パッドを形成する工程；前記リードライン及び金属パッドが形成された基板上にソルダマスク層を形成する工程；露光及び現像工程を通じて前記ソルダマスク層を部分的に剥離して金属パッドを露出させる工程；前記金属パッドに連結されたリードラインを通じた電気メッキを利用して前記露出された金属パッド上に伝導性保護層を形成して接触パッドを形成する工程；レーザドリル加工法を通じて前記ソルダマスク層を部分的に除去し前記金属パッドに連結されたリードライン上にソルダマスク開放部を形成する工程；及び、エッチバック工程を通じて前記ソルダマスク開放部を通じて露出された前記リードラインを切断しオープンさせる工程を含む。
また、上記の他の目的を達成するために、本発明に係るボールグリッドアレイ基板は上記の方法によって作製される。
本発明によれば、外部端子との接続を目的に金属パッドに連結されたリードラインを通じた電気メッキを用いて前記金属パッド上に伝導性保護層を形成した後、前記金属パッドに連結されたリードラインをレーザドリル加工工程を導入したエッチバック工程を用いて簡単な工程により切断することによって超高密度の集積回路形態を具現できるボールグリッドアレイ基板を経済的に提供することができる。
以下、本発明を添付図面を参照しつつさらに詳細に説明する。
前述したように、本発明ではボールグリッドアレイ(Ball Grid Array；以下、ＢＧＡとも言う)基板の作製の際、金属パッドを電気メッキさせるために連結されたリードラインをレーザドリル加工工程を導入したエッチバック工程を利用して切断しオープンさせることによって超高密度の集積回路形態を具現可能にするＢＧＡ基板及びその作製方法が提供される。
図２は本発明に係るＢＧＡ基板の作製工程を概略的に示す順序図である。
図４ａは本発明によって樹脂系絶縁性基板上にパターン化されたリードライン及び金属パッドが形成された状態を示す断面図である。
まず、図４ａを参照すれば、樹脂系絶縁性基板１０１上にパターン化された金属パッド１０２及びリードライン１０３を形成する。該工程は、前記基板１０１上にパターン化された金属層、例えば銅層(bare copper)のような伝導性金属層を形成する工程であって、このようなパターン化された金属パッド１０２及びリードライン１０３は当業界に周知されている一般的な印刷回路基板作製工程を通じて形成するとよく、特に、感光性耐蝕膜/エッチング工程からなるフォトリソグラフィ工程(photo lithography process)が好ましい。前記方法の典型的な例は、基板１０１上に金属層を無電気メッキした後に電気メッキして１５μm以上の厚さを持つように金属層を形成した後、ドライフィルムまたはフォトレジストを前記金属層上に適用し露光及び現像を行って要らない金属層部分をエッチングした後、エッチングレジストとして作用した残存ドライフィルムを剥離する。これにより、前記基板１０１の外層上に回路パターンと共に目的とする通りにパターン化された金属パッド１０２及びリードライン１０３が形成される。この時、前記リードライン１０３のパターン幅は６０〜８０μmが好ましく、前記リードラインパターンの幅が６０μm未満であると、後述するエッチング工程での偏心発生のとき未エッチングによる短絡が発生する恐れがあり、８０μmを超過すると、エッチングされる部位が多くなるため量産に不向きとなる。
一方、本発明で使われる基板１０１は絶縁特性を持つものであり、ガラス繊維上にエポキシ樹脂がコーティングされたエポキシ−ガラス、ポリイミド、シアネートエステル、ビスマレイミド−トリアジン(ＢＴ)、及びポリテトラフルオロエチレン系絶縁体などが使用可能であり、当業界で印刷回路基板の基板層として使用可能な成分なら特に制限されることなくいずれも使用可能である。
図４ｂは本発明によって前記リードライン及び金属パッドが形成された基板上にソルダマスク層が形成された後、露光及び現像工程を通じて前記ソルダマスク層が部分的に剥離されて金属パッドが露出された状態を示す断面図である。
図４ｂを参照すれば、上記のようにパターン化された金属層１０２、１０３を保護し、後の伝導性保護層の形成過程に伴われるメッキに対するレジストの役割をするソルダマスク１０４が形成された後、露光及び現像工程を通じて前記金属パッド１０２を覆っているソルダマスク層１０４を剥離して前記金属パッド１０２を露出させる。この時、前記ソルダマスク層１０４は、基板及び金属層１０２、１０３を十分に覆えるような厚さ、好ましくは約３０〜４５μmに塗布され、従来の技術で用いられてきた感光性ソルダマスク(photo solder resist)インクを使用するといい。
一方、当業界で使用される典型的なソルダマスクインクは、エーテル系統またはアセテート系統の溶媒を使用し、酸無水物変性エポキシアクリレイト(紫外線硬化型樹脂)及びクレゾールノボラック型エポキシ樹脂またはイソシアヌレートエポキシ樹脂(熱硬化型樹脂)からなるバインダーまたはマトリクス成分；硫酸バリウム、タルク、シリカなどを単独または混用した無機質フィラー；及び２官能性以上のアクリルモノマー及びジシアンジアミド(dicyandiamide)またはメラミン系統の硬化剤成分を含み、レベリング剤、消泡剤、分散剤などの添加剤、紫外線硬化触媒、顔料などをさらに含有し、当業界で印刷回路基板のソルダレジストまたはカバーコーティング層に使用可能な成分なら特に制限されることなくいずれも使用可能である。
図４ｃは本発明によって前記露出された金属パッド上に伝導性保護層が形成されて接触パッドが形成された状態を示す断面図である。
図４ｃに示すように、前記金属パッド１０２に連結されたリードライン１０３を通じた電気メッキにより前記露出された金属パッド１０２上に伝導性保護層１０５を形成することによって外部端子との接続のための接触パッドを形成する。ここで、前記伝導性保護層１０５は、当業界に公知された工程により前記金属パッド１０２に連結されたそれぞれのリードライン１０３を通じて前記金属パッド１０２を個別的に電気メッキして形成されたり、或いは、前記金属パッド１０２に連結されたそれぞれのリードライン１０３を連結し１本の引出線を通じて複数枚の金属パッド１０２を一回で同時に電気メッキして形成されることができる。また、前記金属パッド１０２上に伝導性保護層１０５を形成するために金を直接メッキすることはその表面特性上困難であるので、電気メッキ法を用いてニッケル及び金を順次的にメッキするのが好ましく、この時、ニッケル及び金メッキ層の厚さはそれぞれ約３〜１０μm及び０．５〜１μmが好ましい。
図４ｄは本発明に係るレーザドリル加工法を通じて前記ソルダマスク層が部分的に除去されて切断しようとするリードライン上にソルダマスク開放部が形成された状態を示す断面図である。
図４ｄに示すように、レーザドリル加工法を用いて前記ソルダマスク層１０４を部分的に除去して前記金属パッド１０２に連結された前記リードライン１０３上にソルダマスク開放部１０６を形成する。一方、図４ｄに示した平面図は、本発明の一実施例によって前記金属パッド１０２に連結されたそれぞれのリードライン１０３を連結し、１本の引出線を通じて多数枚の金属パッド１０２を１回で同時に電気メッキする場合、前記金属パッド１０２に連結されたそれぞれのリードラインが連結・交差される断線部位のリードライン１０３上にソルダマスク開放部１０６が形成された状態を示す図である。しかし、本発明はこれに限定されなく、前記金属パッド１０２に連結されたそれぞれのリードライン１０３を通じて前記金属パッド１０２を個別的に電気メッキする場合にはそれぞれのリードライン１０３を個別的にオープンさせるために前記それぞれのリードライン１０３上にソルダマスク開放部１０６が形成されてもいい。この時、前記ソルダマスク開放部１０６の幅は、好ましくは１５０〜２５０μm、より好ましくは１５０〜２００μmとする。仮に、前記ソルダマスク開放部の幅が１５０μm未満であると図６に示したように偏心が発生する恐れがあり、２５０μmを超えると加工不良及び加工時間遅延によって図７に示したように未エッチングなどの現象が表れるので量産に不向きであり、性能(capability)が劣化するという問題がある。一方、本発明に使用可能なレーザドリル加工法にはＮｄ；ＹＡＧまたはＣＯ２タイプのレーザ加工法が好ましい。
図４ｅは本発明に係るエッチバック工程を通じて前記リードラインが切断された状態を示す断面図であり、図５は本発明によって金属パッドに連結されたそれぞれのリードラインが連結される断線部位がエッチバック工程を通じて正確に切断された状態を示す写真である。
図４ｅ及び図５に示すように、前記金属パッド１０２の電気メッキのために連結されたリードライン１０３を切断する必要がある。つまり、回路の短絡を防止するためにエッチバック工程、好ましくはアルカリ成分のエッチング液を利用した湿式エッチバック工程により前記ソルダマスク開放部１０６を通じて露出された前記リードライン１０３を切断しオープンさせることによってＢＧＡ基板を完成する。
一方、前記アルカリ成分のエッチング液には、Cu+Cu(NH3)4Cl2→2Cu(NH3)2Clと4Cu(NH3)2Cl+4NH4OH+4NH4Cl+O2→4Cu(NH3)4Cl2+6H2Oのような反応条件によって製造されたアルカリエッチング液が使用可能であり、当業界でエッチバック工程のエッチング液として使用可能な成分ならいずれも使用可能である。
要するに、従来の技術ではエッチバック工程を利用してＢＧＡ基板の密集された回路領域に位置したリードラインを選択的に切断する場合、少なくとも６９０μmの領域を確保する必要があったが、本発明に係るレーザドリル加工工程を導入したエッチバック工程を利用してＢＧＡ基板の高密集された回路領域に位置した断線部位、つまり、リードラインを選択的に切断すると、前記リードライン上に形成されたソルダマスク開放部の幅が約１５０〜２５０μm、好ましくは約１５０〜２００μmに形成されるし、左右偏差を考慮に入れても最大２５０〜３００μm程度の断線部位の領域しか要らないので、超高密度の集積回路が形成された基板上でも容易に適用可能である。
また、従来の技術では露光及び現像工程を通じてリードライン上にソルダマスク開放部を形成する場合、前述したような露光及び現像工程の特性上、前記開放部の幅を２５０μm未満に形成するのは困難であったが、本発明による選択的なレーザドリル加工工程を通じて前記リードライン上にソルダマスク開放部を形成すると、２５０μm以下、好ましくは約１５０〜２００μmのソルダマスク開放部を形成することができるので、高密集の回路領域に位置したリードラインも偏心または未エッチングなどの不良なく正確に切断して超高密度の集積回路形態を具現できるＢＧＡ基板を経済的に提供することができる。
尚、従来の技術ではソルダマスクが硬化された後には現像されないため所望の部位のソルダマスクを除去し難く、このため、金属パッド上に伝導性保護層を形成するに先立って切断するリードラインを覆っているソルダマスクをあらかじめ除去してソルダマスク開放部を形成し、後の金メッキに対するレジストの役割をするように再び前記リードライン上のソルダマスク開放部にドライフィルムを塗布した後、金メッキの後に前記ドライフィルムを再び剥離してから前記リードラインを除去しなければならず、かなり複雑な工程が要求されたが、本発明ではソルダマスクが硬化された後にもレーザを利用してソルダマスクを除去し開放部を形成できるので、ドライフィルム塗布及び剥離といった余計な工程無しに金属パッド上に伝導性保護層を形成した後にレーザ工程により切断しようとするリードライン上にソルダマスク開放部を形成することによって、著しく簡単な工程を通じてリードラインを切断することができる。
以下、下記の実施例に基づき本発明をさらに詳細に説明するものの、これに本発明の範疇が限定されるのではない。
４０５mm×５１０mmのエポキシ−ガラス(ＣＣＬ：Copper clad laminate)基板上にドリル加工の後に基板全体を無電気メッキした後、電気メッキ液を含む浴(bath)で２．０A/dm2の電流密度下で室温(２５℃)にメッキを施し電気メッキして約１５μmの厚さを持つ銅層を形成した後、ドライフィルムを前記金属層上に適用し露光及び現像を行って要らない金属層部分をエッチングした後、エッチングレジストとして作用した残存ドライフィルムを剥離して外層上に回路パターンと共にパターン化された銅パッド及び約６０μmのパターン幅を持つリードラインを形成した。
その後、前記リードライン及び金属パッドの形成された前記基板上に約４０μmの厚さにソルダマスク層を形成した後、露光及び現像工程を通じて前記金属パッド上のソルダマスク層を剥離した。
その後、市販のニッケルメッキ液(スルファミン酸ニッケル)を利用して前記金属パッドにそれぞれ連結されたリードラインを連結して１本の引出線を通じて多数枚の金属パッド上に通常の電気メッキ法によってニッケルアノードに電流を印加して厚さ５μmのニッケルメッキ層を形成した後、その上に市販中の金メッキ液(ソフト金メッキ)を利用して通常の電気メッキ法によって金メッキ槽の白金網に電流を印加して厚さ０．５μmの金メッキ層を形成した。
その後、ＣＯ２レーザを利用して通常のレーザドリル加工法によって前記引出線で連結されたリードライン上のソルダマスク層を除去して前記リードライン上に約２００μmの幅を持つソルダマスク開放部を形成した。
その後、通常のアルカリ成分のエッチング液を利用した湿式エッチング工程により前記リードラインを切断することによって断線部位の偏心または未エッチングなどの不良なく良品のＢＧＡ基板を完成した。
前記レーザドリル加工法によって前記引出線で連結されたリードライン上のソルダマスク開放部の幅を約２３０μmに形成したことを除いては、前記実施例１と同様に実施して断線部位の偏心または未エッチングなどの不良なく良品のＢＧＡ基板を完成した。
本発明の単純な変形または変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付した特許請求の範囲によって明らかになろう。
従来の技術に係るボールグリッドアレイ基板の作製工程を概略的に示す順序図である。 本発明に係るボールグリッドアレイ基板の作製工程を概略的に示す順序図である。 従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す断面図である。 従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す断面図である。 従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す断面図である。 従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す断面図である。 従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す断面図である。 従来の技術に係るボールグリッドアレイ基板の作製工程を順次的に示す断面図である。
本発明によって樹脂系絶縁性基板上にパターン化されたリードライン及び金属パッドが形成された状態を示す断面図である。 本発明によって前記リードライン及び金属パッドが形成された基板上にソルダマスク層が形成された後、露光及び現像工程を通じて前記ソルダマスク層が部分的に剥離されて金属パッドが露出された状態を示す断面図である。 本発明によって前記露出された金属パッド上に伝導性保護層が形成されて接触パッドが形成された状態を示す断面図である。 本発明に係るレーザドリル加工法を通じて前記ソルダマスク層が部分的に除去されて切断しようとするリードライン上にソルダマスク開放部が形成された状態を示す断面図である。 本発明に係るエッチバック工程を通じて前記リードラインが切断された状態を示す断面図である。 本発明によって金属パッドに連結されたそれぞれのリードラインが連結される断線部位がエッチバック工程を通じて正確に切断された状態を示す写真である。 エッチバック工程を通じたリードライン切断時に偏心が発生された状態を示す写真である。 エッチバック工程時に切断しようとする部位のリードラインがエッチングされなかった状態を示す写真である。
符号の説明
１、１０１：基板
２、１０２：金属パッド
３、１０３：リードライン
４、１０４：ソルダマスク層
５、１０６：リードライン上のソルダマスク開放部
６：ドライフィルム
８、１０５：伝導性保護層

Claims (9)

  1. 樹脂系絶縁性基板上にパターン化されたリードライン及び金属パッドを形成する工程；
    前記リードライン及び金属パッドの形成された基板上にソルダマスク層を形成する工程；
    露光及び現像工程を通じて前記ソルダマスク層を部分的に剥離して金属パッドを露出させる工程；
    前記金属パッドに連結されたリードラインを通じた電気メッキを利用して前記露出された金属パッド上に伝導性保護層を形成して接触パッドを形成する工程；
    レーザドリル加工法を通じて前記ソルダマスク層を部分的に除去して前記金属パッドに連結されたリードライン上にソルダマスク開放部を形成する工程；及び
    エッチバック工程により前記ソルダマスク開放部を通じて露出された前記リードラインを切断してオープンさせる工程を含み、
    前記伝導性保護層は、前記金属パッドに連結されたそれぞれのリードラインを連結して１本の引出線を通じて多数の金属パッドを１回で同時に電気メッキして形成され、
    前記ソルダマスク開放部が金属パッドに連結されたそれぞれのリードラインが連結・交差される部位のリードライン上に形成されることを特徴とするボールグリッドアレイ基板の作製方法。
  2. 前記エッチバック工程は、アルカリ成分のエッチング液を利用した湿式エッチバック工程であることを特徴とする請求項１に記載のボールグリッドアレイ基板の作製方法。
  3. 前記リードラインパターンの幅は６０〜８０μｍであることを特徴とする請求項１に記載のボールグリッドアレイ基板の作製方法。
  4. 前記リードライン上のソルダマスク開放部の幅は１５０〜２５０μｍであることを特徴とする請求項１に記載のボールグリッドアレイ基板の作製方法。
  5. 前記リードライン上のソルダマスク開放部の幅は１５０〜２００μｍであることを特徴とする請求項４に記載のボールグリッドアレイ基板の作製方法。
  6. 前記レーザドリル加工法は、エキシマ、Ｎｄ；ＹＡＧまたはＣＯ２タイプのレーザドリル加工法であることを特徴とする請求項１に記載のボールグリッドアレイ基板の作製方法。
  7. 前記伝導性保護層がニッケル及び金の２重メッキ層であることを特徴とする請求項１に記載のボールグリッドアレイ基板の作製方法。
  8. 前記ソルダマスク層の厚さは３０〜４５μｍであることを特徴とする請求項１に記載のボールグリッドアレイ基板の作製方法。
  9. 前記ニッケル及び金メッキ層の厚さはそれぞれ３〜５μm及び０．０５〜１μmであることを特徴とする請求項７に記載のボールグリッドアレイ基板の作製方法。
JP2003427060A 2002-12-23 2003-12-24 ボールグリッドアレイ基板の作製方法 Expired - Fee Related JP3934104B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0082649A KR100463442B1 (ko) 2002-12-23 2002-12-23 볼 그리드 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2004207745A JP2004207745A (ja) 2004-07-22
JP3934104B2 true JP3934104B2 (ja) 2007-06-20

Family

ID=32677770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427060A Expired - Fee Related JP3934104B2 (ja) 2002-12-23 2003-12-24 ボールグリッドアレイ基板の作製方法

Country Status (3)

Country Link
US (1) US20040132230A1 (ja)
JP (1) JP3934104B2 (ja)
KR (1) KR100463442B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
FR2999330B1 (fr) * 2012-12-07 2015-01-16 Thales Sa Procede de fabrication d'un bouton poussoir sur un circuit imprime avec une zone de contact renforcee
US10085353B2 (en) 2013-11-12 2018-09-25 Infineon Technologies Ag Solder bridging prevention structures for circuit boards and semiconductor packages
CN103747636A (zh) * 2013-12-24 2014-04-23 广州兴森快捷电路科技有限公司 镀金线路板引线回蚀的方法
JP7071253B2 (ja) * 2018-10-31 2022-05-18 京セラ株式会社 印刷配線板の製造方法
JP7224940B2 (ja) * 2019-01-31 2023-02-20 京セラ株式会社 印刷配線板の製造方法
US11207744B2 (en) * 2019-10-25 2021-12-28 Micron Technology, Inc. Two-step solder-mask-defined design
CN111315151A (zh) * 2020-04-01 2020-06-19 江苏苏杭电子有限公司 无引线插头电镀金与板面化金印制电路板加工工艺
CN112492763B (zh) * 2021-01-14 2021-06-01 深圳和美精艺半导体科技股份有限公司 一种封装基板的阻焊激光开窗去油墨方法
CN114501814B (zh) * 2022-01-27 2023-06-02 深圳市景旺电子股份有限公司 印刷电路板镀金引线的去除方法及金手指的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459320A (en) * 1981-12-11 1984-07-10 At&T Bell Laboratories Maskless process for applying a patterned solder mask coating
US5990547A (en) * 1998-03-02 1999-11-23 Motorola, Inc. Semiconductor device having plated contacts and method thereof
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6801438B1 (en) * 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation

Also Published As

Publication number Publication date
KR100463442B1 (ko) 2004-12-23
US20040132230A1 (en) 2004-07-08
JP2004207745A (ja) 2004-07-22
KR20040056104A (ko) 2004-06-30

Similar Documents

Publication Publication Date Title
JP3934104B2 (ja) ボールグリッドアレイ基板の作製方法
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7294929B2 (en) Solder ball pad structure
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US7226807B2 (en) Method of production of circuit board utilizing electroplating
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
JPH11233678A (ja) Ｉｃパッケージの製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR20090070699A (ko) 코어리스 패키지 기판 및 제조 방법
JP4219266B2 (ja) 配線基板の製造方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2004047666A (ja) 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP4402256B2 (ja) 半導体チップ塔載用配線部材の製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2004031488A (ja) 半導体実装用基板とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061108

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees