JP5442192B2 - 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 - Google Patents
素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 Download PDFInfo
- Publication number
- JP5442192B2 JP5442192B2 JP2007254714A JP2007254714A JP5442192B2 JP 5442192 B2 JP5442192 B2 JP 5442192B2 JP 2007254714 A JP2007254714 A JP 2007254714A JP 2007254714 A JP2007254714 A JP 2007254714A JP 5442192 B2 JP5442192 B2 JP 5442192B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- mounting substrate
- electrode
- element mounting
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、第1の実施の形態に係る素子搭載用基板の概略構成を示す断面図である。素子搭載用基板10は、絶縁性の樹脂で形成されている絶縁層12と、絶縁層12に設けられている電極14と、を備える。絶縁層12は、含有されている樹脂の熱伝導率より高い熱伝導率を有する充填材としてガラスクロス16を含んでいる。ガラスクロス16は、繊維の向きが基板の表面に垂直な方向と交差するように配向された繊維状の充填材である。本実施の形態に係る樹脂の熱伝導率は0.2W/m・K、ガラスクロス16の熱伝導率は1.0W/m・K程度である。ガラスクロス16は、絶縁層12の電極14が露出している側と同じ側の表面から露出している露出部16aを有する。
第1の実施の形態に係る半導体モジュール100は、端子34と電極14との接続を金属接合により直接行っていたが、本実施の形態に係る半導体モジュールは、端子34と電極14との接合をはんだを介して行っている。以下、第1の実施の形態と異なる点を中心に説明する。
上述の各半導体モジュールでは、半導体素子の端子が表面より突出するように設けられていたが、本実施の形態では、半導体素子の端子が表面より凹んだ箇所に設けられている場合について説明する。
Claims (9)
- 絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層と、
前記絶縁層に設けられている電極と、を備え、
前記充填材は、前記絶縁層の前記電極が露出している側と同じ側の表面から露出している露出部を有し、該露出部の少なくとも一部の高さが前記電極の高さよりも高くなるように構成されていることを特徴とする素子搭載用基板。 - 前記絶縁層の一方の面上に形成されている配線層を更に備え、
前記電極は、前記配線層と電気的に接続されているビア導体を含むことを特徴とする請求項1に記載の素子搭載用基板。 - 半導体素子と電気的に接続可能なように前記絶縁層の一方の面上に形成されている第1の配線層と、
前記絶縁層の他方の面上に形成されている第2の配線層と、
前記絶縁層を貫通し、前記第1の配線層と前記第2の配線層との間を電気的に接続するビア導体と、を備え、
前記電極は、前記第1の配線層の一部を含むことを特徴とする請求項1に記載の素子搭載用基板。 - 前記充填材は、ガラス繊維であることを特徴とする請求項1乃至3のいずれかに記載の素子搭載用基板。
- 半導体素子と、
請求項1乃至4のいずれかに記載の素子搭載用基板と、を備え、
前記露出部は、前記半導体素子の表面と接触していることを特徴とする半導体モジュール。 - 絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層を有する基板を用意する工程と、
前記絶縁層に電極を形成する工程と、
前記電極が露出している側と同じ側の前記絶縁層の表面を除去し、充填材の一部を露出させることで、該露出した部分の少なくとも一部の高さを前記電極の高さよりも高くする工程と、
を含むことを特徴とする素子搭載用基板の製造方法。 - 前記電極を形成する工程は、
一方の面に第1の導体膜が形成されているとともに他方の面に第2の導体膜が形成されている前記絶縁層にビアを形成する工程と、
前記ビアを介して前記第1の導体膜と前記第2の導体膜とを導通させるビア導体を形成する工程と、
前記第1の導体膜の少なくとも一部を除去する工程と、
を有し、
充填材の一部を露出させる工程は、前記第1の導体膜が除去されている前記絶縁層の表面を除去することを特徴とする請求項6に記載の素子搭載用基板の製造方法。 - 前記第1の導体膜の少なくとも一部を除去する工程の後に、前記ビア導体の一部を除去する工程を更に含むことを特徴とする請求項7に記載の素子搭載用基板の製造方法。
- 前記充填材は、ガラス繊維であることを特徴とする請求項6乃至8のいずれかに記載の素子搭載用基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254714A JP5442192B2 (ja) | 2007-09-28 | 2007-09-28 | 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 |
PCT/JP2008/002186 WO2009022461A1 (ja) | 2007-08-10 | 2008-08-08 | 回路装置及びその製造方法、携帯機器 |
US12/673,409 US8258620B2 (en) | 2007-08-10 | 2008-08-08 | Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254714A JP5442192B2 (ja) | 2007-09-28 | 2007-09-28 | 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088169A JP2009088169A (ja) | 2009-04-23 |
JP5442192B2 true JP5442192B2 (ja) | 2014-03-12 |
Family
ID=40661221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254714A Expired - Fee Related JP5442192B2 (ja) | 2007-08-10 | 2007-09-28 | 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5442192B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5335364B2 (ja) * | 2007-10-31 | 2013-11-06 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュール及び携帯機器 |
JP5820673B2 (ja) | 2011-09-15 | 2015-11-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574975A (ja) * | 1991-09-17 | 1993-03-26 | Denki Kagaku Kogyo Kk | 接続用部品付きマトリツクス回路基板 |
JPH0964538A (ja) * | 1995-08-23 | 1997-03-07 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
JP3982233B2 (ja) * | 2001-10-26 | 2007-09-26 | 松下電工株式会社 | 配線板製造用シート材及び多層板 |
JP4890959B2 (ja) * | 2005-06-17 | 2012-03-07 | 日本電気株式会社 | 配線基板及びその製造方法並びに半導体パッケージ |
JP2007158193A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電子部品実装用基板、電子部品モジュール、電子部品実装構造体及びこれらの製造方法 |
JP2007189216A (ja) * | 2005-12-16 | 2007-07-26 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法 |
-
2007
- 2007-09-28 JP JP2007254714A patent/JP5442192B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009088169A (ja) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5561460B2 (ja) | 配線基板および配線基板の製造方法 | |
US8319115B2 (en) | Wiring board and manufacturing method thereof | |
CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP5404668B2 (ja) | 半導体装置の製造方法 | |
KR101985020B1 (ko) | 배선기판의 제조방법 | |
JP5219276B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
WO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3934104B2 (ja) | ボールグリッドアレイ基板の作製方法 | |
JP4848752B2 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP5660462B2 (ja) | プリント配線板 | |
JP5442192B2 (ja) | 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
JP5058929B2 (ja) | 配線基板およびその製造方法 | |
JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
JP2010034260A (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP2005129899A (ja) | 配線基板および半導体装置 | |
JP5106351B2 (ja) | 配線基板およびその製造方法 | |
KR102494340B1 (ko) | 인쇄회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5442192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |