JP5335364B2 - 素子搭載用基板、半導体モジュール及び携帯機器 - Google Patents

Description

本発明は、素子搭載用基板及び素子搭載用基板を備えた半導体モジュールに関する。

近年、ＬＳＩ等の回路素子のさらなる高性能化、高機能化に伴い、ＬＳＩ等の回路素子の電極端子の多ピン化、挟ピッチ化のニーズが高まっている。また、これに呼応して、実装基板にも小型化、高密度化が求められており、多ピン化、挟ピッチ化に対応したバンプを実装基板に形成する必要性が高まっている。

特許文献１には、複数の電極を有する基板上に、はんだ粉と沸点を有する添加剤とを含有する樹脂を供給し、基板上に供給された樹脂の表面に平板を当接させ、基板と平板との間の距離が一定となるように保持し、添加剤の沸点以上かつはんだ粉が溶融する温度以上で樹脂を加熱し、電極上にはんだ粉を集合させてバンプを形成することで、多数の電極上にバンプを形成することができるとされるバンプ付き基板の製造方法が開示されている。
特開２００７−１５０３５５号公報

しかしながら、特許文献１に記載の方法では、特殊な添加剤を含有する樹脂を使用する必要があるため、製造コスト上昇の一因となる。

本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、電極上に精度良くはんだバンプが形成されやすい素子搭載用基板を提供することにある。

上記課題を解決するために、本発明のある態様の素子搭載用基板は、絶縁性の樹脂で形成されている絶縁層と、絶縁層の表面を被覆する被覆部と、被覆部に囲まれた領域に設けられている電極と、を備える。被覆部は、はんだとの接触角が樹脂より大きい。

この態様によると、電極上にはんだバンプを形成するために溶融したはんだを被覆部上に供給した場合、電極の周囲にある被覆部ははんだとの接触角が樹脂より大きく、被覆部上でははんだがはじかれやすいため、被覆部に囲まれた領域に設けられている電極にはんだが集まりやすくなる。なお、「被覆部に囲まれた領域」とは、完全に電極の周囲が囲まれている場合だけではなく、部分的に周囲が囲まれている領域であってもよい。

本発明の他の態様の素子搭載用基板は、絶縁性の樹脂で形成されている絶縁層と、絶縁層の表面を被覆する被覆部と、被覆部を貫通する貫通部に設けられている電極と、を備える。被覆部は、はんだとの接触角が樹脂より大きい。

この態様によると、電極上にはんだバンプを形成するために溶融したはんだを被覆部上に供給した場合、電極の周囲にある被覆部ははんだとの接触角が樹脂より大きく、被覆部上でははんだがはじかれやすいため、はんだが電極に集まりやすくなる。

電極は、該電極の露出している面が貫通部の内部に位置するように形成されていてもよい。

被覆部は、樹脂より熱伝導率が高いとよい。

被覆部は、ガラス繊維であってもよい。

被覆部は、交差する複数の方向へ向かうガラス繊維が編み込まれているガラスクロスであってもよい。

被覆部は、点在する凸部と凹部とを有してもよい。

絶縁層の被覆部が形成されている側と反対側の面上に形成されている配線層と、電極と配線層とを電気的に接続するビア導体と、を更に備えてもよい。

本発明の別の態様は、半導体モジュールである。この半導体モジュールは、電極端子を有する半導体素子と、素子搭載用基板と、を備える。電極端子と電極とは、はんだにより接合されている。

この態様によると、素子搭載用基板と半導体素子の接合が、素子搭載用基板の電極上に精度良く形成されたはんだバンプを介して行われているため、半導体モジュールの信頼性が向上する。

本発明のさらに別の態様は、携帯機器である。この携帯機器は、上述のいずれかの半導体モジュールを搭載しているとよい。

本発明によれば、電極上に精度良くはんだバンプが形成されやすい素子搭載用基板を提供することができる。

以下、本発明の実施の形態を、図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。

（第１の実施の形態）
図１は、第１の実施の形態に係る素子搭載用基板の概略構成を示す断面図である。素子搭載用基板１０は、絶縁性の樹脂で形成されている絶縁層１２と、絶縁層１２の下面側から上面側に向かって貫通して設けられている電極１４と、を備える。絶縁層１２は、含有されている樹脂の熱伝導率より高い熱伝導率を有する充填材としてガラスクロス１６を含んでいる。ガラスクロス１６は、ガラス繊維の向きが基板の表面に垂直な方向と交差するように配向された繊維状の充填材である。本実施の形態に係る樹脂の熱伝導率は０．２Ｗ／ｍ・Ｋ、ガラスクロス１６の熱伝導率は１．０Ｗ／ｍ・Ｋ程度である。ガラスクロス１６は、絶縁層１２の電極１４が露出している側と同じ側の表面から露出している露出部１６ａを有する。換言すれば、ガラスクロス１６の露出部１６ａは、絶縁層１２の表面を被覆する被覆部として機能する。なお、配線層１８は、後述する第２の導体膜２６とビア導体３０を形成する際に第２の導体膜２６を覆うように形成されためっき層３０ａとから構成されている。

そのため、周知の技術により所定の回路が形成されている半導体素子を素子搭載用基板１０に搭載して動作させた場合、半導体素子における発熱を樹脂より熱伝導率の高いガラスクロス１６を介して放熱することが可能となる。また、素子搭載用基板１０自体の熱についても効率よく放熱することができる。

また、素子搭載用基板１０は、図１に示す絶縁層１２の下面側に配線層１８が形成されている。本実施の形態に係る電極１４は、絶縁層１２を貫通する孔に形成され、換言すれば、ガラスクロス１６を貫通する貫通部に形成され、配線層１８と一端が電気的に接続されているビア導体３０を含んでいる。つまり、ビア導体３０は、その他端が半導体素子の電極端子が接続される電極１４として機能する。なお、本実施の形態に係る電極１４には銅が用いられている。また、本実施の形態に係るガラスクロス１６は、一般的に用いられるはんだとの接触角が絶縁層１２に含まれる樹脂より大きいものが採用されている。また、電極１４は、ガラスクロス１６の露出部１６ａより突き出している。

次に、素子搭載用基板１０の製造方法について説明する。図２乃至図４は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。

はじめに、図２（ａ）に示すように、絶縁性の樹脂で形成されているとともに該樹脂よりはんだに対する接触角が大きいガラスクロス１６を含む絶縁層１２を有する基板２２を用意する。絶縁層１２は、その一方の面に銅からなる第１の導体膜２４が形成されているとともに他方の面に銅からなる第２の導体膜２６が形成されている。

次に、図２（ｂ）に示すように、素子搭載用基板１０とＬＳＩ等の半導体素子との電気的な接続を行うための接続孔が形成される箇所に対応するパターンで第２の導体膜２６が除去される。そのパターンを形成する方法としては、リソグラフィによる露光とエッチングにより行われる。エッチングとしては、例えば、塩化鉄等によるウェットエッチングが好ましい。

次に、図２（ｃ）に示すように、第２の導体膜２６側からレーザを照射して第１の導体膜２４が露出するまで絶縁層１２の一部を除去し、開口部２８を形成する。ここで、レーザ照射には、例えば、炭酸ガスレーザを用いることができる。レーザ照射は、エネルギー密度の高いビームによって任意の深さまで掘る第１の照射条件と、エネルギー密度の低いビームでビア側壁の形状を整える第２の照射条件の二段階で行われる。これにより、絶縁層１２の表面（図中下側の第２の導体膜２６側）から第１の導体膜２４に近づくにつれて径が縮小するテーパ形状の側壁を有し、第２の導体膜２６側の径が約１００μｍ、第１の導体膜２４側の径が約８０μｍの開口部２８をビアとして形成することができる。

次に、図３（ａ）に示すように、無電解めっき法及び電解めっき法を用いて開口部２８の内面上および第２の導体膜２６上に銅を約２０μｍの厚さでめっきする。この結果、開口部２８の内部にビア導体３０が形成されるとともに第２の導体膜２６上にめっき層３０ａが形成され、ビアを介して第１の導体膜２４と第２の導体膜２６とが導通される。その後、図３（ｂ）に示すように、公知の方法により第２の導体膜２６を所定のパターンにエッチングして配線層１８を形成する。なお、図３（ａ）に示すビア導体３０は、開口部２８に逆Ｖ字となるような空間が形成されているが、図１４に示すように開口部２８が銅で全て充填されるようにしてもよい。開口部２８を銅で全て充填するためには、めっきの形成時間を長くする必要があるが、この場合、第２の導体膜２６の上に形成されるめっき層３０ａも厚くなる。そこで、第２の導体膜２６を含む配線層１８に流れる電流に応じてめっき層を全面エッチバックすることでめっき層３０ａの厚みが適度に調整される。

次に、図４（ａ）に示すように、第１の導体膜２４をエッチングなどにより除去する。これにより、絶縁層１２において、電極１４がガラスクロス１６を貫通した状態になる。その後、図４（ｂ）に示すように、絶縁層１２の、電極１４が露出している側と同じ側の表面の樹脂を溶解、除去し、ガラスクロス１６の一部を露出させ、素子搭載用基板１０が製造される。なお、Ｏ_２プラズマ処理によるエッチングにより樹脂を除去し、ガラスクロス１６を露出させてもよい。

図５は、第１の実施の形態に係る素子搭載用基板１０の表面を走査型電子顕微鏡で撮影した写真を示す図である。図５に示すように、ガラスクロス１６を貫通して電極１４が突き出している様子がわかる。

次に、上述の素子搭載用基板１０にはんだバンプを形成したはんだバンプ付素子搭載用基板の製造方法について説明する。図６は、第１の実施の形態に係るはんだバンプ付素子搭載用基板の製造方法を示す工程断面図である。図７は、第１の実施の形態に係るはんだバンプ付素子搭載用基板の断面図である。

はじめに、上述の素子搭載用基板１０を用意する。その後、溶融したはんだ３６をガラスクロス１６の露出部１６ａの表面を含む素子搭載用基板１０全面に供給する。はんだ３６の供給方法としては、例えば、溶融したはんだ３６を吹き付けたり、素子搭載用基板１０自体をはんだ槽に浸漬したりすることで実現することが可能である。また、スクリーン印刷によって、はんだペーストを露出部１６ａに配置し、その後リフローにより加熱することで実現することも可能である。これらの方法によって、簡便に露出部１６ａの表面を含む素子搭載用基板１０全面に溶融したはんだ３６を供給することができる。

電極１４上にはんだバンプを形成するために溶融したはんだ３６が露出部１６ａを含む素子搭載用基板１０上に供給されると、電極１４の周囲にある露出部１６ａははんだとの接触角が樹脂より大きく、露出部１６ａ上でははんだ３７がはじかれやすいため、はんだ３７が電極１４に集まりやすくなる。

本実施の形態に係るガラスクロス１６は、図５に示すように交差する複数の方向へ向かうガラス繊維が編み込まれたものであり、露出部１６ａは、点在する凸部と凹部とが周期的に形成されていることになる。そのため、露出部１６ａ上ではじかれているはんだ３７は部分的な傾きにより移動しやすくなり、はんだ３７の一部は電極１４に向かって移動する。電極１４は、ガラスクロス１６よりはんだ３７をはじきにくいため、一度電極に到達したはんだ３７は電極１４にとどまりやすくなる。その結果、図７に示すように自己整合的に電極１４にはんだバンプ３８が形成される。そのため、電極１４上に精度良くはんだバンプ３８を形成することが可能となる。

一方、電極１４に到達せずに、あるいは、はんだバンプ３８の形成に寄与していないはんだ３７は、露出部１６ａの凹部に集まることである程度の大きさのはんだボールとなるため、素子搭載用基板１０を傾けるなどすることにより素子搭載用基板１０の表面から容易に除去することができる。これにより、本実施の形態に係る製造方法によれば、簡易な方法ではんだバンプ付素子搭載用基板５０を製造することができる。

図８は、第１の実施の形態に係るはんだバンプ付素子搭載用基板５０の表面を走査型電子顕微鏡で撮影した写真を示す図である。図８に示すように、電極１４の上にはんだバンプ３８が形成されている様子がわかる。

図９は、第１の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図９（ａ）に示すように、ＬＳＩやＩＣ等の半導体素子３２をはんだバンプ付素子搭載用基板５０に搭載する。このとき、半導体素子３２の電極端子３４と素子搭載用基板１０のはんだバンプ３８とを互いに位置合わせをして接触させる。

その後、加熱雰囲気でリフロー処理を行い、図９（ｂ）に示すようにはんだバンプ３８により素子搭載用基板と半導体素子３２とを接合し、半導体モジュール１００が完成する。はんだバンプ付素子搭載用基板５０と半導体素子３２との接合が、電極１４上に精度良く形成されたはんだバンプ３８を介して行われるため、半導体モジュール１００の信頼性を向上することができる。

（第２の実施の形態）
上述の素子搭載用基板１０では、電極１４が露出部１６ａより突出するように設けられていたが、本実施の形態では、電極１４が露出部１６ａより凹んだ箇所に設けられている点が大きく異なる点である。以下、第１の実施の形態と異なる点を中心に説明する。

図１０は、第２の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。本実施の形態に係る素子搭載用基板は、図２に示す工程と同様にレーザで開口部２８が形成されている基板２２を用いて製造される。

図１０（ａ）に示すように、第１の導体膜２４を剥離し、更にビア導体３０の一部をエッチングにより除去する。これにより、絶縁層１２に電極１４が形成される。その後、図１０（ｂ）に示すように、絶縁層１２の、電極１４が露出している側と同じ側の表面の樹脂を溶解、除去し、ガラスクロス１６の一部を露出させ、素子搭載用基板４０が製造される。このように、本実施の形態では、ビア導体３０の一部を除去して電極を形成しているので、露出部１６ａの高さが電極１４の高さよりも高くなる素子搭載用基板を簡便に製造することができる。

図１１は、第２の実施の形態に係るはんだバンプ付素子搭載用基板６０の断面図である。本実施の形態においても、はじめに、上述の素子搭載用基板４０を用意する。その後、第１の実施の形態と同様に溶融したはんだ３６をガラスクロス１６の露出部１６ａの表面に供給する。その結果、第１の実施の形態と同様に、自己整合的に電極１４にはんだバンプ３８が形成される。特に、本実施の形態に係る素子搭載用基板４０では、ビア導体３０の一部を除去して電極を形成しているので、電極１４が露出部１６ａより凹んだ箇所に設けられている。つまり、ガラスクロス１６を貫通する貫通部の内部に電極１４が形成されている。そのため、よりはんだが電極１４に集まりやすくなるとともに、電極１４上に溶融したはんだが到達した場合、再度電極１４から離れにくくなり、より精度良くはんだバンプ３８が形成されることになる。

（第３の実施の形態）
上述の素子搭載用基板１０，６０では、はんだが形成される電極として貫通電極を例に説明した。しかしながら、本願発明は、必ずしもガラスクロスなどの被覆部を貫通していない電極に対しても有効である。以下、上述の各実施の形態と異なる点を中心に説明する。

図１５は、第３の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。本実施の形態に係る素子搭載用基板は、図２および図３に示す工程と同様の方法で、図１５（ａ）に示すような、他方の面に配線層１８が形成されている基板２２を用いて製造される。図１５（ａ）に示す第１の導体膜２４のうち、図１５（ｂ）に示すバンプ６２および電極１４に該当する領域を覆うマスクをリソグラフィ工程により作成し、その他の領域をエッチングにより除去する。これにより、基板２２の一方の面には、複数の電極が形成されることになる。

その後、図１５（ｃ）に示すように、絶縁層１２の、バンプ６２および電極１４が露出している側と同じ側の表面の樹脂を溶解、除去し、ガラスクロス１６の一部を露出させ、素子搭載用基板７０が製造される。なお、Ｏ_２プラズマ処理によるエッチングにより樹脂を除去し、ガラスクロス１６を露出させてもよい。このように、本実施の形態による製造方法では、ガラスクロス１６上に、ガラスクロス１６を貫通していない電極として機能するバンプ６２を形成することができる。

図１６は、第３の実施の形態に係るはんだバンプ付素子搭載用基板の断面図である。図１５に示す方法で形成されたバンプ６２や電極１４は、その周囲が露出したガラスクロス１６により囲まれている。ガラスクロス１６は、はんだとの接触角が樹脂より大きいため、例えば、溶融したはんだがガラスクロス１６上に供給された場合、ガラスクロス１６の露出部１６ａ上でははんだがはじかれやすくなる。その結果、図１６に示すように、はんだが自己整合的に電極１４やバンプ６２に付着し、はんだバンプ３８が形成される。

すなわち、本実施の形態に係る製造方法によれば、ビア導体３０を含む電極１４や突起電極であるバンプ６２上に簡便に精度良くはんだバンプ３８を形成することができるため、簡易な方法によるはんだバンプ付素子搭載用基板８０の製造が可能となる。そして、ＬＳＩやＩＣ等の半導体素子３２をはんだバンプ付素子搭載用基板８０に搭載する。このとき、半導体素子３２の電極端子３４とはんだバンプ付素子搭載用基板８０のはんだバンプ３８とを互いに位置合わせをして接触させる。

その後、加熱雰囲気でリフロー処理を行い、図１６に示すようにはんだバンプ３８により素子搭載用基板７０と半導体素子３２とが接合することで、半導体モジュール１１０が完成する。はんだバンプ付素子搭載用基板８０と半導体素子３２との接合が、ビア導体３０を含む電極１４やバンプ６２上に精度良く形成されたはんだバンプ３８を介して行われるため、半導体モジュール１１０の接続信頼性を向上することができる。

なお、バンプ６２は、ガラスクロス１６を貫通していないため、他の領域と導通するための配線パターンの一部として形成されている場合がある。そのため、このようなバンプ６２が形成されている素子搭載用基板においてガラスクロス１６上にはんだを供給すると、配線パターン全体にはんだが付着してしまう可能性がある。そこで、配線パターンのうちバンプ６２に相当する位置に限定してはんだバンプを形成する方法が求められる。

図１７は、一部がバンプ６２として機能する配線パターン上の、バンプ６２以外の領域にはんだが付着することを防止する保護膜が形成された素子搭載用基板の上面図である。保護膜６４は、図１５（ｃ）の工程の後、公知の露光工程により、バンプ６２を有する配線パターン６６の一部を覆うように形成された樹脂層である。なお、図１５（ｃ）に示す素子搭載用基板７０の断面図は、図１７のＡ−Ａ断面に相当する。

図１８は、図１７に示す素子搭載用基板のＢ−Ｂ断面図である。図１８に示すように、バンプ６２は一部が露出しており、その露出している周囲はガラスクロス１６に囲まれている。このように、ガラスクロス１６を貫通していないバンプ６２の場合であっても、バンプ６２の露出している部分は、露出しているガラスクロス１６に囲まれた領域に設けられているため、供給されたはんだはバンプ６２に集まりやすくなる。

（第４の実施の形態）
図１９は、第４の実施の形態に係る半導体モジュールの断面図である。本実施の形態に係る半導体モジュール２００は、多層（４層）の配線パターンが形成された素子搭載用基板９０と、素子搭載用基板９０の電極に形成されたはんだバンプ３８を介して接合された半導体素子９２と、を有する。半導体素子９２は、不図示の電極端子を有する。

素子搭載用基板９０は、図１９に示す絶縁層１２の下面側に配線層９４が形成されている。本実施の形態に係る電極９６は、絶縁層１２を表側から裏側まで貫通する孔（スルーホール）に形成され、換言すれば、ガラスクロス１６を貫通する貫通部に形成され、配線層９４と一端が電気的に接続されているビア導体９８を含んでいる。つまり、ビア導体９８は、その他端が半導体素子９２と電気的に接続される電極として機能する。また、本実施の形態に係る電極９７は、素子搭載用基板９０の内部に形成されている配線層９９と導通するフィルドビア１０２を含んでいる。ここで、フィルドビア１０２は、ガラスクロス１６を貫通するように形成されている。このように構成された半導体モジュール２００においても、上述の効果が得られる。

（第５の実施の形態）
次に、上述の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、例えば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。

図１２は本実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部２２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部２２２やマイク部２２６が設けられている。なお、前述の実施の形態に係る半導体モジュールはこうした携帯電話１１１の内部に搭載されている。

図１３は、図１２に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本実施の形態に係る半導体モジュール１００は、はんだバンプ４２を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール１００の裏面側（はんだバンプ４２とは反対側の面）には金属基板などの放熱基板１１６が設けられ、例えば、半導体モジュール１００から発生する熱を第１の筐体１１２内部にこもらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。

本実施の形態に係る半導体モジュール１００を備えた携帯機器によれば、半導体素子と素子搭載用基板との接続信頼性が向上し、ひいては半導体モジュール１００の接続信頼性が向上するので、こうした半導体モジュール１００を搭載した携帯機器の信頼性が向上する。

以上、本発明を上述の各実施の形態を参照して説明したが、これは例示であり、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。

例えば、上述の各実施の形態では、配線層は単層であったが、これに限定されず、配線層は多層であってもよい。

また、上述の各実施の形態におけるバンプ形成工程において、素子搭載用基板の表面から所定の高さに平板を配置し、素子搭載用基板と平板との隙間に溶融したはんだを供給してもよい。これにより、はんだバンプの高さを揃えることが可能となる。

また、はんだバンプの形成に寄与していないはんだを除去する工程として、前述の平板を取り外し、平板を取り外した状態で素子搭載用基板を傾けてもよい。これにより、電極上のはんだバンプを形成せずに被覆部上で集まり丸くなっているはんだについて、簡易に素子搭載用基板から除去することが可能となる。

第１の実施の形態に係る素子搭載用基板の概略構成を示す断面図である。 図２（ａ）〜図２（ｃ）は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。 図３（ａ）及び図３（ｂ）は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。 図４（ａ）及び図４（ｂ）は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。 第１の実施の形態に係る素子搭載用基板の表面を走査型電子顕微鏡で撮影した写真を示す図である。 第１の実施の形態に係るはんだバンプ付素子搭載用基板の製造方法を示す工程断面図である。 第１の実施の形態に係るはんだバンプ付素子搭載用基板の断面図である。 第１の実施の形態に係るはんだバンプ付素子搭載用基板の表面を走査型電子顕微鏡で撮影した写真を示す図である。 図９（ａ）及び図９（ｂ）は、第１の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。 図１０（ａ）及び図１０（ｂ）は、第２の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。 第２の実施の形態に係るはんだバンプ付素子搭載用基板の断面図である。 第５の実施の形態に係る携帯電話の構成を示す図である。 図１２に示す携帯電話の部分断面図である。 第１の実施の形態に係る素子搭載用基板の他の製造方法を示す工程断面図である。 図１５（ａ）〜図１５（ｃ）は、第３の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。 第３の実施の形態に係るはんだバンプ付素子搭載用基板の断面図である。 一部がバンプとして機能する配線パターン上の、バンプ以外の領域にはんだが付着することを防止する保護膜が形成された素子搭載用基板の上面図である。 図１７に示す素子搭載用基板のＢ−Ｂ断面図である。 第４の実施の形態に係る半導体モジュールの断面図である。

符号の説明

１ 素子搭載用基板、 １２ 絶縁層、 １４ 電極、 １６ ガラスクロス、 １６ａ 露出部、 １８ 配線層、 ３０ ビア導体、 ３２ 半導体素子、 ３４ 電極端子、 ３８ はんだバンプ、 ５０ バンプ付素子搭載用基板、 １００ 半導体モジュール、 １１１ 携帯電話。

Claims (10)

1. 絶縁性の樹脂で形成されている絶縁層と、
   前記絶縁層の表面を被覆する被覆部と、
   前記被覆部に囲まれた領域に設けられている電極と、を備え、
   前記被覆部は、はんだとの接触角が前記樹脂より大きいガラスクロスであり、
   前記電極は、はんだとの接触角が前記ガラスクロスより小さいことを特徴とする素子搭載用基板。
2. 絶縁性の樹脂で形成されている絶縁層と、
   前記絶縁層の表面を被覆する被覆部と、
   前記被覆部を貫通する貫通部に設けられている電極と、を備え、
   前記被覆部は、はんだとの接触角が前記樹脂より大きいガラスクロスであり、
   前記電極は、はんだとの接触角が前記ガラスクロスより小さいことを特徴とする素子搭載用基板。
3. 前記電極は、該電極の露出している面が前記貫通部の内部に位置するように形成されていることを特徴とする請求項２に記載の素子搭載用基板。
4. 前記被覆部は、前記樹脂より熱伝導率が高いことを特徴とする請求項１乃至３のいずれかに記載の素子搭載用基板。
5. 前記被覆部は、ガラス繊維であることを特徴とする請求項１乃至４のいずれかに記載の素子搭載用基板。
6. 前記被覆部は、交差する複数の方向へ向かうガラス繊維が編み込まれていることを特徴とする請求項１乃至４のいずれかに記載の素子搭載用基板。
7. 前記被覆部は、点在する凸部と凹部とを有することを特徴とする請求項６に記載の素子搭載用基板。
8. 前記絶縁層の被覆部が形成されている側と反対側の面上に形成されている配線層と、
   前記電極と前記配線層とを電気的に接続するビア導体と、
   を更に備えることを特徴とする請求項１乃至７のいずれかに記載の素子搭載用基板。
9. 電極端子を有する半導体素子と、
   請求項１乃至８のいずれかに記載の素子搭載用基板と、を備え、
   前記電極端子と前記電極とがはんだにより接合されていることを特徴とする半導体モジュール。
10. 請求項９に記載の半導体モジュールを搭載したことを特徴とする携帯機器。