JP5439713B2 - 回路装置及びその製造方法、携帯機器 - Google Patents
回路装置及びその製造方法、携帯機器 Download PDFInfo
- Publication number
- JP5439713B2 JP5439713B2 JP2007210246A JP2007210246A JP5439713B2 JP 5439713 B2 JP5439713 B2 JP 5439713B2 JP 2007210246 A JP2007210246 A JP 2007210246A JP 2007210246 A JP2007210246 A JP 2007210246A JP 5439713 B2 JP5439713 B2 JP 5439713B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- fibrous filler
- insulating base
- semiconductor element
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
以下に、図1〜図5を参照し、本実施の形態の回路装置及びその製造方法を説明する。ここで、図1は、本形態の回路装置1の構造を示す図であり、図2から図5は回路装置1の製造方法を示す図である。
本工程では、絶縁基材4の両主面に導電箔(Cu箔)を形成すると共に、絶縁基材4を貫通する導電材料を形成する。
本工程では、絶縁基材4を上面からエッチングして、貫通孔7、8、9、10の内部に形成された導電材料を突出させると共に、絶縁基材4に含有される繊維状充填材35を露出させる。
本工程では、半導体素子2をフリップチップ実装し、半導体素子2と絶縁基材4との間にアンダーフィル29を充填させる。更に、本工程では、半導体素子2が被覆されるように封止樹脂30を形成する。
以下に、図6から図8を参照して、本実施の形態の回路装置およびその製造方法について説明する。ここで、図6は本実施の形態の回路装置41の構成を説明する図であり、図7および図8は回路装置41の製造方法を示す断面図である。本実施の形態の回路装置41の構成は、第1の実施の形態で説明した回路装置1と類似している。従って、第1の実施の形態と名称が同一な部材に関しては、詳細な説明を割愛する場合がある。本実施の形態の回路装置41の特徴的な点は、半導体素子42のパッドと接続される接続部が、貫通孔47等に埋め込まれた導電材料から成る点にある。
本工程では、絶縁基材4を貫通する導電材料を突出部とすると共に、絶縁基材44の裏面に配線層45を設ける。
本工程では、絶縁基材44を上面からエッチングして、突出部51、52、53、54を更に突出させると共に、絶縁基材44に含有される繊維状充填材35を露出させる。図7(C)では、エッチングされる前の絶縁基材44の上面を点線にて示している。
本工程では、半導体素子42をフリップチップ実装し、半導体素子42を封止する封止樹脂70を形成する。
本実施の形態では、図9から図11を参照して、他の形態の回路装置の構成を説明する。本形態にて説明する回路装置の概略的構成は、上述した他の実施の形態と同様であるので、以下では、本形態の回路装置が相違する点を中心に説明を行う。
以下に、図12を参照し、上述した回路装置が搭載された携帯機器、具体的には、携帯電話機について説明する。図12(A)は、本実施の形態の回路装置を搭載する携帯電話機を説明するための斜視図である。図12(B)は、本実施の形態である携帯電話機の内部構造を説明するための断面図である。尚、本実施の形態である携帯電話機に搭載される回路装置は、各実施の形態の回路装置であり、適宜上記の説明を参照するものとする。
2 半導体素子
3 素子搭載用基板
4 絶縁基材
5 配線層
6 被覆層
7、8、9、10 貫通孔
11、12、13、14 突出部
15、16 外部電極
17、18、19、20 パッド
21、22、23、24 バンプ電極
25、26、27、28 導電性材料
29 アンダーフィル
30 封止樹脂
31、32 Cu箔
33 無電解メッキ層
34 Cuメッキ層
35 繊維状充填材
36 樹脂層
37 粒子状充填材
38 樹脂シート
41 回路装置
51、52、53、54 突出部
81 回路装置
121 回路装置
151 携帯電話機
Claims (7)
- 一主面に複数のパッドが形成されてフリップチップ実装された半導体素子と、
繊維状充填材が混入された第1樹脂層から成る絶縁基材と、
前記第1樹脂層から前記半導体素子側に突出して前記半導体素子の前記パッドと接続された接続部と、
前記半導体素子と前記第1樹脂層との間に充填された第2樹脂層とを具備し、
前記繊維状充填材は、前記第2樹脂層よりも熱膨張係数が小さく、前記繊維状充填材を構成する繊維どうしの間に前記第2樹脂層が入り込んでいることを特徴とする回路装置。 - 前記第1樹脂層から外部に突出する前記繊維状充填材の少なくとも一部は切断された状態であることを特徴とする請求項1記載の回路装置。
- 前記第1樹脂層と前記第2樹脂層との界面の近傍に於いて前記第2樹脂層に前記繊維状充填材が含まれる割合は、前記第1樹脂層に前記繊維状充填材が含まれる割合よりも高いことを特徴とする請求項1又は2記載の回路装置。
- 前記接続部は、前記絶縁基材を貫通して前記半導体素子側に突出することを特徴とする請求項1記載の回路装置。
- 繊維状充填材が混入された第1樹脂層から成り、第1主面と前記第1主面に対向する第2主面とを有し、実装予定の半導体素子のパッドに対応する箇所に導電材料が埋設された絶縁基材を用意する第1の工程と、
前記第1樹脂層と前記繊維状充填材とでエッチングレートが相違するエッチャントを使用して、前記絶縁基材を前記第1主面からエッチングし、前記導電材料を外部に突出させて突出部とすると共に、前記第1樹脂層から前記繊維状充填材を外部に露出させる第2の工程と、
前記半導体素子をフリップチップ接続して、前記半導体素子の前記パッドを前記突出部に電気的に接続すると共に、前記第1樹脂層と前記半導体素子との間に第2樹脂層を充填させて、前記第1樹脂層から露出する前記充填材に前記第2樹脂層を接触させる第3の工
程と、
を具備し、
前記繊維状充填材は、前記第2樹脂層よりも熱膨張係数が小さく、前記第3の工程において前記繊維状充填材を構成する繊維どうしの間に前記第2樹脂層が入り込ませることを特徴とする回路装置の製造方法。 - 前記第2の工程では、
外部に露出した前記繊維状充填材により、エッチングされた前記第1樹脂層の表面が被覆されることを特徴とする請求項5記載の回路装置の製造方法。 - フリップチップ実装された半導体素子を具備する回路装置が搭載される携帯機器であり、
前記回路装置は、
一主面に複数のパッドが形成されてフリップチップ実装された半導体素子と、
繊維状充填材が混入された第1樹脂層から成る絶縁基材と、
前記第1樹脂層から前記半導体素子側に突出して前記半導体素子の前記パッドと接続された接続部と、
前記半導体素子と前記第1樹脂層との間に充填された第2樹脂層とを具備し、
前記繊維状充填材は、前記第2樹脂層よりも熱膨張係数が小さく、前記繊維状充填材を構成する繊維どうしの間に前記第2樹脂層が入り込んでいることを特徴とする携帯機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007210246A JP5439713B2 (ja) | 2007-08-10 | 2007-08-10 | 回路装置及びその製造方法、携帯機器 |
US12/673,409 US8258620B2 (en) | 2007-08-10 | 2008-08-08 | Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module |
PCT/JP2008/002186 WO2009022461A1 (ja) | 2007-08-10 | 2008-08-08 | 回路装置及びその製造方法、携帯機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007210246A JP5439713B2 (ja) | 2007-08-10 | 2007-08-10 | 回路装置及びその製造方法、携帯機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044092A JP2009044092A (ja) | 2009-02-26 |
JP5439713B2 true JP5439713B2 (ja) | 2014-03-12 |
Family
ID=40444471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007210246A Expired - Fee Related JP5439713B2 (ja) | 2007-08-10 | 2007-08-10 | 回路装置及びその製造方法、携帯機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5439713B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5335364B2 (ja) * | 2007-10-31 | 2013-11-06 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュール及び携帯機器 |
US10276486B2 (en) * | 2010-03-02 | 2019-04-30 | General Electric Company | Stress resistant micro-via structure for flexible circuits |
JP5592223B2 (ja) * | 2010-10-07 | 2014-09-17 | 新日本無線株式会社 | インターポーザおよびそれを用いた半導体装置の製造方法 |
JP6533680B2 (ja) * | 2015-03-20 | 2019-06-19 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP6418297B2 (ja) * | 2017-08-29 | 2018-11-07 | スミダコーポレーション株式会社 | 電子部品の製造方法 |
JP7409980B2 (ja) * | 2020-06-29 | 2024-01-09 | 株式会社日立産機システム | モールド電気機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574975A (ja) * | 1991-09-17 | 1993-03-26 | Denki Kagaku Kogyo Kk | 接続用部品付きマトリツクス回路基板 |
JPH0964538A (ja) * | 1995-08-23 | 1997-03-07 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
JP3982233B2 (ja) * | 2001-10-26 | 2007-09-26 | 松下電工株式会社 | 配線板製造用シート材及び多層板 |
JP4890959B2 (ja) * | 2005-06-17 | 2012-03-07 | 日本電気株式会社 | 配線基板及びその製造方法並びに半導体パッケージ |
JP2007158193A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電子部品実装用基板、電子部品モジュール、電子部品実装構造体及びこれらの製造方法 |
JP2007189216A (ja) * | 2005-12-16 | 2007-07-26 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法 |
-
2007
- 2007-08-10 JP JP2007210246A patent/JP5439713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009044092A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8258620B2 (en) | Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module | |
JP4361826B2 (ja) | 半導体装置 | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
US20090194322A1 (en) | Device mounting board and manufacturing method therefor, and semiconductor module | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
WO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JPH1117048A (ja) | 半導体チップパッケージ | |
JP5439713B2 (ja) | 回路装置及びその製造方法、携帯機器 | |
JP2009212146A (ja) | 基板およびその製造方法 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
JPWO2009041159A1 (ja) | 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器 | |
JP2003007921A (ja) | 回路装置およびその製造方法 | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
US20110177688A1 (en) | Packaging board and manufacturing method therefor, semiconductor module and manufacturing method therefor, and portable device | |
JP2003007922A (ja) | 回路装置の製造方法 | |
JP2003007917A (ja) | 回路装置の製造方法 | |
JP2007317955A (ja) | 部品内蔵回路モジュール基板 | |
JP2007035864A (ja) | 半導体パッケージ | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2006013367A (ja) | 回路装置およびその製造方法 | |
JP2002064162A (ja) | 半導体チップ | |
JP3795628B2 (ja) | 半導体チップを搭載する配線基板の製造方法 | |
JP5267540B2 (ja) | 半導体装置 | |
JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130805 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5439713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |