JP5439713B2 - 回路装置及びその製造方法、携帯機器 - Google Patents

回路装置及びその製造方法、携帯機器 Download PDF

Info

Publication number
JP5439713B2
JP5439713B2 JP2007210246A JP2007210246A JP5439713B2 JP 5439713 B2 JP5439713 B2 JP 5439713B2 JP 2007210246 A JP2007210246 A JP 2007210246A JP 2007210246 A JP2007210246 A JP 2007210246A JP 5439713 B2 JP5439713 B2 JP 5439713B2
Authority
JP
Japan
Prior art keywords
resin layer
fibrous filler
insulating base
semiconductor element
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007210246A
Other languages
English (en)
Other versions
JP2009044092A (ja
Inventor
真弓 中里
浩一 ▲斉▼藤
良輔 臼井
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007210246A priority Critical patent/JP5439713B2/ja
Priority to US12/673,409 priority patent/US8258620B2/en
Priority to PCT/JP2008/002186 priority patent/WO2009022461A1/ja
Publication of JP2009044092A publication Critical patent/JP2009044092A/ja
Application granted granted Critical
Publication of JP5439713B2 publication Critical patent/JP5439713B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、回路装置及びその製造方法、携帯機器に関する。特に、本発明は、回路装置を構成する基板と他の部材との密着強度を向上させた回路装置およびその製造方法に関する。更に本発明は、この様な回路装置が搭載された携帯機器に関する。
従来の回路装置及びその製造方法の一実施例として、図13及び図14を用いて説明する回路装置161及びその製造方法が知られている(例えば、特許文献1参照。)。
図13は、特許文献1に開示された回路装置161の断面図である。図14(A)〜(E)は、回路装置161の製造方法を説明するための断面図である。
図13に示す如く、回路装置161では、樹脂材製の絶縁基板162上面に配線層163が形成される。配線層163上面を含む絶縁基板162上面には樹脂材製の保護層164が形成される。保護層164の開口部を介して配線層163の一部が突出し、突出部165、166は導電性バンプとして用いられる。
絶縁基板162上にはベアチップ167が実装される。このとき、導電性バンプとしての突出部165、166の先端とベアチップ167のパッド168、169とが接するように、絶縁基板162上にベアチップ167が実装される。そして、絶縁基板162とベアチップ167との間隙には、封止樹脂170が充填される。
一方、絶縁基板162の下面側にはビア孔171、172が形成され、ビア孔171、172から配線層163の一部が露出する。回路装置161は、ビア孔171、172から露出する配線層163を介して外部の実装基板等に実装される。
次に、図14の各図を参照して、上記した回路装置161の製造方法を説明する。
図14(A)に示す如く、型板となるテンプレート173を準備する。テンプレート173には、突出部165、166(図13参照)が配置される領域に凹部174、175が形成される。次に、テンプレート173上に後に行う電気めっき法の陰極となるシード層176を形成する。その後、シード層176にレジスト膜177を形成し、配線層163(図14(B)参照)が形成される領域が開口するように、レジスト膜177を選択的に除去する。
図14(B)に示す如く、シード層176を陰極として用い、電気めっき法により配線層163を形成する。このとき、凹部174、175内にも均一な膜厚の配線層163が形成される。次に、レジスト膜177(図14(A)参照)を除去する。
図14(C)に示す如く、例えば、電着法等を用い、配線層163上を含むテンプレート173上に絶縁基板162を形成する。絶縁基板162としては、可撓性が高く屈曲性に優れたポリイミド樹脂等を用いる。次に、炭酸ガスレーザ等により絶縁基板162に直径100(μm)程度のビア孔171、172を形成する。
図14(D)に示す如く、テンプレート173(図14(C)参照)から絶縁基板162を剥離する。このとき、テンプレート173とシード層176(図14(A)参照)の界面から剥離されるため、その後、ウェットエッチングによりシード層176(図14(A)参照)を除去する。次に、配線層163が形成されている側の絶縁基板162上面にエポキシ樹脂等から成る保護層164を形成する。このとき、保護層164は、ワニス状のエポキシ樹脂をカーテンコート法等で絶縁基板162全面に渡り塗布し、キュアを行い、重合・硬化させることで形成される。その後、導電性バンプとしての突出部165、166の先端に形成された樹脂を過マンガン酸カリウム水溶液等でウェットエッチングし、突出部165、166の先端を保護層164から露出させる。
図14(E)に示す如く、フリップチップボンダ等を用い、導電性バンプとしての突出部165、166上にベアチップ167を実装する。このとき、ベアチップ167を実装する際に荷重を加えた状態で、全体を加熱することで、絶縁基板162とベアチップ167との間に配置された封止樹脂170は流動し、封止樹脂170は絶縁基板162とベアチップ167との間隙を充填する。
更に、特許文献2を参照すると、プリント基板と絶縁層との剥離を防止するための技術が開示されている。具体的には、特許文献2の図1及びその説明箇所を参照して、プリント基板に含まれるガラスクロスを、部分的にプリント基板の上面に露出させている。そして、ガラスクロスが露出するプリント基板の上面に絶縁層を形成している。係る構成により、プリント基板と絶縁層との密着力が向上される、と記載されている。
特開2002−76185号公報(第4−6頁、第1−2図) 特開平9−64538号公報(第1図およびその説明箇所)
上記特許文献1に記載された技術では、図13を参照して、絶縁性基板162と封止樹脂170との密着力が十分ではなく、使用状況下の温度変化によって両部材が接触面から剥離してしまう問題があった。具体的には、フリップチップ実装によりベアチップ167を実装した場合、樹脂が主材料である封止樹脂170および絶縁性基板162と、シリコン等の半導体から成るベアチップ167では、熱膨張係数が大きく異なる。従って、ヒートサイクルが回路基板装置161に作用すると、封止樹脂170および絶縁性基板162とベアチップ167との間に、大きな熱ストレスが発生する。このことにより、封止樹脂170と絶縁性基板162とが、両者の界面から剥離してしまう恐れがある。
また、上記特許文献2に記載された技術は、単なる基板の構造およびその製造方法が開示されている。従って、特許文献2では、半導体素子から発生する熱に起因した熱ストレスの問題は全く考慮されていないので、この文献に開示された技術をそのままフリップチップ実装の回路装置に適用されることは困難であった。
本発明は、上述した問題を鑑みて成されたものであり、本発明の目的は、半導体素子がフリップチップ実装される基板を構成する樹脂材料と、他の樹脂材料との密着強度が向上された回路装置及びその製造方法、携帯機器を提供することである。
本発明の回路装置は、一主面に複数のパッドが形成されてフリップチップ実装された半導体素子と、充填材が混入された第1樹脂層から成る絶縁基材と、前記第1樹脂層から前記半導体素子側に突出して前記半導体素子の前記パッドと接続された接続部と、前記半導体素子と前記第1樹脂層との間に充填された第2樹脂層とを具備し、前記第1樹脂層から露出する前記充填材に前記第2樹脂層が接触することを特徴とする。
本発明の回路装置の製造方法は、充填材が混入された第1樹脂層から成り、第1主面と前記第1主面に対向する第2主面とを有し、実装予定の半導体素子のパッドに対応する箇所に導電材料が埋設された絶縁基材を用意する工程と、前記第1樹脂層と前記充填材とでエッチングレートが相違するエッチャントを使用して、前記絶縁基材を前記第1主面からエッチングし、前記導電材料を外部に突出させて突出部とすると共に、前記第1樹脂層から前記充填材を外部に露出させる工程と、前記半導体素子をフリップチップ接続して、前記半導体素子の前記パッドを前記突出部に電気的に接続すると共に、前記第1樹脂層と前記半導体素子との間に第2樹脂層を充填させて、前記第1樹脂層から露出する前記充填材に前記第2樹脂層を接触させる工程と、を具備することを特徴とする。
本発明の携帯機器は、フリップチップ実装された半導体素子を具備する回路装置が搭載される携帯機器であり、前記回路装置は、一主面に複数のパッドが形成されてフリップチップ実装された半導体素子と、充填材が混入された第1樹脂層から成る絶縁基材と、前記第1樹脂層から前記半導体素子側に突出して前記半導体素子の前記パッドと接続された接続部と、前記半導体素子と前記第1樹脂層との間に充填された第2樹脂層とを具備し、前記第1樹脂層から露出する前記充填材に前記第2樹脂層が接触することを特徴とする。
本発明の回路装置によれば、半導体素子がフリップチップ実装される基板(第1樹脂層)の主面から充填材を露出させ、この充填材にアンダーフィル(第2樹脂層)を接触させている。従って、第1樹脂層から露出する充填材により、第1樹脂層と第2樹脂層との密着性が向上され、半導体素子が動作することにより大きな温度変化が発生しても、第1樹脂層と第2樹脂層との剥離が防止されている。
更に本発明によれば、上記した充填材としてガラスクロス等の繊維状充填材を採用することにより、第1樹脂層と第2樹脂層との密着力が更に向上され、両者の剥離の恐れを回避できる。
更にまた、本発明によれば、基板を構成する第1樹脂層に含まれる充填材の一部が、第2樹脂層に含まれるので、第2樹脂層の熱膨張係数を小さくすることが可能となり、温度変化時に作用する熱ストレスを小さくすることもできる。
更に、製法上に於いては、第1樹脂層の主面をエッチングすることにより、第1樹脂層に埋設された導電材料を外部に突出させると共に、第1樹脂層に含有される充填材を外部に露出させることができる。そして、第1樹脂層から外部に露出する充填材が、第1樹脂層と第2樹脂層との密着性の向上に寄与する。
更にまた、電極となる導電材料を外部に突出させる工程が、充填材を露出させる工程を兼ねている。従って、工程数の増加を抑止して、第1樹脂層と第2樹脂層との密着性を向上させることができる。更には、基板を構成する第1樹脂層を均等に除去するエッチングにより上記工程が行われるので、突出部が突出する高さや、充填材が露出する程度を正確に制御できる利点もある。
また、本発明の携帯機器によれば、上述した構成の回路装置が組み込まれるので、その動作を安定なものとすることができる。
<第1の実施の形態>
以下に、図1〜図5を参照し、本実施の形態の回路装置及びその製造方法を説明する。ここで、図1は、本形態の回路装置1の構造を示す図であり、図2から図5は回路装置1の製造方法を示す図である。
先ず、図1(A)及び(B)を参照して回路装置1の構造を説明する。
図1に示す如く、回路装置1は、内蔵される半導体素子2よりも外形寸法が若干大きいサイズの樹脂封止型のCSP(Chip Size Package)である。回路装置1の外観は直方体形状または立方体形状である。尚、本実施の形態では、CSP型の回路装置について説明するが、この場合に限定するものではない。例えば、回路装置の外形寸法が、実装される半導体素子と、実質、同じサイズとなるWLP(Wafer Level Package)となる場合でも良い。
素子搭載用基板3は、主に、絶縁基材4と、絶縁基材4に形成された配線層5と、絶縁基材4の裏面を被覆する被覆層6とから成る。ここで、絶縁基材4は、エポキシ樹脂等の樹脂材料から成る樹脂層36(第1樹脂層)と、この樹脂層36に充填された繊維状充填材35(充填材)とから成る。更に、樹脂層36に充填される充填材としては、繊維状充填材35のみでも良いし、フィラーと称される粒状の充填材でも良いし、繊維状充填材と粒状充填材の両方が樹脂層36に充填されても良い。尚、被覆層6は、絶縁基材4の裏面側に配置される場合でも、配置されない場合でも良い。
絶縁基材4は、ガラスクロスに代表される繊維状充填材35にエポキシ樹脂が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザーである。絶縁基材4は、その表面側に半導体素子2が実装され、その裏面側に配線層5が形成される。そして、絶縁基材4は、製造工程に於いて半導体素子2を機械的に支持する機能も有する。ここで、絶縁基材4全体に対して繊維状充填材35が含まれる割合は、15wt%〜50wt%である。
繊維状充填材35としては、樹脂層36を構成する樹脂材料よりも熱膨張係数が小さい材料が採用される。具体的には、繊維状充填材35としては、熱膨張係数が小さいガラスから成り、太さ(直径)が2μm〜10μm(代表的には5μm)のガラスクロスが採用できる。ここで、樹脂層36の材料であるエポキシ樹脂の熱膨張係数は62×10−6/℃程度である。一方、繊維状充填材35としてガラスクロスが採用された場合、ガラスクロスの材料であるガラスの熱膨張係数は、8×10−6/℃程度である。この様に、熱膨張係数が小さい材料を繊維状充填材35の材料として採用することにより、繊維状充填材35と樹脂層36とから成る絶縁基材4の熱膨張係数を小さくして、回路装置1に内蔵される半導体素子2の熱膨張係数(2×10−6/℃)に近似させることができる。このことにより、回路装置1に温度変化が作用した際の、絶縁基材4と半導体素子2との間に発生する熱ストレスが低減され、両者の接続部の接続信頼性が向上される。
更に、繊維状充填材35としては、半導体素子2から発生する熱を、絶縁基材4を経由して良好に外部に放出させるために、樹脂層36よりも熱伝導率に優れる材料が採用される。ここで、繊維状充填材35の一例であるガラスクロスの熱伝導率は0.55(W/m・K)であり、樹脂層36の一例であるエポキシ樹脂の熱伝導率は0.19(W/m・K)である。
更にまた、繊維状充填材35としては、樹脂層36とはエッチング特性が異なる材料が好適である。即ち、絶縁基材4をエッチングする工程にて使用されるエッチャントに対して、エッチングレートが樹脂層36よりも低い材料が繊維状充填材35として好ましい。この様にすることで、絶縁基材4を上面からエッチングする工程に於いて、樹脂層36を所定の厚みになるまで除去すると共に、繊維状充填材35を残存させて樹脂層36の上面から露出させることができる。例えば、ガラスクロスはエッチングレートが小さいので、この観点からも繊維状充填材35の材料として好適である。
ここで、繊維状充填材35として、樹脂層36(例えばエポキシ樹脂)とは物性(熱膨張係数、熱伝導率、エッチングレート)が異なるアラミド樹脂から成る繊維を不織布の状態で採用することもできる。ここで、アラミド樹脂の熱膨張係数は0.1×10−6/℃〜10×10−6/℃(代表的には0.35×10−6/℃)である。また、アラミド樹脂の熱伝導率は、0.1(W/m・K)〜0.2(W/m・K)(代表的には0.15(W/m・K))である。更に、繊維状のアラミド樹脂の太さ(直径)は2μm〜10μm(代表的には5μm)である。
繊維状のアラミド樹脂を繊維状充填材35として採用することにより、次のような効果を奏することができる。先ず、アラミド樹脂は特に熱膨張係数が小さいので、半導体素子と絶縁基材4との熱膨張係数のミスマッチングを効果的に低減することができる。更に、不織布の状態のアラミド樹脂を繊維状充填材35として採用することにより、絶縁基材4を主面からエッチングする工程にて、アラミド樹脂から成る繊維状充填材35が基材の上面に堆積するので、セルフアラインでエッチングが終了する。このことにより、エッチングされた後の絶縁基材4の上面の均一性(平坦性)が向上される。この事項の詳細は、製造工程として後述する。
本実施の形態では、絶縁基材4を構成する樹脂層36の上面から、繊維状充填材35を部分的に外部に露出させている。そして、露出する繊維状充填材35は、後述するアンダーフィル29に接触している。更には、半導体素子2を被覆する封止樹脂30にも接触している。繊維状充填材35が樹脂層36から露出する状態を詳述すると、繊維状充填材35を構成する多数本の繊維が、樹脂層36の上面から上方に突出している。従って、絶縁基材4を上面から被覆するアンダーフィル29は、露出する繊維状充填材35に接触すると共に包み込むことになる。更に、露出する部分の繊維状充填材35の表面は、後述するエッチングの工程にて粗化されても良いし、部分的に切断されても良い。この事項は、後述する。
配線層5は、例えば、電解メッキ法等により形成されたCuメッキ層を選択的にエッチングすることで形成される。配線層5の膜厚は、例えば、20〜50(μm)程度である。配線層5は、絶縁基材4の裏面側にパターン配置される。そして、配線層5は、絶縁基材4に形成された貫通孔7、8、9、10を介して絶縁基材4の表面側に突出する。
配線層5の突出部11、12、13、14は、貫通孔7、8、9、10から上方に突出し、接続部として用いられる。尚、配線層5の突出部11、12、13、14は、絶縁基材4(樹脂層36)の表面から10〜30(μm)程度突出するが、その突出高さは、用途に応じて任意に設計変更が可能である。また、絶縁基材4の表面側には配線層5はパターン配置されず、突出部11、12、13、14のみが形成される。
被覆層6は、絶縁基材4の裏面側を被覆し、外部電極15、16が形成される箇所の被覆層6には開口部が形成される。被覆層6は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成り、被覆層6が、配線層5の上面を被覆する厚みは、例えば、20〜100(μm)程度である。尚、被覆層6は、ソルダーレジストや、PSR(Photo solder resist)とも称される。
外部電極15、16は、半田等の導電性材料から成り、絶縁基材4の裏面側にグリッド状に設けられるBGA(Ball Grid Array)である。そして、外部電極15、16は、回路装置1に内蔵される半導体素子2と配線層5を介して電気的に接続される。尚、回路装置としては、SIP(System in Package)等でも可能であることから、外部電極15、16の位置は、絶縁基材4の周囲にリング状に配置されても良いし、ランダムに配置されても良い。
半導体素子2(回路素子)は、絶縁基材4上に配線層5の突出部11、12、13、14を介して接続される。具体的には、半導体素子2のパッド17、18、19、20上には、例えば、Auから成るバンプ電極21、22、23、24が形成される。そして、半導体素子2のバンプ電極21、22、23、24は、例えば、フリップチップボンディング技術により、配線層5の突出部11、12、13、14上に、導電性材料25、26、27、28を介して実装される。導電性材料25、26、27、28としては、ロウ材または導電性ペースト等が用いられる。
尚、本実施の形態では、半導体素子2側にバンプ電極21、22、23、24が形成されている場合について説明したが、この場合に限定するものではない。例えば、半導体素子2のパッド17、18、19、20と配線層5の突出部11、12、13、14とが、導電性材料25、26、27、28を介して、直接電気的に接続する場合でも良い。また、突出部11、12、13、14が配置された絶縁基材4上に液状樹脂やシート状樹脂を配置し、半導体素子2を実装する際に加圧し、それらの樹脂を硬化させて接続する樹脂接合の場合でも良い。
ここでは、回路装置1に内蔵される回路素子として半導体素子2が採用されているが、他の回路素子が採用されても良い。具体的には、IC、LSI、ディスクリート型のトランジスタ、ダイオード等の能動素子が回路素子として採用されても良い。更には、チップ抵抗、チップコンデンサ、センサ等の受動素子が回路素子として採用されても良い。更に、受動素子と能動素子とを複数個組み合わせて内部接続されたシステムが、回路装置1の内部に構築されても良い。この場合、絶縁基材4の表面側には、配線層5の突出部が更に配置され、図1(A)に示す半導体素子2の隣にチップ抵抗等の受動素子が配置される。
尚、この素子搭載用基板3は、回路素子をただ載せたモジュール、基板全体を封止した回路装置に適用可能である。更にこの基板や回路装置に載せられる回路素子として半導体チップや受動素子が考えられる。しかもこれらの回路素子は、3次元的または平面的に設けられる。つまり3次元としては、複数の半導体チップがスタックされても良い。更には複数の半導体素子が平面配置されも良い。どちらにしても複数の回路素子が設けられてシステムが構成されるものである。
アンダーフィル29(第2樹脂層)は、半導体素子2と絶縁基材4との間隙を充填するように配置される。アンダーフィル29は、例えば、エポキシ樹脂から成り、半導体素子2と絶縁基材4との熱膨張係数の差により発生する熱応力に対し、バンプ接続部の補強材としても用いられる。そして、アンダーフィル29として用いられるエポキシ樹脂内に混入されるフィラー含有量により、アンダーフィル29の熱膨張係数、粘度が調整される。ここで、アンダーフィル29に含有される充填材の量は、一般的に絶縁基材4よりも少ない。
封止樹脂30は、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。封止樹脂30にも、熱抵抗を低減させるために、例えば粒子状のアルミナ(Al)等から成るフィラーが充填されている。また、封止樹脂30は、半導体素子2及び絶縁基材4の上面が覆われるように形成される。
図1(B)に示す如く、絶縁基材4には、その表面側と裏面側とを貫通する貫通孔7が形成される。そして、配線層5は、絶縁基材4の裏面側にパターン配置され、貫通孔7の内側面を介して絶縁基材4の表面側へと貫通して突出する。詳細は、回路装置の製造方法の説明の際に後述するが、突出部11は、絶縁基材4の表面側から絶縁基材4をエッチングすることで形成される。そして、配線層5において、バンプ電極として用いられる領域の厚みh2は、絶縁基材4内に埋設された構造となり、その厚みh2だけ素子搭載用基板3の厚みを薄くし、更には、回路装置1の厚みを薄くすることが出来る。
その一方で、絶縁基材4の表面側から突出する突出高さh2は、バンプ電極として使用する際の用途に応じて絶縁基材4のエッチング量を調整することで、任意に設定される。そして、突出高さh2を高くすることで、絶縁基材4と半導体素子2との離間距離を大きく出来、両者の熱膨張係数の差により発生する熱応力による導電性材料25へのダメージを緩和し、接続信頼性を向上させることが出来る。また、突出高さh2を高くすることで、半導体素子2側のバンプ電極21を省略し、あるいは、バンプ電極21の高さを低くすることができる。
本実施の形態では、絶縁基材4に含まれる繊維状充填材35の一部を外部に露出させて、露出する繊維状充填材35にアンダーフィル29を接触させている。具体的には、絶縁基材4は、ガラスクロス等から成る繊維状充填材35にエポキシ樹脂等から成る樹脂層36を含浸させたものである。本形態では、後述するエッチング処理により、樹脂層36の上面から繊維状充填材35を露出させている。このことにより、樹脂層36の上面から突出する繊維状充填材35に、アンダーフィル29が接触する。従って、樹脂層36の上面から露出する繊維状充填材35により、樹脂層36とアンダーフィル29とが結合され、両者の密着強度が向上する。換言すると、樹脂層36から上方に露出する繊維状充填材35にアンダーフィル29が含浸される。ここで、接触とは、アンダーフィル29が繊維状充填材35に単に接触することの他に、繊維状充填材35を構成する繊維に樹脂層35が回り込むことや、繊維状充填材35を構成する繊維どうしの間にアンダーフィル29が入り込むことや、繊維状充填材35を構成する繊維がアンダーフィル29に包み込まれることも含まれる。
更に、繊維状充填材35を樹脂層36から外部に突出させることにより、アンダーフィル29の熱膨張係数を低減させることができる。具体的には、塗布時の流動性を確保するためにアンダーフィル29には多量のフィラーが混入できないので、アンダーフィル29の熱膨張係数は一般的に大きい。このことから、アンダーフィル29と他の部材(半導体素子2や絶縁基材4)との熱膨張係数の差違に起因して、アンダーフィル29と他の部材との境界面で剥離が発生する恐れがある。本実施の形態では、これを回避するために、絶縁基材4の上面から突出する繊維状充填材35をアンダーフィル29に含ませている。このことにより、上方に突出する繊維状充填材35が、アンダーフィル29に含まれる充填材として機能してする。結果的に、アンダーフィル29の実質的な熱膨張係数が引き下げられる。アンダーフィル29の熱膨張係数が低下することにより、アンダーフィル29と半導体素子2との熱膨張係数の差が小さくなり。両者の接触部に作用する熱ストレスが低減される。
更には、上記構成により、熱伝導率に優れる繊維状充填材35がアンダーフィル29に含有されるので、アンダーフィル29全体の実質的な熱伝導率が向上される。従って、半導体素子2が動作することにより発生する熱が、アンダーフィル29を経由して良好に外部に放出される。
ここで、露出する繊維状充填材35は、後述するエッチング処理により表面が粗化されたものでも良いし、一部分が断裂した状態でも良い。繊維状充填材35がこの様な状態であることで、繊維状充填材35とアンダーフィル29との密着が良好なものとなる。
次に、図2から図5を参照し、図1に示す回路装置の製造方法を説明する。尚、図1(A)に示す回路装置と同じ構成部材には、同じ符番を付す。
第1工程:図2参照
本工程では、絶縁基材4の両主面に導電箔(Cu箔)を形成すると共に、絶縁基材4を貫通する導電材料を形成する。
図2(A)を参照して、絶縁基材4の表面側及び裏面側の全面に、例えば、メッキ法、蒸着法、スパッタ法または圧延法により、導電性部材としてのCu箔31、32を貼着したものを用意する。導電性部材としては、Al、Fe、Fe−Ni箔の場合でも良い。絶縁基材4としては、ガラスクロスまたは繊維状のアラミド樹脂から成る繊維状充填材35に樹脂層36(エポキシ樹脂等から成る)が含浸されたものである。そして、絶縁基材4は、製造工程に於いて半導体素子2(図1(A)参照)を機械的に支持する機能も有する。
尚、絶縁基材4の表面側のCu箔31は、後工程での配線層を形成する工程において剥離されるため、絶縁基材4を支持するための支持部材としての役割を果たせば良く、この部材を省略することも可能である。
図2(B)を参照して、次に、絶縁基材4の裏面側から貫通孔7、8、9、10を形成する。具体的には、公知のフォトリソグラフィ技術を用い、貫通孔7、8、9、10が形成される領域上のCu箔32に、例えば、塩化第2鉄または塩化第2銅のエッチング液を用いたウェットエッチングにより開口部を形成する。そして、残存したCu箔32をマスクとして用い、炭酸ガスレーザーにより絶縁基材4を除去し、貫通孔7、8、9、10の底にCu箔31を露出させる。尚、炭酸ガスレーザーで絶縁基材4を蒸発させた後、貫通孔7、8、9、10の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等のエッチング液を用いたウェットエッチングにより、この残査を取り除く。
図2(C)を参照して、次に、貫通孔7、8、9、10の内側に導電材料を形成する。具体的には、先ず、無電界メッキ法により、貫通孔7、8、9、10の内壁に、厚みが1(μm)程度の無電界メッキ膜を形成する。このとき、Cu箔31およびCu箔32の表面にも無電界メッキ膜が付着する。次に、Cu箔31およびCu箔32を電極として用いて電解メッキ処理を行い、厚みが5(μm)〜10(μm)程度の電解メッキ膜を形成する。この処理により、貫通孔7、8、9、10の内壁を被覆する無電界メッキ膜の上面にも、電解メッキ膜が形成される。
ここで、貫通孔7、8、9、10の内部に形成されたメッキ膜から成る導電材料は、半導体素子のパッドと接続される電極として用いられる。
ここで、上記した第1工程は変更することもできる。即ち、絶縁基材4の上面を被覆するCu箔31を省いて上記工程を行っても良い。更に、貫通孔7等の内部に形成される導電材料としては、Cu箔32と同じ材料のメッキ膜の他にも、Cu箔32とは材料が異なる導電材料(例えばアルミニウム等)でも良い。更に、Cu箔31およびCu箔32の両方を省いて、図2(C)に示す状態の絶縁基材4を用意した後に、無電界メッキ処理および電解メッキ処理を行うことで、絶縁基材4の両主面および各貫通孔の内部に導電材料を形成しても良い。
第2工程:図3参照
本工程では、絶縁基材4を上面からエッチングして、貫通孔7、8、9、10の内部に形成された導電材料を突出させると共に、絶縁基材4に含有される繊維状充填材35を露出させる。
図3(A)を参照して、先ず、公知のフォトリソグラフィ技術を用い、配線層5として用いられるCu箔32(図2(C)参照)の上面にフォトレジスト(図示せず)をエッチングマスクとして形成する。そして、例えば、塩化第2鉄または塩化第2銅のエッチング液を用いたウェットエッチングにより、Cu箔32(図2(C)参照)を選択的にエッチングし、配線層5を形成する。
次に、絶縁基材4の表面側に貼着されたCu箔31(図2(C)参照)を剥離する。この剥離工程は、塩化第2鉄または塩化第2銅を用いたケミカルエッチングで良く、Cu箔は全面的に除去される。そして、絶縁基材4の表面側からCu箔31を全面的に剥離することで、貫通孔7、8、9、10に形成された配線層5の一部分が露出する。
更に、図3(A)を参照して、次に、絶縁基材4をその表面側からエッチングし、貫通孔7等に充填された配線層5の一部を絶縁基材4の表面側に突出させる。更に、本工程により、絶縁基材4に含まれる繊維状充填材35を上方に露出させる。
絶縁基材4をエッチングする方法として、ドライエッチングまたはウェットエッチングを用いることが出来る。ドライエッチングの場合には、例えば、酸素と窒素との混合雰囲気中で、プラズマ出力を50〜150(W)、処理時間を3〜30(min)の条件により、絶縁基材4をエッチングする。また、ウェットエッチングの場合には、例えば、過マンガン酸ナトリウムと水酸化ナトリウムを主成分とする水溶液をエッチング液として用い、処理温度を70〜85(℃)、処理時間を5〜30(min)の条件により、絶縁基材4をエッチングする。これらのエッチング工程により、絶縁基材4の表面側に、突出部11、12、13、14を形成する。ここで、各突出部11等が突出する高さ(樹脂層36の上面から突出部11等の頂点までの距離)は、例えば、10〜30(μm)程度である。
図3(B)は、図3(A)を部分的に拡大した平面図である。この図を参照して、上記工程により、貫通孔10に埋め込まれた導電材料が上部に突出して突出部14が形成されると共に、絶縁基材4に含まれる繊維状充填材35の一部分がエッチングされずに上方に突出している。これは、エポキシ樹脂から成る樹脂層36と、ガラスクロスから成る繊維状充填材35とでは、上記したエッチャントに対するエッチングレートが異なるからである。即ち、樹脂層36は上記したエッチング処理により直ちに腐食されるが、繊維状充填材35は殆ど腐食されない。結果的に樹脂層36のみがエッチングされて、繊維状充填材35は残存する。
また、本工程により、ガラスクロス等である繊維状充填材35の表面が若干腐食されて粗面となると、後の工程にて、繊維状充填材35の表面とアンダーフィルとの密着強度が向上される。
更に、上記工程にて、露出する繊維状充填材35の一部が断裂された状態でも良い。繊維状充填材35がこの様な状態になることにより、繊維状充填材35の密度が粗い状態になる。従って、後の工程にて、アンダーフィル29と繊維状充填材35との密着強度が向上されると共に、アンダーフィル29の充填が容易になる利点がある。更に、この利点を大きくするために、ブラッシング等の機械的加工により、樹脂層36から露出する繊維状充填材35を粗化または断裂させる工程を追加しても良い。
図3(C)を参照して、外部に露出する繊維状充填材35は、上記したエッチングを所定の厚みでストップさせるための層として機能する場合もある。具体的には、上記したエッチングを進行させることで、樹脂層36が上層から徐々に腐食されて、繊維状充填材35が外部に露出するようになる。そして、多量の繊維状充填材35が外部に露出するようになると、作用する重力により繊維状充填材35が樹脂層36の上面に堆積して、エッチャントが樹脂層36の上面に接触しがたくなり、エッチングがストップする。このことにより、特段の制御をせずとも、エッチングされる樹脂層36の厚みを制御することが可能となる。更には、エッチングされた後の樹脂層36の厚みを均一化することも可能となる。この様な効果は、繊維状充填材35としてガラスクロスを採用した場合でも得られるが、繊維状充填材35としてアラミド樹脂から成る繊維を不織布の状態で採用した場合に、特に効果が高い。
更に、図1(B)に示したように、配線層5の突出部11、12、13、14はバンプ電極として用いられるため、突出部11、12、13、14の突出高さは、用途に応じて、処理時間を変えることで任意の設計変更が可能である。つまり、本実施の形態では、製造装置(金型等を含む)を変更することなく、エッチング時間を変更することで、簡易に、突出部11、12、13、14の突出高さを変更できるので、製造方法の簡略化や製造コストの低減を実現できる。
第3工程:図4及び図5参照
本工程では、半導体素子2をフリップチップ実装し、半導体素子2と絶縁基材4との間にアンダーフィル29を充填させる。更に、本工程では、半導体素子2が被覆されるように封止樹脂30を形成する。
先ず、図4を参照して、半導体素子2をフリップチップ実装すると共に、半導体素子2の下方の間隙にアンダーフィル29を充填させる。この工程では、液状のアンダーフィルを充填させる方法と、シート状の樹脂シートを使用する方法の2つの方法が考えられる。図4(A)を参照して、液状のアンダーフィル29を使用する方法を説明する。そして、図4(B)を参照して、シート状の樹脂シート38を使用する方法を説明する。
図4(A)を参照して、先ず、半導体素子2をバンプ電極として用いられる突出部11、12、13、14上に実装する。例えば、ロウ材等の導電性材料25、26、27、28をスクリーン印刷により、突出部11、12、13、14上に塗布する。そして、フリップチップボンディング技術により、半導体素子2のバンプ電極21、22、23、24が突出部11、12、13、14上に位置するようにマウントし、リフローすることで、絶縁基材4上に半導体素子2を実装する。
次に、半導体素子2と絶縁基材4との間隙にアンダーフィル29を注入する。アンダーフィル29として、例えば、エポキシ樹脂が採用される。そして、液状のアンダーフィル29を、例えば、毛管法により半導体素子2の1辺もしくは2辺から注入した後、加熱し、硬化させる。尚、アンダーフィル29内に混入されるフィラー含有量により、アンダーフィル29の粘度が調整される。
本工程では、繊維状充填材35が絶縁基材4の樹脂層36の上面から上方に突出している。従って、半導体素子2と絶縁基材4との間隙に液状のアンダーフィル29を充填させると、露出する繊維状充填材35にアンダーフィル29が結合する。従って、絶縁基材4とアンダーフィル29とは、両者の界面だけではなく、樹脂層36から露出する繊維状充填材35を介して結合されるので、両者の密着強度は非常に強固になる。
図4(B)を参照して、この方法では、絶縁基材4と半導体素子2との間に、例えば半硬化された状態の樹脂シート38を介在させて、半導体素子2を上方から絶縁基材4に押圧する。この様にすることで、絶縁基材4の突出部11、12、13、14が樹脂シート38を貫通して、半導体素子2のパッド17、18、19、20の下面に圧接される。更に、樹脂シート38を加熱硬化させる。この方法によっても、絶縁基材4の上面から外部に突出する繊維状充填材35が、樹脂シート38に食い込むので、アンダーフィルとなる樹脂シート38と樹脂層36との密着強度が向上される。
図5を参照して、次に、半導体素子2および絶縁基材4の上面が覆われるように封止樹脂30を形成する。トランスファーモールドにより封止樹脂30を形成する場合には熱硬化性樹脂が用いられ、インジェクションモールドにより封止樹脂30を形成する場合には熱可塑性樹脂が用いられる。
次に、絶縁基材4の裏面側にパターン配置された配線層5を被覆するように被覆層6を形成する。被覆層6としては、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂が用いられる。そして、外部電極15、16が形成される配線層5上の被覆層6は開口され、その開口部を利用して、例えば、半田ボールから成る外部電極15、16を形成する。
上記工程が終了した後は、素子搭載用基板3および封止樹脂30を所定の位置で切断して、個々の半導体装置を得る。また、半導体素子2がウェハの状態で用いられているときは、ウェハ、封止樹脂30および素子搭載用基板3を、所定の箇所で一括して切断して、個々の回路装置に分離する。
<第2の実施の形態>
以下に、図6から図8を参照して、本実施の形態の回路装置およびその製造方法について説明する。ここで、図6は本実施の形態の回路装置41の構成を説明する図であり、図7および図8は回路装置41の製造方法を示す断面図である。本実施の形態の回路装置41の構成は、第1の実施の形態で説明した回路装置1と類似している。従って、第1の実施の形態と名称が同一な部材に関しては、詳細な説明を割愛する場合がある。本実施の形態の回路装置41の特徴的な点は、半導体素子42のパッドと接続される接続部が、貫通孔47等に埋め込まれた導電材料から成る点にある。
先ず、図6(A)及び図6(B)を参照し、回路装置の構造を説明する。
素子搭載用基板43は、主に、絶縁基材44と、絶縁基材44に形成された配線層45と、絶縁基材44裏面側を被覆する被覆層46とから成る。尚、被覆層46は、絶縁基材44の裏面側に配置される場合でも、配置されない場合でも良い。
絶縁基材44は、ガラス繊維等の繊維状充填材35にエポキシ樹脂から成る樹脂層36が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザーである。絶縁基材44は、その表面側に半導体素子42が実装され、その裏面側に配線層45が形成される。そして、絶縁基材44は、製造工程に於いて半導体素子42を機械的に支持する機能も有する。更に、絶縁基材44の樹脂層36の上面からは、絶縁基材44に含まれる繊維状充填材35が突出して、アンダーフィル69と接触している。
配線層45は、例えば、電解メッキ法等により形成されたCuメッキ層を選択的にエッチングすることで形成される。そして、配線層45は、絶縁基材44に形成された貫通孔47、48、49、50を介して絶縁基材44の表面側に突出する。配線層45の突出部51、52、53、54は、貫通孔47、48、49、50上方に突出し、バンプ電極として用いられる。尚、配線層45の突出部51、52、53、54は、絶縁基材44の表面から10〜30(μm)程度突出しているが、その突出高さは、用途に応じて任意に設計変更が可能である。また、絶縁基材44の表面側には配線層45はパターン配置されず、突出部51、52、53、54のみが形成される。
被覆層46は、絶縁基材44の裏面側を被覆し、外部電極55、56が形成される箇所の被覆層46には、開口部が形成される。
外部電極55、56は、半田等の導電性材料から成り、絶縁基材44の裏面側にグリッド状に設けられるBGAである。
半導体素子42は、絶縁基材44上に配線層45の突出部51、52、53、54を介して接続されている。具体的には、半導体素子42のパッド57、58、59、60上には、例えば、Auから成るバンプ電極61、62、63、64が形成される。そして、半導体素子42のバンプ電極61、62、63、64は、例えば、フリップチップボンディング技術により、配線層45の突出部51、52、53、54上に、導電性材料65、66、67、68を介して実装される。導電性材料65、66、67、68としては、ロウ材または導電性ペースト等が用いられる。
アンダーフィル69は、半導体素子42と絶縁基材44との間隙を充填するように配置される。更に、アンダーフィル69は、樹脂層36の上面から露出する繊維状充填材35に接触することで、絶縁基材44に強固に密着している。
封止樹脂70は、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。また、封止樹脂70は、半導体素子42および絶縁基材44の上面が覆われるように形成される。
図6(B)に示す如く、絶縁基材44には、その表面側と裏面側とを貫通する貫通孔47が形成される。そして、配線層45は、絶縁基材44の裏面側にパターン配置され、貫通孔47を埋設して絶縁基材44の表面側へと突出する。詳細は、回路装置の製造方法の説明の際に後述するが、突出部51は、絶縁基材44の表面側から絶縁基材44をエッチングすることで形成される。
次に、図7および図8を参照し、上述した構成の回路装置41の製造方法を説明する。尚、上述した回路装置と同じ構成部材には、同じ符番を付す。
第1工程:図7(A)および図7(B)参照
本工程では、絶縁基材4を貫通する導電材料を突出部とすると共に、絶縁基材44の裏面に配線層45を設ける。
先ず、絶縁基材44を準備し、絶縁基材44の表面側及び裏面側の全面に、例えば、メッキ法、蒸着法、スパッタ法または圧延法により、導電性部材としてのCu箔71、72を貼着する。絶縁基材44は、製造工程に於いて半導体素子42(図6(A)参照)を機械的に支持する機能も有する。
更に、エッチングによりCu箔71を部分的に除去して開口部を形成し、この開口部に上方からレーザーを照射することで、貫通孔47、48、49、50を形成する。更に、貫通孔47、48、49、50の内壁に無電界メッキ処理により無電界メッキ膜を付着させた後に、フィリング電解メッキ法により、各貫通孔47等の内部をメッキ膜により埋め込む。本工程では、フィリング電解メッキ法が行われるので、貫通孔47、48、49、50の内部は、メッキの材料により完全に埋め込まれる。
図7(B)を参照して、次に、上記したCu箔71およびCu箔72をエッチングして、配線層45を形成すると共に、突出部51、52、53、54を形成する。
具体的には、絶縁基材44の表面側ではCu箔71をエッチングして突出部51、52、53、54を形成する。ここで、Cu箔71のエッチングは、Cu箔71の上面に配置されたレジストR(図7(A)参照)を使用して選択的に行われる。このことにより、絶縁基材44の上面から上方に突出する突出部51、52、53、54が形成される。
一方、絶縁基材44の裏面側ではCu箔72を選択的にエッチングして配線層45を形成する。
第2工程:図7(C)参照
本工程では、絶縁基材44を上面からエッチングして、突出部51、52、53、54を更に突出させると共に、絶縁基材44に含有される繊維状充填材35を露出させる。図7(C)では、エッチングされる前の絶縁基材44の上面を点線にて示している。
具体的には、絶縁基材44をその表面側からエッチングし、突出部51、52、53、54が、所望の突出高さとなるようにする。絶縁基材44をエッチングする方法として、ドライエッチングまたはウェットエッチングを用いることが出来る。ドライエッチングの場合には、例えば、酸素と窒素との混合雰囲気中で、プラズマ出力を50〜150(W)、処理時間を3〜30(min)の条件により、絶縁基材44をエッチングする。また、ウェットエッチングの場合には、例えば、過マンガン酸ナトリウムと水酸化ナトリウムを主成分とする水溶液をエッチング液として用い、処理温度を70〜85(℃)、処理時間を5〜30(min)の条件により、絶縁基材44をエッチングする。これらのエッチング工程により、絶縁基材44の表面側に、例えば、10〜30(μm)程度の突出部51、52、53、54を形成する。
更に本工程では、繊維状充填材35を構成する材料のエッチングレートは、樹脂層36のエッチングレートよりも小さい。従って、上記したエッチングにより、樹脂層36は腐食されるが、繊維状充填材35は容易に腐食されない。結果的に、腐食されない繊維状充填材35は残存して、樹脂層36の上面から上方に突出する。
本実施の形態では、上述したように、第1工程にて突出部51等を樹脂層36の上面から突出した構成にし、更に、第2工程にて樹脂層36をエッチングしている。このことにより、突出部51等が樹脂層36の上面から突出する高さを高くすることができる。
第3工程:図8参照
本工程では、半導体素子42をフリップチップ実装し、半導体素子42を封止する封止樹脂70を形成する。
図8(A)を参照して、先ず、半導体素子42をバンプ電極として用いられる突出部51、52、53、54上に実装する。例えば、ロウ材等の導電性材料65、66、67、68をスクリーン印刷により、突出部51、52、53、54上に塗布する。そして、半導体素子42のバンプ電極61、62、63、64が突出部51、52、53、54上に位置するようにマウントし、リフローすることで、絶縁基材44上に半導体素子42を実装する。
次に、半導体素子42と絶縁基材44との間隙にアンダーフィル69を注入する。アンダーフィル69として、例えば、エポキシ樹脂を用い、液状のアンダーフィル69を、例えば、毛管法により半導体素子42の1辺もしくは2辺から注入した後、加熱し、硬化させる。尚、アンダーフィル69内に混入されるフィラー含有量により、アンダーフィル69の粘度が調整される。ここで、アンダーフィル69の材料としては、第1の実施の形態にて述べたシート状の樹脂材料が適用されても良い。
更に、本工程では、使用されるアンダーフィル69は、樹脂層36から露出する繊維状充填材35に接触する。換言すると、露出する繊維状充填材35にアンダーフィル69が含浸される。従って、アンダーフィル69と絶縁基材44との密着強度が強固である。更に、繊維状充填材35がアンダーフィル69に含まれるので、アンダーフィル69の放熱性が向上されると共に、アンダーフィル69の熱膨張係数が小さくなる。
図8(B)を参照して、次に、半導体素子42および絶縁基材44の上面が覆われるように封止樹脂70を形成する。そして、トランスファーモールドにより封止樹脂70を形成する場合には熱硬化性樹脂が用いられ、インジェクションモールドにより封止樹脂70を形成する場合には熱可塑性樹脂が用いられる。
更に、絶縁基材44の裏面側にパターン配置された配線層45を被覆するように被覆層46を形成する。被覆層46としては、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂が用いられる。そして、外部電極55、56が形成される配線層45上の被覆層46は開口され、その開口部を利用して、例えば、半田ボールから成る外部電極55、56を形成する。
<第3の実施の形態>
本実施の形態では、図9から図11を参照して、他の形態の回路装置の構成を説明する。本形態にて説明する回路装置の概略的構成は、上述した他の実施の形態と同様であるので、以下では、本形態の回路装置が相違する点を中心に説明を行う。
図9(A)に示す回路装置1Aでは、絶縁基材4の上面から上方に突出する突出部11が形成され、この突出部11の上面が半導体素子2のパッド17の下面に圧接(接続)されている。そして、絶縁基材4の樹脂層36の上面から上方に繊維状充填材35が露出しており、露出する部分の繊維状充填材35は、半導体素子2の下方に充填されるアンダーフィル29に埋め込まれる。
図1に示した回路装置1の構成では、バンプ電極等を介して半導体素子2を接続したが、ここでは、バンプ電極を用いずに、突出部11の上端を半導体素子2に接続している。このことにより、アンダーフィル29が充填される部分(半導体素子2と絶縁基材4との間の空間)が狭くなる。従って、上述した第1の実施と比較すると、アンダーフィル29に密に繊維状充填材35が含まれる。
以上のことにより、アンダーフィル29に繊維状充填材35が含まれる割合(充填率)を、樹脂層36と同程度またはそれ以上にすることが可能となり、両者の熱膨張係数が同程度に成る。結果的に、アンダーフィル29と絶縁基材4との境界面に作用する熱ストレスが低減されて、両者の剥離が防止される。
更に、アンダーフィル29に繊維状充填材35が含まれる割合が増加するので、アンダーフィル29全体の熱抵抗が低減されて、回路装置全体の放熱性が向上される。
図9(B)を参照して、この図に示す回路装置1Bでは、樹脂層36から上方に露出する繊維状充填材35が樹脂層36の上面に堆積した状態で、絶縁基材4と半導体素子2との間にアンダーフィル29が充填されている。この構成により、樹脂層36との境界部分に於いて、アンダーフィル29に繊維状充填材35が含まれる割合を、樹脂層36よりも大きくすることができる。このことにより、繊維状充填材35によりアンダーフィル29と樹脂層36とがより強固に密着され、両者の剥離が防止される。
ここで、上記した構成は、図6に示した回路装置41に適用させることができる。
図10を参照して、次に、更なる他の形態の回路装置1Cの構成を説明する。ここでは、樹脂層36に、シリカ(SiO)やアルミナ(Al)等の粒子状充填材37が混入されている。そして、樹脂層36の上面から露出する粒子状充填材37に、アンダーフィル29が接触している。この様な構成によっても、樹脂層36に含まれる充填材によって、樹脂層36とアンダーフィル29との密着性を向上することができる。
なお、この図に示す粒子状充填材37の構成は、図1、図6、図9に示す回路装置に適用可能である。
図11(A)を参照して、次に、マルチチップモジュールについて説明する。この図は、マルチチップモジュールである回路装置81を説明するための断面図である。
図示の如く、回路装置81は、絶縁基材82上に、半導体素子83、84が実装され、マルチチップモジュールとして構成される。そして、半導体素子83、84は、絶縁基材82上にベアチップの状態で実装されることで、高密度実装が実現され、回路装置81の小型化が実現される。尚、ここでは、2つの半導体素子83、84のみが示されているが、更に多数の半導体素子(回路素子)が実装される場合でも良い。
素子搭載用基板85は、主に、絶縁基材82と、絶縁基材82に形成された配線層86と、絶縁基材82裏面側を被覆する被覆層87とから成る。また、絶縁基材82は、樹脂層36に繊維状充填材35が含まれて成り、繊維状充填材35の一部分は樹脂層36から上方に突出してアンダーフィル116に含まれている。
配線層86は、例えば、電解メッキ法等により形成されたCuメッキ層を選択的にエッチングすることで形成される。配線層86は、絶縁基材82の裏面側にパターン配置される。そして、配線層86は、絶縁基材82に形成された貫通孔88、89、90、91を介して絶縁基材82の表面側に突出している。配線層86の突出部92、93、94、95は、貫通孔88、89、90、91上方に突出し、バンプ電極として用いられる。
被覆層87は、絶縁基材82の裏面側を被覆し、外部電極96、97、98、99、100、101、102、103が形成される箇所の被覆層87には開口部が形成される。
外部電極96、97、98、99、100、101、102、103は、絶縁基材82の裏面側に形成され、グリッド状に設けられるBGAである。
半導体素子83、84(回路素子)は、導電性材料104、105、106、107を介して突出部92、93、94、95上に実装される。
アンダーフィル116は、半導体素子83、84と絶縁基材82との間隙を充填するように配置される。アンダーフィル116は、例えば、エポキシ樹脂から成る。
封止樹脂117は、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。
上記した構成のマルチチップモジュールである回路装置81に於いても、樹脂層36から上方に突出する繊維状充填材35にアンダーフィル116が接触することで、両者の密着強度が向上する等の効果が得られる。
以下に、図11(B)を参照し、多層配線構造の回路装置121について説明する。
素子搭載用基板123は、主に、第1の絶縁基材124、第2の絶縁基材125、第3の絶縁基材126と、第1〜第3絶縁基材124、125、126に形成された3層の多層配線層127と、第3の絶縁基材126裏面側を被覆する被覆層128とから成る。尚、被覆層128は、第3の絶縁基材126の裏面側に配置される場合でも、配置されない場合でも良い。
第1の絶縁基材124、第2の絶縁基材125および第3の絶縁基材126は、樹脂材料から成り、積層されている。そして、これらの絶縁基材124、125、126は、製造工程に於いて半導体素子122を機械的に支持する機能も有する。
第1の絶縁基材124には、貫通孔129、130が形成される。貫通孔129、130内は、配線層127A、127Bにより埋設されている。そして、配線層127A、127Bは、例えば、フィリング電解メッキ法により形成されている。配線層127A、127Bは、第1の絶縁基材124の表面側に突出し、その突出部131、132はバンプ電極として用いられる。尚、突出部131、132は、第1の絶縁基材124の表面から10〜30(μm)程度突出しているが、その突出高さは、用途に応じて任意に設計変更が可能である。
第2の絶縁基材125には、その表面側に配線層127C、127D、127Eが形成され、その裏面側に配線層127F、G、Hが形成される。配線層127Cは、配線層127Aと接続し、貫通孔133を介して第2の絶縁基材125の裏面側へと配線され、配線層127Fと接続する。同様に、配線層127Eは、配線層127Bと接続し、貫通孔134を介して第2の絶縁基材125の裏面側へと配線され、配線層127Hと接続する。そして、配線層127C、127D、127Eは、例えば、電解メッキ法等により形成されたCuメッキ層を選択的にエッチングすることで形成される。配線層127F、127G、127Hは、例えば、第2の絶縁基材125に貼着されたCu箔をエッチングすることで形成される。
第3の絶縁基材126には、配線層127I、127J、127Kが形成される。配線層127Iは、配線層127Fと接続し、貫通孔135を介して第3の絶縁基材126の裏面側へと配線される。同様に、配線層127Jは、配線層127Hと接続し、貫通孔136を介して第3の絶縁基材126の裏面側へと配線される。そして、配線層127I、127J、127Kは、例えば、電解メッキ法等により形成されたCuメッキ層を選択的にエッチングすることで形成される。配線層127I、127J、127Kは、第3の絶縁基材126の裏面側にパターン配置される。
被覆層128は、第3の絶縁基材126の裏面側を被覆し、外部電極137、138が形成される箇所の被覆層128には開口部が形成される。被覆層128は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成る。
外部電極137、138は、第3の絶縁基材126の裏面側に形成され、グリッド状に設けられるBGAである。
半導体素子122(回路素子)は、導電性材料139、140を介して突出部131、132上に実装される。
尚、本実施の形態では、半導体素子122側にバンプ電極141、142が形成される場合について説明したが、この場合に限定するものではない。例えば、半導体素子122のパッド143、144と配線層127A、127Bの突出部131、132とが、導電性材料139、140を介して、直接電気的に接続する場合でも良い。また、液状樹脂やシート状樹脂を用いた樹脂接合の場合でも良い。
アンダーフィル145は、半導体素子122と第1の絶縁基材124との間隙を充填するように配置される。アンダーフィル145は、例えば、エポキシ樹脂から成る。
封止樹脂146は、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。
ここで、上記した第1の絶縁基材124は、繊維状充填材35が充填された樹脂層36から成る。そして、樹脂層36の上面からは繊維状充填材35が上方に突出して、アンダーフィル145に含まれている。このことにより、上記したアンダーフィル145の剥離を防止できると共に、アンダーフィル145の熱伝導率を向上できる利点もある。
更に、図では、最上層の第1の絶縁基材124のみに繊維状充填材35が混入されているが、全ての絶縁基材に繊維状充填材35を充填させても良い。
<第4の実施の形態>
以下に、図12を参照し、上述した回路装置が搭載された携帯機器、具体的には、携帯電話機について説明する。図12(A)は、本実施の形態の回路装置を搭載する携帯電話機を説明するための斜視図である。図12(B)は、本実施の形態である携帯電話機の内部構造を説明するための断面図である。尚、本実施の形態である携帯電話機に搭載される回路装置は、各実施の形態の回路装置であり、適宜上記の説明を参照するものとする。
図12(A)に示す如く、携帯電話機151は第1の筐体152と第2の筐体153を含む機器本体から成り、第1の筐体152と第2の筐体153とは、可動部154によって連結される。そして、第1の筐体152と第2の筐体153は、可動部154を軸として回転動作が可能である。
表示部155は、第1の筐体152に設けられる。表示部155は、例えば、液晶ディスプレイ(LCD)から成り、表示部155には、文字や画像等の情報が表示される。
スピーカー部156は、第1の筐体152の表示部155上方に設けられる。
操作部157は、第2の筐体153に設けられる。操作部157は、電源投入するための電源キー、メールモードを起動させるメールキー、十字キー、数字・文字キー等から構成される。
マイク部158は、第2の筐体153の操作部157下方に設けられる。
図12(B)に示す如く、第1の筐体152内側には、その背面側にプリント基板159が配置される。プリント基板159上には、表示部155、回路装置160等が実装される。回路装置160と表示部155等とは、プリント基板159上の配線層を介して電気的に接続する。そして、本実施の形態の回路装置160は、各回路を駆動するための電源回路、RF(Radio Frequency)発生するRF発生回路、DAC(Digital Analog Converter)回路、エンコーダ回路、液晶パネルの光源としてのバックライトの駆動回路等として用いられる。
尚、本実施の形態では、携帯機器として携帯電話機を用いて説明したが、この場合に限定するものではない。例えば、携帯機器としては、個人用携帯端末機(PDA)、デジタルビデオカメラ(DVC)、音楽プレーヤ、デジタルスチルカメラ(DSC)等のような電子機器であっても良い。
本発明の第1の実施の形態における回路装置を説明するための(A)断面図、(B)断面図である。 本発明の第1の実施の形態における回路装置の製造方法を説明するための(A)断面図、(B)断面図、(C)断面図である。 本発明の第1の実施の形態における回路装置の製造方法を説明するための(A)断面図、(B)断面図、(C)断面図である。 本発明の第1の実施の形態における回路装置の製造方法を説明するための(A)断面図、(B)断面図である。 本発明の第1の実施の形態における回路装置の製造方法を説明するための断面図である。 本発明の第2の実施の形態における回路装置を説明するための(A)断面図、(B)断面図である。 本発明の第2の実施の形態における回路装置の製造方法を説明するための(A)断面図、(B)断面図、(C)断面図である。 本発明の第2の実施の形態における回路装置の製造方法を説明するための(A)断面図、(B)断面図である。 本発明の第3の実施の形態における回路装置を説明するための(A)断面図、(B)断面図である。 本発明の第3の実施の形態における回路装置を説明するための断面図である。 本発明の第3の実施の形態における回路装置を説明するための(A)断面図、(B)断面図である。 本発明の第4の実施の形態における携帯機器を説明するための(A)斜視図、(B)断面図である。 従来の実施の形態における回路基板装置を説明するための断面図である。 従来の実施の形態における回路基板装置の製造方法を説明するための(A)断面図、(B)断面図、(C)断面図、(D)断面図、(E)断面図である。
符号の説明
1 回路装置
2 半導体素子
3 素子搭載用基板
4 絶縁基材
5 配線層
6 被覆層
7、8、9、10 貫通孔
11、12、13、14 突出部
15、16 外部電極
17、18、19、20 パッド
21、22、23、24 バンプ電極
25、26、27、28 導電性材料
29 アンダーフィル
30 封止樹脂
31、32 Cu箔
33 無電解メッキ層
34 Cuメッキ層
35 繊維状充填材
36 樹脂層
37 粒子状充填材
38 樹脂シート
41 回路装置
51、52、53、54 突出部
81 回路装置
121 回路装置
151 携帯電話機

Claims (7)

  1. 一主面に複数のパッドが形成されてフリップチップ実装された半導体素子と、
    繊維状充填材が混入された第1樹脂層から成る絶縁基材と、
    前記第1樹脂層から前記半導体素子側に突出して前記半導体素子の前記パッドと接続された接続部と、
    前記半導体素子と前記第1樹脂層との間に充填された第2樹脂層とを具備し、
    前記繊維状充填材は、前記第2樹脂層よりも熱膨張係数が小さく、前記繊維状充填材を構成する繊維どうしの間に前記第2樹脂層が入り込んでいることを特徴とする回路装置。
  2. 前記第1樹脂層から外部に突出する前記繊維状充填材の少なくとも一部は切断された状態であることを特徴とする請求項1記載の回路装置。
  3. 前記第1樹脂層と前記第2樹脂層との界面の近傍に於いて前記第2樹脂層に前記繊維状充填材が含まれる割合は、前記第1樹脂層に前記繊維状充填材が含まれる割合よりも高いことを特徴とする請求項1又は2記載の回路装置。
  4. 前記接続部は、前記絶縁基材を貫通して前記半導体素子側に突出することを特徴とする請求項1記載の回路装置。
  5. 繊維状充填材が混入された第1樹脂層から成り、第1主面と前記第1主面に対向する第2主面とを有し、実装予定の半導体素子のパッドに対応する箇所に導電材料が埋設された絶縁基材を用意する第1の工程と、
    前記第1樹脂層と前記繊維状充填材とでエッチングレートが相違するエッチャントを使用して、前記絶縁基材を前記第1主面からエッチングし、前記導電材料を外部に突出させて突出部とすると共に、前記第1樹脂層から前記繊維状充填材を外部に露出させる第2の工程と、
    前記半導体素子をフリップチップ接続して、前記半導体素子の前記パッドを前記突出部に電気的に接続すると共に、前記第1樹脂層と前記半導体素子との間に第2樹脂層を充填させて、前記第1樹脂層から露出する前記充填材に前記第2樹脂層を接触させる第3の
    程と、
    を具備し、
    前記繊維状充填材は、前記第2樹脂層よりも熱膨張係数が小さく、前記第3の工程において前記繊維状充填材を構成する繊維どうしの間に前記第2樹脂層が入り込ませることを特徴とする回路装置の製造方法。
  6. 前記第2の工程では、
    外部に露出した前記繊維状充填材により、エッチングされた前記第1樹脂層の表面が被覆されることを特徴とする請求項5記載の回路装置の製造方法。
  7. フリップチップ実装された半導体素子を具備する回路装置が搭載される携帯機器であり、
    前記回路装置は、
    一主面に複数のパッドが形成されてフリップチップ実装された半導体素子と、
    繊維状充填材が混入された第1樹脂層から成る絶縁基材と、
    前記第1樹脂層から前記半導体素子側に突出して前記半導体素子の前記パッドと接続された接続部と、
    前記半導体素子と前記第1樹脂層との間に充填された第2樹脂層とを具備し、
    前記繊維状充填材は、前記第2樹脂層よりも熱膨張係数が小さく、前記繊維状充填材を構成する繊維どうしの間に前記第2樹脂層が入り込んでいることを特徴とする携帯機器。
JP2007210246A 2007-08-10 2007-08-10 回路装置及びその製造方法、携帯機器 Expired - Fee Related JP5439713B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007210246A JP5439713B2 (ja) 2007-08-10 2007-08-10 回路装置及びその製造方法、携帯機器
US12/673,409 US8258620B2 (en) 2007-08-10 2008-08-08 Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
PCT/JP2008/002186 WO2009022461A1 (ja) 2007-08-10 2008-08-08 回路装置及びその製造方法、携帯機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007210246A JP5439713B2 (ja) 2007-08-10 2007-08-10 回路装置及びその製造方法、携帯機器

Publications (2)

Publication Number Publication Date
JP2009044092A JP2009044092A (ja) 2009-02-26
JP5439713B2 true JP5439713B2 (ja) 2014-03-12

Family

ID=40444471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007210246A Expired - Fee Related JP5439713B2 (ja) 2007-08-10 2007-08-10 回路装置及びその製造方法、携帯機器

Country Status (1)

Country Link
JP (1) JP5439713B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335364B2 (ja) * 2007-10-31 2013-11-06 三洋電機株式会社 素子搭載用基板、半導体モジュール及び携帯機器
US10276486B2 (en) * 2010-03-02 2019-04-30 General Electric Company Stress resistant micro-via structure for flexible circuits
JP5592223B2 (ja) * 2010-10-07 2014-09-17 新日本無線株式会社 インターポーザおよびそれを用いた半導体装置の製造方法
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6418297B2 (ja) * 2017-08-29 2018-11-07 スミダコーポレーション株式会社 電子部品の製造方法
JP7409980B2 (ja) * 2020-06-29 2024-01-09 株式会社日立産機システム モールド電気機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574975A (ja) * 1991-09-17 1993-03-26 Denki Kagaku Kogyo Kk 接続用部品付きマトリツクス回路基板
JPH0964538A (ja) * 1995-08-23 1997-03-07 Toppan Printing Co Ltd プリント配線板の製造方法
JP3982233B2 (ja) * 2001-10-26 2007-09-26 松下電工株式会社 配線板製造用シート材及び多層板
JP4890959B2 (ja) * 2005-06-17 2012-03-07 日本電気株式会社 配線基板及びその製造方法並びに半導体パッケージ
JP2007158193A (ja) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品実装用基板、電子部品モジュール、電子部品実装構造体及びこれらの製造方法
JP2007189216A (ja) * 2005-12-16 2007-07-26 Sumitomo Bakelite Co Ltd 多層配線板の製造方法

Also Published As

Publication number Publication date
JP2009044092A (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
US8258620B2 (en) Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JP4361826B2 (ja) 半導体装置
JP4592751B2 (ja) プリント配線基板の製造方法
US20090194322A1 (en) Device mounting board and manufacturing method therefor, and semiconductor module
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JPH1117048A (ja) 半導体チップパッケージ
JP5439713B2 (ja) 回路装置及びその製造方法、携帯機器
JP2009212146A (ja) 基板およびその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JPWO2009041159A1 (ja) 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
JP2003007921A (ja) 回路装置およびその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2003007916A (ja) 回路装置の製造方法
US20110177688A1 (en) Packaging board and manufacturing method therefor, semiconductor module and manufacturing method therefor, and portable device
JP2003007922A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP2007317955A (ja) 部品内蔵回路モジュール基板
JP2007035864A (ja) 半導体パッケージ
JP2002151853A (ja) 多層配線基板とその製造方法
JP2006013367A (ja) 回路装置およびその製造方法
JP2002064162A (ja) 半導体チップ
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP5267540B2 (ja) 半導体装置
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130805

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R151 Written notification of patent or utility model registration

Ref document number: 5439713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees