JP6533680B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6533680B2
JP6533680B2 JP2015058415A JP2015058415A JP6533680B2 JP 6533680 B2 JP6533680 B2 JP 6533680B2 JP 2015058415 A JP2015058415 A JP 2015058415A JP 2015058415 A JP2015058415 A JP 2015058415A JP 6533680 B2 JP6533680 B2 JP 6533680B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
wiring layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015058415A
Other languages
English (en)
Other versions
JP2016178247A (ja
JP2016178247A5 (ja
Inventor
太田　貴之
貴之 太田
啓晴 柳沢
啓晴 柳沢
深瀬　克哉
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015058415A priority Critical patent/JP6533680B2/ja
Priority to US15/056,515 priority patent/US9966331B2/en
Publication of JP2016178247A publication Critical patent/JP2016178247A/ja
Publication of JP2016178247A5 publication Critical patent/JP2016178247A5/ja
Application granted granted Critical
Publication of JP6533680B2 publication Critical patent/JP6533680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体素子は、フリップチップ実装にて配線基板に実装される。例えば、配線基板にはパッドが設けられ、半導体素子は、パッド上に形成したバンプにより配線基板と接続される。このバンプの製造方法の一例について以下に説明する。
図１８（ａ）に示すように、まず、パッド１０１と、そのパッド１０１の側面全面を被覆する絶縁層１００とを有する構造体を形成する。このとき、絶縁層１００の上面１００Ａとパッド１０１の上面１０１Ａとは略面一に形成されている。次に、図１８（ｂ）に示すように、絶縁層１００の上面１００Ａに、パッド１０１の上面１０１Ａの一部を露出する開口部１０２Ｘを有するレジスト層１０２を形成する。続いて、レジスト層１０２をめっきマスクとして、開口部１０２Ｘから露出するパッド１０１上に電解めっきを施してバンプ１０３を形成する。その後、図１８（ｃ）に示すように、図１８（ｂ）に示したレジスト層１０２を除去する。以上の工程により、パッド１０１上にバンプ１０３を形成することができる。
なお、上記従来技術に関連する先行技術として、特許文献１，２が知られている。
特開２００７−１０３８７８号公報 特開２００５−３２７７８０号公報
ところが、バンプ１０３は、その全体が絶縁層１００の上面１００Ａから突出して形成されており、外部に露出された状態となっている。このため、接触等の外力がバンプ１０３に加わりやすく、半導体素子の実装前に、外力によってバンプ１０３が変形しやすい。バンプ１０３が変形した場合には、半導体素子の接続端子とバンプ１０３との接続信頼性が損なわれるという問題がある。
本発明の一観点によれば、下面に第１配線層が形成され、上面に最上層の第２配線層が形成された第１絶縁層と、前記第１絶縁層の上面に積層され、前記第２配線層の側面全面を被覆し、前記第２配線層よりも厚く形成された第２絶縁層とを有する絶縁層と、前記第２絶縁層の上面に形成された凹部と、前記凹部と平面視で重なる位置に形成され、前記絶縁層を厚さ方向に貫通する第１貫通孔と、前記第１配線層と一体に形成され、前記第１貫通孔に充填されたビア配線と、前記ビア配線と一体に形成され、前記凹部内に突出して配置され外部に露出されたバンプとを有する接続端子と、を有し、前記バンプの上端面は、前記第２配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第２絶縁層の上面と同一平面上に形成されている。
本発明の一観点によれば、半導体素子との接続信頼性を向上させることができるという効果を奏する。
第１実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｃ），（ｄ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｃ）は、第２実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 第３実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第４実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第４実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第４実施形態の変形例における配線基板の製造方法を示す概略断面図。 変形例の配線基板を示す概略断面図。 変形例の配線基板を示す概略断面図。 （ａ），（ｂ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）は、変形例の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図、（ｃ）は、従来の配線基板の問題点を示す概略断面図。 変形例の配線基板の適用例を示す概略断面図。 （ａ）〜（ｃ）は、従来の配線基板の製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図４に従って第１実施形態を説明する。
図１に示すように、半導体装置１０は、配線基板２０と、配線基板２０に実装された１つ又は複数の半導体素子４０と、アンダーフィル樹脂４５と、外部接続端子４６とを有している。
配線基板２０は、絶縁層２１と、絶縁層２１の第１面２１Ａ（ここでは、下面）に形成された配線層２２と、絶縁層２１の第２面２１Ｂ（ここでは、上面）に形成された最外層（ここでは、最上層）の配線層２３とを有している。配線基板２０は、絶縁層２１の第２面２１Ｂに形成された絶縁層２４と、絶縁層２１，２４を厚さ方向に貫通する接続端子２５と、絶縁層２１の第１面２１Ａに積層されたソルダレジスト層２６とを有している。なお、配線層２２，２３の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
絶縁層２１は、配線基板２０の厚さ方向における中間位置に設けられている。絶縁層２１は、例えば、絶縁層２４よりも弾性率の高い絶縁層である。絶縁層２１としては、例えば、配線層２２と配線層２３との間で高い絶縁耐性を確保するために、高い絶縁性を有する絶縁層であることが好ましい。絶縁層２１の材料としては、例えば、熱膨張係数が比較的小さく（例えば、３〜２０ｐｐｍ／℃程度）なるように調整された材料であることが好ましい。絶縁層２１の材料としては、例えば、ガラス転移温度Ｔｇが比較的高い温度（例えば、１５０〜４００℃程度）に調整された材料であることが好ましい。絶縁層２１の材料としては、例えば、絶縁層２４よりも高い粘度（例えば、２０００Ｐａ・Ｓ程度）を有する材料であることが好ましい。具体的には、絶縁層２１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層２１の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、上述した絶縁層２１の物性（例えば、熱膨脹係数やガラス転移温度等）は、フィラーの含有量や補強材の有無等によって調整することができる。
絶縁層２１には、第１面２１Ａの所要の箇所に開口し、当該絶縁層２１を厚さ方向に貫通して配線層２３の第１面（ここでは、下面）の一部を露出する貫通孔２１Ｘが形成されている。また、絶縁層２１には、第１面２１Ａの所要の箇所に開口し、当該絶縁層２１を厚さ方向に貫通する貫通孔２１Ｙが形成されている。貫通孔２１Ｙは、例えば、半導体素子４０が実装される実装領域と平面視で重なる位置に設けられている。貫通孔２１Ｘ，２１Ｙは、図１において下側（配線層２２側）から上側（配線層２３側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔２１Ｘ，２１Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも大きく形成されている。例えば、貫通孔２１Ｘ，２１Ｙは、円錐台形状に形成されている。
貫通孔２１Ｘ内には、配線層２２と配線層２３とを電気的に接続するビア配線２７が形成されている。ビア配線２７は、配線層２２と一体に形成されている。ビア配線２７は、例えば、貫通孔２１Ｘ内に充填されている。このため、ビア配線２７は、貫通孔２１Ｘと同様に、図１において下側から上側に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、ビア配線２７は、下端面が上端面よりも大きくなる円錐台形状に形成されている。なお、ビア配線２７の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層２１の第２面２１Ｂには、配線層２３の側面に接して配線層２３の側面全面を被覆する絶縁層２４が形成されている。絶縁層２４は、配線層２３から露出する絶縁層２１の第２面２１Ｂ全面を被覆するように形成されている。すなわち、絶縁層２４には、配線層２３の第２面２３Ｂ（ここでは、上面）全面を露出する開口部２４Ｘが形成されている。換言すると、絶縁層２４の開口部２４Ｘと絶縁層２１の第２面２１Ｂとによって形成された凹部の底面上に配線層２３が形成されている。
絶縁層２４は、配線層２３よりも厚く形成されている。このため、配線層２３の第２面２３Ｂは、絶縁層２４の第２面２４Ｂよりも低い位置に形成されている。
絶縁層２４の第２面２４Ｂの所要箇所には、その第２面２４Ｂから配線層２２側に向かって凹む凹部２４Ｙが形成されている。凹部２４Ｙは、例えば、半導体素子４０が実装される実装領域に設けられている。すなわち、本例では、実装領域に位置する絶縁層２４が他の部分よりも薄化されている。薄化された絶縁層２４の所要箇所には、当該絶縁層２４を厚さ方向に貫通する貫通孔２４Ｚが形成されている。貫通孔２４Ｚは、絶縁層２１の貫通孔２１Ｙと連通するように形成されている。具体的には、貫通孔２１Ｙの内壁面と貫通孔２４Ｚの内壁面とは連続するように形成されている。これら貫通孔２１Ｙと貫通孔２４Ｚとが連通することにより、絶縁層２１，２４を厚さ方向に貫通する貫通孔ＶＨ１が形成されている。貫通孔ＶＨ１は、実装領域に形成された凹部２４Ｙと平面視で重なる位置に設けられている。貫通孔ＶＨ１は、図１において下側から上側に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ１は、下側の開口端の開口径が上側の開口端の開口径よりも大きく形成されている。例えば、貫通孔ＶＨ１は、円錐台形状に形成されている。
なお、絶縁層２４は、例えば、絶縁層２１よりも弾性率の低い絶縁層である。絶縁層２４としては、例えば、配線層２２と配線層２３との間で高い絶縁耐性を確保するために、高い絶縁性を有する絶縁層であることが好ましい。絶縁層２４としては、例えば、絶縁層２１よりも配線層２３との密着性が高い絶縁層であることが好ましい。絶縁層２４の材料としては、例えば、絶縁層２１よりも低い粘度（例えば、５００Ｐａ・Ｓ程度）を有する材料であることが好ましい。具体的には、絶縁層２４の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。なお、上述した絶縁層２４の物性（例えば、粘度等）は、フィラーの含有量等によって調整することができる。
貫通孔ＶＨ１内には、配線層２２と一体に形成された接続端子２５が形成されている。接続端子２５は、配線層２２と一体に形成され、貫通孔ＶＨ１内に充填されたビア配線２８と、ビア配線２８と一体に形成され、凹部２４Ｙ内に配置され外部に露出されたバンプ２９とを有している。
ビア配線２８は、貫通孔ＶＨ１と同様に、図１において下側（絶縁層２１の第１面２１Ａ側）から上側（絶縁層２４の第２面２４Ｂ側）に向かうに連れて径が小さくなるテーパ状に形成されている。すなわち、ビア配線２８は、図１において下側から上側に向かうに連れて細くなる先細り形状に形成されている。
バンプ２９は、貫通孔ＶＨ１内から凹部２４Ｙ内に突出するように形成されている。すなわち、バンプ２９は、凹部２４Ｙの底面から凹部２４Ｙ内に突出するように形成されている。このバンプ２９は、配線層２３の第２面２３Ｂよりも上方に突出するように形成されている。バンプ２９は、ビア配線２８と同様に、図１において下側から上側（絶縁層２４の第２面２４Ｂ側）の端部に向かうに連れて細くなる先細り形状に形成されている。
本例では、ビア配線２８及びバンプ２９が、図１において下側から上側に向かうに連れて径が連続的に小さくなるテーパ状に形成されている。すなわち、本例の接続端子２５は、ビア配線２８の外周面（側面）とバンプ２９の外周面（側面）とが連続するように形成されている。
ここで、バンプ２９の側面には絶縁層２４が接しておらず、バンプ２９の側面は絶縁層２４によって被覆されていない。このため、バンプ２９の側面及び端面２９Ｂ（ここでは、上端面）は外部に露出されている。但し、バンプ２９は凹部２４Ｙ内に配置されているため、バンプ２９と平面方向（つまり、絶縁層２１，２４等の積層方向と断面視で直交する図中左右方向）に離間した周囲には凹部２４Ｙの内側面を構成する絶縁層２４が形成されている。
バンプ２９の端面２９Ｂは、例えば、平面視略円形状に形成されている。すなわち、バンプ２９の先端部は平面状に形成された端面２９Ｂ（平面部）を有している。バンプ２９の端面２９Ｂは、絶縁層２４の第２面２４Ｂと略同一平面上に形成されている。このため、バンプ２９の端面２９Ｂは、配線層２３の第２面２３Ｂよりも高い位置に設けられている。
なお、必要に応じて、絶縁層２４から露出する接続端子２５（つまり、バンプ２９）の表面（端面２９Ｂ及び側面、又は端面２９Ｂのみ）及び配線層２３の第２面２３Ｂに表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、バンプ２９の表面及び配線層２３の第２面２３Ｂに、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
一方、絶縁層２１の第１面２１Ａには、配線層２２を被覆するソルダレジスト層２６が積層されている。ソルダレジスト層２６の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
ソルダレジスト層２６には、配線層２２の一部を外部接続用パッドＰ１として露出させるための開口部２６Ｘが形成されている。外部接続用パッドＰ１には、当該配線基板２０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子４６が接続される。なお、必要に応じて、開口部２６Ｘから露出する配線層２２上に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、開口部２６Ｘから露出する配線層２２上にＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。なお、開口部２６Ｘから露出する配線層２２（あるいは、配線層２２上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
以上説明した配線基板２０に半導体素子４０がフリップチップ実装されている。すなわち、半導体素子４０の回路形成面（ここでは、下面）に配設された接続端子４１を、配線基板２０のバンプ２９に接合することにより、半導体素子４０は、接続端子４１及び接続端子２５を介して配線層２２と電気的に接続されている。
半導体素子４０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子４０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板２０に複数の半導体素子４０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板２０に搭載するようにしてもよい。
接続端子４１としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂４５は、配線基板２０と半導体素子４０との隙間を充填するように設けられている。アンダーフィル樹脂４５は、例えば、凹部２４Ｙを充填するように形成され、バンプ２９の表面（側面及び端面２９Ｂ）全面を被覆するように形成されている。アンダーフィル樹脂４５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
外部接続端子４６は、配線基板２０の外部接続用パッドＰ１上に形成されている。この外部接続端子４６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子４６としては、例えば、はんだボールやリードピンを用いることができる。なお、本例では、外部接続端子４６として、はんだボールを用いている。
本実施形態において、絶縁層２１，２４は絶縁層の一例、絶縁層２１の第１面２１Ａは絶縁層の下面の一例、絶縁層２１の第２面２１Ｂは絶縁層の第１の面の一例、絶縁層２４の第２面２４Ｂは絶縁層の上面の一例である。絶縁層２１は第１絶縁層の一例、絶縁層２４は第２絶縁層の一例、配線層２２は第１配線層の一例、配線層２３は第２配線層の一例、貫通孔ＶＨ１は第１貫通孔の一例である。
次に、配線基板２０の製造方法について説明する。以下の説明では、１つの配線基板２０を拡大して説明するが、実際には１つの基板上に複数の配線基板２０となる部材を一括して作製した後、個々の配線基板２０に個片化される。なお、説明の便宜上、最終的に配線基板２０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図２（ａ）に示す工程では、支持基板５０を準備する。支持基板５０としては、例えば、金属板や金属箔を用いることができる。本例の支持基板５０としては、例えば、銅板を用いる。この支持基板５０の厚さは、例えば、５０〜２００μｍ程度とすることができる。
次に、支持基板５０の第１面５０Ａ（ここでは、上面）に、金属膜５１を形成する。金属膜５１は、例えば、電解めっき法、スパッタ法や蒸着法を用いて形成することができる。金属膜５１の材料としては、例えば、後工程で形成される配線層２３（例えば、Ｃｕ層）に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜５１の材料としては、例えば、Ｎｉ、クロム（Ｃｒ）、Ｓｎ、コバルト（Ｃｏ）、鉄（Ｆｅ）、Ｐｄなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜５１の材料としてはＮｉを用いる。金属膜５１の厚さは、例えば、０．１〜１０μｍ程度とすることができる。なお、本例では、支持基板５０の第１面５０Ａ及び金属膜５１の第１面５１Ａは、平坦に形成されている。また、本例では、支持基板５０及びその支持基板５０上に形成された金属膜５１が支持体として機能する。
続いて、金属膜５１の第１面５１Ａに、開口パターン５２Ｘを有するレジスト層５２を形成する。開口パターン５２Ｘは、配線層２３（図１参照）の形成領域に対応する部分の金属膜５１を露出するように形成される。レジスト層５２の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層５２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、金属膜５１の第１面５１Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層５２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層５２を形成することができる。
次いで、図２（ｂ）に示す工程では、レジスト層５２の開口パターン５２Ｘから露出された金属膜５１の第１面５１Ａに金属層５３を形成する。金属層５３の材料としては、例えば、後工程で形成される配線層２３（例えば、Ｃｕ層）に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属層５３の材料としては、例えば、Ｎｉ、Ｃｒ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｄなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属層５３の材料としては、金属膜５１と同じＮｉを用いる。金属層５３の厚さは、例えば、１〜３μｍ程度とすることができる。
例えば、レジスト層５２をめっきマスクとして、金属膜５１の第１面５１Ａに、支持基板５０をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層５２の開口パターン５２Ｘから露出された金属膜５１の第１面５１Ａに電解めっき法（ここでは、電解Ｎｉめっき法）を施すことにより、金属膜５１の第１面５１Ａに金属層５３を形成する。
次に、金属層５３上に配線層２３を形成する。例えば、レジスト層５２をめっきマスクとして、金属層５３上に、金属膜５１をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層５２の開口パターン５２Ｘから露出された金属層５３上に電解めっき法（ここでは、電解銅めっき法）を施すことにより、金属層５３上に配線層２３（電解めっき金属層）を形成する。
その後、レジスト層５２を、例えば、アルカリ性の剥離液により除去する。
次に、図２（ｃ）に示す工程では、金属膜５１の第１面５１Ａに、配線層２３及び金属層５３の側面を覆うように粘度の低い絶縁層２４を形成する。絶縁層２４として樹脂フィルムを用いる場合には、例えば、金属膜５１の第１面５１Ａに樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度（例えば、１３０℃〜２００℃程度）で熱処理して硬化させることにより、絶縁層２４を形成することができる。このとき、樹脂フィルムを真空雰囲気でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層２４として液状又はペースト状の絶縁性樹脂を用いる場合には、金属膜５１の第１面５１Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層２４を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。これにより、隣接する配線層２３間及び隣接する金属層５３間に絶縁層２４が充填される。このとき、絶縁層２４は粘度が低いため、隣接する配線層２４間及び隣接する金属層５３間に確実に充填することができる。
続いて、絶縁層２４の第１面２４Ａ（ここでは、上面）に、絶縁層２４の第１面２４Ａ及び配線層２３の第１面２３Ａを被覆するように、絶縁層２４よりも粘度の高い絶縁層２１を形成する。絶縁層２１は、例えば、絶縁層２４と同様の方法により形成することができる。このとき、絶縁層２１は、絶縁層２４に比べて粘度が高いため、加圧処理等を行った場合にも所望の厚さを確保することができる。したがって、後工程で形成される配線層２２と配線層２３との間に粘度の低い絶縁層２４のみが介在される場合と比べて、配線層２２と配線層２３との間で高い絶縁耐性を確保することができる。
次いで、図２（ｄ）に示す工程では、配線層２３の第１面２３Ａの一部が露出されるように、絶縁層２１の所定箇所に貫通孔２１Ｘを形成する。また、金属膜５１の第１面５１Ａの一部が露出されるように、絶縁層２１，２４の所定箇所に貫通孔ＶＨ１を形成する。具体的には、絶縁層２１を厚さ方向に貫通する貫通孔２１Ｙを形成するとともに、貫通孔２１Ｙと連通し、絶縁層２４を厚さ方向に貫通する貫通孔２４Ｚを形成して、金属膜５１の第１面５１Ａの一部を露出する貫通孔ＶＨ１を形成する。これら貫通孔２１Ｘ及び貫通孔ＶＨ１（貫通孔２１Ｙ，２４Ｚ）は、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２１，２４が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ法により所要の貫通孔２１Ｘ，２１Ｙ，２４Ｚを形成するようにしてもよい。
次に、貫通孔２１Ｘ及び貫通孔ＶＨ１をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔２１Ｘの底部に露出する配線層２３の第１面２３Ａ、及び貫通孔ＶＨ１の底部に露出する金属膜５１の第１面５１Ａに付着した絶縁層２１，２４の樹脂残渣（樹脂スミア）を除去する。このデスミア処理は、例えば、過マンガン酸塩法などを用いて行うことができる。
続いて、図３（ａ）に示す工程では、貫通孔２１Ｘにビア導体を充填してビア配線２７を形成するとともに、そのビア配線２７を介して配線層２３と電気的に接続される配線層２２を絶縁層２１の第１面２１Ａ上に形成する。また、貫通孔ＶＨ１にビア導体を充填して接続端子２５を形成するとともに、その接続端子２５と電気的に接続される配線層２２を絶縁層２１の第１面２１Ａ上に形成する。このとき、接続端子２５の側面全面は、絶縁層２１，２４によって被覆されている。これらビア配線２７、接続端子２５及び配線層２２は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、図３（ｂ）に示す工程では、絶縁層２１の第１面２１Ａ上に、配線層２２の所要の箇所に画定される外部接続用パッドＰ１を露出させるための開口部２６Ｘを有するソルダレジスト層２６を形成する。ソルダレジスト層２６は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、フォトリソグラフィ法によって当該レジストを所要の形状にパターニングすることにより形成できる。また、開口部２６Ｘは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することもできる。なお、必要に応じて、外部接続用パッドＰ１上に表面処理層を形成するようにしてもよい。
次に、図３（ｃ）に示す工程では、仮基板として用いた支持基板５０（図３（ｂ）参照）を除去する。例えば、支持基板５０として銅板を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、金属膜５１（Ｎｉ層）に対して選択的にエッチングして支持基板５０を除去する。このとき、金属膜５１（Ｎｉ層）が、支持基板５０をエッチングする際のエッチングストッパ層として機能する。但し、配線層２２の最表層がＣｕ層である場合には、その配線層２２が支持基板５０と一緒にエッチングされることを防止するため、配線層２２をマスクしてウェットエッチングを行う必要がある。なお、図３（ｃ）において、同図に示す構造体は図３（ｂ）とは上下反転して描かれている。
続いて、図３（ｃ）に示す工程では、ソルダレジスト層２６の第１面２６Ａ（ここでは、下面）を被覆するようにマスク材５４を形成する。このマスク材５４は、次工程のめっき処理におけるめっき液が開口部２６Ｘに露出する配線層２２に接触することを抑制するために形成される。マスク材５４の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、マスク材５４の材料としては、マスキングテープやレジスト層を用いることができる。マスキングテープの材料としては、例えば、塩化ビニルやＰＥＴ（ポリエチレンテレフタレート）フィルムを用いることができる。例えば、マスク材５４としてマスキングテープを用いる場合には、ソルダレジスト層２６上にマスキングテープを貼り付けることによりマスク材５４を形成することができる。なお、この場合のマスク材５４（マスキングテープ）は、後工程においてソルダレジスト層２６から容易に剥離できる状態で仮接着される。
次いで、図３（ｄ）に示す工程では、金属膜５１に、凹部２４Ｙ（図１参照）に対応する開口部５１Ｘを形成する。すなわち、凹部２４Ｙの形成予定領域の絶縁層２４の第２面２４Ｂを露出する開口部５１Ｘを金属膜５１に形成する。開口部５１Ｘは、例えば、サブトラクティブ法により形成することができる。このとき、開口部５１Ｘには、金属膜５１と接していた絶縁層２４の第２面２４Ｂの一部と、接続端子２５の端面２９Ｂとが露出されている。
なお、開口部５１Ｘの形成に使用するレジスト層（図示略）と一緒に、ドライフィルムレジスト等からなるマスク材５４をソルダレジスト層２６の第１面２６Ａに形成するようにしてもよい。
次に、図４（ａ）に示す工程では、開口部５１Ｘを有する金属膜５１をコンフォーマルマスクとして利用し、その開口部５１Ｘを通して絶縁層２４を薄化することにより、絶縁層２４の所定箇所に凹部２４Ｙを形成する。凹部２４Ｙの形成、つまり絶縁層２４の薄化は、例えば、サンドブラスト処理等のブラスト処理やプラズマ処理により行うことができる。例えば凹部２４Ｙをサンドブラスト処理により形成する場合には、開口部５１Ｘから露出する絶縁層２４の第２面２４Ｂに砥粒を吹き付けて、絶縁層２４を所定の厚さまで薄化する。具体的には、薄化後の絶縁層２４の第２面（つまり、凹部２４Ｙの底面）が接続端子２５の端面２９Ｂよりも低くなるように、開口部５１Ｘを通じて絶縁層２４を削る。これにより、凹部２４Ｙ内に配置される接続端子２５の一端部（ここでは、上端部）が外部に露出され、その露出された接続端子２５の一端部がバンプ２９となる。
なお、サンドブラスト処理では、相対的に脆性の小さい材料（金属）からなる接続端子２５の加工レートが、相対的に脆性の大きい材料（硬化した樹脂など）からなる絶縁層２４の加工レートよりも小さくなる。このため、接続端子２５は絶縁層２４よりも削られにくく、ブラスト処理による形状の変化は小さい。但し、上記薄化により絶縁層２４から露出する接続端子２５の一端部、つまりバンプ２９の表面は、砥粒の吹き付けによってダメージを受けるため、絶縁層２４によって被覆されたビア配線２８の表面よりも表面粗度が大きくなる。
続いて、金属膜５１及び金属層５３を除去する。例えば、金属膜５１及び金属層５３（ここでは、Ｎｉ層）を、配線層２３、接続端子２５及び絶縁層２４に対して選択的にエッチングして除去する。このとき、配線層２３、接続端子２５（Ｃｕ層）及び絶縁層２４が、金属膜５１及び金属層５３をエッチングする際のエッチングストッパ層として機能する。この場合のエッチング液としては、例えば、硝酸と過酸化水素水の混合液である硝酸過水液（ＨＮＯ３／Ｈ２Ｏ２）を用いることができる。これにより、図４（ｂ）に示すように、配線層２３の第２面２３Ｂが外部に露出されるとともに、絶縁層２４の第２面２４Ｂが外部に露出される。
なお、必要に応じて、絶縁層２４から露出されるバンプ２９の表面及び配線層２３の第２面２３Ｂ上に表面処理層を形成するようにしてもよい。
また、図４（ｂ）に示す工程では、図４（ａ）に示したマスク材５４を除去する。例えば、マスク材５４としてマスキングテープを用いる場合には、ソルダレジスト層２６からマスク材５４を機械的に剥離する。
以上の製造工程により、本実施形態の配線基板２０を製造することができる。
次に、半導体装置１０の製造方法について説明する。
まず、図４（ｃ）に示す工程では、外部接続用パッドＰ１上に外部接続端子４６を形成する。例えば、外部接続用パッドＰ１上に、適宜フラックスを塗布した後、外部接続端子４６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
次に、図４（ｄ）に示す工程では、配線基板２０に半導体素子４０を実装する。具体的には、配線基板２０のバンプ２９上に、半導体素子４０の接続端子４１をフリップチップ接合する。続いて、フリップチップ接合された半導体素子４０と配線基板２０との間に、アンダーフィル樹脂４５を充填し、そのアンダーフィル樹脂４５を硬化する。以上の製造工程により、図１に示した半導体装置１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）バンプ２９を絶縁層２４の凹部２４Ｙ内に形成するようにした。これにより、バンプ２９は、その周囲が凹部２４Ｙの内側面を構成する絶縁層２４によって囲まれ、その絶縁層２４によって保護される。このため、従来技術に比べて、接触等の外力がバンプ２９に加わり難くなる。したがって、外力に起因するバンプ２９の変形を抑制することができ、ひいてはバンプ２９と半導体素子４０の接続端子４１との接続信頼性を向上させることができる。
（２）絶縁層２１の第２面２１Ｂに、第２面２３Ｂがバンプ２９の端面２９Ｂよりも低い配線層２３を形成するようにした。これにより、配線基板２０の設計自由度を向上させることができ、配線基板２０の適用範囲を拡大することができる。例えば、最外層の配線層２３の一部を、他の半導体装置や他の配線基板と電気的に接続される接続パッドを有する配線層とすることにより、配線基板２０に他の半導体装置等を接続することもできる。
（３）ところで、図１８（ｃ）に示した従来の配線基板では、パッド１０１とバンプ１０３との間に界面が存在する。このため、衝撃等の物理的応力がバンプ１０３に加わると、バンプ１０３とパッド１０１との接続部分（界面）で断線等の問題が発生しやすい。また、半導体素子がバンプ１０３に接続された場合に、熱処理などの温度変化に応じて半導体素子と絶縁層１００との熱膨張係数の差に起因した熱応力がバンプ１０３に加わると、バンプ１０３とパッド１０１との接続部分（界面）で断線やクラック等が発生しやすい。すなわち、従来の配線基板のパッド１０１とバンプ１０３では、物理的応力に対する接続信頼性が低く、熱応力に対する接続信頼性が低いという問題がある。特に、半導体装置の小型化に伴ってバンプ１０３が微細化されると、バンプ１０３とパッド１０１との接触面積が小さくなるため、上述した問題が顕著となる。
これに対し、配線基板２０では、バンプ２９をビア配線２８と一体に形成し、それらバンプ２９及びビア配線２８からなる接続端子２５を配線層２２と一体に形成した。これにより、バンプ２９とビア配線２８と配線層２２とでは、従来技術のような界面（つまり、パッド１０１とバンプ１０３との界面）が存在しないため、その界面を起点として発生する断線やクラックを防止することができる。すなわち、物理的応力や熱応力に起因して、バンプ２９とビア配線２８との間や、接続端子２５と配線層２２との間に、断線やクラックが発生することを好適に抑制できる。したがって、配線基板２０では、物理的応力に対する接続信頼性、及び熱応力に対する接続信頼性を従来技術よりも向上させることができる。この結果、バンプ２９の微細化に容易に対応することもできる。
（４）バンプ２９を、絶縁層２１の第１面２１Ａ側から絶縁層２４の第２面２４Ｂ側に向かうに連れて細くなるテーパ形状に形成した。このようにバンプ２９の側面を傾斜面とすることにより、テーパ形状を有さない従来のバンプ１０３に比べて、バンプ２９への応力集中が緩和されるため、バンプ２９にクラックや断線等が発生することを好適に抑制できる。
（５）支持基板５０上に形成された金属膜５１の第１面５１Ａを露出する貫通孔ＶＨ１を形成し、その貫通孔ＶＨ１をビア導体で充填して接続端子２５を形成するようにした。その後、金属膜５１の第１面５１Ａに接していた絶縁層２４の第２面２４Ｂの一部を薄化することにより、接続端子２５の端部を外部に露出してバンプ２９を形成するようにした。これにより、バンプ２９の端面２９Ｂを、絶縁層２４の第２面２４Ｂと略同一平面上に形成することができる。このため、バンプ２９の端面２９Ｂの高さ方向の位置、つまりバンプ２９の高さ寸法（バンプ２９の突出量）を精度良く制御することができる。この結果、半導体素子４０の実装信頼性を向上させることができる。
ところで、従来技術では、支持基板を除去した後に、その支持基板と接していたパッド１０１の上面１０１Ａにバンプ１０３が形成される。すなわち、従来技術では、支持基板によって支持された状態でパッド１０１が形成されるのに対し、バンプ１０３は支持基板が除去された後に形成される。このため、パッド１０１に対するバンプ１０３の平面方向の位置は、支持基板を除去したことによって生じる熱収縮等の影響を受ける。
これに対し、本実施形態では、支持基板５０及び金属膜５１によって支持された状態で、貫通孔ＶＨ１と接続端子２５と配線層２２とが形成される。このため、配線層２２に対する接続端子２５の平面方向の位置は、支持基板５０及び金属膜５１を除去したことによって生じる熱収縮等の影響を受けない。したがって、配線層２２に対する接続端子２５の平面方向の位置を精度良く制御することができる。
（第２実施形態）
以下、図５及び図６に従って第２実施形態について説明する。この実施形態では、配線基板２０の製造方法が第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図５（ａ）に示す工程では、支持基板５０の第１面５０Ａに金属膜５５を形成する。金属膜５５は、例えば、電解めっき法、スパッタ法や蒸着法を用いて形成することができる。金属膜５５の材料としては、例えば、支持基板５０を構成する導電材料と同じ導電材料（ここでは、Ｃｕ）を用いることができる。なお、本実施形態では、支持基板５０及び金属膜５５が支持体として機能する。
続いて、図２（ａ）及び図２（ｂ）に示した工程と同様に、金属膜５５の第１面５５Ａ（ここでは、上面）に、開口パターン５２Ｘを有するレジスト層５２を形成し、開口パターン５２Ｘから露出された金属膜５５の第１面５５Ａに金属層５３と配線層２３とを順に積層する。
次いで、図２（ｃ）〜図３（ｃ）に示した工程と同様の工程を実施することにより、図５（ｂ）に示した構造体を得る。図５（ｂ）に示した構造体は、図３（ｃ）に示した構造体と略同様であるが、図３（ｃ）に示した金属膜５１が金属膜５５に変更されている。すなわち、図５（ｂ）に示した構造体では、金属層５３の第２面５３Ｂ（ここでは、上面）、絶縁層２４の第２面２４Ｂ及び接続端子２５の端面２９Ｂが金属膜５５によって被覆されている。
次に、図５（ｃ）に示す工程では、図３（ｄ）及び図４（ａ）に示した工程と同様に、凹部２４Ｙ（図１参照）に対応する開口部５５Ｘを金属膜５５に形成し、その開口部５５Ｘを通して絶縁層２４を薄化することにより凹部２４Ｙを形成する。このとき、接続端子２５のバンプ２９が、薄化された絶縁層２４から露出され、外部に露出される。なお、開口部５５Ｘを形成する際には、金属膜５５を貫通する開口部５５Ｘを確実に形成するために、バンプ２９の端面２９Ｂの一部を削るまでエッチング処理が実施される。このため、図示では省略しているが、バンプ２９の端面２９Ｂは、絶縁層２４の第２面２４Ｂよりも低くなる。
続いて、金属膜５５を除去する。例えば、金属膜５５の材料としてＣｕを用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、金属層５３（Ｎｉ層）及び絶縁層２４に対して選択的にエッチングして金属膜５５を除去する。このとき、金属膜５５と同じ銅からなる接続端子２５のうち絶縁層２４から露出する部分、つまりバンプ２９もエッチングされる。これにより、図６（ａ）に示すように、バンプ２９がビア配線２８に比べて全体的に小型化される。具体的には、等方性エッチングにより金属膜５５を除去する場合には、図６（ｂ）に示すように、バンプ２９が等方向にエッチングされ、バンプ２９の端面２９Ｂ及び側面がそれぞれ接続端子２５の内側に後退される。例えば、ビア配線２８が円錐台形状に形成されている場合には、そのビア配線２８の上面２８Ｂに、ビア配線２８よりも一回り小さい円錐台形状に形成されたバンプ２９が形成される。このため、ビア配線２８の側面とバンプ２９の側面とは階段状に形成され、ビア配線２８の上面２８Ｂの一部がバンプ２９から露出される。この場合であっても、バンプ２９は、図６（ｂ）において下側から上側に向かうに連れて細くなる先細り形状に形成される。また、バンプ２９とビア配線２８と配線層２２とは一体に形成されており、小型化されたバンプ２９は凹部２４Ｙに配置され外部に露出されている。
次いで、図６（ｃ）に示す工程では、図４（ｂ）に示した工程と同様に、図６（ａ）に示した金属層５３及びマスク材５４を除去する。以上説明した製造工程により、本実施形態の配線基板２０を製造することができる。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。
（第３実施形態）
以下、図７〜図９に従って第３実施形態を説明する。以下、第１実施形態との相違点を中心に説明する。先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図７に示すように、半導体装置１０Ａは、配線基板２０Ａと、配線基板２０Ａに実装された１つ又は複数の半導体素子４０と、アンダーフィル樹脂４５と、外部接続端子４６とを有している。
配線基板２０Ａは、絶縁層２１と、配線層２２，２３と、ビア配線２７と、配線層３１と、絶縁層３２と、接続端子３３と、ソルダレジスト層２６とを有している。
絶縁層２１の第２面２１Ｂには、最外層（ここでは、最上層）の配線層２３が形成されている。また、絶縁層２１の第２面２１Ｂには、配線層３１が形成されている。配線層３１は、例えば、半導体素子４０が実装される実装領域に形成されている。配線層３１は、配線層２３と同一平面上に形成されている。また、配線層３１は、配線層２３と略同じ厚さに形成されている。なお、配線層３１の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層２１の第２面２１Ｂには、配線層２３，３１の側面に接して配線層２３，３１の側面全面を被覆する絶縁層３２が形成されている。絶縁層３２の材料としては、例えば、絶縁層２４と同様の材料を用いることができる。絶縁層３２は、配線層２３，３１から露出する絶縁層２１の第２面２１Ｂ全面を被覆するように形成されている。すなわち、絶縁層３２には、配線層２３の第２面２３Ｂ全面を露出する開口部３２Ｘと、配線層３１の第２面３１Ｂ（ここでは、上面）を露出する開口部３２Ｙとが形成されている。換言すると、絶縁層３２の開口部３２Ｘと絶縁層２１の第２面２１Ｂとによって形成された凹部の底面上に配線層２３が形成され、絶縁層３２の開口部３２Ｙと絶縁層２１の第２面２１Ｂとによって形成された凹部の底面上に配線層３１が形成されている。
絶縁層３２は、配線層２３，３１よりも厚く形成されている。このため、配線層２３の第２面２３Ｂ及び配線層３１の第２面３１Ｂは、絶縁層３２の第２面３２Ｂよりも低い位置に形成されている。
配線層３１の所要箇所には、当該配線層３１を厚さ方向に貫通する貫通孔３１Ｘが形成されている。貫通孔３１Ｘは、絶縁層２１の貫通孔２１Ｙと連通するように形成されている。本例では、貫通孔２１Ｙの内壁面と貫通孔３１Ｘの内壁面とは連続するように形成されている。これら貫通孔２１Ｙと貫通孔３１Ｘとが連通することにより、絶縁層２１及び配線層３１を厚さ方向に貫通する貫通孔ＶＨ２が形成されている。貫通孔ＶＨ２（貫通孔２１Ｙ，３１Ｘ）は、実装領域に形成された開口部３２Ｙ（凹部）と平面視で重なる位置に設けられている。貫通孔ＶＨ２は、図７において下側（絶縁層２１の第１面２１Ａ側）から上側（絶縁層３２の第２面３２側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ２は、円錐台形状に形成されている。
貫通孔ＶＨ２内には、配線層２２と一体に形成された接続端子３３が形成されている。接続端子３３は、配線層２２と一体に形成され、貫通孔ＶＨ２に充填されたビア配線３４と、ビア配線３４と一体に形成され、開口部３２Ｙ内に配置され外部に露出されたバンプ３５とを有している。
ビア配線３４は、貫通孔ＶＨ２と同様に、図７において下側から上側に向かうに連れて径が小さくなるテーパ状に形成されている。ビア配線３４は、側面の一部が貫通孔３１Ｘの内側面を構成する配線層３１と接しており、配線層３１と電気的に接続されている。このため、ビア配線３４は、配線層２２と配線層３１とを電気的に接続する。
バンプ３５は、貫通孔ＶＨ２から開口部３２Ｙ内に突出するように形成されている。すなわち、バンプ３５は、開口部３２Ｙ内に形成された配線層３１の第２面３１Ｂから上方に突出するように形成されている。具体的には、バンプ３５は、開口部３２Ｙの内側面と配線層３１の第２面３１Ｂとによって形成された凹部内に突出するように形成されている。バンプ３５は、ビア配線３４と同様に、図７において下側から上側（絶縁層３２の第２面３２Ｂ側）の端部に向かうに連れて細くなる先細り形状に形成されている。本例では、ビア配線３４及びバンプ３５が、図７において下側から上側に向かうに連れて径が連続的に小さくなるテーパ状に形成されている。すなわち、本例の接続端子３３は、ビア配線３４の側面とバンプ３５の側面とが連続するように形成されている。
ここで、バンプ３５の側面には絶縁層３２及び配線層３１が接しておらず、バンプ３５の側面は絶縁層３２及び配線層３１によって被覆されていない。このため、バンプ３５の側面及び端面３５Ｂ（ここでは、上端面）は外部に露出されている。但し、バンプ３５は開口部３２Ｙ内に配置されているため、バンプ３５と平面方向に離間した周囲には開口部３２Ｙの内側面を構成する絶縁層３２（つまり、配線層３１の側面全面を被覆する絶縁層３２）が形成されている。
バンプ３５の端面３５Ｂは、例えば、平面視略円形状に形成されている。すなわち、バンプ３５の先端部は平面状に形成された端面３５Ｂ（平面部）を有している。バンプ３５の端面３５Ｂは、絶縁層３２の第２面３２Ｂと略同一平面上に形成されている。このため、バンプ３５の端面３５Ｂは、配線層２３の第２面２３Ｂ及び配線層３１の第２面３１Ｂよりも高い位置に設けられている。
なお、必要に応じて、絶縁層３２から露出する接続端子３３（つまり、バンプ３５）の表面（端面３５Ｂ及び側面、又は端面３５Ｂのみ）及び配線層２３，３１の第２面２３Ｂ，３１Ｂに表面処理層を形成するようにしてもよい。
半導体素子４０は、以上説明した配線基板２０Ａにフリップチップ実装されている。すなわち、半導体素子４０が有する接続端子４１を、配線基板２０Ａのバンプ３５に接合することにより、半導体素子４０は、接続端子４１及び接続端子３３を介して配線層２２と電気的に接続されている。
本実施形態において、絶縁層２１，３２は絶縁層の一例、絶縁層２１の第１面２１Ａは絶縁層の下面の一例、絶縁層２１の第２面２１Ｂは絶縁層の第１の面の一例、絶縁層３２の第２面３２Ｂは絶縁層の上面の一例である。絶縁層２１は第１絶縁層の一例、絶縁層３２は第２絶縁層の一例、配線層２２は第１配線層の一例、配線層２３は第２配線層の一例、配線層３１は第３配線層の一例、貫通孔２１Ｙは第１貫通孔の一例、貫通孔３１Ｘは第２貫通孔の一例、開口部３２Ｙは凹部の一例である。
次に、配線基板２０Ａの製造方法について説明する。以下の説明では、１つの配線基板２０Ａを拡大して説明するが、実際には１つの基板上に複数の配線基板２０Ａとなる部材を一括して作製した後、個々の配線基板２０Ａに個片化される。なお、説明の便宜上、最終的に配線基板２０Ａの各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図８（ａ）に示す工程では、図２（ａ）及び図２（ｂ）に示した工程と同様に、支持基板５０上にＮｉからなる金属膜５１を形成し、その金属膜５１の第１面５１Ａ（ここでは、上面）に、Ｎｉからなる金属層５３と、Ｃｕからなる配線層２３，３１とを順に積層する。
次に、図８（ｂ）に示す工程では、図２（ｃ）に示した工程と同様に、配線層２３，３１及び金属層５３の側面を覆うように粘度の低い絶縁層３２を形成する。続いて、絶縁層３２の第１面３２Ａ（ここでは、上面）に、絶縁層３２の第１面３２Ａ及び配線層２３，３１の第１面２３Ａ，３１Ａ（ここでは、上面）を被覆するように、絶縁層３２よりも粘度の高い絶縁層２１を形成する。
次いで、図８（ｃ）に示す工程では、配線層２３の第１面２３Ａの一部が露出されるように、絶縁層２１の所定箇所に貫通孔２１Ｘを形成する。また、金属膜５１の第１面５１Ａの一部が露出されるように、絶縁層２１及び配線層３１の所定箇所に貫通孔ＶＨ２を形成するとともに、金属層５３の所定箇所に貫通孔５３Ｘ（第３貫通孔）を形成する。具体的には、絶縁層２１を厚さ方向に貫通する貫通孔２１Ｙを形成するとともに、貫通孔２１Ｙと連通し、配線層３１を厚さ方向に貫通する貫通孔３１Ｘを形成して貫通孔ＶＨ２を形成する。さらに、貫通孔３１Ｘ（貫通孔ＶＨ２）と連通し、金属層５３を厚さ方向に貫通する貫通孔５３Ｘを形成し、金属膜５１の第１面５１Ａを露出させる。これら貫通孔２１Ｘ，２１Ｙ，３１Ｘ，５３Ｘは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、本工程では、貫通孔５３Ｘを、金属膜５１の第１面５１Ａの一部を薄化するように形成してもよい。
次に、デスミア処理を行って、貫通孔２１Ｘの底部に露出する配線層２３の第１面２３Ａ、及び貫通孔ＶＨ２，５３Ｘの底部に露出する金属膜５１の第１面５１Ａに付着した絶縁層２１，３２の樹脂スミアを除去する。
続いて、図８（ｄ）に示す工程では、貫通孔２１Ｘにビア導体を充填してビア配線２７を形成するとともに、そのビア配線２７を介して配線層２３と電気的に接続される配線層２２を絶縁層２１の第１面２１Ａ上に形成する。また、貫通孔２１Ｙ，３１Ｘ，５３Ｘにビア導体を充填して接続端子３３を形成するとともに、その接続端子３３と電気的に接続される配線層２２を絶縁層２１の第１面２１Ａ上に形成する。このとき、接続端子３３の側面全面は、絶縁層２１及び配線層３１及び金属層５３によって被覆されている。これらビア配線２７、接続端子３３及び配線層２２は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、図９（ａ）に示す工程では、図３（ｂ）及び図３（ｃ）に示した工程と同様に、絶縁層２１の第１面２１Ａ上にソルダレジスト層２６を形成した後に、支持基板５０（図８（ｄ）参照）を除去し、ソルダレジスト層２６の第１面２６Ａを被覆するマスク材５４を形成する。
次に、図４（ｂ）に示した工程と同様に、金属膜５１及び金属層５３を除去する。これにより、図９（ｂ）に示すように、配線層２３の第２面２３Ｂが外部に露出されるとともに、配線層３１の第２面３１Ｂが外部に露出される。さらに、絶縁層３２の開口部３２Ｙの内側面と配線層３１の第２面３１Ｂとによって凹部が形成され、その凹部内に配置される接続端子３３の一端部（ここでは、上端部）が外部に露出され、その露出された接続端子３３の一端部がバンプ３５となる。
その後、マスク材５４を除去する。これにより、図９（ｃ）に示すように、本実施形態の配線基板２０Ａを製造することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏することができる。
（６）絶縁層２１の第２面２１Ｂに配線層３１を形成し、その配線層３１を厚さ方向に貫通する貫通孔３１Ｘを充填する接続端子３３を形成するようにした。これにより、絶縁層２１の第２面２１Ｂ上に、接続端子３３と電気的に接続される配線層３１を形成することができる。この配線層３１は、パッドとして形成することもでき、平面方向に引き回す配線として形成することもできる。したがって、最上層の配線層２３，３１における設計自由度を向上させることができる。
（第４実施形態）
以下、図１０及び図１１に従って第４実施形態について説明する。この実施形態では、配線基板２０Ａの製造方法が第３実施形態と異なっている。以下、上記各実施形態との相違点を中心に説明する。先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、図１０（ａ）に示す工程では、図５（ａ）に示した工程と同様に、支持基板５０上にＣｕからなる金属膜５５を形成し、その金属膜５５の第１面５５Ａ（ここでは、上面）に、Ｎｉからなる金属層５３と、Ｃｕからなる配線層２３，３１とを順に積層する。
次に、図１０（ｂ）に示す工程では、金属膜５５の第１面５５Ａの一部が露出されるように、配線層３１の所定箇所に貫通孔３１Ｙを形成するとともに、金属層５３の所定箇所に貫通孔５３Ｙを形成する。具体的には、配線層３１を厚さ方向に貫通する貫通孔３１Ｙを形成するとともに、貫通孔３１Ｙと連通し、金属層５３を厚さ方向に貫通する貫通孔５３Ｙを形成し、金属膜５５の第１面５５Ａを露出させる。
続いて、図１０（ｃ）に示す工程では、貫通孔３１Ｙ，５３Ｙにビア導体を充填して接続端子３７を形成するとともに、その接続端子３７と電気的に接続される配線層３８を配線層３１の第１面３１Ａ（ここでは、上面）に形成する。また、配線層２３の第１面２３Ａ（ここでは、上面）に配線層３８を形成する。これら接続端子３７及び配線層３８は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、図１０（ｄ）に示す工程では、図２（ｃ）に示した工程と同様に、配線層２３，３１及び金属層５３の側面を覆うように粘度の低い絶縁層３２を形成する。続いて、絶縁層３２の第１面３２Ａ（ここでは、上面）に、絶縁層３２の第１面３２Ａ及び配線層２３，３１の第１面２３Ａ，３１Ａを被覆するとともに、配線層３８の第１面３８Ａ（ここでは、上面）及び側面を被覆するように、絶縁層３２よりも粘度の高い絶縁層２１を形成する。
次に、図１１（ａ）に示す工程では、配線層２３上に形成された配線層３８の第１面３８Ａの一部が露出されるように、絶縁層２１の所定箇所に貫通孔２１Ｘを形成する。また、配線層３１上に形成された配線層３８の第１面３８Ａの一部が露出されるように、絶縁層２１の所定箇所に貫通孔２１Ｚを形成する。これら貫通孔２１Ｘ，２１Ｚは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２１が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ法により所要の貫通孔２１Ｘ，２１Ｚを形成するようにしてもよい。
続いて、貫通孔２１Ｘにビア導体を充填してビア配線２７を形成するとともに、絶縁層２１の第１面２１Ａ上に配線層２２を形成する。また、貫通孔２１Ｚにビア導体を充填してビア配線３９を形成するとともに、そのビア配線３９を介して配線層３８及び接続端子３７と電気的に接続される配線層２２を絶縁層２１の第１面２１Ａ上に形成する。これらビア配線２７，３９及び配線層２２は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、図１１（ｂ）に示す工程では、図３（ｂ）及び図３（ｃ）に示した工程と同様に、絶縁層２１の第１面２１Ａ上にソルダレジスト層２６を形成した後に、支持基板５０（図１１（ａ）参照）を除去し、ソルダレジスト層２６の第１面２６Ａを被覆するマスク材５４を形成する。
次に、図６（ａ）〜図６（ｃ）に示した工程と同様に、金属膜５５を除去し、金属層５３を除去する。これにより、図１１（ｃ）に示すように、配線層２３の第２面２３Ｂが外部に露出されるとともに、配線層３１の第２面３１Ｂが外部に露出される。さらに、絶縁層３２の開口部３２Ｙの内側面と配線層３１の第２面３１Ｂとによって凹部が形成され、その凹部内に配置される接続端子３７の一端部（ここでは、上端部）が外部に露出され、その露出された接続端子３７の一端部がバンプ３７Ｃとなる。このとき、バンプ３７Ｃの端面３７Ｂは、配線層２３，３１の第２面２３Ｂ，３１Ｂよりも高い位置に形成される。また、このときの接続端子３７は、バンプ３７Ｃと、配線層３１を厚さ方向に貫通するビア配線３７Ｄとから構成されている。なお、本例では、配線層２２と一体に形成されたビア配線３９と、配線層３８と、その配線層３８と一体に形成された接続端子３７とによって接続端子３３が構成されている。
その後、マスク材５４を除去する。これにより、図１１（ｄ）に示すように、本実施形態の配線基板２０Ａを形成することができる。この配線基板２０Ａにおいて、バンプ３７Ｃは、貫通孔３１Ｙから開口部３２Ｙ内に突出するように形成されている。すなわち、バンプ３７Ｃは、開口部３２Ｙ内に形成された配線層３１の第２面３１Ｂから上方に突出するように形成されている。バンプ３７Ｃは、開口部３２Ｙ内に配置され、側面及び端面３７Ｂが外部に露出されている。接続端子３７（バンプ３７Ｃ及びビア配線３７Ｄ）及びビア配線３９は、図１１（ｄ）において下側（絶縁層２１の第１面２１Ａ）から上側（絶縁層３２の第２面３２Ｂ側）に向かうに連れて径が小さくなるテーパ状に形成されている。なお、ビア配線３９及び接続端子３７及び貫通孔３１Ｙ，２１Ｚは、開口部３２Ｙと平面視で重なる位置に形成されている。
以上説明した本実施形態によれば、上記第３実施形態と同様の効果を奏することができる。
本実施形態において、絶縁層２１は第１絶縁層の一例、絶縁層３２は第２絶縁層の一例、配線層２２は第１配線層の一例、配線層２３は第２配線層の一例、配線層３１は第３配線層の一例、配線層３８は第４配線層の一例である。また、ビア配線３９は第１ビア配線の一例、ビア配線３７Ｄは第２ビア配線の一例、貫通孔２１Ｚは第１貫通孔の一例、貫通孔３１Ｙは第２貫通孔の一例、貫通孔５３Ｙは第３貫通孔の一例である。
（第４実施形態の変形例）
なお、上記第４実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第４実施形態における貫通孔３１Ｙ，５３Ｙを以下のように形成することもできる。
すなわち、図１２（ａ）に示すように、まず、金属層５３の第１面５３Ａの一部が露出されるように、配線層３１の所定箇所に貫通孔３１Ｙを形成する。この貫通孔３１Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
続いて、図１２（ｂ）に示す工程では、貫通孔３１Ｙをコンフォーマルマスクとして利用し、その貫通孔３１Ｙを通して金属層５３をエッチング除去することにより、貫通孔３１Ｙと連通して金属膜５５の第１面５５Ａの一部を露出する貫通孔５３Ｙを形成する。例えば、金属層５３の材料としてＮｉを用いる場合には、硝酸過水液等を用いたウェットエッチングにより、配線層３１及び金属膜５５（Ｃｕ層）に対して選択的に金属層５３をエッチング除去して貫通孔５３Ｙを形成する。このとき、金属膜５５（Ｃｕ層）がエッチングストッパ層として機能する。なお、本工程のエッチング処理を等方性エッチングにより行った場合には、エッチングが金属層５３の面内方向に進行するサイドエッチ現象により、貫通孔５３Ｙが貫通孔３１Ｙの底部から外側に食い込むように形成される。換言すると、貫通孔５３Ｙの上部において、貫通孔３１Ｙの内側面を構成する配線層３１の一部が貫通孔５３Ｙの内側にリング状に突出する構造、いわゆるオーバーハング構造が形成される。
次いで、図１２（ｃ）に示す工程では、図１０（ｃ）に示した工程と同様に、貫通孔３１Ｙ，５３Ｙにビア導体を充填して接続端子３７を形成するとともに、その接続端子３７と電気的に接続される配線層３８を配線層３１の第１面３１Ａ（ここでは、上面）に形成する。
以上の製造工程によっても、図１０（ｃ）に示した構造体と同様の構造体を得ることができる。
・上記第４実施形態における配線層３８を省略してもよい。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、外部接続用パッドＰ１の直上に接続端子２５，３３を形成するようにした。すなわち、上記各実施形態では、接続端子２５，３３の基端部と接続されるパッドである配線層２２が外部接続用パッドＰ１としても機能する。しかし、配線層２２の形状はこれに限定されない。
例えば図１３に示すように、配線層２２を、接続端子２５の基端部と接続されるパッド部２２Ｐから平面方向に引き回し、その引き回した先の端部に外部接続用パッドＰ１を設ける構造に変更してもよい。
なお、ここでは、上記第１実施形態の配線基板２０における変形例を示したが、その他の実施形態における配線基板２０，２０Ａについても同様に変更することができる。
・上記各実施形態では、接続端子２５，３３の基端部と接続される配線層２２を最外層（例えば、図１では最下層）の配線層とした。これに限らず、例えば、絶縁層２１の第１面２１Ａに、配線層２２を含む複数の配線層と絶縁層とを交互に積層するようにしてもよい。
例えば図１４に示すように、絶縁層２１の第１面２１Ａ上に、配線層２２と、その配線層２２を被覆する絶縁層６１と、絶縁層６１の第１面６１Ａ（ここでは、下面）に積層された配線層６２とを順に積層するようにしてもよい。絶縁層６１の材料としては、例えば、絶縁層２１と同様の材料を用いることができる。
絶縁層６１には、第１面６１Ａの所要の箇所に開口し、当該絶縁層６１を厚さ方向に貫通して配線層２２の第１面（ここでは、下面）の一部を露出する貫通孔６１Ｘが形成されている。貫通孔６１Ｘは、図１４において下側（配線層６２側）から上側（配線層２２側）に向かうに連れて径が小さくなるテーパ状に形成されている。すなわち、本例の配線基板２０に形成された貫通孔２１Ｘ，６１Ｘ，ＶＨ１の全てが、絶縁層２４の第２面２４Ｂ側の開口部に対してソルダレジスト層２６側の開口部が拡開されたテーパ状に形成されている。
貫通孔６１Ｘ内には、配線層６２と配線層２２とを電気的に接続するビア配線６３が形成されている。なお、配線層６２及びビア配線６３の材料としては、例えば、銅や銅合金を用いることができる。
この場合には、絶縁層６１の第１面６１Ａ上に、配線層６２の一部を外部接続用パッドＰ１として露出する開口部２６Ｘを有するソルダレジスト層２６が形成されている。
ここでは、上記第１実施形態の配線基板２０における変形例を示したが、その他の実施形態における配線基板２０，２０Ａについても同様に変更することができる。
・上記各実施形態では、配線層２２が形成される第１面２１Ａと、配線層２３，３１が形成される第２面２１Ｂとを有する絶縁層２１の第２面２１Ｂ上に、配線層２３，３１の側面全面を被覆する絶縁層２４を形成するようにした。これに限らず、絶縁層２１と絶縁層２４とを一つの絶縁層とし、その一つの絶縁層が配線層２３，３１の側面全面を被覆するようにしてもよい。
例えば図１５（ａ）に示すように、図２（ｃ）に示した工程の代わりに、金属膜５１の第１面５１Ａに、金属層５３及び配線層２３の側面全面を被覆するとともに、配線層２３の第１面２３Ａ全面を被覆するように絶縁層７０を形成する。絶縁層７０の材料としては、例えば、絶縁層２１と同様の材料を用いることができる。その後、図２（ｄ）〜図４（ｂ）に示した工程と同様の工程を実施することにより、図１５（ｂ）に示した配線基板２０Ｂを製造することができる。
配線基板２０Ｂでは、絶縁層７０の第１面７０Ａ（ここでは、下面）に、配線層２２が形成されている。また、絶縁層７０の第２面７０Ｂ（ここでは、上面）に、凹部７０Ｘが形成されるとともに、凹部２４Ｙに相当する凹部７０Ｙが形成されている。凹部７０Ｘの底面７０Ｃ上に配線層２３が形成されている。貫通孔ＶＨ１は、凹部７０Ｙと平面視で重なる位置に、絶縁層７０を厚さ方向に貫通するように形成されている。接続端子２５は、貫通孔ＶＨ１を充填するビア配線２８と、貫通孔ＶＨ１から凹部７０Ｙ内に突出して外部に露出するバンプ２９とが一体に形成されてなる。この場合であっても、バンプ２９の端面２９Ｂは、配線層２３の第２面２３Ｂよりも高い位置に設けられている。
ここでは、上記第１実施形態の配線基板２０における変形例を示したが、その他の実施形態における配線基板２０，２０Ａについても同様に変更することができる。
なお、本変形例において、絶縁層７０の第１面７０Ａは絶縁層の下面の一例、絶縁層７０の第２面７０Ｂは絶縁層の上面の一例、凹部７０Ｘの底面７０Ｃは絶縁層７０の第１の面の一例である。
・上記各実施形態の配線基板２０，２０Ａの絶縁層２４，３２の第２面２４Ｂ，３２Ｂにソルダレジスト層を形成するようにしてもよい。
例えば図１６（ａ）に示すように、絶縁層２４の第２面２４Ｂ（ここでは、上面）上に、配線層２３を被覆するソルダレジスト層７１を形成するようにしてもよい。ソルダレジスト層７１には、最上層の配線層２３の一部を接続パッドＰ２として露出させるための開口部７１Ｘが形成されている。接続パッドＰ２には、例えば、他の配線基板や他の半導体装置が電気的に接続される。なお、必要に応じて、開口部７１Ｘから露出する配線層２３上に表面処理層を形成するようにしてもよい。また、ソルダレジスト層７１には、半導体素子４０が実装される実装領域における絶縁層２４及びバンプ２９を露出する開口部７１Ｙが形成されている。
ところで、図１６（ｃ）に示すように、従来の配線基板において、実装前の接触等の外力からバンプ１０３を保護するために、バンプ１０３の周囲にソルダレジスト層１０４を形成する場合には、ソルダレジスト層１０４と絶縁層１００との接着界面が断面視において直線状に形成される。このとき、隣接する配線層１０１間に上記接着界面が配置されると、隣接する配線層１０１間における上記接着界面の距離が短くなるため（図中の太線参照）、マイグレーションが発生しやすくなる。これにより、隣接する配線層１０１間における絶縁信頼性が低くなるという問題があった。
これに対し、図１６（ａ）に示した配線基板２０では、隣接する配線層２３間に、その配線層２３の側面全面を被覆し、配線層２３よりも厚く形成された絶縁層２４が形成されている。このため、図１６（ｂ）に示すように、絶縁層２４の第２面２４Ｂにソルダレジスト層７１を形成した場合には、ソルダレジスト層７１と絶縁層２４との接着界面が、隣接する配線層２３間に形成された絶縁層２４の側面及び第２面２４Ｂに沿って形成される。このように、隣接する配線層２３間に位置する上記接着界面が、隣接する配線層２３間に設けられた絶縁層２４を迂回するように設けられる。これにより、隣接する配線層２３間における上記接着界面の距離が、従来技術（図１６（ｃ）参照）よりも長くなるため、マイグレーションの発生を好適に抑制することができる。
なお、第２〜第４実施形態及び上記各変形例における配線基板２０，２０Ａ，２０Ｂにソルダレジスト層７１を形成した場合にも同様に、マイグレーションの発生を抑制できる。
・次に、図１７に従って、ソルダレジスト層７１を有する配線基板２０の適用例について説明する。ここでは、配線基板２０に他の半導体パッケージ１２を搭載した半導体装置１１について説明する。
半導体装置１１は、ソルダレジスト層７１を有する配線基板２０と、配線基板２０に実装された一つ又は複数の半導体素子４０と、配線基板２０に積層接合された半導体パッケージ１２とを有している。半導体装置１１は、配線基板２０と半導体パッケージ１２の配線基板８０との間の空間に形成された封止樹脂１３と、外部接続端子４６とを有している。
次に、半導体パッケージ１２の構造の一例について簡単に説明する。
半導体パッケージ１２は、配線基板８０と、配線基板８０に実装された一つ又は複数の半導体素子９０と、配線基板８０と半導体素子９０との間に形成されたアンダーフィル樹脂９２とを有している。
配線基板８０は、コア基板８１と、コア基板８１に設けられた貫通電極８２と、コア基板８１の下面に形成された最下層の配線層８３と、コア基板８１の上面に形成された最上層の配線層８４と、ソルダレジスト層８５，８６とを有している。配線層８３，８４は、貫通電極８２を介して相互に電気的に接続されている。
ソルダレジスト層８５は、配線層８３の一部を覆うようにコア基板８１の下面に積層されている。ソルダレジスト層８５には、配線層８３の一部を接続パッドＰ３として露出させるための開口部８５Ｘが形成されている。この接続パッドＰ３は、配線基板２０の接続パッドＰ２と電気的に接続されるパッドであり、接続パッドＰ２の各々に対向するように設けられている。
ソルダレジスト層８６は、配線層８４の一部を覆うようにコア基板８１の上面に積層されている。ソルダレジスト層８６には、配線層８４の一部をパッドＰ４として露出させるための開口部８６Ｘが形成されている。このパッドＰ４は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線基板８０は、コア基板８１を有する配線基板に限らず、コア基板８１を含まないコアレス基板を用いてもよい。
半導体素子９０は、以上説明した配線基板８０にフリップチップ実装されている。すなわち、半導体素子９０の回路形成面（ここでは、下面）に配設されたバンプ９１をパッドＰ４に接合することにより、半導体素子９０は、バンプ９１を介して配線層８４と電気的に接続されている。このようにフリップチップ接合された配線基板８０と半導体素子９０との隙間には、アンダーフィル樹脂９２が形成されている。
配線基板２０の接続パッドＰ２上には、はんだボール１４が接合されている。はんだボール１４は、配線基板２０と半導体パッケージ１２との間に介在して設けられ、その一端が接続パッドＰ２に接合され、他端が接続パッドＰ３に接合されている。はんだボール１４としては、例えば、導電性コアボール（銅コアボールなど）や樹脂コアボールの周囲をはんだで覆った構造を有するはんだボールを用いることができる。なお、はんだボール１４としては、導電性コアボールや樹脂コアボールを省略したはんだボールを用いることもできる。
このように、配線基板２０と半導体パッケージ１２とがはんだボール１４を介して積層接合され、ＰＯＰ（Package on Package）構造の半導体装置１１が形成されている。
配線基板２０と配線基板８０との間の空間には、封止樹脂１３が充填されている。この封止樹脂１３によって、配線基板８０が配線基板２０に対して固定されるとともに、配線基板２０に実装された半導体素子４０が封止される。すなわち、封止樹脂１３は、配線基板２０と配線基板８０とを接着する接着剤として機能するとともに、半導体素子４０を保護する保護層として機能する。
・上記各実施形態及び上記各変形例では、バンプ２９，３５，３７Ｃを、配線層２２側から絶縁層２４，３２の第２面２４Ｂ，３２Ｂ側に向かうに連れて細くなる先細り形状とした。これに限らず、例えば、バンプ２９，３５，３７Ｃを円柱状や角柱状等の柱状に形成してもよい。
・上記各実施形態及び上記各変形例の配線基板２０，２０Ａ，２０Ｂに形成された貫通孔の断面形状は特に限定されない。例えば、配線基板２０，２０Ａ，２０Ｂに形成された貫通孔をストレート形状（断面視略矩形状）に形成するようにしてもよい。
１０，１０Ａ 半導体装置
２０，２０Ａ，２０Ｂ 配線基板
２１ 絶縁層（第１絶縁層）
２１Ｙ，２１Ｚ，２４Ｚ，ＶＨ１ 貫通孔（第１貫通孔）
２２ 配線層（第１配線層）
２３ 配線層（第２配線層）
２４，３２ 絶縁層（第２絶縁層）
２４Ｙ，７０Ｙ 凹部
２５，３３，３７ 接続端子
２８，３４ ビア配線
２９，３５，３７Ｃ バンプ
２９Ｂ，３５Ｂ，３７Ｂ 端面（上端面）
３１ 配線層（第３配線層）
３１Ｘ，３１Ｙ 貫通孔（第２貫通孔）
３２Ｙ 開口部
３７Ｄ ビア配線（第２ビア配線）
３８ 配線層（第４配線層）
３９ ビア配線（第１ビア配線）
４０ 半導体素子
５０ 支持基板
５１，５５ 金属膜
５１Ｘ，５５Ｘ 開口部
５３ 金属層
５３Ｘ，５３Ｙ 貫通孔（第３貫通孔）
７０ 絶縁層

Claims (10)

  1. 下面に第１配線層が形成され、上面に最上層の第２配線層が形成された第１絶縁層と、前記第１絶縁層の上面に積層され、前記第２配線層の側面全面を被覆し、前記第２配線層よりも厚く形成された第２絶縁層とを有する絶縁層と、
    前記第２絶縁層の上面に形成された凹部と、
    前記凹部と平面視で重なる位置に形成され、前記絶縁層を厚さ方向に貫通する第１貫通孔と、
    前記第１配線層と一体に形成され、前記第１貫通孔に充填されたビア配線と、前記ビア配線と一体に形成され、前記凹部内に突出して配置され外部に露出されたバンプとを有する接続端子と、を有し、
    前記バンプの上端面は、前記第２配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第２絶縁層の上面と同一平面上に形成されていることを特徴とする配線基板。
  2. 前記バンプは、前記第１絶縁層及び前記第２絶縁層を厚さ方向に貫通する前記第１貫通孔から前記凹部内に突出していることを特徴とする請求項１に記載の配線基板。
  3. 下面に第１配線層が形成され、上面に最上層の第２配線層が形成された第１絶縁層と、前記第１絶縁層の上面に積層され、前記第２配線層の側面全面を被覆し、前記第２配線層よりも厚く形成された第２絶縁層とを有する絶縁層と、
    前記第２絶縁層に形成され、前記第１絶縁層の上面を露出する開口部と、
    前記開口部と平面視で重なる位置に形成され、前記第１絶縁層を厚さ方向に貫通する第１貫通孔と、
    厚さ方向に貫通して前記第１貫通孔と連通する第２貫通孔を有し、前記開口部に露出された前記第１絶縁層の上面に形成された第３配線層と、
    前記第１配線層と一体に形成され、前記第１貫通孔及び前記第２貫通孔に充填されたビア配線と、前記ビア配線と一体に形成され、前記第３配線層の上面から上方に突出して前記開口部内に配置され外部に露出されたバンプとを有する接続端子と、を有し、
    前記バンプの上端面は、前記第２配線層の上面よりも高い位置に設けられるとともに、前記第２絶縁層の上面と同一平面上に形成されていることを特徴とする配線基板。
  4. 下面に第１配線層が形成され、上面に最上層の第２配線層が形成された第１絶縁層と、前記第１絶縁層の上面に積層され、前記第２配線層の側面全面を被覆し、前記第２配線層よりも厚く形成された第２絶縁層とを有する絶縁層と、
    前記第２絶縁層に形成され、前記第１絶縁層の上面を露出する開口部と、
    前記開口部に露出された前記第１絶縁層の上面に形成された第３配線層と、
    前記開口部と平面視で重なる位置に形成され、前記第１絶縁層を厚さ方向に貫通する第１貫通孔と、
    前記第１貫通孔と平面視で重なる位置に形成され、前記第３配線層を厚さ方向に貫通する第２貫通孔と、
    前記第１配線層と一体に形成され、前記第１貫通孔に充填された第１ビア配線と、
    前記第１ビア配線と電気的に接続され、前記第２貫通孔に充填された第２ビア配線と、前記第３配線層の上面から上方に突出して前記開口部内に配置され外部に露出されるバンプとが一体に形成されてなる接続端子と、を有し、
    前記バンプの上端面は、前記第２配線層の上面よりも高い位置に設けられるとともに、前記第２絶縁層の上面と同一平面上に形成されていることを特徴とする配線基板。
  5. 前記バンプは、前記絶縁層の下面側から前記絶縁層の上面側に向かうに連れて細くなるように形成されていることを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 請求項１〜５のいずれか一項に記載の配線基板と、
    前記バンプとフリップチップ接合された半導体素子とを有する半導体装置。
  7. 支持体を準備する工程と、
    前記支持体上に、金属層と、最外層の配線層となる第２配線層とを順に積層する工程と、
    前記支持体上に、前記金属層及び前記第２配線層の側面全面を被覆し、前記第２配線層よりも厚い第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記第２絶縁層及び前記第２配線層を被覆するように第１絶縁層を形成する工程と、
    前記第２絶縁層及び前記第１絶縁層を厚さ方向に貫通して前記支持体を露出する貫通孔を形成する工程と、
    前記貫通孔を充填する接続端子を形成するとともに、前記第１絶縁層上に第１配線層を形成する工程と、
    前記支持体及び前記金属層を除去するとともに、前記第２絶縁層の前記支持体と接していた側の面である上面に凹部を形成し、前記凹部内に配置される前記接続端子の上端部を外部に露出する工程と、を有し、
    前記接続端子の上端部を外部に露出する工程では、前記凹部内に配置される前記接続端子の上端面が、前記第２配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第２絶縁層の上面と同一平面上に形成されることを特徴とする配線基板の製造方法。
  8. 前記支持体は、支持基板と、前記支持基板上に形成された金属膜とを有し、
    前記凹部を形成する工程は、
    前記支持基板を除去する工程と、
    前記金属膜に、前記第２絶縁層の一部を露出する開口部を形成する工程と、
    前記開口部を通して前記第２絶縁層を薄化して前記凹部を形成する工程と、
    前記金属膜及び前記金属層を除去する工程と、
    を有することを特徴とする請求項７に記載の配線基板の製造方法。
  9. 支持体を準備する工程と、
    前記支持体上に、第１金属層と最外層の配線層となる第２配線層とを順に積層するとともに、第２金属層と第３配線層とを順に積層する工程と、
    前記支持体上に、前記第１金属層及び前記第２配線層及び前記第２金属層及び前記第３配線層の側面全面を被覆し、前記第２配線層よりも厚い第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記第２絶縁層及び前記第２配線層及び前記第３配線層を被覆するように第１絶縁層を形成する工程と、
    前記第１絶縁層と前記第３配線層と前記第２金属層とを厚さ方向に貫通して前記支持体を露出する貫通孔を形成する工程と、
    前記貫通孔を充填する接続端子を形成するとともに、前記第１絶縁層上に第１配線層を形成する工程と、
    前記支持体を除去する工程と、
    前記第１金属層及び前記第２金属層を除去する工程と、を有し、
    前記第１金属層及び前記第２金属層を除去する工程では、前記第２絶縁層の前記支持体と接していた側の面である上面に前記第３配線層の上面を露出する開口部が形成され、前記開口部内に配置される前記接続端子の上端部が外部に露出されるとともに、前記開口部内に配置される前記接続端子の上端面が、前記第２配線層の上面よりも高い位置に設けられ、且つ前記第２絶縁層の上面と同一平面上に形成されることを特徴とする配線基板の製造方法。
  10. 支持体を準備する工程と、
    前記支持体上に、第１金属層と最外層の配線層となる第２配線層とを順に積層するとともに、第２金属層と第３配線層とを順に積層する工程と、
    前記第３配線層を厚さ方向に貫通する第２貫通孔と、前記第２貫通孔と連通し前記第２金属層を厚さ方向に貫通して前記支持体を露出する第３貫通孔を形成する工程と、
    前記第２貫通孔及び前記第３貫通孔を充填する接続端子を形成するとともに、前記第３配線層上に第４配線層を形成する工程と、
    前記第１金属層及び前記第２配線層及び前記第２金属層及び前記第３配線層の側面全面を被覆し、前記第２配線層よりも厚い第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記第２絶縁層及び前記第２配線層及び前記第３配線層を被覆するとともに、前記第４配線層を被覆する第１絶縁層を形成する工程と、
    前記第１絶縁層を厚さ方向に貫通して前記第４配線層を露出する第１貫通孔を形成する工程と、
    前記第１貫通孔を充填する第１ビア配線を形成するとともに、前記第１絶縁層上に第１配線層を形成する工程と、
    前記支持体を除去する工程と、
    前記第１金属層及び前記第２金属層を除去する工程と、を有し、
    前記第１金属層及び前記第２金属層を除去する工程では、前記第２絶縁層の前記支持体と接していた側の面である上面に前記第３配線層の上面を露出する開口部が形成され、前記開口部内に配置される前記接続端子の上端部が外部に露出されるとともに、前記開口部内に配置される前記接続端子の上端面が、前記第２配線層の上面よりも高い位置に設けられ、且つ前記第２絶縁層の上面と同一平面上に形成されることを特徴とする配線基板の製造方法。
JP2015058415A 2015-03-20 2015-03-20 配線基板、半導体装置及び配線基板の製造方法 Active JP6533680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015058415A JP6533680B2 (ja) 2015-03-20 2015-03-20 配線基板、半導体装置及び配線基板の製造方法
US15/056,515 US9966331B2 (en) 2015-03-20 2016-02-29 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015058415A JP6533680B2 (ja) 2015-03-20 2015-03-20 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2016178247A JP2016178247A (ja) 2016-10-06
JP2016178247A5 JP2016178247A5 (ja) 2017-11-30
JP6533680B2 true JP6533680B2 (ja) 2019-06-19

Family

ID=56923768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015058415A Active JP6533680B2 (ja) 2015-03-20 2015-03-20 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9966331B2 (ja)
JP (1) JP6533680B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535591B2 (en) * 2017-08-10 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
JP7240909B2 (ja) * 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法
JP2021093435A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板
JP2022002260A (ja) * 2020-06-22 2022-01-06 株式会社村田製作所 表面実装型受動部品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4769056B2 (ja) 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5439713B2 (ja) * 2007-08-10 2014-03-12 三洋電機株式会社 回路装置及びその製造方法、携帯機器
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
WO2009041159A1 (ja) * 2007-09-28 2009-04-02 Sanyo Electric Co., Ltd. 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
US8097946B2 (en) * 2007-10-31 2012-01-17 Sanyo Electric Co., Ltd. Device mounting board, semiconductor module, and mobile device
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
JP2010141055A (ja) * 2008-12-10 2010-06-24 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
KR101119306B1 (ko) * 2010-11-04 2012-03-16 삼성전기주식회사 회로기판의 제조방법
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP2012174791A (ja) * 2011-02-18 2012-09-10 Furukawa Electric Co Ltd:The 配線基板およびその製造方法ならびに半導体装置
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
US9826641B2 (en) * 2012-05-31 2017-11-21 Kyocera Corporation Electronic device mounting board and electronic apparatus
WO2014050081A1 (ja) * 2012-09-25 2014-04-03 株式会社デンソー 電子装置
KR20140082444A (ko) * 2012-12-24 2014-07-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5848404B2 (ja) * 2014-06-17 2016-01-27 日本特殊陶業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2016178247A (ja) 2016-10-06
US20160276255A1 (en) 2016-09-22
US9966331B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
US9627309B2 (en) Wiring substrate
US9627308B2 (en) Wiring substrate
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
JP5693977B2 (ja) 配線基板及びその製造方法
JP4361826B2 (ja) 半導体装置
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20100009849A (ko) 전자소자 내장형 인쇄회로기판 제조방법
JP6533680B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US9818702B2 (en) Wiring substrate and semiconductor device
JP2019212692A (ja) 配線基板及びその製造方法
US10716208B1 (en) Wiring board
JP6220799B2 (ja) 配線基板及びその製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP5511922B2 (ja) 配線基板とその製造方法
JP2024025484A (ja) 配線基板、半導体装置
JP6223858B2 (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6533680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150