JP2022002260A - 表面実装型受動部品 - Google Patents

Abstract

【課題】受動素子を回路基板に実装する際の難易度が高くなることを抑制できるようにすること。【解決手段】表面実装型受動部品１０は、受動素子２０と、受動素子２０が搭載されているサイズ変換部４０とを備える。サイズ変換部４０は、素体４１と、素体４１の素子実装面４２に露出し、受動素子２０の素子用外部端子３０とは電気的に接続されている複数の第１外部端子４４と、素体４１の基板側実装面４３に露出している複数の第２外部端子４５と、第１外部端子４４と第２外部端子４５とを電気的に接続する接続配線４８とを有する。基板側実装面４３の面積は受動素子２０の第１主面２３の面積よりも大きい。基板側実装面４３における各第２外部端子４５の総面積は、第１主面２３における各素子用外部端子３０の総面積よりも大きい。【選択図】図４

Description

本発明は、表面実装型受動部品に関する。

近年、スマートフォンやタブレット端末などの情報端末においては、その回路基板に実装する受動素子の小型化が進んでいる。特許文献１には、こうした小型の受動素子の一例としてインダクタ部品が開示されている。

特開２０１９−１０２５２４号公報

インダクタ部品のような受動素子が小型化するほど、回路基板への受動素子の実装の難易度が高くなる。

上記課題を解決するための表面実装型受動部品は、第１主面及び当該第１主面とは反対側に位置する第２主面を有し、前記第１主面に複数の素子用外部端子が露出している受動素子と、前記受動素子が搭載されているサイズ変換部と、を備えている。前記受動素子は、前記第１主面のほうが前記第２主面よりも前記サイズ変換部の近くに位置する態様で当該サイズ変換部に搭載されている。前記サイズ変換部は、前記受動素子が搭載されている主面である素子実装面、及び、前記素子実装面とは反対側に位置する主面である基板側実装面を有する素体と、前記素子実装面に露出しており、複数の前記素子用外部端子のうち、対応する素子用外部端子と電気的に接続されている複数の第１外部端子と、前記基板側実装面に露出している複数の第２外部端子と、前記第１外部端子と前記第２外部端子とを電気的に接続する接続配線と、を有している。前記基板側実装面の面積は前記第１主面の面積よりも大きいとともに、前記基板側実装面における複数の前記第２外部端子の総面積は、前記第１主面における複数の前記素子用外部端子の総面積よりも大きい。

上記構成によれば、受動素子自体の大きさを変更することなく、回路基板に実装される部品、すなわち表面実装型受動部品を大型化できる。そのため、受動素子を回路基板に実装する際の難易度が高くなることを抑制できる。

上記表面実装型受動部品によれば、受動素子を回路基板に実装する際の難易度が高くなることを抑制できる。

第１実施形態の表面実装型受動部品を模式的に示す斜視図。 同表面実装型受動部品の平面図。 同表面実装型受動部品の受動素子の断面図。 同表面実装型受動部品の断面図。 第２実施形態の表面実装型受動部品の平面図。 同表面実装型受動部品の断面図。 同表面実装型受動部品の製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 第３実施形態の表面実装型受動部品の断面図。 同表面実装型受動部品の製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 第４実施形態の表面実装型受動部品の断面図。 第５実施形態の表面実装型受動部品の断面図。 第６実施形態の表面実装型受動部品の断面図。 同表面実装型受動部品の平面図。 第７実施形態の表面実装型受動部品の断面図。 第８実施形態の表面実装型受動部品の断面図。 第９実施形態の表面実装型受動部品の断面図。 同表面実装型受動部品の平面図。 第９実施形態の表面実装型受動部品の変更例を示す断面図。 第１０実施形態の表面実装型受動部品の断面図。 同表面実装型受動部品の平面図。 第１０実施形態の表面実装型受動部品の変更例を示す断面図。 第１１実施形態の表面実装型受動部品の断面図。 第１２実施形態の表面実装型受動部品の断面図。 第１３実施形態の表面実装型受動部品の断面図。 第１４実施形態の表面実装型受動部品の断面図。 同表面実装型受動部品の平面図。 同表面実装型受動部品の製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 第１５実施形態の表面実装型受動部品の断面図。 同表面実装型受動部品の平面図。 同表面実装型受動部品の製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 第１５実施形態の表面実装型受動部品の断面図。 第１５実施形態の表面実装型受動部品の変更例を示す断面図。 第１５実施形態の表面実装型受動部品の変更例を示す断面図。 変更例の表面実装型受動部品において、サイズ変換部に搭載される受動部材を模式的に示す斜視図。 変更例の表面実装型受動部品の断面図。 変更例の表面実装型受動部品において、サイズ変換部の断面図。

（第１実施形態）
以下、表面実装型受動部品の一実施形態を図１〜図４に従って説明する。なお、図面は理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図中のものと異なる場合がある。また、断面図ではハッチングを付しているが、理解を容易にするために一部の構成要素のハッチングを省略している場合がある。

図１に示すように、本実施形態の表面実装型受動部品１０は、二点鎖線で示すような回路基板ＣＢに実装される。表面実装型受動部品１０は、受動素子２０と、受動素子２０が搭載されているサイズ変換部４０とを備えている。受動素子は、供給された電力を消費したり、蓄積したり、放出したりする受動機能を有する素子である。すなわち、受動素子は、供給された電力を増幅したり整流したりする能動機能を有しない。受動素子としては、例えば、抵抗、インダクタ、コンデンサを挙げることができる。

回路基板ＣＢ、サイズ変換部４０及び受動素子２０が並ぶ方向を「積層方向Ｘ」とした場合、図２は、積層方向Ｘにおいて受動素子２０側から表面実装型受動部品１０を見た場合の平面図である。図２に示すように、サイズ変換部４０の積層方向Ｘと直交する方向におけるサイズは、受動素子２０の積層方向Ｘと直交する方向におけるサイズよりも大きい。すなわち、サイズ変換部４０の主面４２，４３の面積は、受動素子２０の主面２２，２３の面積よりも大きい。そして、積層方向Ｘと直交する平面において、サイズ変換部４０の周縁よりも内側に受動素子２０が位置している。

図４は、図２に一点鎖線で示す線ＬＮ１に直交する方向で表面実装型受動部品１０を切断した場合の断面を示す図である。また、図３は、図４に一点鎖線で示す線ＬＮ２に直交する方向で受動素子２０を切断した場合の断面を示す図である。

＜受動素子＞
図３に示すように、受動素子２０は、インダクタである。受動素子２０の本体２１は、磁性材料で構成される磁性層を有している。本体２１は、１つの磁性層で構成されたものであってもよいし、積層方向Ｘに沿って複数の磁性層を積層したものであってもよい。例えば、磁性層は、金属磁性粉を含む樹脂で構成したものである。金属磁性粉としては、例えば、鉄、ニッケル、クロム、銅、アルミニウム、並びにこれらの合金を挙げることができる。金属磁性粉を含む樹脂としては、エポキシ樹脂などの樹脂材料を挙げることができる。

なお、本体２１の両主面のうち、図４における上側の主面、すなわち天面を「第２主面２２」といい、図４における下側の主面、すなわち底面を「第１主面２３」という。つまり、第１主面２３は、積層方向Ｘにおいて第２主面２２とは反対側に配置されている。そして、受動素子２０がサイズ変換部４０に搭載されている状態では、第１主面２３のほうが第２主面２２よりも近くに配置されている。さらにいうと、第１主面２３の面積は、サイズ変換部４０の後述する基板側実装面４３の面積よりも小さい。

図３及び図４に示すように、受動素子２０は、本体２１内に設けられているインダクタ配線２４と、受動素子２０の外部端子である素子用外部端子３０と、インダクタ配線２４と素子用外部端子３０とを電気的に接続する垂直配線２９とを有している。素子用外部端子３０は、第１主面２３に露出している。すなわち、受動素子２０をサイズ変換部４０に搭載する前の状態のように第１主面２３が外部に露出している場合にあっては、素子用外部端子３０が外部に露出する。しかし、図４に示すように受動素子２０がサイズ変換部４０に搭載されており、第１主面２３が外部に露出していない場合、素子用外部端子３０もまた外部に露出していない。すなわち、本明細書において、素子用外部端子３０などのようなある部分が第１主面２３などのようなある面に露出する、と表現する場合は、当該面に対して当該部分が露出していればよい。したがって、当該部分は外部に露出している必要はなく、例えば、図４に示すように、当該部分の一例である素子用外部端子３０が接続部６０に覆われていてもよい。垂直配線２９は、インダクタ配線２４との接続部分から第１主面２３に向けて延びている。なお、本例では、詳しくは後述するインダクタ配線２４の第１パッド２５に接続されている垂直配線２９と、第２パッド２６に接続されている垂直配線２９とが設けられている。そして、垂直配線２９を介して第１パッド２５に電気的に接続されている素子用外部端子３０と、垂直配線２９を介して第２パッド２６に電気的に接続されている素子用外部端子３０とが設けられている。

インダクタ配線２４は、導電性材料で構成されている。インダクタ配線２４は、例えば、銅、銀、金及びアルミニウムのうちの少なくとも１つを導電性材料として含んでいる。また例えば、インダクタ配線２４は、銅、銀、金及びアルミニウムのうちの少なくとも１つを含む合金を導電性材料として含んでいてもよい。

インダクタ配線２４は、第１パッド２５と、第２パッド２６と、第１パッド２５と第２パッド２６とを繋ぐ配線本体２７とを有している。各パッド２５，２６が、インダクタ配線２４における垂直配線２９との接続部分である。配線本体２７は、積層方向Ｘに延びる本体２１の中心軸２１ｚを中心とした渦巻状をなしている。具体的には、配線本体２７は、上面視すると、径方向外側の外周端部２７ｂから径方向内側の内周端部２７ａに向かって図３において反時計回り方向に周回する渦巻き状に巻回されている。

ここで、インダクタ配線のターン数は、仮想ベクトルに基づいて定められる。仮想ベクトルの始点は、インダクタ配線の配線幅中央を通ってインダクタ配線の延伸方向に延びる仮想中心線上に配置されている。そして、仮想ベクトルは、受動素子の本体の厚み方向から見たときにインダクタ配線の延伸方向に延びる仮想中心線に接している。仮想ベクトルの始点を仮想中心線の一方の端に配置した状態から、始点を仮想中心線の他方の端まで移動させた場合、仮想ベクトルの向きが回転した角度が「３６０°」のときに、ターン数は「１．０ターン」として定められている。したがって、例えば「１８０°」巻回されると、ターン数は「０．５ターン」となる。

本実施形態では、インダクタ配線２４の配線本体２７上に仮想的に配置された仮想ベクトルの向きは、径方向外側の外周端部２７ｂから径方向内側の内周端部２７ａまで上記始点を移動させたときに「５４０°」回転される。そのため、本実施形態において配線本体２７が巻回されているターン数は、「１．５ターン」となっている。

なお、受動素子２０をインダクタとして機能させることができるのであれば、インダクタ配線２４のターン数は、「１．５ターン」よりも大きくてもよいし、「１．５ターン」未満であってもよい。すなわち、受動素子２０として、「１．０ターン」未満のインダクタ配線を有する素子を採用してもよい。

＜サイズ変換部＞
図４に示すように、サイズ変換部４０は、主面として、素子実装面４２及び基板側実装面４３を有している。素子実装面４２は、図４における上面、すなわちサイズ変換部４０の天面である。素子実装面４２に受動素子２０が搭載されており、素子実装面４２が受動素子２０の第１主面２３と対向している。基板側実装面４３は、図４における下面、すなわちサイズ変換部４０の底面である。つまり、基板側実装面４３は、積層方向Ｘにおいて素子実装面４２とは反対側に配置されている。そのため、表面実装型受動部品１０が回路基板ＣＢに実装される際に、回路基板ＣＢの実装面に基板側実装面４３が対向する。なお、基板側実装面４３と直交する方向を「所定方向」と定義した場合、本実施形態では、積層方向Ｘが所定方向に相当する。

サイズ変換部４０の素体４１は、絶縁層を含んでいる。素体４１は、１層の絶縁層のみで構成されたものでもよいし、積層方向Ｘに複数の絶縁層を積層した積層体であってもよい。

受動素子２０の本体２１の積層方向Ｘの寸法を本体２１の厚みＴ１とした場合、本体２１の第１主面２３と第２主面２２との間隔が、本体２１の厚みＴ１に該当する。また、サイズ変換部４０の素体４１の積層方向Ｘの寸法を素体４１の厚みＴ２とした場合、素子実装面４２と基板側実装面４３との間隔が、素体４１の厚みＴ２に該当する。この場合、素体４１の厚みＴ２は、本体２１の厚みＴ１よりも薄い。なお、素体４１の厚みＴ２を本体２１の厚みＴ１と同等としてもよいし、素体４１の厚みＴ２を本体２１の厚みＴ１よりも厚くしてもよい。

素体４１の直流電気抵抗率は、例えば、「１ＭΩ・ｃｍ」以上であることが好ましい。素体４１を構成する絶縁層は、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマーを含有している。絶縁層の絶縁性能を高めるために、絶縁層は、シリカフィラーなどの絶縁フィラーや、鉄系合金からなる磁性フィラーを含有していてもよい。また、絶縁層は、例えばフェライトなどのようなセラミックであってもよい。

詳しくは後述するが、図４に示す例にあっては、サイズ変換部４０内には、導体として、複数のダミー内部導体４７及び複数の接続配線４８が設けられている。そして、図４において、積層方向Ｘと直交する方向（図中左右方向）で互いに隣り合う接続配線４８同士の間隔が最小となる部分を最小間隔部分４２ａとした場合、最小間隔部分４２ａの直流電気抵抗がインダクタ（受動素子２０）の直流電気抵抗の「１０００倍」以上となるように、素体４１が構成されている。なお、互いに隣り合う接続配線４８とダミー内部導体４７との間隔が、互いに隣り合う接続配線４８同士の間隔よりも狭いこともある。この場合、互いに隣り合う接続配線４８とダミー内部導体４７との間隔が最小となる部分を所定部分とした場合、所定部分の直流電気抵抗がインダクタ（受動素子２０）の直流電気抵抗の「１０００倍」以上となるように、素体４１を構成するとよい。

サイズ変換部４０は、外部端子として、素子実装面４２に露出している第１外部端子４４と、基板側実装面４３に露出している第２外部端子４５とを有している。図４に示す例では、素子実装面４２上に複数（２つ）の第１外部端子４４が設けられているとともに、基板側実装面４３上に複数（２つ）の第２外部端子４５が設けられている。第１外部端子４４は、受動素子２０の素子用外部端子３０とは電気的に接続されている。例えば、第１外部端子４４と、素子用外部端子３０との間には、はんだなどのような導電性材料で構成される接続部６０が介在している。

第１外部端子４４を積層方向Ｘから見た場合の第１外部端子４４の面積を「第１外部端子４４のサイズ」とし、第２外部端子４５を積層方向Ｘから見た場合の第２外部端子４５の面積を「第２外部端子４５のサイズ」とし、素子用外部端子３０を積層方向Ｘから見た場合の素子用外部端子３０の面積を「素子用外部端子３０のサイズ」とする。この場合、図２に示すように、第２外部端子４５のサイズは、素子用外部端子３０のサイズよりも大きい。すなわち、基板側実装面４３における各第２外部端子４５の総面積を第２外部端子４５の総面積とし、第１主面２３における受動素子２０の各素子用外部端子３０の総面積を素子用外部端子３０の総面積とした場合、本実施形態では、第２外部端子４５の総面積が素子用外部端子３０の総面積よりも大きい。

なお、この場合、第１外部端子４４のサイズを、素子用外部端子３０のサイズよりも大きくするとよい。図２に示す例では、第１外部端子４４のサイズは第２外部端子４５のサイズよりも小さいものの、第１外部端子４４のサイズは素子用外部端子３０のサイズよりも大きい。すなわち、第１外部端子４４のうち、素子実装面４２に露出する部分の面積は、第２外部端子４５のうち、基板側実装面４３に露出する部分の面積よりも小さいものの、素子用外部端子３０のうち、第１主面２３に露出する部分の面積よりも大きい。

また、図２及び図４に示すように、サイズ変換部４０は、ダミー導体を有していてもよい。ダミー導体は、導電性材料を含んでいるものの、素子用外部端子３０とは電気的に接続されていない。図２及び図４に示す例では、サイズ変換部４０は、ダミー導体として、ダミー内部導体４７及びダミー外部端子４６を有している。ダミー外部端子４６とは、基板側実装面４３に露出している外部端子の中でも第１外部端子４４とは電気的に接続されていない端子である。当該例では、ダミー外部端子４６は、各第２外部端子４５を包囲するように環状をなしている。ダミー内部導体４７は、素体４１内に設けられている導体のうち、ダミー外部端子４６とは電気的に接続されている導体である。ダミー内部導体４７は、第１外部端子４４及び第２外部端子４５の何れにも電気的に接続されていない。

サイズ変換部４０は、第１外部端子４４と第２外部端子４５とを電気的に接続する接続配線４８を有している。図４に示す例では、サイズ変換部４０は、各第１外部端子４４のうち、図中左側に位置する第１外部端子４４と、各第２外部端子４５のうち、図中左側に位置する第２外部端子４５とを電気的に接続する接続配線４８を有している。また、サイズ変換部４０は、各第１外部端子４４のうち、図中右側に位置する第１外部端子４４と、各第２外部端子４５のうち、図中右側に位置する第２外部端子４５とを電気的に接続する接続配線４８を有している。すなわち、接続配線４８は、互いに対応する第１外部端子４４と第２外部端子４５とを電気的に接続するための導体である。素体４１を貫通する接続配線を「内部接続配線」と定義した場合、各接続配線４８は、素体４１を積層方向Ｘに貫通する内部接続配線に該当する。なお、図４に示す例では、第１外部端子４４と第２外部端子４５とを最短経路で電気的に接続できるように、接続配線４８が構成されている。図２及び図４に示すように、積層方向Ｘから見た場合、接続配線４８を介して電気的に接続されている第１外部端子４４及び第２外部端子４５は重なっている。そのため、積層方向Ｘに延びる接続配線４８をサイズ変換部４０内に設けることによって、第１外部端子４４と第２外部端子４５とを最短経路で電気的に接続できる。

また、図４に示すようにサイズ変換部４０がダミー導体を有している場合、接続配線４８はダミー導体とは電気的に接続されていない。
接続配線４８の直流電気抵抗率を、素子実装面４２に露出する導体、例えば第１外部端子４４の直流電気抵抗率、及び、基板側実装面４３に露出する導体、例えば第２外部端子４５の直流電気抵抗率よりも低くすることが好ましい。この場合、銅を含む導体を接続配線４８とし、第１外部端子４４及び第２外部端子４５を、銅よりも直流電気抵抗率の高い導電性材料で構成できる。例えば、第１外部端子４４及び第２外部端子４５を、複数の導電層を積層体としてもよい。外部端子として機能させる積層体としては、銅を含む層、ニッケルを含む層、金を含む層を積層したものであってもよいし、ニッケル及び錫を含む層、銀を含む層、銅を含む層を積層したものであってもよい。さらに、当該積層体としては、ニッケルを含む層、錫を含む層を積層したものであってもよい。

＜作用・効果＞
本実施形態の作用及び効果について説明する。
（１−１）受動素子２０自体の大きさを変更することなく、回路基板ＣＢに実装される部品、すなわち表面実装型受動部品１０を大型化できる。そのため、受動素子２０を回路基板ＣＢに実装する際の難易度が高くなることを抑制できる。

ここで、サイズ変換部４０に受動素子２０を搭載させることなく、受動素子２０を回路基板ＣＢに実装する際の難易度が高くなることを抑制する手法として、受動素子２０自体を大型化させる手法がある。この場合、受動素子の製造メーカでは、受動素子を必要とするメーカ毎に、大きさの異なる複数種類の受動素子を用意する必要が生じる。

これに対し、本実施形態では、受動素子２０をサイズ変換部４０に搭載する。そのため、製造メーカでは、大きさの異なる複数種類の受動素子２０を用意しなくてもよくなる。
（１−２）サイズ変換部４０の基板側実装面４３における各第２外部端子４５の総面積が、受動素子２０の第１主面２３における各素子用外部端子３０の総面積よりも大きい。そのため、受動素子２０の素子用外部端子３０を回路基板ＣＢの電極に接触させる場合と比較し、第２外部端子４５を容易に回路基板ＣＢの電極に接触させることが可能となる。こうした点においても、受動素子２０を回路基板ＣＢに実装しやすくできる。

（１−３）接続配線４８が長いほど、受動素子２０と回路基板ＣＢとの間にサイズ変換部４０を介在させることに起因する寄生成分が大きくなる。ここでいう寄生成分とは、寄生抵抗や寄生インダクタンスのことである。この点、本実施形態では、接続配線４８は、第１外部端子４４と第２外部端子４５とを最短経路で電気的に接続できるように構成されている。これにより、受動素子２０と回路基板ＣＢとの間にサイズ変換部４０を介在させることに起因する寄生成分が大きくなることを抑制できる。

なお、第１外部端子４４と第２外部端子４５とを最短経路で電気的に接続するとは、狭義においては第１外部端子４４と第２外部端子４５とを１つの直線状の接続配線４８で繋ぐことを意味する。また、広義においては、第１外部端子４４から第２外部端子４５に向かって、第２外部端子４５から遠ざからない方向に延びる1つ以上の直線状の接続配線４８で繋ぐことを意味する。

（１−４）サイズ変換部４０の厚みＴ２を受動素子２０の厚みＴ１よりも薄くすることにより、接続配線４８を短くできる。これにより、受動素子２０の素子用外部端子３０と回路基板ＣＢの電極との間の通電経路に接続配線４８を介在させることに起因する寄生抵抗の増大を抑制できる。

（１−５）本実施形態では、図２に示すように素子実装面４２に設けられている第１外部端子４４のターン数は１ターン未満である。同様に、基板側実装面４３に設けられている第２外部端子４５のターン数は、１ターン未満である。ここでいう「ターン数」の定義は、上述したインダクタ配線のターン数と同じである。これにより、サイズ変換部４０において、不要な寄生インダクタンス、寄生抵抗、寄生容量の発生を抑制できる。

（１−６）接続配線４８の直流電気抵抗率を第１外部端子４４や第２外部端子４５の直流電気抵抗率よりも低くすることが好ましい。このように接続配線４８の直流電気抵抗率を低くすることにより、サイズ変換部４０内を電流が流れる際の電気抵抗を小さくできる。

また、第１外部端子４４や第２外部端子４５を積層体とすることにより、以下のような効果を期待できる。
・外部端子４４，４５を構成する複数の層のうちの最も外側の層を、はんだ濡れ性を向上させる親はんだ層とすることができる。親はんだ層としては、金、錫を含有する層を挙げることができる。また、親はんだ層としては、金を含む合金、及び、錫を含む合金の少なくとも一方を含有する層を挙げることもできる。

・外部端子４４，４５を構成する複数の層のうちの中間に位置する層を、腐食抑制層とすることができる。腐食抑制層としては、ニッケル、ニッケルを含む合金を含有する層を挙げることができる。これにより、外部端子４４，４５のエレクトロマイグレーションの耐性を高くできる。

・外部端子４４，４５を構成する複数の層のうちの少なくとも１つの層を、銅、銅を含む合金を含有する層とすることにより、外部端子４４，４５の直流電気抵抗率を低くできる。

（１−７）素体４１の直流電気抵抗率を「１ＭΩ・ｃｍ」以上とすることにより、すなわち素体４１内の絶縁性を高くすることにより、素体４１内において、導体間で短絡が発生することを抑制できる。

（１−８）上記最小間隔部分の直流電気抵抗がインダクタ（受動素子２０）の直流電気抵抗の「１０００倍」以上となるように素体４１を構成することにより、サイズ変換部４０内でリーク電流が発生したとしても、リーク電流の影響を最小限度に留めることができる。これは、リーク電流がサイズ変換部４０内で発生しても、オームの法則に従ってリーク電流が受動素子２０側に流れるためである。

（１−９）サイズ変換部４０にダミー導体を設けることにより、サイズ変換部４０の放熱性を高くできる。これは、ダミー導体が金属などの導電性材料で構成されており、導電性材料の伝熱性が絶縁材料よりも高いためである。

さらに、ダミー導体として、基板側実装面４３にダミー外部端子４６を設けた場合、回路基板ＣＢの電極に対し、はんだなどの接続部を介してダミー外部端子４６を固着させることができる。これにより、サイズ変換部４０にダミー外部端子４６が設けられていない場合と比較し、表面実装型受動部品１０を回路基板ＣＢに実装する際における回路基板ＣＢに対する表面実装型受動部品１０の固着強度を高くできる。

（第２実施形態）
次に、表面実装型受動部品の第２実施形態を図５〜図１７に従って説明する。以下の説明においては、第１実施形態と相違している部分について主に説明するものとし、第１実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図６は、図５に一点鎖線で示す線ＬＮ３に直交する方向で本実施形態の表面実装型受動部品１０Ａを切断した場合の断面を示す図である。ただし、図６では、説明の便宜上、後述する各受動素子２０Ａ１，２０Ａ２の詳細な構造を省略するものとする。

図５及び図６に示すように、表面実装型受動部品１０Ａは、複数の受動素子２０Ａ１，２０Ａ２と、各受動素子２０Ａ１，２０Ａ２が搭載されているサイズ変換部４０Ａとを備えている。

＜受動素子＞
各受動素子２０Ａ１，２０Ａ２は、サイズ変換部４０Ａの素子実装面４２に搭載されている。各受動素子２０Ａ１，２０Ａ２が並ぶ方向でもある図５における左右方向を、「並列方向Ｙ」という。例えば、図５及び図６に示す例において、各受動素子のうち、並列方向Ｙにおける第１方向（図中左側）に位置する受動素子を「受動素子２０Ａ１」とし、並列方向Ｙにおける第２方向（図中右側）に位置する受動素子を「受動素子２０Ａ２」とする。この場合、各受動素子のうち、互いに隣り合う受動素子２０Ａ１，２０Ａ２同士の間隔を、「１０μｍ」以上且つ「５００μｍ」以下とすることが好ましい。なお、各受動素子２０Ａ１，２０Ａ２の天面である図６における上面を「第２主面２２」とし、各受動素子２０Ａ１，２０Ａ２の底面である図６における下面を「第１主面２３」とする。

受動素子２０Ａ１，２０Ａ２を積層方向Ｘから見た場合の受動素子２０Ａ１，２０Ａ２の面積を「受動素子２０Ａ１，２０Ａ２のサイズ」とした場合、受動素子２０Ａ１のサイズを、受動素子２０Ａ２のサイズと同じとすることが好ましい。これにより、受動素子２０Ａ１の第１主面２３の面積を、受動素子２０Ａ２の第１主面２３の面積と同じとすることができる。ここでは、受動素子２０Ａ１，２０Ａ２を製造する上で許容されている公差内で第１主面２３の面積がばらついているとしても、第１主面２３の面積が同じであると見なす。

さらに、受動素子２０Ａ１の本体２１の厚みを、受動素子２０Ａ２の本体２１の厚みと同じとすることが好ましい。ここで、受動素子２０Ａ１，２０Ａ２を製造する上で許容されている公差内で本体２１の厚みがばらついているとしても、本体２１の厚みが同じであると見なす。

各受動素子２０Ａ１，２０Ａ２は、サイズ変換部４０Ａの周縁よりも内側に配置されている。すなわち、各受動素子２０Ａ１，２０Ａ２のうち、主面２２，２３の面積が最小となる受動素子を「最小受動素子」とした場合、サイズ変換部４０Ａの主面４２，４３の面積は、最小受動素子の第１主面２３の面積の「２倍」以上である。図５及び図６に示す例では、受動素子２０Ａ１の第１主面２３の面積は、受動素子２０Ａ２の第１主面２３の面積と同じである。よって、受動素子２０Ａ１，２０Ａ２の双方が最小受動素子であるといえる。

例えば、図６に示す例では、受動素子２０Ａ１がインダクタであり、受動素子２０Ａ２がコンデンサである。このように受動素子２０Ａ１，２０Ａ２を、互いに受動機能の異なる受動素子としてもよい。例えば、受動素子２０Ａ１，２０Ａ２のうち、一方の受動素子を抵抗とし、他方の受動素子をインダクタ又はコンデンサとしてもよい。

一方、受動素子２０Ａ１，２０Ａ２の双方を、同じ受動機能の受動素子としてもよい。すなわち、各受動素子２０Ａ１，２０Ａ２を、インダクタとしてもよいし、コンデンサとしてもよいし、抵抗としてもよい。

本例では、受動素子２０Ａ１は第１主面２３に露出する２つの素子用外部端子３０を備えているとともに、受動素子２０Ａ２は第１主面２３に露出する２つの素子用外部端子３０を備えている。各素子用外部端子３０は、接続部６０を介して、サイズ変換部４０Ａの第１外部端子４４に電気的に接続されている。接続部６０は、はんだなどの導電性材料を含んでいる。接続部６０は、素子用外部端子３０に含有される導電性材料と同じ材料を含んでいてもよいし、素子用外部端子３０に含有される導電性材料と同じ材料を含んでいなくてもよい。また、接続部６０は、第１外部端子４４に含有される導電性材料と同じ材料を含んでいてもよいし、第１外部端子４４に含有される導電性材料と同じ材料を含んでいなくてもよい。

＜サイズ変換部＞
図６に示すように、サイズ変換部４０Ａの素体４１Ａは、絶縁層を有している。素体４１Ａは、１つの絶縁層のみで構成されるものであってもよいし、複数の絶縁層を積層方向Ｘに積層した積層体であってもよい。なお、素体４１Ａを、以下のように構成するとよい。
・サイズ変換部４０Ａのうち、サイズ変換部４０Ａ内に設けられている導体同士の間隔が最小となる部分を最小間隔部分とした場合、最小間隔部分の直流電気抵抗を、素子実装面４２に実装されるコンデンサ（受動素子２０Ａ２）の直流電気抵抗の「１倍」以上とする。ここでいう「サイズ変換部４０Ａ内に設けられている導体」とは、後述する接続配線４８Ａ１，４８Ａ２，４８Ａ３のことである。

サイズ変換部４０Ａの素子実装面４２には、素子用外部端子３０と同数の第１外部端子４４が設けられている。各第１外部端子４４は、並列方向Ｙに沿って配置されている。すなわち、各第１外部端子４４のうち、並列方向Ｙの第１方向（図中左側）の２つの第１外部端子４４が受動素子２０Ａ１に対応し、並列方向Ｙの第２方向（図中右側）の２つの第１外部端子４４が受動素子２０Ａ２に対応する。

サイズ変換部４０Ａは、複数の接続配線４８Ａ１，４８Ａ２，４８Ａ３を有している。各接続配線４８Ａ１，４８Ａ２，４８Ａ３は、積層方向Ｘで素体４１Ａを貫通している。素体４１Ａを貫通する配線を「内部接続配線」と定義した場合、各接続配線４８Ａ１，４８Ａ２，４８Ａ３は内部接続配線に相当する。接続配線４８Ａ１は、受動素子２０Ａ１の両素子用外部端子３０のうち、並列方向Ｙで受動素子２０Ａ２から離れている素子用外部端子３０と電気的に接続されている。接続配線４８Ａ３は、受動素子２０Ａ２の両素子用外部端子３０のうち、並列方向Ｙで受動素子２０Ａ１から離れている素子用外部端子３０と電気的に接続されている。接続配線４８Ａ２は、受動素子２０Ａ１の両素子用外部端子３０のうち、並列方向Ｙで受動素子２０Ａ２に近くに位置する素子用外部端子３０と、受動素子２０Ａ２の両素子用外部端子３０のうち、並列方向Ｙで受動素子２０Ａ１の近くに位置する素子用外部端子３０との双方と電気的に接続されている。

サイズ変換部４０Ａは、接続配線４８Ａ１，４８Ａ２，４８Ａ３と同数の第２外部端子４５を有している。すなわち、接続配線４８Ａ１とは電気的に接続されている第２外部端子４５と、接続配線４８Ａ２とは電気的に接続されている第２外部端子４５と、接続配線４８Ａ３とは電気的に接続されている第２外部端子４５とが並列方向Ｙに沿って配置されている。

第２外部端子４５を積層方向Ｘから見た場合の第２外部端子４５の面積を「第２外部端子４５のサイズ」とし、素子用外部端子３０を積層方向Ｘから見た場合の素子用外部端子３０の面積を「素子用外部端子３０のサイズ」とする。すなわち、第２外部端子４５のサイズは、基板側実装面４３における第２外部端子４５の面積であり、素子用外部端子３０のサイズは、第１主面２３における素子用外部端子３０の面積である。この場合、第２外部端子４５のサイズを、素子用外部端子３０のサイズよりも大きくすることが好ましい。詳しくは、各素子用外部端子３０のうち、サイズの最も大きい素子用外部端子を「最大素子用外部端子」とした場合、各第２外部端子のサイズを最大素子用外部端子のサイズよりも大きくすることが好ましい。さらには、第２外部端子４５の数が素子用外部端子３０の数よりも少ない場合であっても、基板側実装面４３における第２外部端子４５の総面積を、第１主面２３における素子用外部端子３０の総面積よりも大きくすることが好ましい。

本実施形態では、上記第１実施形態の効果（１−１）〜（１−８）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（２−１）サイズ変換部４０Ａに複数の受動素子２０Ａ１，２０Ａ２が搭載されている。そのため、小型の受動素子２０Ａ１，２０Ａ２を、同時に回路基板ＣＢに実装することができる。したがって、各受動素子２０Ａ１，２０Ａ２を個別に回路基板ＣＢに実装する場合と比較し、各受動素子２０Ａ１，２０Ａ２の回路基板ＣＢへの実装に要する手間を低減できる。

（２−２）上記最小間隔部分の直流電気抵抗がコンデンサ（受動素子２０Ａ２）の直流電気抵抗の「１倍」以上となるように、素体４１Ａを構成することにより、サイズ変換部４０Ａ内でリーク電流が発生したとしても、リーク電流の影響を最小限度に留めることができる。

（２−３）互いに隣り合う受動素子２０Ａ１，２０Ａ２同士の間隔を、「５００μｍ」以下とすることにより、サイズ変換部４０Ａのサイズの大型化を抑制できる。
受動素子の回路基板への実装時に当該受動素子を把持する部品マウンタとして、「Φ１５０μｍ」〜「Φ９００μｍ」の吸引径の吸引ノズルを有するものが使用されることがある。この場合、上記間隔を「５００μｍ」以下とすることにより、受動素子２０Ａ１，２０Ａ２間に隙間が介在していたとしても、部品マウンタによって表面実装型受動部品１０Ａを吸引（把持）させることができる。

一方、上記間隔を、「１０μｍ」以上とすることにより、受動素子２０Ａ１，２０Ａ２同士の間隔が狭くなりすぎることに起因する、配線同士のショートの発生を抑制できる。
（２−４）素子実装面４２に搭載されている各受動素子２０Ａ１，２０Ａ２の第１主面２３の面積を同じとすることにより、表面実装型受動部品１０Ａの製造の複雑化を抑制できる。

＜製造方法＞
次に、図７〜図１７を参照し、上記の表面実装型受動部品１０Ａの製造方法の一例について説明する。ここで説明する製造方法は、接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成するためにセミアディティブ法を利用した方法である。

サイズ変換部４０Ａが作成される。図７に示すように、まずはじめに、基板１００上にリリース層１１０が形成される。基板１００は、板状をなしている。基板１００の材質としては、例えば、セラミックスを挙げることができる。図７において、基板１００の上面を表面１０１とし、基板１００の下面を裏面１０２とする。そして、基板１００の表面１０１全体を覆うように、基板１００上にリリース層１１０が形成される。なお、リリース層１１０は、赤外線硬化型樹脂製のテープ、アクリル樹脂系の接着剤、ポリイミド系の接着剤などのように接着機能を有するシート状の部材によって形成される。例えば、こうしたシート状の部材を基板１００の表面１０１に貼り付けることにより、リリース層１１０を形成できる。

続いて、リリース層１１０上に、導電性材料によって導電層が形成される。図７では、導電層として、銅層１２０が形成される。例えば、銅箔が銅層１２０としてリリース層１１０上に付着される。すると、図８に示すように、銅層１２０の表面１０１全体を覆うように第１絶縁層１３０が形成される。例えば、フォトリソグラフィによって銅層１２０上に絶縁樹脂をパターニングすることにより、図８に示すような第１絶縁層１３０を形成できる。

ここで、フォトリソグラフィによって図８に示すような第１絶縁層１３０を形成する手法の一例について説明する。すなわち、銅層１２０の表面全体に絶縁材料を付着させることにより、仮絶縁層が形成される。絶縁材料としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマーを含有するものを挙げることができる。続いて、仮絶縁層上にフォトレジストが塗布される。例えば、スピンコートによってフォトレジストが塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。なお、フォトレジストとしてネガ型のレジストを採用する場合、当該フォトレジストのうち、露光された部分が硬化し、それ以外の部分が除去可能になる。一方、フォトレジストとしてポジ型のレジストを採用する場合、当該フォトレジストのうち、露光された部分が除去可能となり、それ以外の部分が硬化する。続いて、現像液を用いた現像処理によって、フォトレジストのうち、各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分が除去される。また、フォトレジストのうち、硬化した部分は、第１保護膜として銅層１２０上に残る。この状態で、例えばウェットエッチングによって、仮絶縁層のうち、第１保護膜が付着していない部分が除去される。その後、第１保護膜が除去されると、第１絶縁層１３０が形成される。なお、第１絶縁層１３０には、図中上下方向に延びる複数の貫通孔１３１が形成されている。これら各貫通孔１３１は、図中左右方向に沿って配置されている。

第１絶縁層１３０の形成が完了すると、基板１００の表面１０１側にフォトレジストが塗布される。これにより、銅層１２０のうちの第１絶縁層１３０が被覆されていない部分、及び、第１絶縁層１３０が被覆される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分とは、第１絶縁層１３０の貫通孔１３１に連なる部分である。続いて、現像液を用いた現像処理によって、図８に示すように、フォトレジストのうち、接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分が除去される。また、フォトレジストのうち、硬化した部分は、第２保護膜１４０として基板１００上に残る。このように第２保護膜１４０をパターニングすることにより、第１配線パターンＰＴ１が形成される。

第１配線パターンＰＴ１の形成が完了すると、各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成が開始される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、銅層１２０のうちの露出している部分に銅が析出する。これにより、図９に示すように接続配線４８Ａ１の一部分、接続配線４８Ａ２の一部分及び接続配線４８Ａ３の一部分が形成される。各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成の際に硫酸銅水溶液を用いた場合、各接続配線４８Ａ１，４８Ａ２，４８Ａ３には微量の硫黄が含まれることになる。そして、ウェットエッチングなどによって第２保護膜１４０が除去される。

第２保護膜１４０の除去が完了すると、第２絶縁層１３５が形成される。例えば、フォトリソグラフィによって第１絶縁層１３０上に絶縁樹脂をパターニングすることにより、図１０に示すような第２絶縁層１３５を形成できる。本実施形態では、第１絶縁層１３０及び第２絶縁層１３５により、サイズ変換部４０Ａの素体４１Ａが構成される。すなわち、図中上面である第２絶縁層１３５の表面が、素体４１Ａの素子実装面４２に相当する。続いて、第２絶縁層１３５のうち、第１外部端子４４を形成する位置が、例えばレーザを照射することによって削られる。これにより、各接続配線４８Ａ１，４８Ａ２，４８Ａ３の図中上端が外部に露出する。

そして次に、接続配線４８Ａ１の残りの部分、接続配線４８Ａ２の残りの部分及び接続配線４８Ａ３の残りの部分が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、銅が析出する。これにより、図１１に示すように、接続配線４８Ａ１の残りの部分、接続配線４８Ａ２の残りの部分及び接続配線４８Ａ３の残りの部分が形成される。よって、各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成が完了する。なお、各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成の際に硫酸銅水溶液を用いた場合、各接続配線４８Ａ１，４８Ａ２，４８Ａ３には微量の硫黄が含まれることになる。続いて、各第１外部端子４４が形成される。図１１に示す例では、複数の層を含む積層体が第１外部端子４４として形成される。

各第１外部端子４４の形成が完了すると、例えば剥離によって、図１２に示すように基板１００及びリリース層１１０が除去される。続いて、図１３に示すように、素体４１Ａの基板側実装面４３側に、サポート基板１５０が貼り付けられる。このとき、サポート基板１５０の表面（図中上面）にはリリース層を形成してもよい。なお、素体４１Ａの厚みが十分に厚い場合、サポート基板１５０を素体４１Ａに貼り付ける工程を省略してもよい。

第２外部端子４５を形成するために、銅層１２０上にフォトレジストが塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、第２外部端子４５を形成する位置に対応する部分が硬化し、それ以外の部分が後述する現像処理によって除去可能となる。そして、現像液を用いた現像処理によって、図１３に示すように、フォトレジストのうち、第２外部端子４５を形成する位置に対応する部分以外の部分が、除去される。また、フォトレジストのうち、硬化した部分は、第３保護膜１６０として銅層１２０上に残る。このように第３保護膜１６０をパターニングすることにより、端子パターンＰＴ２が形成される。

第３保護膜１６０の形成が完了すると、各第２外部端子４５の形成が開始される。初めに、銅層１２０の一部が除去される。例えばウェットエッチングによって、図１４に示すように、銅層１２０のうち第３保護膜１６０に被覆されていない部分が除去される。すなわち、第２外部端子４５を形成する位置のみに銅層１２０が残り、それ以外の部分の銅層が除去される。続いて、ウェットエッチングによって第３保護膜１６０が除去される。その後、残っている銅層１２０上に複数の層を形成することにより、図１５に示すような積層体が、第２外部端子４５として形成される。この場合、第２外部端子４５は、銅を含有する層を含んだ積層体となる。

各第２外部端子４５の形成が完了すると、図１６に示すように素体４１Ａからサポート基板１５０が剥離される。これにより、サイズ変換部４０Ａが完成する。続いて、図１７に示すように、各受動素子２０Ａ１，２０Ａ２が、素体４１Ａの素子実装面４２に搭載される。これにより、表面実装型受動部品１０Ａの製造方法を構成する一連の処理が終了される。

なお、上記の製造方法は、表面実装型受動部品１０Ａを１つずつ製造する場合の一例である。しかし、表面実装型受動部品１０Ａの製造方法はこれに限らない。例えば、複数のサイズ変換部４０Ａとなるべき部分を行列状に形成し、受動素子を実装した後にダイシングなどによって個片化させることによって、複数の表面実装型受動部品１０Ａを同時に製造するようにしてもよい。

（第３実施形態）
次に、表面実装型受動部品の第３実施形態を図１８〜図２９に従って説明する。以下の説明においては、第２実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図１８に示すように、本実施形態の表面実装型受動部品１０Ｂは、サイズ変換部４０Ｂと、複数の受動素子２０Ａ１，２０Ａ２とを備えている。各受動素子２０Ａ１，２０Ａ２は、サイズ変換部４０Ｂにおける素体４１Ｂの素子実装面４２に搭載されている。なお、受動素子２０Ａ１，２０Ａ２の素子用外部端子３０を、サイズ変換部４０Ｂの第１外部端子４４Ｂに対して直接に接続してもよい。このように素子用外部端子３０と第１外部端子４４Ｂとの間にはんだなどの接続部を介在させない場合、接続配線４８Ａ１，４８Ａ２，４８Ａ３の端面が第１外部端子４４Ｂとして機能することになる。

表面実装型受動部品１０Ｂは、各受動素子２０Ａ１，２０Ａ２を封止する封止部６５を備えている。封止部６５は、封止樹脂を含む。すなわち、表面実装型受動部品１０Ｂのように各受動素子２０Ａ１，２０Ａ２を樹脂封止してもよい。封止樹脂として、例えば、モールド材、アンダーコート材、アンダーフィル材を使用することができる。具体的には、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、液晶ポリマー系などの樹脂と、シリカなどの絶縁フィラーとを含むものを、封止樹脂として採用できる。

封止部６５は、素子実装面４２にも接触している。また、封止部６５は、各受動素子２０Ａ１，２０Ａ２の図中上面である第２主面２２、及び、第１主面２３と第２主面２２とを接続する非主面２１１の全体を覆っている。

本実施形態では、上記各実施形態の効果（１−１）〜（１−８）及び（２−１）〜（２−４）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（３−１）各受動素子２０Ａ１，２０Ａ２を樹脂封止することにより、表面実装型受動部品１０Ｂの強度を高くできる。

また、封止部６５の線膨張係数とサイズ変換部４０Ｂの線膨張係数とを合わせたり、封止部６５の線膨張係数と回路基板ＣＢの線膨張係数とを合わせたりすることが可能となる。このように線膨張係数を合わせることにより、表面実装型受動部品１０Ｂのストレスに対する耐性を高くできる。

＜製造方法＞
次に、図１９〜図２９を参照し、上記の表面実装型受動部品１０Ｂの製造方法の一例について説明する。ここで説明する製造方法は、各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成するためにセミアディティブ法を利用した方法である。

各受動素子２０Ａ１，２０Ａ２が樹脂封止される。図１９に示すように、まずはじめに、基板１００上にリリース層１１０Ｂが形成される。基板１００は、板状をなしている。図１９において、基板１００の上面を表面１０１とし、基板１００の下面を裏面１０２とする。そして、基板１００の表面１０１全体を覆うように、基板１００上にリリース層１１０Ｂが形成される。なお、リリース層１１０Ｂは、赤外線硬化型樹脂製のテープ、アクリル樹脂系の接着剤、ポリイミド系の接着剤などのように接着機能を有するシート状の部材によって形成される。例えば、こうしたシート状の部材を基板１００の表面１０１に貼り付けることにより、リリース層１１０Ｂを形成できる。

リリース層１１０Ｂの形成が完了すると、図２０に示すように、リリース層１１０Ｂ上に各受動素子２０Ａ１，２０Ａ２が載置される。このとき、第１主面２３がリリース層１１０Ｂの表面１１１に対向する態様で、各受動素子２０Ａ１，２０Ａ２がリリース層１１０Ｂ上に載置される。すなわち、各受動素子２０Ａ１，２０Ａ２の素子用外部端子３０が、リリース層１１０Ｂに接する。すると、リリース層１１０Ｂの表面のうち露出している部分、及び、各受動素子２０Ａ１，２０Ａ２の側面全体を被覆するように、基板１００上に封止樹脂が供給される。例えば、エポキシ樹脂系の材料を含むものを封止樹脂として基板１００上に供給するとよい。また、こうしたエポキシ樹脂系の材料にシリカなどのフィラーを混合させたものを、封止樹脂として基板１００上に供給してもよい。これにより、図２１に示すように、封止部６５が形成される。

封止部６５の形成が完了すると、図２２に示すように、中間製造物１１５からリリース層１１０Ｂ及び基板１００が除去される。中間製造物１１５とは、各受動素子２０Ａ１，２０Ａ２及び封止部６５で構成されたものである。除去が完了すると、図２３に示すように、中間製造物１１５の図中上面、すなわち各受動素子２０Ａ１，２０Ａ２の第１主面２３が露出する側の面全体を覆う第１絶縁層１２１Ｂが形成される。続いて、レーザ照射又はフォトリソグラフィによって、第１絶縁層１２１Ｂのうち、各受動素子２０Ａ１，２０Ａ２の素子用外部端子３０に対応する部分に貫通孔１２２Ｂが形成される。これにより、各素子用外部端子３０が外部に露出する。

続いて、中間製造物１１５に対し、第１絶縁層１２１Ｂ及び各素子用外部端子３０を被覆するようにフォトレジストが塗布される。そして、露光装置を用いた露光を実行することにより、フォトレジストのうち、各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。続いて、現像液を用いた現像処理によって、図２５に示すように、フォトレジストのうち、各接続配線４８Ａ１，４８Ａ２，４８Ａ３を形成する位置に対応する部分が除去される。また、フォトレジストのうち、硬化した部分は、第１保護膜１３０Ｂとして中間製造物１１５上に残る。このように第１保護膜１３０Ｂをパターニングすることにより、第１配線パターンＰＴ１Ｂが形成される。

第１配線パターンＰＴ１Ｂの形成が完了すると、各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成が開始される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、素子用外部端子３０上に銅が析出する。これにより、図２６に示すように、接続配線４８Ａ１の一部分、接続配線４８Ａ２の一部分及び接続配線４８Ａ３の一部分が形成される。各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成に硫酸銅水溶液を用いた場合、各接続配線４８Ａ１，４８Ａ２，４８Ａ３には微量の硫黄が含まれることになる。続いて、図２７に示すように、ウェットエッチングなどによって第１保護膜１３０Ｂが中間製造物１１５から除去される。

第１保護膜１３０Ｂの除去が完了すると、図２８に示すように第２絶縁層１３５Ｂが形成される。すなわち、第１絶縁層１２１Ｂと第２絶縁層１３５Ｂとにより、サイズ変換部４０Ｂの素体４１Ｂが形成される。続いて、接続配線４８Ａ１の残りの部分、接続配線４８Ａ２の残りの部分及び接続配線４８Ａ３の残りの部分が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、銅が析出する。これにより、図２９に示すように、各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成が完了する。各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成の際に硫酸銅水溶液を用いた場合、各接続配線４８Ａ１，４８Ａ２，４８Ａ３には微量の硫黄が含まれることになる。各接続配線４８Ａ１，４８Ａ２，４８Ａ３の形成が完了すると、その後、各第１外部端子４４Ｂが形成される。これにより、表面実装型受動部品１０Ｂの製造方法を構成する一連の処理が終了される。なお、第２絶縁層１３５Ｂ及び第１外部端子４４Ｂの形成は、上記第２実施形態での製造方法と同様であるため、ここでは詳細な説明を割愛する。

上記の製造方法は、表面実装型受動部品１０Ｂを１つずつ製造する場合の一例である。しかし、表面実装型受動部品１０Ｂの製造方法はこれに限らない。例えば、複数のサイズ変換部４０Ｂとなるべき部分を行列状に形成し、受動素子を実装した後にダイシングなどによって個片化させることによって、複数の表面実装型受動部品１０Ｂを同時に製造するようにしてもよい。

（第４実施形態）
次に、表面実装型受動部品の第４実施形態を図３０に従って説明する。以下の説明においては、第３実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３０に示すように、本実施形態の表面実装型受動部品１０Ｂ１においては、その封止部６５に窪み６６が設けられている。窪み６６は、封止部６５の図中上面である封止部６５の天面６５ａに開口している。そして、窪み６６は、並列方向Ｙにおいて互いに隣り合う受動素子２０Ａ１，２０Ａ２同士の間の部分に配置されている。窪み６６のうち、並列方向Ｙにおける寸法が最大となる部分を寸法最大部分とした場合、寸法最大部分の並列方向Ｙにおける寸法を窪み６６の幅とし、受動素子２０Ａ１，２０Ａ２の並列方向Ｙにおける寸法を受動素子２０Ａ１，２０Ａ２の幅とする。図３０に示す例では、受動素子２０Ａ１の幅は受動素子２０Ａ２の幅と同じである。そして、窪み６６の幅は、受動素子２０Ａ１，２０Ａ２の幅の半分以下であることが好ましい。なお、公差の範囲内で受動素子２０Ａ１，２０Ａ２の幅がばらついているとしても受動素子２０Ａ１，２０Ａ２の幅が何れも同じであるといえる。

また、窪み６６の積層方向Ｘにおける寸法が最大となる部分を最大部分とした場合、最大部分の積層方向Ｘの寸法を窪み６６の深さとする。この場合、窪み６６の深さは、各受動素子２０Ａ１，２０Ａ２の厚みＴ１の半分以下であることが好ましい。

ここで、並列方向Ｙで窪み６６を挟んだ両側に位置する２つの受動素子２０Ａ１，２０Ａ２の幅が互いに異なることがある。この場合、窪み６６の幅を、２つの受動素子２０Ａ１，２０Ａ２のうち、幅の小さい方の受動素子である幅狭受動素子の幅の半分以下としてもよい。また、窪み６６の深さを、幅狭受動素子の厚みの半分以下としてもよい。

本実施形態では、上記各実施形態の効果（１−１）〜（１−８）、（２−１）〜（２−４）及び（３−１）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（４−１）封止部６５に窪み６６を設けることにより、表面実装型受動部品１０Ｂ１を軽量化できる。また、封止部６５に窪み６６を設ける構成としたことにより、窪み６６の有り無しで、封止部６５が適切に形成されたか否かを診断しやすくなる。

（４−２）窪み６６の幅が広すぎると、表面実装型受動部品１０Ｂ１を回路基板ＣＢに実装する際に、表面実装型受動部品１０Ｂ１をピックアップしにくくなるおそれがある。そこで、窪み６６の幅を、受動素子２０Ａ１，２０Ａ２の幅の半分以下とすることが好ましい。この場合、窪み６６の幅が広くなりすぎないため、表面実装型受動部品１０Ｂ１をピックアップしにくくなることを抑制できる。

（４−３）窪み６６の深さが大きすぎると、厚みの薄い部分が封止部６５に設けられることとなり、表面実装型受動部品１０Ｂ１の強度の低下が懸念される。そこで、窪み６６の深さを、受動素子２０Ａ１，２０Ａ２の厚さの半分以下とすることが好ましい。この場合、封止部６５のうち、厚みが薄い部分の強度が低くなりすぎることがない。したがって、窪み６６を封止部６５に設けることに起因する表面実装型受動部品１０Ｂ１の強度の低下を抑制できる。

（第５実施形態）
次に、表面実装型受動部品の第５実施形態を図３１に従って説明する。以下の説明においては、第３実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３１に示すように、本実施形態の表面実装型受動部品１０Ｂ２は、各受動素子２０Ａ１，２０Ａ２を封止する封止部６５Ｂ１を備えている。この封止部６５Ｂ１は、各受動素子２０Ａ１，２０Ａ２の第２主面２２に接触していない。すなわち、各受動素子２０Ａ１，２０Ａ２の第２主面２２は外部に露出している。さらに、封止部６５Ｂ１のうち、並列方向Ｙにおいて受動素子２０Ａ１よりも外側の部分、及び、並列方向Ｙにおいて受動素子２０Ａ２よりも外側の部分は、並列方向Ｙにおいて外側に向かうほど厚みが薄くなる厚み変更部分６５ｂとなっている。

このように第３実施形態における封止部６５と比較し、封止部６５Ｂ１の厚みを薄くしたことにより、表面実装型受動部品１０Ｂ２を軽量化できる。さらに、封止部６５Ｂ１に厚み変更部分６５ｂを設けたことによっても表面実装型受動部品１０Ｂ２を軽量化できる。

（第６実施形態）
次に、表面実装型受動部品の第６実施形態を図３２及び図３３に従って説明する。以下の説明においては、第２実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３２及び図３３に示すように、本実施形態の表面実装型受動部品１０Ｃは、サイズ変換部４０Ａと、サイズ変換部４０Ａに搭載されている複数の第１受動素子２０Ｃ１とを備えている。すなわち、サイズ変換部４０Ａの素体４１Ａの素子実装面４２に各第１受動素子２０Ｃ１が搭載されている。図３２及び図３３に示す例では、４つの第１受動素子２０Ｃ１が素子実装面４２に搭載されている。積層方向Ｘと直交する方向のうち、図３２及び図３３の左右方向を「第１並列方向Ｙ１」とし、図３３の上下方向を「第２並列方向Ｙ２」とする。この場合、第１並列方向Ｙ１に沿って配置されている２つの第１受動素子２０Ｃ１からなる素子群が、第２並列方向Ｙ２に並んでいる。

図３２に示すように、第１受動素子２０Ｃ１を積層方向Ｘから見た場合の第１受動素子２０Ｃ１の面積を「第１受動素子２０Ｃ１のサイズ」とした場合、各第１受動素子２０Ｃ１のサイズは何れも同じとすることが好ましい。これにより、各第１受動素子２０Ｃ１の第１主面２３Ｃ１の面積を何れも同じにできる。公差の範囲内で第１主面２３Ｃ１の面積がばらついているとしても各第１受動素子２０Ｃ１の第１主面２３Ｃ１の面積が何れも同じであるといえる。さらに、各第１受動素子２０Ｃ１の厚みも、何れも同じとするとよい。公差の範囲内で厚みがばらついているとしても各第１受動素子２０Ｃ１の厚みが何れも同じであるといえる。

本実施形態において、第１受動素子２０Ｃ１は、本体２１と、本体２１の第１主面２３Ｃ１に露出している外部端子と、本体２１の第２主面２２Ｃ１に露出している外部端子との双方を有している。第１主面２３Ｃ１に露出している外部端子を「第１素子用外部端子３０Ｃ１１」とし、第２主面２２Ｃ１に露出している外部端子を「第２素子用外部端子３０Ｃ１２」とする。第１受動素子２０Ｃ１がサイズ変換部４０Ａに搭載されている場合、第１主面２３Ｃ１のほうが第２主面２２Ｃ１よりもサイズ変換部４０Ａの近くに位置している。

サイズ変換部４０Ａの素子実装面４２には、第１素子用外部端子３０Ｃ１１と電気的に接続する複数の第１外部端子４４が露出している。図３２に示す例では、第１外部端子４４と、第１素子用外部端子３０Ｃ１１との間には、はんだなどの接続部６０Ｃ１１が介在している。

表面実装型受動部品１０Ｃは、各第１受動素子２０Ｃ１上に搭載されている複数の第２受動素子２０Ｃ２を備えている。第２受動素子２０Ｃ２の本体２１の主面のうち、底面を第１主面２３Ｃ２とし、天面を第２主面２２Ｃ２とした場合、第２受動素子２０Ｃ２が第１受動素子２０Ｃ１上に搭載されている状態では、第２受動素子２０Ｃ２の第１主面２３Ｃ２のほうが第２主面２２Ｃ２よりも第１受動素子２０Ｃ１の近くに位置することになる。第２受動素子２０Ｃ２を積層方向Ｘから見た場合の第２受動素子２０Ｃ２の面積を「第２受動素子２０Ｃ２のサイズ」とした場合、各第２受動素子２０Ｃ２のサイズは、何れも同じとすることが好ましい。これにより、各第２受動素子２０Ｃ２の第１主面２３Ｃ２の面積を何れも同じにできる。公差の範囲内で第１主面２３Ｃ２の面積がばらついているとしても各第２受動素子２０Ｃ２の第１主面２３Ｃ２の面積が何れも同じであるといえる。さらに、第２受動素子２０Ｃ２のサイズを、第１受動素子２０Ｃ１のサイズと同じとすることにより、１つの第１受動素子２０Ｃ１上に、１つの第２受動素子２０Ｃ２を配置することができる。

第２受動素子２０Ｃ２は、第１主面２３Ｃ２に露出する外部端子である素子用外部端子３０Ｃ２１を有している。そして、素子用外部端子３０Ｃ２１は、はんだなどの接続部６０Ｃ１２を介して、第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２とは電気的に接続されている。

本実施形態では、上記各実施形態の効果（１−１）〜（１−８）及び（２−１）〜（２−４）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（６−１）１つのサイズ変換部４０Ａにより多くの受動素子を搭載することができる。これにより、回路基板ＣＢ上に表面実装型受動部品を実装するに際し、その専有面積が大きくなることを抑制できる。

（第７実施形態）
次に、表面実装型受動部品の第７実施形態を図３４に従って説明する。以下の説明においては、第６実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３４に示すように、本実施形態の表面実装型受動部品１０Ｃ１は、各第１受動素子２０Ｃ１を封止する封止部６５Ｃ１を有している。封止部６５Ｃ１は、上記第３実施形態で説明した封止部６５と同様の封止樹脂を含んでいる。本実施形態では、封止部６５Ｃ１は、各第１受動素子２０Ｃ１及び各第２受動素子２０Ｃ２のうち、一部の受動素子のみを封止している。図３４に示す例では、封止部６５Ｃ１は、各第１受動素子２０Ｃ１及び各第２受動素子２０Ｃ２のうち、各第１受動素子２０Ｃ１を封止する一方で、各第２受動素子２０Ｃ２を封止していない。

上記構成によれば、全ての受動素子を樹脂封止する場合と比較し、封止樹脂の使用量を少なくできる。これにより、表面実装型受動部品１０Ｃ１の重量の増大を抑制できる。
なお、この場合、各受動素子のうち、大きなストレスが作用する受動素子については樹脂封止し、それ以外の受動素子については樹脂封止しないようにすることが可能となる。すなわち、各第１受動素子２０Ｃ１の中でも、大きなストレスが作用する一部の第１受動素子２０Ｃ１は樹脂封止する一方で、残りの第１受動素子２０Ｃ１は樹脂封止しないようにしてもよい。また、各第２受動素子２０Ｃ２の中でも、大きなストレスが作用する一部の第２受動素子２０Ｃ２は樹脂封止する一方で、残りの第２受動素子２０Ｃ２は樹脂封止しないようにしてもよい。

（第８実施形態）
次に、表面実装型受動部品の第８実施形態を図３５に従って説明する。以下の説明においては、第７実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３５に示すように、本実施形態の表面実装型受動部品１０Ｃ２の封止部６５Ｃ２は、全ての受動素子２０Ｃ１，２０Ｃ２を封止している。図３５に示す例では、各第２受動素子２０Ｃ２の第２主面２２Ｃ２は外部に露出している。

なお、図３５に示す例では、各第２受動素子２０Ｃ２の第２主面２２Ｃ２を露出させているが、各第２受動素子２０Ｃ２の第２主面２２Ｃ２も被覆できるように封止部６５Ｃ２を設けてもよい。また、第２主面２２Ｃ２のうち、一部分は被覆する一方、残りの部分を被覆しない封止部６５Ｃ２を設けてもよい。

上記構成によれば、全ての受動素子を樹脂封止することにより、表面実装型受動部品１０Ｃ２の強度をより高くできる。
（第９実施形態）
次に、表面実装型受動部品の第９実施形態を図３６〜図３８に従って説明する。以下の説明においては、第８実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３６及び図３７に示すように、本実施形態の表面実装型受動部品１０Ｃ３は、サイズ変換部４０Ａと、素子実装面４２に搭載されている第１受動素子２０Ｃ１と、第１受動素子２０Ｃ１上に搭載されている第２受動素子２０Ｃ３とを備えている。本実施形態では、第２受動素子２０Ｃ２のサイズは、第１受動素子２０Ｃ１のサイズと異なっている。図３６及び図３７に示す例では、第２受動素子２０Ｃ３のサイズは、第１受動素子２０Ｃ１のサイズよりも大きい。具体的には、積層方向Ｘにおける第２受動素子２０Ｃ３の寸法は、積層方向Ｘにおける第１受動素子２０Ｃ１の寸法と同じである。一方、第１並列方向Ｙ１における第２受動素子２０Ｃ３の寸法は、第１並列方向Ｙ１における第１受動素子２０Ｃ１の寸法よりも大きい。また、第２並列方向Ｙ２における第２受動素子２０Ｃ３の寸法は、第２並列方向Ｙ２における第１受動素子２０Ｃ１の寸法よりも大きい。すなわち、第２受動素子２０Ｃ３の第１主面２３Ｃ３の面積は、第１受動素子２０Ｃ１の第１主面２３Ｃ１の面積よりも大きい。なお、この場合であっても、各第１受動素子２０Ｃ１及び第２受動素子２０Ｃ３は、サイズ変換部４０Ａの周縁よりも内側に位置している。

図３６に示す例にあっては、第２受動素子２０Ｃ３は、本体２１Ｃ３の第１主面２３Ｃ３に露出している複数の素子用外部端子３０Ｃ３１を有している。また、第１主面２３Ｃ３には、複数（２つ）のダミー端子３０Ｃ３２が設けられている。すなわち、素子用外部端子３０Ｃ３１の数と、ダミー端子３０Ｃ３２の数との和は、第２素子用外部端子３０Ｃ１２との数が同じである。第２素子用外部端子３０Ｃ１２と、当該第２素子用外部端子３０Ｃ１２に対応する素子用外部端子３０Ｃ３１とは、はんだなどの接続部６０Ｃ１２を介して電気的に接続されている。また、第２素子用外部端子３０Ｃ１２と、当該第２素子用外部端子３０Ｃ１２に対応するダミー端子３０Ｃ３２とは、はんだなどの接続部６０Ｃ１２を介して電気的に接続されている。

また、図３６に示す例では、封止部６５Ｃ２は設けられているものの、第２受動素子２０Ｃ３の第２主面２２Ｃ３は露出している。しかし、これに限らない。例えば、第２主面２２Ｃ３も被覆できるように封止部６５Ｃ２を設けてもよいし、第２主面２２Ｃ３のうち、一部分は被覆する一方、残りの部分を被覆しない封止部６５Ｃ２を設けてもよい。

ちなみに、このような表面実装型受動部品１０Ｃ３にあっては、第１受動素子２０Ｃ１として、図３８に示す構成のものを採用してもよい。第１受動素子２０Ｃ１は、第１主面２３Ｃ１に露出する第１素子用外部端子３０Ｃ１１と、第２主面２２Ｃ１に露出する第２素子用外部端子３０Ｃ１２と、第１素子用外部端子３０Ｃ１１に第１端が接続されているとともに第２素子用外部端子３０Ｃ１２に第２端が接続されている配線部２４Ｃ３とを有している。第１受動素子２０Ｃ１の本体２１は、磁性材料で構成される磁性層を含んでいる。すなわち、配線部２４Ｃ３は、磁性材料によって囲まれている。これにより、第１受動素子２０Ｃ１をインダクタとして機能させることができる。

（第１０実施形態）
次に、表面実装型受動部品の第１０実施形態を図３９〜図４１に従って説明する。以下の説明においては、第９実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図３９及び図４０に示すように、本実施形態の表面実装型受動部品１０Ｃ４は、第１受動素子２０Ｃ１と、第２受動素子２０Ｃ４とを備えている。第２受動素子２０Ｃ４のサイズは、第１受動素子２０Ｃ１のサイズよりも大きい。具体的には、第１並列方向Ｙ１における第２受動素子２０Ｃ４の寸法は、第１並列方向Ｙ１における第１受動素子２０Ｃ１の寸法と同じであるものの、第２並列方向Ｙ２における第２受動素子２０Ｃ４の寸法は第２並列方向Ｙ２における第１受動素子２０Ｃ１の寸法よりも大きい。すなわち、第２受動素子２０Ｃ４の本体２１の主面のうち、底面を第１主面２３Ｃ４とし、天面を第２主面２２Ｃ４とした場合、第２受動素子２０Ｃ４の第１主面２３Ｃ４の面積は、第１受動素子２０Ｃ１の第１主面２３Ｃ１の面積よりも大きい。

さらに、表面実装型受動部品１０Ｃ４は、各第１受動素子２０Ｃ１及び第２受動素子２０Ｃ４の何れをも封止する封止部６５Ｃ２を備えている。封止部６５Ｃ２は、封止樹脂を含む。本実施形態では、封止部６５Ｃ２は、積層方向Ｘに積層されている第１封止部分６７Ｃ４１と第２封止部分６７Ｃ４２とを有している。第１封止部分６７Ｃ４１及び第２封止部分６７Ｃ４２は、互いに異なる封止樹脂を含んでいる。図３９に示す例では、第１封止部分６７Ｃ４１によって各第１受動素子２０Ｃ１が封止されており、第２封止部分６７Ｃ４２によって第２受動素子２０Ｃ４が封止されている。つまり、第１封止部分６７Ｃ４１と第２封止部分６７Ｃ４２との境界部分が、積層方向Ｘにおける第１受動素子２０Ｃ１と第２受動素子２０Ｃ４との間に位置している。

さらに、図３９に示す例では、第２受動素子２０Ｃ４の第２主面２２Ｃ４も封止部６５Ｃ２によって覆われている。なお、図４０では、説明の便宜上、封止部６５Ｃ２を省略している。

第２受動素子２０Ｃ４は、第１主面２３Ｃ４に露出する外部端子である素子用外部端子３０Ｃ４１を有している。そして、素子用外部端子３０Ｃ４１は、はんだなどの接続部６０Ｃ４２を介して、第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２とは電気的に接続されている。

封止部６５Ｃ２のうち、積層方向Ｘにおける第１受動素子２０Ｃ１と第２受動素子２０Ｃ４との間の部分には、第２受動素子２０Ｃ４の素子用外部端子３０Ｃ４１と、第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２とを電気的に接続する複数の接続配線が設けられている。接続配線のうち、第１接続配線７０Ｃ４２１は、素子用外部端子３０Ｃ４１と第２素子用外部端子３０Ｃ１２とを電気的に接続する。また、第２接続配線７０Ｃ４２２は、第２受動素子２０Ｃ４の素子用外部端子３０Ｃ４１と、図３９における右側の第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２と、図３９における左側の第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２とを電気的に接続する。すなわち、第２接続配線７０Ｃ４２２は、互いに隣り合う第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２同士を電気的に接続する配線であるともいえる。

上記構成によれば、封止部６５Ｃ２内に接続配線７０Ｃ４２１，７０Ｃ４２２を設けることにより、各受動素子２０Ｃ１，２０Ｃ４の外部端子を電気的に接続できる。これにより、受動素子の接続自由度を高くでき、ひいては表面実装型受動部品１０Ｃ４の設計の自由度を高くできる。

なお、このような表面実装型受動部品１０Ｃ４において、封止部６５Ｃ２内には、図４１に示すような接続配線７０Ｃ４２３を設けてもよい。図４１に示す例では、第２受動素子として、第２受動素子２０Ｃ３が設けられている。この場合、第２接続配線７０Ｃ４２２の代わりに、接続配線７０Ｃ４２３を設けてもよい。接続配線７０Ｃ４２３は、互いに隣り合う第１受動素子２０Ｃ１の第２素子用外部端子３０Ｃ１２同士を電気的に接続する一方で、第２素子用外部端子３０Ｃ１２と素子用外部端子３０Ｃ２１とを電気的に接続していない。

（第１１実施形態）
次に、表面実装型受動部品の第１１実施形態を図４２に従って説明する。以下の説明においては、第８実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図４２に示すように、本実施形態の表面実装型受動部品１０Ｃは、サイズ変換部４０Ａと、複数の第１受動素子２０Ｃ１と、複数の第２受動素子２０Ｃ２とを備えている。
図４２においては、積層方向Ｘに延びるとともにサイズ変換部４０Ａの重心を通過する直線である「所定軸線Ｚ０」を破線で示している。また、積層方向Ｘにおいて、各第１受動素子２０Ｃ１が位置する部分を「第１実装層ＬＹ１」といい、各第２受動素子２０Ｃ２が位置する部分を「第２実装層ＬＹ２」という。そして、積層方向Ｘに延びるとともに第１実装層ＬＹ１の重心を通過する直線を「第１軸線Ｚ１」とし、積層方向Ｘに延びるとともに第２実装層ＬＹ２の重心を通過する直線を「第２軸線Ｚ２」とする。図４２では、第１軸線Ｚ１が一点鎖線で示され、第２軸線Ｚ２が二点鎖線で示されている。

本実施形態において、サイズ変換部４０Ａの重心とは、基板側実装面４３の中心である。第１実装層ＬＹ１の重心とは、積層方向Ｘから第１実装層ＬＹ１を見た場合に、第１実装層ＬＹ１に含まれる各第１受動素子２０Ｃ１の中心の各々から等しい距離となる位置である。第２実装層ＬＹ２の重心とは、積層方向Ｘから第２実装層ＬＹ２を見た場合に、第２実装層ＬＹ２に含まれる各第２受動素子２０Ｃ２の中心の各々から等しい距離となる位置である。

図４２に示す例では、第１軸線Ｚ１及び第２軸線Ｚ２が所定軸線Ｚ０と重なっている。すなわち、所定軸線Ｚ０は、第１実装層ＬＹ１の重心及び第２実装層ＬＹ２の重心の双方を通過している。

上記構成によれば、積層方向Ｘと直交する平面上においてサイズ変換部４０Ａの重心、第１実装層ＬＹ１の重心及び第２実装層ＬＹ２の重心が重なっているため、表面実装型受動部品１０Ｃをピックアップしやすくなる。その結果、回路基板ＣＢに表面実装型受動部品１０Ｃを実装する際に表面実装型受動部品１０Ｃを取り扱いやすくなる。

（第１２実施形態）
次に、表面実装型受動部品の第１２実施形態を図４３に従って説明する。以下の説明においては、第１１実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図４３に示すように、本実施形態の表面実装型受動部品１０Ｃは、サイズ変換部４０Ａと、複数の第１受動素子２０Ｃ１と、複数の第２受動素子２０Ｃ２とを備えている。
図４３に示す例では、第１軸線Ｚ１は所定軸線Ｚ０と重なっているものの、第２軸線Ｚ２は所定軸線Ｚ０と重なっていない。すなわち、所定軸線Ｚ０は、第１実装層ＬＹ１の重心を通過している一方で、第２実装層ＬＹ２の重心を通過していない。

なお、図４３に示す例とは異なり、表面実装型受動部品１０Ｃは、第２軸線Ｚ２が所定軸線Ｚ０と重なっているものの、第１軸線Ｚ１が所定軸線Ｚ０と重なっていなくてもよい。この場合、所定軸線Ｚ０は、第２実装層ＬＹ２の重心を通過している一方で、第１実装層ＬＹ１の重心を通過していない。このように最表層である第２実装層ＬＹ２の重心と、最下層であるサイズ変換部４０Ａの重心とを合わせることにより、表面実装型受動部品１０Ｃをピックアップしやすくなる。

（第１３実施形態）
次に、表面実装型受動部品の第１３実施形態を図４４に従って説明する。以下の説明においては、第９実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図４４に示すように、本実施形態の表面実装型受動部品１０Ｃは、サイズ変換部４０Ａと、複数の第１受動素子２０Ｃ１と、複数の第２受動素子２０Ｃ２とを備えている。
図４４に示す例では、第１軸線Ｚ１は、所定軸線Ｚ０及び第２軸線Ｚ２の何れにも重なっていない。さらに、第２軸線Ｚ２は、所定軸線Ｚ０とも重なっていない。すなわち、所定軸線Ｚ０は、第１実装層ＬＹ１の重心及び第２実装層ＬＹ２の重心の双方を通過していない。

このように積層方向Ｘと直交する平面上において、サイズ変換部４０Ａの重心、第１実装層ＬＹ１の重心及び第２実装層ＬＹ２の重心が互いにずれることを許容することにより、サイズ変換部４０Ａ上での受動素子の設置位置の自由度を高くできる。

（第１４実施形態）
次に、表面実装型受動部品の第１４実施形態を図４５〜図６３に従って説明する。以下の説明においては、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図４５及び図４６には、本実施形態の表面実装型受動部品１０Ｅが示されている。図４５は、図４６に一点鎖線で示す線ＬＮ４に直交する方向で表面実装型受動部品１０Ｅを切断した場合の断面を示す図である。

表面実装型受動部品１０Ｅは、サイズ変換層５０と、サイズ変換層５０上に積層されている受動機能層８０とを備えている。すなわち、受動機能層８０は、サイズ変換層５０の天面（図中上面）に搭載されているといえる。本実施形態では、サイズ変換層５０及び受動機能層８０が積層される方向である図４５における上下方向が、積層方向Ｘに該当する。なお、サイズ変換層５０上に積層されている部分を「受動素子素体」と定義した場合、受動機能層８０が、受動素子素体に相当する。

＜受動機能層＞
受動機能層８０は、メイン機能層８１と、メイン機能層８１を挟んでサイズ変換層５０の反対側に位置するカバー層８２とを有している。メイン機能層８１の両主面のうち、図４５における下面である第１機能主面８１ａがサイズ変換層５０に接触し、図４５における上面である第２機能主面８１ｂがカバー層８２に接触する。サイズ変換層５０に接触するメイン機能層８１の主面を境界主面と定義した場合、第１機能主面８１ａが境界主面に相当する。メイン機能層８１は、１つの磁性層で構成されたものであってもよいし、複数の磁性層を積層方向Ｘに積層した積層体であってもよい。なお、磁性層は、例えば金属磁性粉を含む樹脂で構成したものである。

メイン機能層８１内には、積層方向Ｘと直交する方向に沿って複数の受動機能部２００が設けられている。各受動機能部２００が並ぶ方向である図４５における左右方向を、「並列方向Ｙ」という。受動機能部とは、供給された電力を、消費、蓄積及び放出のうちの少なくとも１つの受動機能を発揮するものである。例えば、受動機能部として、インダクタ、コンデンサ、抵抗を挙げることができる。そのため、受動機能部２００を受動素子と見なすことができる。この場合、受動機能層８０は、上記の受動素子を内蔵しているといえる。具体的には、受動機能層８０内に複数の受動素子が内蔵されているといえる。

図４５及び図４６に示す例では、各受動機能部２００は、インダクタである。すなわち、各受動機能部２００は、インダクタ配線２４０と、インダクタ配線２４０に接続されている引き出し配線２９０とを有している。インダクタ配線２４０の主成分と、引き出し配線２９０の主成分とは、互いに同じ導電性材料である。インダクタ配線２４０や引き出し配線２９０の主成分となる導電性材料としては、例えば、銀、銅、アルミニウム、チタン、ニッケル、金のうちの少なくとも１つを導電性材料として含んでいる。また例えば、インダクタ配線２４０や引き出し配線２９０の主成分となる導電性材料を、銀、銅、アルミニウム、チタン、ニッケル、金のうちの少なくとも２つを含む合金としてもよい。なお、エネルギ分散型Ｘ線分析（ＥＤＸ）によって導体を分析した場合、例えば、「８０％ｖｏｌ％」以上となる成分を主成分と見なせる。

インダクタ配線２４０及び引き出し配線２９０は、メイン機能層８１内に設けられている。つまり、インダクタ配線２４０及び引き出し配線２９０は、磁性層に接しているといえる。そのため、インダクタ配線２４０を通電すると、電力を消費することによって磁界が発生する。したがって、通電時に受動機能を発揮する配線を「機能配線」と定義した場合、インダクタ配線２４０が機能配線に該当する。

なお、各インダクタ配線２４０のターン数は、「１．０ターン」以上であるとよい。なお、受動機能部２００をインダクタとして機能させることができるのであれば、インダクタ配線のターン数は「１．０ターン」未満であってもよい。なお、ターン数の定義については、上記第１実施形態で説明しているため、ここでは説明を割愛する。

各引き出し配線２９０は、インダクタ配線２４０との接続部分からサイズ変換層５０に向けて延びている。すなわち、各引き出し配線２９０はメイン機能層８１の第１機能主面８１ａまで延びているため、各引き出し配線２９０の両端部のうち、インダクタ配線２４０に接続されていない端部が、受動機能部２００の外部端子として機能する。受動機能部２００の外部端子を「機能外部端子３００」ともいう。受動機能部２００を受動素子と見た場合、機能外部端子３００が、受動素子の素子用外部端子に該当する。図４５及び図４６に示す例では、各受動機能部２００は、２つの機能外部端子３００を有している。すなわち、第１機能主面８１ａには、並列方向Ｙに沿って４つの機能外部端子３００が配置されている。なお、並列方向Ｙは、積層方向Ｘと直交する方向であり、図中左右方向である。

カバー層８２は、１つの磁性層で構成されたものであってもよいし、複数の磁性層を積層方向Ｘに積層した積層体であってもよい。なお、磁性層は、例えば金属磁性粉を含む樹脂で構成したものである。カバー層８２を構成する磁性層は、メイン機能層８１を構成する磁性層に含有されない材料を含有していてもよい。そして、メイン機能層８１上にカバー層８２を配置することにより、各インダクタ配線２４０がカバー層８２によって被覆されている。

＜サイズ変換層＞
サイズ変換層５０は、積層方向Ｘに複数の絶縁層を積層した積層体である。各絶縁層のうち、受動機能層８０に接する層を境界層５１とした場合、境界層５１の表面上に、受動素子に相当する受動機能部２００が搭載されているといえる。こうした観点によれば、境界層５１の表面が、受動素子が搭載されている面である素子実装面４２Ｅであるといえる。また、サイズ変換層５０を構成する各絶縁層のうち、図４５において最も下側に位置する層は、表面実装型受動部品１０Ｅを回路基板ＣＢに実装する際に回路基板ＣＢの実装面に対向する基板側表層５２である。基板側表層５２の表面、すなわち図中下面が基板側実装面４３Ｅであるといえる。なお、サイズ変換層５０のうち、積層方向Ｘにおいて境界層５１と基板側表層５２との間に位置する部分を、ベース層５３という。

サイズ変換層５０には、素子実装面４２Ｅに露出する第１外部端子と、基板側実装面４３Ｅに露出する第２外部端子とが設けられている。
第１外部端子は、機能外部端子３００と電気的に接続されている。図４５及び図４６に示す例では、並列方向Ｙに沿って３つの第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃが配置されている。各第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃのうち、並列方向Ｙの第１方向（図中左側）に位置する第１外部端子４４Ｅａは、１つの機能外部端子３００と電気的に接続されている。並列方向Ｙの第２方向（図中右側）に位置する第１外部端子４４Ｅｃは、１つの機能外部端子３００と電気的に接続されている。残りの第１外部端子４４Ｅｂは、真ん中の２つの機能外部端子３００と電気的に接続されている。

図４５及び図４６に示す例では、各第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃは、１つの層で構成されているが、これに限らない。例えば、各第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃは、複数の層を積層した積層体であってもよい。

第２外部端子は、回路基板ＣＢの電極と電気的に接続される。図４５及び図４６に示す例では、２つの第２外部端子４５Ｅａ，４５Ｅｃが設けられている。第２外部端子４５Ｅａは、並列方向Ｙにおいて第１外部端子４４Ｅａと対応する位置に配置されている。第２外部端子４５Ｅｃは、並列方向Ｙにおいて第１外部端子４４Ｅｃと対応する位置に配置されている。図４５及び図４６に示す例では、各第２外部端子４５Ｅａ，４５Ｅｃは、複数の層を積層した積層体であるが、これに限らない。例えば、各第２外部端子４５Ｅａ，４５Ｅｃは、１つの層で構成されたものであってもよい。

なお、素子実装面４２Ｅにおける第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃの面積は、当該第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃと電気的に接続されている機能外部端子３００の第１機能主面８１ａにおける面積よりも大きい。すなわち、第１外部端子４４Ｅａの素子実装面４２Ｅにおける面積は、第１外部端子４４Ｅａと電気的に接続されている機能外部端子３００の第１機能主面８１ａにおける面積よりも大きい。第１外部端子４４Ｅｃの素子実装面４２Ｅにおける面積は、第１外部端子４４Ｅｃと電気的に接続されている機能外部端子３００の第１機能主面８１ａにおける面積よりも大きい。第１外部端子４４Ｅｂの素子実装面４２Ｅにおける面積は、第１外部端子４４Ｅｂと電気的に接続されている２つの機能外部端子３００の第１機能主面８１ａにおける面積の和よりも大きい。第２外部端子４５Ｅａ，４５Ｅｃの基板側実装面４３Ｅにおける面積は、当該第２外部端子４５Ｅａ，４５Ｅｃと電気的に接続されている第１外部端子４４Ｅａ，４４Ｅｃの素子実装面４２Ｅにおける面積よりも大きい。さらに、素子実装面４２Ｅにおける各第１外部端子４４Ｅａ，４４Ｅｃの総面積は、第１機能主面８１ａにおける各機能外部端子３００の総面積よりも大きい。

ベース層５３内には、第１外部端子４４Ｅａと第２外部端子４５Ｅａとを電気的に接続する接続配線４８Ｅａと、第１外部端子４４Ｅｃと第２外部端子４５Ｅｃとを電気的に接続する接続配線４８Ｅｃとが設けられている。各接続配線４８Ｅａ，４８Ｅｃは、積層方向Ｘに延びている。また、ベース層５３内には、第１外部端子４４Ｅｂに接続されている内部導体４８Ｅｂが設けられている。各接続配線４８Ｅａ，４８Ｅｃはベース層５３内を積層方向Ｘに貫通している一方、内部導体４８Ｅｂはベース層５３内を貫通していない。

上述したように１つの受動機能部２００を受動素子と見た場合、サイズ変換層５０は、受動機能部２００のサイズを拡大するものであるということもできる。すなわち、サイズ変換層５０と、各第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃ、各第２外部端子４５Ｅａ，４５Ｅｃ、各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂにより、受動素子が搭載される「サイズ変換部４０Ｅ」が構成されるといえる。この場合、サイズ変換層５０が、「サイズ変換部４０Ｅの素体」に該当する。

＜作用・効果＞
本実施形態の作用及び効果について説明する。
（１４−１）受動素子に相当する受動機能部２００の大きさを変更することなく、回路基板ＣＢに実装される部品、すなわち表面実装型受動部品１０Ｅを大型化できる。そのため、受動素子を回路基板ＣＢに実装する際の難易度が高くなることを抑制できる。

（１４−２）各第２外部端子４５Ｅａ，４５Ｅｃの総面積が、各機能外部端子３００の総面積よりも大きい。そのため、機能外部端子３００を回路基板ＣＢの電極に接触させる場合と比較し、第２外部端子４５Ｅａ，４５Ｅｃを容易に回路基板ＣＢの電極に接触させることが可能となる。こうした点においても、受動素子を回路基板ＣＢに実装しやすくできる。

（１４−３）サイズ変換層５０内において、各接続配線４８Ｅａ，４８Ｅｃは、第１外部端子４４Ｅａ，４４Ｅｃと第２外部端子４５Ｅａ，４５Ｅｃとを最短経路で接続できるように構成されている。これにより、受動素子と回路基板ＣＢとの間にサイズ変換部４０Ｅを介在させることに起因する寄生成分が大きくなることを抑制できる。

（１４−４）インダクタ配線２４０と引き出し配線２９０との主成分を互いに同じとすることにより、インダクタ配線２４０と引き出し配線２９０との接続信頼性を高くできる。

＜製造方法＞
次に、図４７〜図６３を参照し、上記の表面実装型受動部品１０Ｅの製造方法の一例について説明する。ここで説明する製造方法は、インダクタ配線２４０、引き出し配線２９０、接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂを形成するためにセミアディティブ法を利用した方法である。

まずはじめに、受動機能層８０のメイン機能層８１が形成される。すなわち、図４７に示すように、基板１００Ｅ上に導電性材料によって導電層が形成される。基板１００Ｅは、板状をなしている。基板１００Ｅの材質としては、例えば、セラミックスを挙げることができる。図４７において、基板１００Ｅの上面を表面１０１とし、基板１００Ｅの下面を裏面１０２とする。図４７に示す例では、導電層として、銅層１１０Ｅが形成される。例えば、表面１０１全体を覆うように、銅箔が銅層１１０Ｅとして基板１００Ｅに付着される。銅層１１０Ｅの形成が完了すると、銅層１１０Ｅ上にフォトレジストが塗布される。例えば、スピンコートによってフォトレジストが塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、インダクタ配線２４０を形成する位置に対応する部分が後述する現像処理によって除去可能となり、それ以外の部分が硬化される。そして、現像液を用いた現像処理によって、図４８に示すように、フォトレジストのうち、インダクタ配線２４０を形成する位置に対応する部分が、除去される。また、フォトレジストのうち、硬化した部分は、第１保護膜１１５Ｅとして銅層１１０Ｅ上に残る。このように第１保護膜１１５Ｅをパターニングすることにより、配線パターンＰＴＥ１が形成される。

配線パターンＰＴＥ１の形成が完了すると、各インダクタ配線２４０が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、銅層１１０Ｅのうち、第１保護膜１１５Ｅによって被覆されていない部分に銅が析出する。これにより、図４９に示すように各インダクタ配線２４０が形成される。各インダクタ配線２４０の形成に硫酸銅水溶液を用いた場合、各インダクタ配線２４０には微量の硫黄が含まれることになる。各インダクタ配線２４０の形成が完了すると、ウェットエッチングなどによって第１保護膜１１５Ｅが銅層１１０Ｅ上から除去される。

第１保護膜１１５Ｅの除去が完了すると、銅層１１０Ｅ上にフォトレジストが塗布される。例えば、スピンコートによってフォトレジストが塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、引き出し配線２９０を形成する位置に対応する部分が後述する現像処理によって除去可能となり、それ以外の部分が硬化される。そして、現像液を用いた現像処理によって、図５０に示すように、フォトレジストのうち、引き出し配線２９０を形成する位置に対応する部分が、除去される。また、フォトレジストのうち、硬化した部分は、第２保護膜１１７Ｅとして銅層１１０Ｅ上に残る。このように第２保護膜１１７Ｅをパターニングすることにより、配線パターンＰＴＥ２が形成される。

配線パターンＰＴＥ２の形成が完了すると、各引き出し配線２９０が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、インダクタ配線２４０のうち、第２保護膜１１７Ｅによって被覆されていない部分に銅が析出する。これにより、図５１に示すように各引き出し配線２９０が形成される。各引き出し配線２９０の形成に硫酸銅水溶液を用いた場合、各引き出し配線２９０には微量の硫黄が含まれることになる。各引き出し配線２９０の形成が完了すると、ウェットエッチングなどによって第２保護膜１１７Ｅが除去される。また、この際、銅層１１０Ｅのうち、インダクタ配線２４０と接触していない部分についても除去される。

銅層１１０Ｅの一部分及び第２保護膜１１７Ｅの除去が完了すると、図５２に示す第１磁性シート１２０Ｅが図中上方からプレスされる。これにより、各インダクタ配線２４０及び各引き出し配線２９０が第１磁性シート１２０Ｅ内に埋設される。第１磁性シート１２０Ｅは、単層のシートであってもよいし、複数の層を積層した積層体であってもよい。この場合、第１磁性シート１２０Ｅにより、メイン機能層８１が構成される。すると、工程が、メイン機能層８１を形成する工程からサイズ変換層５０を形成する工程に移行する。

図５３に示すように、メイン機能層８１上に、サイズ変換層５０の境界層５１が形成される。例えば、フォトリソグラフィによって受動機能層８０上に絶縁樹脂をパターニングすることにより、境界層５１を形成できる。なお、境界層５１のうち、第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃを形成する位置には、貫通孔１２２が形成される。続いて、図５４に示すように、境界層５１を被覆する導電層１２５Ｅが形成される。導電層１２５Ｅとしては、例えば、銅を含む層を挙げることができる。この場合、例えば無電解めっきによって、導電層１２５Ｅを形成できる。このように導電層１２５Ｅを設けることにより、受動機能層８０の表面のうち、境界層５１に被覆されていない部分が、導電層１２５Ｅによって被覆される。なお、導電層１２５Ｅのうち、メイン機能層８１の表面を被覆する部分が、第１外部端子４４Ｅａ，４４Ｅｂ，４４Ｅｃを構成する。

導電層１２５Ｅの形成が完了すると、導電層１２５Ｅ上にフォトレジストが塗布される。例えば、スピンコートによってフォトレジストが塗布される。すると、導電層１２５Ｅが被覆される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂを形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。続いて、現像液を用いた現像処理によって、図５５に示すように、フォトレジストのうち、各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂを形成する位置に対応する部分が除去される。また、フォトレジストのうち、硬化した部分は、第３保護膜１２７Ｅとして導電層１２５Ｅ上に残る。このように第３保護膜１２７Ｅをパターニングすることにより、配線パターンＰＴＥ３が形成される。

配線パターンＰＴＥ３の形成が完了すると、各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂの形成が開始される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、導電層１２５Ｅのうちの露出している部分に銅が析出する。これにより、図５６に示すように、各接続配線４８Ｅａ，４８Ｅｃの一部分と、内部導体４８Ｅｂとが形成される。各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂの形成の際に硫酸銅水溶液を用いた場合、各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂには微量の硫黄が含まれることになる。各接続配線４８Ｅａ，４８Ｅｃの一部分と内部導体４８Ｅｂとの形成が完了すると、ウェットエッチングなどによって第３保護膜１２７Ｅが除去される。

第３保護膜１２７Ｅの除去が完了すると、各接続配線４８Ｅａ，４８Ｅｃの残りの部分を形成するための準備が行われる。例えば、スピンコートによって導電層１２５Ｅ上にフォトレジストが塗布される。すると、導電層１２５Ｅが被覆される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、各接続配線４８Ｅａ，４８Ｅｃを形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。続いて、現像液を用いた現像処理によって、図５７に示すように、フォトレジストのうち、各接続配線４８Ｅａ，４８Ｅｃを形成する位置に対応する部分が除去される。また、フォトレジストのうち、硬化した部分は、第４保護膜１３０Ｅとして導電層１２５Ｅ上に残る。このように第４保護膜１３０Ｅをパターニングすることにより、配線パターンＰＴＥ４が形成される。

配線パターンＰＴＥ４の形成が完了すると、各接続配線４８Ｅａ，４８Ｅｃの残りの部分が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、第４保護膜１３０Ｅによって被覆されていない部分に銅が析出する。これにより、図５８に示すように、各接続配線４８Ｅａ，４８Ｅｃが形成される。各接続配線４８Ｅａ，４８Ｅｃの形成の際に硫酸銅水溶液を用いた場合、各接続配線４８Ｅａ，４８Ｅｃには微量の硫黄が含まれることになる。各接続配線４８Ｅａ，４８Ｅｃの形成が完了すると、ウェットエッチングなどによって第４保護膜１３０Ｅが除去される。この際、導電層１２５Ｅのうち、各接続配線４８Ｅａ，４８Ｅｃ及び内部導体４８Ｅｂの何れにも接触していない部分が除去される。これにより、各第１外部端子４４Ｅａ〜４４Ｅｃが形成される。

第４保護膜１３０Ｅの除去が完了すると、サイズ変換層５０のベース層５３が形成される。例えば、フォトリソグラフィによって境界層５１上に絶縁樹脂をパターニングすることにより、図５９に示すようにベース層５３が形成される。ベース層５３を構成する絶縁樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、液晶ポリマー系などの樹脂と、シリカなどの絶縁フィラーとを含むものを挙げることができる。

ベース層５３の形成が完了すると、サイズ変換層５０の基板側表層５２が形成される。例えば、フォトリソグラフィによってベース層５３上に絶縁樹脂をパターニングすることにより、図６０に示すように基板側表層５２を形成できる。なお、基板側表層５２のうち、第２外部端子４５Ｅａ，４５Ｅｃを形成する位置には、貫通孔１３３Ｅが形成される。基板側表層５２の形成が完了すると、研削によって、図６１に示すように基板１００Ｅ及び銅層１１０Ｅが除去される。すると、工程が、サイズ変換層５０を形成する工程から受動機能層８０のカバー層８２を形成する工程に移行する。

図６２に示す第２磁性シート１３５Ｅが図中下方からプレスされる。この場合、第２磁性シート１３５Ｅにより、カバー層８２が構成される。すると、工程が、カバー層８２を形成する工程から各第２外部端子４５Ｅａ，４５Ｅｃを形成する工程に移行する。すると、図６３に示すように、各第２外部端子４５Ｅａ，４５Ｅｃが形成される。図６３に示す例では、複数の層を含む積層体が各第２外部端子４５Ｅａ，４５Ｅｃとして形成される。これにより、表面実装型受動部品１０Ｅが完成するため、表面実装型受動部品１０Ｅの製造方法を構成する一連の処理が終了される。

なお、上記の製造方法は、表面実装型受動部品１０Ｅを１つずつ製造する場合の一例である。しかし、表面実装型受動部品１０Ｅの製造方法はこれに限らない。例えば、複数の表面実装型受動部品１０Ｅとなるべき部分を行列状に形成し、その後にダイシングなどによって個片化させることによって、複数の表面実装型受動部品１０Ｅを同時に製造するようにしてもよい。

（第１５実施形態）
次に、表面実装型受動部品の第１５実施形態を図６４〜図７２に従って説明する。以下の説明においては、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図６４及び図６５には、本実施形態の表面実装型受動部品１０Ｆが示されている。図６４は、図６５に一点鎖線で示す線ＬＮ５に直交する方向で表面実装型受動部品１０Ｆを切断した場合の断面を示す図である。なお、図６４においては、説明理解の便宜上、ハッチングの図示を省略している。

表面実装型受動部品１０Ｆは、サイズ変換部４０Ｆと、サイズ変換部４０Ｆに搭載される受動素子２０Ｆとを備えている。本実施形態では、サイズ変換部４０Ｆと受動素子２０Ｆとが並ぶ方向である図６４における上下方向が、積層方向Ｘに該当する。受動素子２０Ｆの本体２１の主面のうち、図中上側の主面、すなわち天面を「第２主面２２」といい、図中下側の主面、すなわち底面を「第１主面２３」という。第１主面２３には、素子用外部端子３０が設けられている。

サイズ変換部４０Ｆは、サイズ変換層５０Ｆと、サイズ変換層５０Ｆ上に積層されている受動機能層８０Ｆとを備えている。受動機能層８０Ｆ上に受動素子２０Ｆが搭載されている。

＜受動機能層＞
受動機能層８０Ｆは、メイン機能層８１Ｆと、メイン機能層８１Ｆを挟んでサイズ変換層５０Ｆの反対側に位置するカバー層８２Ｆと、カバー層８２Ｆ上に積層される最上位層８３Ｆとを有している。メイン機能層８１Ｆの両主面のうち、図６４における下面がサイズ変換層５０Ｆに接触し、図６４における上面がカバー層８２Ｆに接触する。

メイン機能層８１Ｆ内には、積層方向Ｘと直交する方向に沿って複数の受動機能部２００Ｆが設けられている。受動機能部２００Ｆとは、供給された電力を、消費、蓄積及び放出のうちの少なくとも１つの受動機能を発揮するものである。例えば、受動機能部として、インダクタ、コンデンサ、抵抗を挙げることができる。各受動機能部２００Ｆが並ぶ方向でもある図６４における左右方向を「並列方向Ｙ」という。

図６４及び図６５に示す例では、各受動機能部２００Ｆは、インダクタである。すなわち、各受動機能部２００Ｆは、インダクタ配線２４０Ｆと、インダクタ配線２４０Ｆに接続されている引き出し配線２９０Ｆとを有している。インダクタ配線２４０Ｆの主成分と、引き出し配線２９０Ｆの主成分とは、互いに同じ導電性材料である。インダクタ配線２４０Ｆや引き出し配線２９０Ｆの主成分となる導電性材料としては、例えば、銀、銅、アルミニウム、チタン、ニッケル、金のうちの少なくとも１つを導電性材料として含んでいる。また例えば、インダクタ配線２４０Ｆや引き出し配線２９０Ｆの主成分となる導電性材料を、銀、銅、アルミニウム、チタン、ニッケル、金のうちの少なくとも２つを含む合金としてもよい。

インダクタ配線２４０Ｆは、例えば以下に示すような形状をなしている。すなわち、図６４に示すように、インダクタ配線２４０Ｆは、第１仮想平面ＰＬ１に沿う第１配線部２４１と、第２仮想平面ＰＬ２に沿う第２配線部２４２と、第１配線部２４１と第２配線部２４２とを電気的に接続する連結配線部２４３とを有している。第１仮想平面ＰＬ１及び第２仮想平面ＰＬ２は、積層方向Ｘと直交する平面である。なお、各仮想平面ＰＬ１，ＰＬ２は、積層方向Ｘと交差する平面であれば、積層方向Ｘと直交していなくてもよい。

第２仮想平面ＰＬ２は、積層方向Ｘにおいて、第１仮想平面ＰＬ１とサイズ変換層５０Ｆとの間に配置されているとともに、第１仮想平面ＰＬ１と平行である。すなわち、第１配線部２４１及び第２配線部２４２は、積層方向Ｘにおいて互いに離れている。そして、第１配線部２４１及び第２配線部２４２のターン数は、「１．０ターン」以上である。つまり、第１配線部２４１及び第２配線部２４２は、積層方向Ｘとは交差する方向に延びる部分をそれぞれ有している。なお、受動機能部２００Ｆをインダクタとして機能させることができるのであれば、第１配線部２４１及び第２配線部２４２のターン数は「１．０ターン」未満であってもよい。

各引き出し配線２９０Ｆは、インダクタ配線２４０Ｆの第２配線部２４２との接続部分からサイズ変換層５０Ｆに向けて延びている。メイン機能層８１Ｆの主面のうち、サイズ変換層５０Ｆに接触する主面を第１機能主面８１Ｆａとし、カバー層８２Ｆに接触する主面を第２機能主面８１Ｆｂとする。この場合、各引き出し配線２９０Ｆは、第１機能主面８１Ｆａまで延びている。すなわち、各引き出し配線２９０Ｆの両端部のうち、インダクタ配線２４０Ｆに接続されていない端部が、受動機能部２００Ｆの外部端子として機能する。受動機能部２００Ｆの外部端子を「機能外部端子３００Ｆ」ともいう。図６４及び図６５に示す例では、各受動機能部２００Ｆは、２つの機能外部端子３００Ｆを有している。すなわち、第１機能主面８１Ｆａには、並列方向Ｙに沿って４つの機能外部端子３００Ｆが配置されている。

詳しくは後述するが、インダクタ配線２４０Ｆの周囲には磁性材料が存在している。そのため、インダクタ配線２４０Ｆを通電すると、電力を消費することによって磁界が発生する。したがって、通電時に受動機能を発揮する配線を「機能配線」と定義した場合、インダクタ配線２４０Ｆが機能配線に該当する。

図６５に示すように、メイン機能層８１Ｆには、磁性材料で構成される磁性部８１０が設けられている。磁性部８１０は、積層方向Ｘにおいて各インダクタ配線２４０Ｆよりもサイズ変換層５０Ｆ側に位置する底磁性部分８１１を有している。底磁性部分８１１は、サイズ変換層５０Ｆに接触している。また、底磁性部分８１１内を各引き出し配線２９０Ｆが積層方向Ｘに貫通している。磁性部８１０は、底磁性部分８１１に接続されているとともに、各受動機能部２００Ｆを外側から包囲する環状の環状磁性部分８１２を有している。環状磁性部分８１２の図中上端面である先端面は、カバー層８２Ｆに接触している。磁性部８１０は、底磁性部分８１１に接続されているとともに、インダクタ配線２４０Ｆの内側に配置されている内側磁性部分８１３を有している。図６５に示す例では、２つのインダクタ配線２４０Ｆが設けられている。そのため、並列方向Ｙに沿って２つの内側磁性部分８１３が設けられている。これら各内側磁性部分８１３の図中上端面である先端面は、カバー層８２Ｆに接触している。すなわち、底磁性部分８１１、環状磁性部分８１２及び内側磁性部分８１３によって形成された凹部内に、インダクタ配線２４０Ｆが配置されている。

なお、各インダクタ配線２４０Ｆは、絶縁被覆部８１５によって被覆された状態でメイン機能層８１Ｆ内に設けられている。そのため、各インダクタ配線２４０Ｆは磁性部８１０に接触しておらず、インダクタ配線２４０Ｆを被覆する絶縁被覆部８１５が磁性部８１０に接触している。絶縁被覆部８１５は、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマーなどの絶縁材料を含有している。

カバー層８２Ｆは、１つの磁性層で構成されたものであってもよいし、複数の磁性層を積層方向Ｘに積層した積層体であってもよい。なお、磁性層は、例えば金属磁性粉を含む樹脂で構成したものである。カバー層８２Ｆを構成する磁性層は、メイン機能層８１Ｆの磁性部８１０に含有されない材料を含有していてもよい。

最上位層８３Ｆは、１つの絶縁層で構成されたものであってもよいし、複数の絶縁層を積層方向Ｘに積層した積層体であってもよい。そして、最上位層８３Ｆの主面のうち、カバー層８２Ｆに接しない主面である図６４における上面が、サイズ変換部４０Ｆの素子実装面４２Ｆとなる。そして、素子実装面４２Ｆには、素子用外部端子３０と同数の第１外部端子４４Ｆが設けられている。第１外部端子４４Ｆは、はんだなどの接続部６０Ｆを介して素子用外部端子３０と電気的に接続されている。

なお、カバー層８２Ｆ内には、第１外部端子４４Ｆと、インダクタ配線２４０Ｆとを電気的に接続する配線であるカバー層内接続配線８２１が設けられている。カバー層８２Ｆ内には、第１外部端子４４Ｆと同数のカバー層内接続配線８２１が設けられている。カバー層内接続配線８２１は、積層方向Ｘに延びている。すなわち、カバー層内接続配線８２１は、積層方向Ｘにおいてカバー層８２Ｆを貫通している。そして、受動機能層８０Ｆ内において、受動素子２０Ｆの素子用外部端子３０と、インダクタ配線２４０Ｆとを電気的に接続する配線を「素子素体内接続配線」と定義した場合、カバー層内接続配線８２１が素子素体内接続配線に相当する。

＜サイズ変換層＞
サイズ変換層５０Ｆは、積層方向Ｘに複数の絶縁層を積層した積層体である。各絶縁層のうち、受動機能層８０Ｆに接する層を境界層５１Ｆとした場合、境界層５１Ｆの表面上に受動機能部２００Ｆが配置されている。また、サイズ変換層５０Ｆを構成する各絶縁層のうち、境界層５１Ｆを挟んで受動機能層８０Ｆの反対側に位置する層をベース層５３Ｆという。ベース層５３Ｆの主面のうち、図６４における下面が基板側実装面４３Ｆである。基板側実装面４３Ｆとは、表面実装型受動部品１０Ｆを回路基板ＣＢに実装する際に回路基板ＣＢに対向する面である。

サイズ変換層５０Ｆには、基板側実装面４３Ｆに露出する第２外部端子４５Ｆが設けられている。第２外部端子４５Ｆは、回路基板ＣＢの電極と電気的に接続される。図６４及び図６５に示す例では、２つの第２外部端子４５Ｆが設けられている。図６４では、複数の層を積層した積層体を第２外部端子４５Ｆとしているがこれに限らない。例えば、第２外部端子４５Ｆは、１つの層で構成されたものであってもよい。

サイズ変換層５０Ｆ内には、受動機能部２００Ｆの機能外部端子３００Ｆと第２外部端子４５Ｆとを電気的に接続する接続配線４８Ｆが設けられている。図６４に示す例では、２つの受動機能部２００Ｆが受動機能層８０Ｆ内に設けられている。そのため、サイズ変換層５０Ｆ内には２つの接続配線４８Ｆが設けられている。また、サイズ変換層５０Ｆ内には、各受動機能部２００Ｆのインダクタ配線２４０Ｆ同士を電気的に接続する内部導体４８Ｆｂが設けられている。

なお、図６５には、積層方向Ｘから第２外部端子４５Ｆを見た場合の第２外部端子４５Ｆの輪郭が二点鎖線で示されるとともに、積層方向Ｘから素子用外部端子３０を見た場合の素子用外部端子３０の輪郭が破線で示されている。図６５からも明らかなように、第２外部端子４５Ｆの基板側実装面４３Ｆにおける面積は素子用外部端子３０の第１主面２３における面積よりも大きい。さらにいうと、基板側実装面４３Ｆにおける各第２外部端子４５Ｆの総面積は、第１主面２３における各素子用外部端子３０の総面積よりも大きい。また、積層方向Ｘから受動素子２０Ｆを見た場合の受動素子２０Ｆの面積を「受動素子２０Ｆのサイズ」とし、積層方向Ｘからサイズ変換部４０Ｆを見た場合のサイズ変換部４０Ｆの面積を「サイズ変換部４０Ｆのサイズ」とした場合、サイズ変換部４０Ｆのサイズは、受動素子２０Ｆのサイズよりも大きい。また、受動素子２０Ｆは、サイズ変換部４０Ｆの周縁よりも内側に配置されている。すなわち、受動素子２０Ｆの第１主面２３の面積は、サイズ変換部４０Ｆの素子実装面４２Ｆの面積よりも大きい。

＜作用・効果＞
本実施形態の作用及び効果について説明する。
（１５−１）受動素子２０Ｆの大きさを変更することなく、回路基板ＣＢに実装される部品、すなわち表面実装型受動部品１０Ｆを大型化できる。そのため、受動素子２０Ｆを回路基板ＣＢに実装する際の難易度が高くなることを抑制できる。

（１５−２）各第２外部端子４５Ｆの総面積が、各素子用外部端子３０の総面積よりも大きい。そのため、素子用外部端子３０を回路基板ＣＢの電極に接触させる場合と比較し、第２外部端子４５Ｆを容易に回路基板ＣＢの電極に接触させることが可能となる。こうした点においても、受動素子２０Ｆを回路基板ＣＢに実装しやすくできる。

（１５−３）受動機能部２００Ｆにおいては、インダクタ配線２４０Ｆと引き出し配線２９０Ｆとの主成分を互いに同じとすることにより、インダクタ配線２４０Ｆと引き出し配線２９０Ｆとの接続信頼性を高くできる。

（１５−４）サイズ変換層５０Ｆを複数の絶縁層を積層した積層体とした場合、各絶縁層の含有する材料の種類を調整することにより、各絶縁層の線膨張係数を調整することができる。その結果、サイズ変換層５０Ｆの反りを抑制することが可能となる。

（１５−５）サイズ変換部４０Ｆは、受動機能部２００Ｆを有している。そのため、サイズ変換部４０Ｆに搭載する受動素子として、厚みの薄い受動素子２０Ｆを採用できる。
（１５−６）受動機能部２００Ｆの機能外部端子３００Ｆが、サイズ変換層５０Ｆ内の接続配線４８Ｆに直接接触している。機能外部端子３００Ｆと接続配線４８Ｆとの間にはんだを介在させていない分、表面実装型受動部品１０Ｆの厚みを薄くできる。

（１５−７）受動機能層８０Ｆにあっては、インダクタ配線２４０Ｆを包囲するように磁性部８１０が設けられている。これにより、比透磁率を高くでき、ひいては受動機能層８０Ｆを小型化できる。また、磁性部８１０がノイズ抑制機能を果たすため、受動機能部２００Ｆのノイズ抑制効果を高くできる。

（１５−８）受動機能部２００Ｆの配線層は２層以上であるため、受動機能層８０Ｆのインダクタンスを高くできる。
（１５−９）サイズ変換層５０Ｆ内の各接続配線４８Ｆのターン数は、「１．０ターン」未満である。ここでいう「ターン数」の定義は、上述したインダクタ配線のターン数と同じである。これにより、サイズ変換層５０Ｆにおいて、不要な寄生インダクタンス、寄生抵抗、寄生容量の発生を抑制できる。

＜製造方法＞
次に、図６６〜図７２を参照し、上記の表面実装型受動部品１０Ｆの製造方法の一例について説明する。なお、図６６〜図７２においても、説明理解の便宜上、ハッチングの図示を省略している。

まずはじめに、受動機能層８０Ｆが形成される。すなわち、図６６に示すように、基板１００Ｆ上に導電性材料によって導電層が形成される。基板１００Ｆは、板状をなしている。基板１００Ｆは、磁性材料を含んでいる。すなわち、基板１００Ｆは磁性体である。図６６において、基板１００Ｆの上面を表面１０１とし、基板１００Ｆの下面を裏面１０２とする。詳しくは後述するが、基板１００Ｆを加工することにより、カバー層８２Ｆが形成される。図６６に示す例では、導電層として、銅層１１０Ｆが形成される。例えば、表面１０１全体を覆うように、銅箔が銅層１１０Ｆとして基板１００Ｆに付着される。銅層１１０Ｆの形成が完了すると、インダクタ配線２４０Ｆ及び引き出し配線２９０Ｆの形成が開始される。例えば、フォトレジストの塗布、露光装置を用いた露光による保護膜のパターニング、及び、硫酸銅水溶液を用いた電解銅めっきなどによる導電性材料の供給、ウェットエッチングなどによる保護膜の除去、及び、絶縁材料の供給を繰り返すことにより、図６７に示すようにインダクタ配線２４０Ｆ及び引き出し配線２９０Ｆが形成される。図６７に示す状態では、インダクタ配線２４０Ｆが絶縁材料で被覆されている一方、引き出し配線２９０Ｆは絶縁材料で被覆されていない。なお、この状態でインダクタ配線２４０Ｆを被覆する部分を、絶縁被覆層１１５Ｆという。絶縁被覆層１１５Ｆの一部が、絶縁被覆部８１５となる。

続いて、絶縁被覆層１１５Ｆの一部が、レーザなどによって削られる。すなわち、磁性部８１０の環状磁性部分８１２及び内側磁性部分８１３の形成位置が削られる。そして、図６８に示すように、磁性部８１０を形成する位置に、磁性材料が供給される。また、磁性材料を供給した部分、及び、導電性材料を供給した部分の一部を研削することにより、磁性部８１０が形成される。これにより、受動機能層８０Ｆの形成が完了する。

続いて、サイズ変換層５０Ｆが形成される。例えば、フォトレジストの塗布、露光装置を用いた露光による保護膜のパターニング、及び、硫酸銅水溶液を用いた電解銅めっきなどによる導電性材料の供給、及び、ウェットエッチングなどによる保護膜の除去により、図６９に示すように、各接続配線４８Ｆのうち、引き出し配線２９０Ｆに接触する部分、及び、内部導体４８Ｆｂのうち、引き出し配線２９０Ｆに接触する部分がそれぞれ形成される。続いて、絶縁材料を供給することにより、図６９に示すように境界層５１Ｆが形成される。境界層５１Ｆの形成が完了すると、各接続配線４８Ｆのうちの残りの部分、及び、内部導体４８Ｆｂのうちの残りの部分がそれぞれ形成される。例えば、フォトレジストの塗布、露光装置を用いた露光による保護膜のパターニング、及び、硫酸銅水溶液を用いた電解銅めっきなどによる導電性材料の供給、及び、ウェットエッチングなどによる保護膜の除去により、図６９に示すように、各接続配線４８Ｆのうちの残りの部分、及び、内部導体４８Ｆｂのうちの残りの部分を形成できる。このように各接続配線４８Ｆ及び内部導体４８Ｆｂが形成されると、ベース層５３Ｆが形成される。例えば、絶縁材料を各接続配線４８Ｆ及び内部導体４８Ｆｂの周りに供給することにより、ベース層５３Ｆを形成できる。そして、ベース層５３Ｆのうち、接続配線４８Ｆと第２外部端子４５Ｆとを繋ぐ部分に、レーザなどによって貫通孔１１７Ｆが形成される。これにより、サイズ変換層５０Ｆが形成される。

続いて、例えばフィリングめっきによって、図７０に示すように、基板１００Ｆであるカバー層８２Ｆ内にカバー層内接続配線８２１が形成される。すなわち、レーザなどによって、カバー層８２Ｆのうち、カバー層内接続配線８２１の形成位置にビア１１９Ｆが形成される。そして、そのビア１１９Ｆ内に銅めっきを施すことにより、カバー層内接続配線８２１が形成される。

カバー層内接続配線８２１の形成が完了すると、最上位層８３Ｆが形成される。例えばカバー層８２Ｆ上に絶縁材料を供給することにより、最上位層８３Ｆを形成できる。このとき、最上位層８３Ｆのうち、第２外部端子４５Ｆの形成位置に貫通孔１２０Ｆが形成される。そして、図７１に示すように、各第２外部端子４５Ｆが形成される。図７１に示す例では、複数の層を含む積層体が第２外部端子４５Ｆとして形成される。続いて、各第１外部端子４４Ｆが形成される。図７１に示す例では、複数の層を含む積層体が第１外部端子４４Ｆとして形成される。これにより、サイズ変換部４０Ｆの形成が完了する。このようにサイズ変換部４０Ｆが形成されると、サイズ変換部４０Ｆに受動素子２０Ｆが搭載される。すなわち、図７２に示すように、サイズ変換部４０Ｆの各第２外部端子４５Ｆにはんだなどの接続部６０Ｆを付着させる。そして、接続部６０Ｆに素子用外部端子３０を接触させることにより、サイズ変換部４０Ｆに受動素子２０Ｆが搭載される。これにより、表面実装型受動部品１０Ｆが完成するため、表面実装型受動部品１０Ｆの製造方法を構成する一連の処理が終了される。

なお、上記の製造方法は、表面実装型受動部品１０Ｆを１つずつ製造する場合の一例である。しかし、表面実装型受動部品１０Ｆの製造方法はこれに限らない。例えば、複数のサイズ変換部４０Ｆとなるべき部分を行列状に形成し、その後にダイシングなどによって個片化させることによって、複数の表面実装型受動部品１０Ｆを同時に製造するようにしてもよい。

（第１６実施形態）
次に、表面実装型受動部品の第１６実施形態を図７３及び図７４に従って説明する。以下の説明においては、第１５実施形態と相違している部分について主に説明するものとし、上記各実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図７３に示すように、本実施形態の表面実装型受動部品１０Ｆ１は、受動素子２０Ｆを封止する封止部６５Ｆ１を備えている。封止部６５Ｆ１は、封止樹脂を含む。封止樹脂として、例えば、モールド材、アンダーコート材、アンダーフィル材を使用することができる。具体的には、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、液晶ポリマー系などの樹脂と、シリカなどの絶縁フィラーとを含むものを、封止樹脂として採用できる。なお、図７３に示す例では、受動素子２０Ｆの第２主面２２も封止部６５Ｆ１によって被覆されている。これにより、表面実装型受動部品１０Ｆ１の強度を高くできる。

なお、受動素子２０Ｆを樹脂封止する構成は、図７３に示したものに限らない。例えば、図７４に示すように、表面実装型受動部品１０Ｆ１は、受動素子２０Ｆの第２主面２２を被覆しない封止部６５Ｆ１を設けてもよい。

（変更例）
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

・第１５実施形態において、並列方向Ｙにおいて、サイズ変換部４０Ｆの第１方向の端部とは異なる位置に受動素子２０Ｆを配置してもよい。例えば、図７５に示すように、並列方向Ｙにおいてサイズ変換部４０Ｆの中央に配置してもよい。この場合、並列方向Ｙにおいて、素子用外部端子３０に接続する第２外部端子４５Ｆと、カバー層内接続配線８２１との位置が互いにずれている。そのため、図７５に示すように、サイズ変換部４０Ｆの最上位層８３Ｆ内に、第２外部端子４５Ｆとカバー層内接続配線８２１とを電気的に接続する配線６８Ｆを設けることが好ましい。

・第１５実施形態において、サイズ変換部４０Ｆの素子実装面４２Ｆ上に、複数の受動素子を配置してもよい。
・第１５実施形態では、受動機能部２００Ｆは、２層のインダクタ配線２４０Ｆを有しているが、受動機能部２００Ｆのインダクタ配線２４０Ｆとして、３層以上の複数層のインダクタ配線を設けてもよい。また、受動機能部２００Ｆのインダクタ配線２４０Ｆとして、１層のインダクタ配線を設けてもよい。

・第１５実施形態において、受動機能層８０Ｆには、３つ以上の受動機能部２００Ｆを設けてもよい。この場合、各受動機能部２００Ｆの何れをもインダクタとしてもよいし、各受動機能部２００Ｆの何れをも抵抗としてもよいし、各受動機能部２００Ｆの何れをもコンデンサとしてもよい。また、各受動機能部２００Ｆの受動機能は互いに異なっていてもよい。

・第１５実施形態において、受動機能層８０Ｆでは、インダクタ配線２４０Ｆを磁性材料に接触させるようにしてもよい。例えば、受動機能層８０Ｆ内では、絶縁被覆部８１５を設けなくてもよい。この場合、インダクタ配線２４０Ｆの全体が磁性材料に接触することとなる。

・第１５実施形態において、受動素子２０Ｆの素子用外部端子３０と、第２外部端子４５Ｆとを直接接続してもよい。
・第１５実施形態において、表面実装型受動部品は、受動素子２０Ｆの上に別の受動素子が搭載されている構成であってもよい。

・第１４実施形態、第１５実施形態及び第１６実施形態において、受動機能部は、コンデンサであってもよいし、抵抗であってもよい。
・第６実施形態、第７実施形態及び第８実施形態において、第２受動素子２０Ｃ２の一部の第２受動素子のサイズは、別の第２受動素子のサイズと異なっていてもよい。第２受動素子２０Ｃ２の一部の第２受動素子の厚みは、別の第２受動素子の厚みと異なっていてもよい。

・各実施形態において、素子実装面上に複数の受動素子が搭載されている場合、当該各受動素子のうち、一部の受動素子の第１主面の面積は、残りの受動素子の第１主面の面積と異なっていてもよい。

・サイズ変換部の厚みを、受動素子の厚みと同等としてもよいし、サイズ変換部の厚みを、受動素子の厚みよりも厚くしてもよい。
・第１実施形態において、サイズ変換部４０は、ダミー導体として、ダミー内部導体４７及びダミー外部端子４６の何れか一方のみを有する構成であってもよい。

・第１実施形態において、第１外部端子４４と第２外部端子４５とを電気的に接続する接続配線は、本体２１の主面に露出する導体を有する構成であってもよい。
・第１実施形態において、受動素子２０として抵抗を素子実装面４２上に搭載してもよい。この場合、サイズ変換部４０の最小間隔部分の直流電気抵抗を、素子実装面４２上に搭載されている抵抗（受動素子２０）の直流電気抵抗の「１０００倍」以上とするとよい。

・素子実装面上に複数の受動素子が搭載されている場合、互いに隣り合う受動素子同士の間隔は、「５００μｍ」以上であってもよい。また、受動素子の導体同士での短絡の発生を抑制できるのであれば、当該間隔は「１０μｍ」未満であってもよい。例えば、互いに隣り合う受動素子が接触していてもよい。

・実施形態において、複数の第２外部端子のうちの一部の第２外部端子の面積は、素子用外部端子（最大素子用外部端子）の面積と同等、又は当該面積よりも小さくてもよい。
・第５実施形態では、封止部６５Ｂ１が各受動素子２０Ａ１，２０Ａ２の第２主面２２に接触していないが、これに限らない。例えば、受動素子２０Ａ１の第２主面２２の一部分には封止部６５Ｂ１が接触する一方で、残りの部分には封止部６５Ｂ１が接触していなくてもよい。また例えば、受動素子２０Ａ２の第２主面２２の一部分には封止部６５Ｂ１が接触する一方で、残りの部分には封止部６５Ｂ１が接触していなくてもよい。

・サイズ変換部に対し、例えば図７６に示すような受動部品２０ＡＲを搭載させてもよい。受動部品２０ＡＲは、複数の受動素子２０Ｇが配列されたアレイ部品である。各受動素子２０Ｇがインダクタである場合、各受動部品２０ＡＲは、インダクタンスを発生させるインダクタ配線２４Ｇと、インダクタ配線２４Ｇに接続され、その接続部分から素子用外部端子３０まで延びる垂直配線２９とを含むことになる。この場合であっても、サイズ変換部の基板側実装面の面積を、１つの受動素子２０Ｇの第１主面における面積よりも大きくすることが好ましい。図７６に示すように受動部品２０ＡＲが２つの受動素子２０Ｇを有している場合、受動部品２０ＡＲの主面２３ＡＲの面積の半分が、１つの受動素子２０Ｇの主面と見なせる。

・上記各実施形態では、素子用外部端子は、第１主面には露出している一方で、第１主面に接続されている本体の非主面には露出していない。しかし、これに限らない。例えば、素子用外部端子は、第１主面と、第１主面に接続されている本体の非主面とに跨がって露出してもよい。この場合、第１主面における素子用外部端子の面積とは、素子用外部端子のうち、第１主面に露出している部分の面積のことである。

・上記各実施形態では、第１外部端子は、サイズ変換部の素体の素子実装面には露出している一方で、素子実装面に接続されている素体の非主面には露出していない。しかし、これに限らない。例えば、第１外部端子は、素子実装面と、素子実装面に接続されている素体の非主面とに跨がって露出してもよい。この場合、素子実装面における第１外部端子の面積とは、第１外部端子のうち、素子実装面に露出している部分の面積のことである。

・上記各実施形態では、第２外部端子は、サイズ変換部の素体の基板側実装面には露出している一方で、基板側実装面に接続されている素体の非主面には露出していない。しかし、これに限らない。例えば、第２外部端子は、基板側実装面と、基板側実装面に接続されている素体の非主面とに跨がって露出してもよい。この場合、基板側実装面における第２外部端子の面積とは、第２外部端子のうち、基板側実装面に露出している部分の面積のことである。

・第１実施形態において、積層方向Ｘと直交する方向において、第１外部端子４４の位置が第２外部端子４５の位置とずれていてもよい。この場合、サイズ変換部４０の素体４１内には、図７７に示すような接続配線４８を設けてもよい。すなわち、接続配線４８は、所定平面ＰＬ３上に配置されている平面接続配線４８３を有している。所定平面ＰＬ３は、積層方向Ｘにおいて基板側実装面４３と素子実装面４２との間に位置する仮想平面である。所定平面ＰＬ３は、図７７に示すように基板側実装面４３と平行な面であることが好ましいが、所定平面ＰＬ３は、基板側実装面４３と平行な面でなくてもよい。また、接続配線４８は、第１外部端子４４と平面接続配線４８３とを繋ぐ第１連結配線部４８１と、第２外部端子４５と平面接続配線４８３とを繋ぐ第２連結配線部４８２とを有している。これにより、積層方向Ｘと直交する方向において、第１外部端子４４の位置が第２外部端子４５の位置とずれていても、第１外部端子４４と第２外部端子４５とを電気的に接続できる。

なお、所定平面ＰＬ３上において、平面接続配線４８３のターン数を「１．０ターン」未満とすることが好ましい。これにより、接続配線４８の線路長が長くなることを抑制でき、ひいては接続配線４８に起因する寄生抵抗の増大を抑制できる。

より好ましくは、第１連結配線部４８１と第２連結配線部４８２とを最短経路で繋げるように、平面接続配線４８３を形成することである。すなわち、平面接続配線４８３を一直線で形成することにより、平面接続配線４８３の線路長を最短にすることができる。

ここで、所定平面ＰＬ３において、互いに直交する２つの方向のうち、１つの方向を第１方向Ｙ１１とし、もう１つの方向を第２方向Ｙ１２とする。図７８には、積層方向Ｘと直交する方向で平面接続配線４８３を切断した場合におけるサイズ変換部４０の断面図の一例が図示されている。図７８に示すように、第１外部端子４４の位置が、第２外部端子４５の位置と第１方向Ｙ１１でずれているとともに、第２外部端子４５の位置と第２方向Ｙ１２でずれていることがある。このような場合、平面接続配線４８３は、図７８に示すような形状であってもよい。すなわち、平面接続配線４８３は、第１連結配線部４８１に接続されている第１配線部４８３ａと、第１配線部４８３ａと第２連結配線部４８２とを繋ぐ第２配線部４８３ｂとを含んでいる。第１配線部４８３ａは、第１方向Ｙ１１に延びる直線状の配線である。すなわち、第１配線部４８３ａは、第１外部端子４４から第２外部端子４５に向かって、第２外部端子４５から遠ざからない方向に延びる直線状の接続配線である。図７８に示す例にあっては、第２配線部４８３ｂは、第１配線部４８３ａとの接続部分から第２連結配線部４８２との接続部分に向かって一直線に延びている。この場合においても、広義において、第１外部端子４４と第２外部端子４５とを最短経路で電気的に接続しているといえる。なお、第２配線部４８３ｂは、例えば、円弧状をなす形状であってもよい。

・サイズ変換部は、セミアディティブ法を利用しない他の製造方法で製造したものであってもよい。例えば、サイズ変換部は、シート積層工法、印刷積層工法などを用いて製造したものであってもよい。

１０，１０Ａ，１０Ｂ，１０Ｂ１，１０Ｂ２，１０Ｃ，１０Ｃ１〜１０Ｃ４，１０Ｅ，１０Ｆ，１０Ｆ１…表面実装型受動部品
２０，２０Ａ１，２０Ａ２，２０Ｆ，２０Ｇ…受動素子
２０Ｃ１…第１受動素子
２０Ｃ２〜２０Ｃ４…第２受動素子
２０ＡＲ…受動部品
２１，２１Ｃ３…本体
２２，２２Ｃ１，２２Ｃ２，２２Ｃ３，２２Ｃ４…第２主面
２３，２３Ｃ１〜２３Ｃ４…第１主面
２３ＡＲ…主面
２４，２４Ｇ…インダクタ配線
２４Ｃ３…配線部
２９…垂直配線
３０…素子用外部端子
３０Ｃ１１…第１素子用外部端子
３０Ｃ１２…第２素子用外部端子
３０Ｃ２１，３０Ｃ３１…素子用外部端子
３０Ｃ３２…ダミー端子
３０Ｃ４１…素子用外部端子
４０，４０Ａ，４０Ｂ，４０Ｅ，４０Ｆ…サイズ変換部
４１，４１Ａ，４１Ｂ…素体
４２，４２Ｅ，４２Ｆ…素子実装面
４２ａ…最小間隔部分
４３，４３Ｅ，４３Ｆ…基板側実装面
４４，４４Ｂ，４４Ｅａ〜４４Ｅｃ，４４Ｆ…第１外部端子
４５，４５Ｅａ，４５Ｅｃ，４５Ｆ…第２外部端子
４６…ダミー外部端子
４７…ダミー内部導体
４８，４８Ａ１〜４８Ａ３，４８Ｅａ，４８Ｅｃ，４８Ｆ…接続配線
４８１…第１連結配線部
４８２…第２連結配線部
４８３…平面接続配線
４８３ａ…第１配線部
４８３ｂ…第２配線部
４８Ｅｂ，４８Ｆｂ…内部導体
５０，５０Ｆ…サイズ変換層
５１，５１Ｆ…境界層
５２…基板側表層
５３，５３Ｆ…ベース層
６０，６０Ｃ１１，６０Ｃ１２，６０Ｃ４２，６０Ｆ…接続部
６５，６５Ｂ１，６５Ｃ１，６５Ｃ２，６５Ｆ１…封止部
６５ａ…天面
６５ｂ…厚み変更部分
６６…窪み
６７Ｃ４１…第１封止部分
６７Ｃ４２…第２封止部分
６８Ｆ…配線
７０Ｃ４２１…第１接続配線
７０Ｃ４２２…第２接続配線
７０Ｃ４２３…接続配線
８０，８０Ｆ…受動機能層
８１…メイン機能層
８１ａ…第１機能主面
８１ｂ…第２機能主面
８１Ｆ…メイン機能層
８１Ｆａ…第１機能主面
８１Ｆｂ…第２機能主面
８２…カバー層
８２Ｆ…カバー層
８３Ｆ…最上位層
２００，２００Ｆ…受動機能部
２１１…非主面
２４０，２４０Ｆ…インダクタ配線
２４１…第１配線部
２４２…第２配線部
２４３…連結配線部
２９０…引き出し配線
２９０Ｆ…引き出し配線
３００，３００Ｆ…機能外部端子
８１０…磁性部
８１１…底磁性部分
８１２…環状磁性部分
８１３…内側磁性部分
８１５…絶縁被覆部
８２１…カバー層内接続配線
ＣＢ…回路基板
ＬＹ１…第１実装層
ＬＹ２…第２実装層
ＰＬ１…第１仮想平面
ＰＬ２…第２仮想平面
ＰＬ３…所定平面
Ｚ０…所定軸線

Claims (45)

1. 第１主面及び当該第１主面とは反対側に位置する第２主面を有し、前記第１主面に複数の素子用外部端子が露出している受動素子と、
   前記受動素子が搭載されているサイズ変換部と、を備え、
   前記受動素子は、前記第１主面のほうが前記第２主面よりも前記サイズ変換部の近くに位置する態様で当該サイズ変換部に搭載されており、
   前記サイズ変換部は、
   前記受動素子が搭載されている主面である素子実装面、及び、前記素子実装面とは反対側に位置する主面である基板側実装面を有する素体と、
   前記素子実装面に露出しており、複数の前記素子用外部端子のうち、対応する素子用外部端子と電気的に接続されている複数の第１外部端子と、
   前記基板側実装面に露出している複数の第２外部端子と、
   前記第１外部端子と前記第２外部端子とを電気的に接続する接続配線と、を有し、
   前記基板側実装面の面積は前記第１主面の面積よりも大きいとともに、前記基板側実装面における複数の前記第２外部端子の総面積は、前記第１主面における複数の前記素子用外部端子の総面積よりも大きい
   表面実装型受動部品。
2. 前記素子実装面には、複数の前記受動素子が搭載されている
   請求項１に記載の表面実装型受動部品。
3. 複数の前記受動素子のうち、互いに隣り合う前記受動素子同士の間隔は、「１０μｍ」以上且つ「５００μｍ」以下である
   請求項２に記載の表面実装型受動部品。
4. 複数の前記受動素子における前記第１主面の面積は同じである
   請求項２又は請求項３に記載の表面実装型受動部品。
5. 複数の前記受動素子のうち、前記第１主面の面積が最小となる受動素子を、最小受動素子とした場合、
   前記基板側実装面の面積は、前記最小受動素子の前記第１主面の面積の「２倍」以上である
   請求項２又は請求項３に記載の表面実装型受動部品。
6. 前記接続配線の直流電気抵抗率は、前記第１外部端子の直流電気抵抗率よりも低く、前記第２外部端子の直流電気抵抗率よりも低い
   請求項１〜請求項５のうち何れか一項に記載の表面実装型受動部品。
7. 前記接続配線は、前記基板側実装面に平行な所定平面上に配置されている平面接続配線を含んでおり、前記平面接続配線のターン数は、１ターン未満である
   請求項１〜請求項６のうち何れか一項に記載の表面実装型受動部品。
8. 前記接続配線は、前記第１外部端子と前記平面接続配線とを繋ぐ第１連結配線部と、前記第２外部端子と前記平面接続配線とを繋ぐ第２連結配線部と、を含んでおり、
   前記平面接続配線は、最短経路で前記第１連結配線部と前記第２連結配線部とを繋ぐ
   請求項７に記載の表面実装型受動部品。
9. 前記素体の直流電気抵抗率は、「１ＭΩ・ｃｍ」以上である
   請求項１〜請求項８のうち何れか一項に記載の表面実装型受動部品。
10. 前記受動素子として、インダクタ及び抵抗の少なくとも一方が前記素子実装面に搭載されており、
    前記サイズ変換部のうち、前記接続配線同士の間隔が最小となる部分を最小間隔部分とした場合、前記最小間隔部分の直流電気抵抗は、前記インダクタ及び前記抵抗のうち、前記受動素子として前記素子実装面に搭載されている素子の直流電気抵抗の「１０００倍」以上である
    請求項１〜請求項９のうち何れか一項に記載の表面実装型受動部品。
11. 前記受動素子として、コンデンサが前記素子実装面に搭載されており、
    前記サイズ変換部のうち、前記接続配線同士の間隔が最小となる部分を最小間隔部分とした場合、前記最小間隔部分の直流電気抵抗は、前記コンデンサの直流電気抵抗の「１倍」以上である
    請求項１〜請求項９のうち何れか一項に記載の表面実装型受動部品。
12. 前記サイズ変換部は、前記受動素子の前記素子用外部端子とは電気的に接続されていない導体であるダミー導体を有する
    請求項１〜請求項１１のうち何れか一項に記載の表面実装型受動部品。
13. 前記サイズ変換部は、前記ダミー導体として、前記基板側実装面に露出し、前記第１外部端子とは電気的に接続されていない外部端子であるダミー外部端子を有する
    請求項１２に記載の表面実装型受動部品。
14. 複数の前記素子用外部端子のうち、前記第１主面における面積が最も大きい前記素子用外部端子を最大素子用外部端子とした場合、
    複数の前記第２外部端子のうちの少なくとも１つの第２外部端子の前記基板側実装面における面積は、前記最大素子用外部端子の前記第１主面における面積よりも大きい
    請求項１〜請求項１３のうち何れか一項に記載の表面実装型受動部品。
15. 前記サイズ変換部における前記基板側実装面と前記素子実装面との間隔は、前記受動素子における前記第１主面と前記第２主面との間隔よりも狭い
    請求項１〜請求項１４のうち何れか一項に記載の表面実装型受動部品。
16. 封止樹脂を含むものであって、前記素子実装面と前記受動素子との双方に接する封止部をさらに備える
    請求項１〜請求項１５のうち何れか一項に記載の表面実装型受動部品。
17. 前記第２主面の少なくとも一部は、外部に露出している
    請求項１６に記載の表面実装型受動部品。
18. 前記素子実装面には、複数の前記受動素子が搭載されており、
    複数の前記受動素子は、前記封止部によって封止されており、
    前記封止部のうち、互いに隣り合う前記受動素子同士の間の部分には、窪みが設けられている
    請求項１６に記載の表面実装型受動部品。
19. 複数の前記受動素子が並ぶ方向を並列方向とした場合、前記並列方向で互いに隣り合う前記受動素子同士の間に前記窪みが配置されており、
    前記並列方向で前記窪みを挟んだ両側に位置する２つの前記受動素子のうち、前記並列方向における寸法の小さい受動素子を、幅狭受動素子とした場合、
    前記窪みの前記並列方向における寸法は、前記幅狭受動素子の前記並列方向における寸法の半分以下である
    請求項１８に記載の表面実装型受動部品。
20. 前記窪みの深さは、前記幅狭受動素子の厚みの半分以下である
    請求項１９に記載の表面実装型受動部品。
21. 前記封止部は、第１封止樹脂を含む第１封止部分と、前記第１封止部分上に積層され、第２封止樹脂を含む第２封止部分と、を含む
    請求項１６〜請求項１９のうち何れか一項に記載の表面実装型受動部品。
22. 前記受動素子上に搭載されている第２受動素子をさらに備える
    請求項１に記載の表面実装型受動部品。
23. 複数の前記受動素子を有し、
    複数の前記受動素子における前記第１主面の面積は同じである
    請求項２２に記載の表面実装型受動部品。
24. 複数の前記第２受動素子を有し、
    複数の前記第２受動素子の主面のうち、前記受動素子側に位置する主面の面積は同じである
    請求項２２又は請求項２３に記載の表面実装型受動部品。
25. 封止樹脂を含む封止部を有し、
    前記封止部は、前記受動素子及び前記第２受動素子のうちの一部のみを封止する
    請求項２２〜請求項２４のうち何れか一項に記載の表面実装型受動部品。
26. 前記封止部内には、前記受動素子の前記素子用外部端子と、前記第２受動素子の外部端子と、を電気的に接続する配線が設けられている
    請求項２５に記載の表面実装型受動部品。
27. 複数の前記受動素子を有し、
    前記封止部内には、互いに隣り合う前記受動素子の前記素子用外部端子同士を電気的に接続する配線が設けられている
    請求項２５又は請求項２６に記載の表面実装型受動部品。
28. 前記サイズ変換部、前記受動素子及び前記第２受動素子が並ぶ方向を積層方向とし、前記積層方向で前記受動素子が位置する部分を第１実装層とし、前記積層方向で前記第２受動素子が位置する部分を第２実装層とし、前記積層方向に延びる仮想線であって且つ前記サイズ変換部の重心を通過する線を所定軸線とした場合、
    前記所定軸線は、前記第１実装層の重心及び前記第２実装層の重心の双方を通過していない
    請求項２２〜請求項２７のうち何れか一項に記載の表面実装型受動部品。
29. 前記サイズ変換部、前記受動素子及び前記第２受動素子が並ぶ方向を積層方向とし、前記積層方向で前記受動素子が位置する部分を第１実装層とし、前記積層方向で前記第２受動素子が位置する部分を第２実装層とし、前記積層方向に延びる仮想線であって且つ前記サイズ変換部の重心を通過する線を所定軸線とした場合、
    前記所定軸線は、前記第１実装層及び前記第２実装層のうち、一方の重心のみを通過する
    請求項２２〜請求項２７のうち何れか一項に記載の表面実装型受動部品。
30. 前記サイズ変換部、前記受動素子及び前記第２受動素子が並ぶ方向を積層方向とし、前記積層方向で前記受動素子が位置する部分を第１実装層とし、前記積層方向で前記第２受動素子が位置する部分を第２実装層とし、前記積層方向に延びる仮想線であって且つ前記サイズ変換部の重心を通過する線を所定軸線とした場合、
    前記所定軸線は、前記第１実装層の重心及び前記第２実装層の重心の双方を通過する
    請求項２２〜請求項２７のうち何れか一項に記載の表面実装型受動部品。
31. 前記サイズ変換部の前記素子実装面上には、前記受動素子を内蔵する受動素子素体が配置されている
    請求項１に記載の表面実装型受動部品。
32. 前記サイズ変換部は、
    絶縁層を含むサイズ変換層と、
    前記サイズ変換層上に積層されている受動素子素体と、を有し、
    前記受動素子素体内には、供給された電力を、消費、蓄積及び放出のうちの少なくとも１つの受動機能を発揮する受動機能部が設けられており、
    前記受動素子素体の主面のうち、前記受動機能部を挟んだ前記サイズ変換層の反対側の面が、前記素子実装面である
    請求項１に記載の表面実装型受動部品。
33. 前記受動素子素体の主面のうち、前記サイズ変換層に接する主面を、境界主面とした場合、
    前記受動素子素体は、
    通電時に前記受動機能を発揮する機能配線と、
    前記機能配線に接続され、その接続部分から前記境界主面まで延びている引き出し配線と、を有し、
    前記引き出し配線は、前記機能配線が含有する導電性材料を含有する
    請求項３２に記載の表面実装型受動部品。
34. 前記受動素子素体は、磁性層を含み、
    前記受動機能部は、インダクタであり、
    前記機能配線は、前記磁性層に接する
    請求項３３に記載の表面実装型受動部品。
35. 前記基板側実装面と直交する方向を所定方向とした場合、
    前記受動機能部は、前記機能配線として、前記所定方向で互いに異なる位置に配置されている第１配線部及び第２配線部と、前記第１配線部と前記第２配線部とを電気的に接続する連結配線部と、を有し、
    前記第１配線部及び前記第２配線部は、前記所定方向とは交差する方向に延びる部分をそれぞれ有する
    請求項３４に記載の表面実装型受動部品。
36. 前記受動素子素体内には、前記受動素子の前記素子用外部端子と前記機能配線とを電気的に接続する素子素体内接続配線が設けられている
    請求項３４又は請求項３５に記載の表面実装型受動部品。
37. 前記素子素体内接続配線は、前記引き出し配線を構成する導電性材料とは異なる導電性材料を含む
    請求項３６に記載の表面実装型受動部品。
38. 前記素子素体内接続配線は、前記素子用外部端子を構成する導電性材料とは異なる導電性材料を含む
    請求項３６又は請求項３７に記載の表面実装型受動部品。
39. 前記素子素体内接続配線は、前記磁性層に接する
    請求項３６〜請求項３８のうち何れか一項に記載の表面実装型受動部品。
40. 前記受動素子素体は、前記サイズ変換層上に配置されているメイン機能層と、前記メイン機能層上に配置されているカバー層と、前記カバー層上に配置されている最上位層と、を有し、
    前記最上位層は絶縁層を含み、前記最上位層の主面のうち、前記カバー層に接しない主面が、前記素子実装面であり、
    前記素子素体内接続配線は、前記カバー層を貫通している
    請求項３６〜請求項３９のうち何れか一項に記載の表面実装型受動部品。
41. 前記素子素体内接続配線のうち、前記基板側実装面に平行な部分のターン数は、１ターン未満である
    請求項４０に記載の表面実装型受動部品。
42. 前記受動素子素体内には、複数の前記受動機能部が設けられている
    請求項３３〜請求項４１のうち何れか一項に記載の表面実装型受動部品。
43. 前記受動素子素体は、互いに異なる絶縁材料を含有する複数の絶縁層が積層された積層体である
    請求項３２〜請求項４２のうち何れか一項に記載の表面実装型受動部品。
44. 前記受動素子は、インダクタである
    請求項１〜請求項４２のうち何れか一項に記載の表面実装型受動部品。
45. 前記素子実装面には、受動部材が搭載されており、
    前記受動部材は、複数の前記受動素子が配列されたアレイ部品であり、
    複数の前記受動素子は、インダクタンスを発生させるインダクタ配線と、前記インダクタ配線に接続され、その接続部分から前記素子用外部端子まで延びる垂直配線と、を含む
    請求項４４に記載の表面実装型受動部品。

Images