JP5020671B2 - コンデンサ内蔵配線基板 - Google Patents

Description

本発明は、コア基板の表面に配線積層部を形成した構造であって、内部にコンデンサが収容されているコンデンサ内蔵配線基板に関するものである。

コンピュータのマイクロプロセッサ（ＣＰＵ）等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップを配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。

ところで、最近ではマイクロプロセッサチップを１つのみ搭載した構造のパッケージよりも高いパフォーマンスを実現可能なシステムに対する要望が強く、その一例として、サーバ・コンピュータなどの用途に適したマルチ・チップ・モジュール（ＭＣＭ）を搭載したパッケージが提案されている。ＭＣＭとは、複数のマイクロプロセッサチップを中継基板上に搭載してなる電子部品である。なお、ＭＣＭの一形態としては、外周部に配置された複数のマイクロプロセッサチップ（演算処理回路部）と、中央部に配置され、マイクロプロセッサチップにより共通で使用されるメモリチップ（共用回路部）とを中継基板上に搭載してなるものが提案されている。

また、この種のパッケージを構成する配線基板においては、ＩＣチップ等のスイッチングノイズの低減を図るために、コンデンサ（「キャパシタ」とも言う）を内蔵することが提案されている。その一例として、高分子材料製のコア基板の収容穴内にコンデンサを収容するとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１参照）。コンデンサとしては、ビアアレイタイプのセラミックコンデンサなどが用いられる。
特開２００５−３９２４３号公報（図４など）

ところで、上記したメモリチップは、電源の消費量が大きいため、特許文献１に記載の配線基板上にＭＣＭを搭載しようとした場合には、配線基板内に大電流供給用の供給経路を設ける必要がある。しかし、セラミックコンデンサは、スイッチングノイズを効果的に低減させるために、できるだけＭＣＭの近く（具体的にはＭＣＭの直下）に配置されている。また、セラミックコンデンサは、スイッチングノイズの低減のために、できるだけ大きく形成され、大容量化が図られている。

従って、ＭＣＭの中央部にあるメモリチップに対して大電流を供給するためには、例えば図１９，図２０に示されるような構成にすることが考えられる。即ち、セラミックコンデンサ２０１をＭＣＭ２０２のマイクロプロセッサチップ２０３ごとに設け、各セラミックコンデンサ２０１を離間配置するとともに、ＭＣＭ２０２のメモリチップ２０４の下方に電流供給用導体２０５を配置する。ところが、電流供給用導体２０５を配置した分だけセラミックコンデンサ２０１の搭載領域が小さくなってしまうため、セラミックコンデンサ２０１を大きく形成することができず、大容量化が困難になる。また、ＭＣＭ２０２を、高剛性で熱膨張率が小さいセラミックコンデンサ２０１によって確実に支持できなくなるため、ＭＣＭ２０２に熱応力などの機械的ストレスが掛かってしまい、ＭＣＭ２０２にクラックや接続不良が発生しやすくなる。

上記の問題を解決するために、各セラミックコンデンサ２０１を離間配置せずに、各セラミックコンデンサ２０１の搭載領域の外側を迂回してメモリチップ２０４に大電流を供給することが考えられる。しかし、大電流の供給経路が長くなるため、抵抗が大きくなってしまう。

そこで、各セラミックコンデンサ２０１を離間配置せずに、セラミックコンデンサ２０１内のコンデンサ内ビア導体２０６を介してメモリチップ２０４に大電流を供給することも考えられる。しかし、セラミックコンデンサ２０１内のコンデンサ内ビア導体２０６は、通常、あまり導電性が高くない金属材料（ニッケルなど）によって形成されているため、大電流の供給経路として利用することを避けたいという要望がある。

本発明は上記の課題に鑑みてなされたものであり、その目的は、電子部品に大電流を供給できるとともに、コンデンサの容量を大きくすることができ、しかも、電子部品にかかる機械的ストレスを低減して信頼性の向上を図ることができるコンデンサ内蔵配線基板を提供することにある。

そして上記課題を解決するための手段としては、コア主面及びコア裏面を有し、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成された導体形成部を有し、少なくとも前記コア主面側にて開口する複数の収容穴が前記導体形成部を挟んで形成されたコア基板と、コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有しかつ前記コンデンサ側面に切欠部が存在する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けかつ前記切欠部を前記導体形成部側に向けた状態で前記複数の収容穴内にそれぞれ収容された複数のコンデンサと、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備えることを特徴とするコンデンサ内蔵配線基板がある。

従って、上記手段に記載のコンデンサ内蔵配線基板によると、電流供給用導体及び第１接続端子部を介して、第１接続端子部が配置された部品搭載領域に搭載される電子部品に大電流を供給することができる。また、複数のコンデンサは、切欠部が導体形成部側に向いた状態で収容穴内に収容されるため、導体形成部を避けるように各コンデンサを離間配置しなくても済む。これにより、導体形成部の存在如何にかかわらず、コンデンサ主面の面積を大きくしたコンデンサを形成することができ、コンデンサの容量が大きくなる。さらに、コンデンサ主面の面積を大きくしたコンデンサを形成できることで、部品搭載領域に搭載される電子部品はコンデンサによって確実に支持される。よって、部品搭載領域においては配線積層部が変形しにくくなるため、電子部品にかかる機械的ストレスを低減でき、コンデンサ内蔵配線基板の信頼性を向上させることができる。

上記コンデンサ内蔵配線基板を構成するコア基板は、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成されており、コンデンサを収容するための複数の収容穴を有している。これら収容穴は、コア主面側のみにて開口する非貫通穴であってもよく、あるいはコア主面側及びコア裏面側の両方にて開口する貫通穴であってもよい。また、コンデンサは、完全に埋設された状態で収容穴に収容されていてもよいし、一部分が収容穴の開口部から突出した状態で収容穴に収容されていてもよい。

コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。

上記コンデンサ内蔵配線基板を構成する導体形成部は、上記のコア基板に設けられ、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成されている。導体形成部を形成する材料は特に限定されないが、好ましい導体形成部は高分子材料を主体として形成される。導体形成部を形成するための高分子材料の具体例としては、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。なお、導体形成部は、コア基板と同じ材料によって形成されることが好ましい。このようにすれば、導体形成部を形成するにあたり、コア基板を形成する材料とは別の材料を準備しなくても済むため、コンデンサ内蔵配線基板を低コストで製造することができる。また、導体形成部をコア基板と一体に形成することが容易になる。

電流供給用導体を形成する材料としては特に限定されないが、例えば、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金、導電性を有する樹脂ペースト等の使用が好適である。なお、電流供給用導体を形成する手法としては、めっき法が、簡単かつ低コストという理由で好適である。しかし、めっき法以外にも、例えば、スパッタリング、ＣＶＤ、真空蒸着などといった手法を採用することも可能である。また、電流供給用導体を形成する材料に導電性を有する樹脂ペーストを用いた場合、コア主面側及びコア裏面側の両方にて開口する穴に対して穴埋め印刷を行うなどの手法が好適に用いられる。

なお、前記電流供給用導体は、電子部品に対して信号を送るためのシグナル配線を構成していないことが好ましい。仮に、電流供給用導体がシグナル配線を構成すると、電流供給用導体（シグナル配線）とコンデンサとが互いに接近して配置される。この場合、シグナル配線から発生する電磁波がノイズとしてコンデンサの導体に取り込まれ、ノイズ障害が発生する可能性がある。その結果、適切な電源供給の妨げとなることが懸念される。また、コンデンサの導体から発生する電磁波がノイズとしてシグナル配線に取り込まれることにより、ノイズ障害が発生する可能性もある。

上記コンデンサ内蔵配線基板を構成するコンデンサは、コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有しかつ前記コンデンサ側面に切欠部が存在する異型板状をなしている。なお、コンデンサの平面視での形状としては、複数の辺を有するとともに切欠部を有する平面視略多角形状であることが好ましい。平面視略多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状をいうのではなく、切欠部を有しつつ、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。また、コンデンサ主面側から見たときの切欠部の形状としては、略Ｖ字状、略Ｕ字状などを挙げることができる。

また、好適なコンデンサの例としては、チップコンデンサや、誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の表層電極とを備えるコンデンサなどを挙げることができる。なお、前記コンデンサは、複数のコンデンサ内ビア導体を有し、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいてはコンデンサ内蔵配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。

コンデンサを構成する誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂（ＰＴＦＥ）などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。

前記内部電極層、前記コンデンサ内ビア導体、前記表層電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。

なお、前記電流供給用導体は、前記複数のコンデンサ内ビア導体よりも導電性の高い金属材料を用いて形成されていることが好ましい。仮に、電流供給用導体が、コンデンサ内ビア導体と導電性が等しい金属材料、または、コンデンサ内ビア導体よりも導電性の低い金属材料を用いて形成されている場合、コンデンサ内ビア導体の代わりに電流供給用導体を大電流の供給経路として用いることの意義（導電性の向上）がなくなってしまう。なお、コンデンサ内ビア導体が例えばニッケルを用いて形成されている場合、電流供給用導体を形成する金属材料としては、ニッケルよりも導電体の高い金属材料である銅や銀などを用いることが好ましく、特に、低コストの金属材料である銅を用いることがより好ましい。

上記コンデンサ内蔵配線基板を構成する配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置されている。なお、電子部品側の端子群とコンデンサ側の端子群とでは端子間ピッチに大きな差があるが、配線積層部を設けることで、複数の第２接続端子部を介して電子部品とコンデンサとを容易に接続できる。また、配線積層部は、前記コア主面上にのみ形成されるが、さらに前記コア裏面上にも配線積層部と同じ構造の積層部が形成されていてもよい。このように構成すれば、コア主面上に形成された配線積層部のみではなく、コア裏面上に形成された積層部にも電気回路を形成できるため、コンデンサ内蔵配線基板のよりいっそうの高機能化を図ることができる。

なお、前記電流供給用導体の端部には、前記電流供給用導体よりも径が大きい電流供給用接続パッドが設けられていることが好ましい。このようにすれば、電流供給用導体と第１接続端子部とを直接接続する場合に比べて、両者の確実な接続を図ることができる。また、電流供給用接続パッドの径が電流供給用導体の径よりも大きいため、電流供給用導体及び第１接続端子部からなる電流供給用の経路の低抵抗化を図ることができる。さらに、電流供給用接続パッドの径が電流供給用導体の径よりも大きいため、電流供給用接続パッド上にビア導体を形成する場合に、ビア導体の形成位置に多少誤差があったとしても、電流供給用接続パッドとビア導体とを確実に接続することができる。

前記層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。

前記導体層を形成する材料としては特に限定されないが、例えば、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金、導電性を有する樹脂ペースト等の使用が好適である。また、前記第１接続端子部、前記第２接続端子部及び前記電流供給用接続パッドを形成する材料としては特に限定されないが、上記の導体層を形成する材料と同じ材料の使用が好適である。このようにすれば、第１接続端子部、第２接続端子部及び電流供給用接続パッドの形成を配線積層部の形成と同時に実施することができる。特に、導体層、第１接続端子部、第２接続端子部及び電流供給用接続パッドを形成する材料としては、低抵抗の銅を用いることが好ましい。

なお、第１接続端子部（及び電流供給用接続パッド）は、前記電流供給用導体と導電性が等しい金属材料、または、前記電流供給用導体よりも導電性の高い金属材料を用いて形成されることが好ましい。仮に、第１接続端子部（及び電流供給用接続パッド）が、前記電流供給用導体よりも導電性の低い金属材料を用いて形成されていると、電流供給用導体（及び電流供給用接続パッド）や第１接続端子部からなる電流供給用の経路の抵抗が高くなってしまい、電子部品に大電流を効率良く供給できなくなる。

前記電子部品としては、コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）、複数のマイクロプロセッサチップを中継基板上に搭載してなるマルチ・チップ・モジュール（ＭＣＭ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。ＭＣＭの一形態としては、複数のマイクロプロセッサチップ（演算処理回路部）と、複数のマイクロプロセッサチップよりも大きな電流の供給を必要とし、マイクロプロセッサチップにより共通で使用されるメモリチップ（共用回路部）とを中継基板上に搭載してなるものを挙げることができる。

なお、上記の電子部品は、前記部品搭載領域に例えばフリップチップ実装される。ここで、演算処理回路部の数は、２でもよいし、３以上でもよいが、例えばコンデンサと同数存在することが好ましい。このように構成することで、全ての演算回路処理部を全てのコンデンサにそれぞれ電気的に接続することができる。なお、「部品搭載領域」とは、配線積層部の表面上において端子パッド群が配置されている領域をいう。

また、前記複数の第２接続端子部は、前記電子部品が有する複数の演算処理回路部に対してそれぞれ電気的に接続され、前記第１接続端子部は、前記複数の演算処理回路部によって共同で使用され、前記複数の演算処理回路部よりも大きな電流の供給を必要とする共用回路部に対して電気的に接続されることが好ましい。このようにすれば、演算処理回路部を、第２接続端子部を介してコンデンサに対して確実に接続できる。また、共用回路部を、第１接続端子部を介して電流供給用導体に確実に接続できる。

以下、本発明のコンデンサ内蔵配線基板を具体化した一実施形態を図面に基づき詳細に説明する。

図１に示されるように、本実施形態のコンデンサ内蔵配線基板（以下「配線基板」という）１０は、電子部品搭載用の配線基板である。配線基板１０は、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。

コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５（いわゆる層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂絶縁層３５内における複数箇所にはビア導体４３が形成されている。各ビア導体４３の下端となる箇所は、樹脂絶縁層３３の表面上に形成された導体層４２に接続されており、各ビア導体４３の上端となる箇所は、樹脂絶縁層３５の表面上に形成された導体層４２に接続されている。また、第２層の樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、電子部品であるマルチ・チップ・モジュール（以下「ＭＣＭ」という）２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＭＣＭ２１を搭載可能な部品搭載領域２３である。部品搭載領域２３は、第１ビルドアップ層３１の表面３９に設定されている。

図１〜図３等に示されるように、本実施形態のＭＣＭ２１は、縦２５ｍｍ×横２８ｍｍの平面視略矩形板状である。ＭＣＭ２１は、矩形平板状をなす中継基板２７上に、２つのマイクロプロセッサチップ２４，２５（演算処理回路部）と、１つのメモリチップ２６（共用回路部）とを搭載した構造を有している。中継基板２７は、下面に複数の面接続端子２２を備えるとともに、面接続端子２２とメモリチップ２６とを接続する第１導体部（図示略）と、面接続端子２２とマイクロプロセッサチップ２４，２５とを接続する第２導体部（図示略）とを備えている。各マイクロプロセッサチップ２４，２５は、矩形平板状をなし、中継基板２７の外周部においてメモリチップ２６を挟むように配置されている。各マイクロプロセッサチップ２４，２５は、各種演算処理を行うための回路部である。一方、メモリチップ２６は、矩形平板状をなし、中継基板２７の中央部に配置されている。メモリチップ２６は、各マイクロプロセッサチップ２４，２５での演算処理結果を記憶するために、各マイクロプロセッサチップ２４，２５によって共同で使用される回路部である。なお、メモリチップ２６は、マイクロプロセッサチップ２４，２５よりも大きな電流の供給が必要である。

図１に示されるように、コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第１層の樹脂絶縁層３４内における複数箇所にはビア導体４７が形成されている。各ビア導体４７の下端となる箇所は、樹脂絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の樹脂絶縁層３６内における複数箇所にはビア導体４３が形成されており、樹脂絶縁層３６の下面上において各ビア導体４３の下端となる箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＰＧＡ用パッド４８が格子状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＰＧＡ用パッド４８を露出させる開口部４０が形成されている。ＰＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のピン４９がはんだ付けによって接続されている。そして、各ピン４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。

図１，図４，図５に示されるように、本実施形態のコア基板１１は、縦５０．０ｍｍ×横５０．０ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、コア基板１１には、銅からなる複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。

図１，図４，図５に示されるように、コア基板１１の中央部には導体形成部１４が形成されている。本実施形態の導体形成部１４は、縦３．０ｍｍ×横３．０ｍｍ×厚さ１．０ｍｍの平面視略正方形状である。導体形成部１４は、コア基板１１の一部であり、基材１６１の一部とサブ基材１６４の一部とによって構成されている。また、導体形成部１４には、銅からなる複数（本実施形態では４本）の電流供給用導体１５がコア主面１２及びコア裏面１３を貫通するように形成されている。かかる電流供給用導体１５は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するスルーホール導体である。なお、電流供給用導体１５の内部は、例えばエポキシ樹脂などの閉塞体１８で埋められている。

また、導体形成部１４の主面（コア主面１２）及び裏面（コア裏面１３）には、銅からなる電流供給用接続パッド１９がそれぞれ突設されている。導体形成部１４の主面に設けられた電流供給用接続パッド１９は、電流供給用導体１５における導体形成部１４の主面側の端部に対して直接接続されており、導体形成部１４の裏面に設けられた電流供給用接続パッド１９は、電流供給用導体１５における導体形成部１４の裏面側の端部に対して直接接続されている。電流供給用接続パッド１９は、円板状であって、電流供給用接続パッド１９の中心軸線は、電流供給用導体１５の中心と一致している。電流供給用接続パッド１９の直径は、電流供給用導体１５の直径（約１００μｍ）よりも大きく設定されており、本実施形態では約５００μｍに設定されている。また、電流供給用接続パッド１９の厚さは、例えば５０μｍに設定されており、前記導体層４１の厚さと等しくなっている。なお、導体形成部１４の主面側に設けられた電流供給用接続パッド１９は、前記樹脂絶縁層３３内に形成されたビア導体４７に接続され、導体形成部１４の裏面側に設けられた電流供給用接続パッド１９は、前記樹脂絶縁層３４内に形成されたビア導体４７に接続されている。

図１，図４，図５に示されるように、コア基板１１には、コア主面１２の中央部及びコア裏面１３の中央部にて開口する２つの収容穴９０が、導体形成部１４を挟んで形成されている。即ち、各収容穴９０は、貫通穴であり、平面視で略矩形状（一部が導体形成部１４を避けるように切り欠かれた形状）をなしている。そして、各収容穴９０内には、図６〜図９等に示す２つのセラミックコンデンサ１００，１０１が、埋め込まれた状態でそれぞれ収容されている。なお、各セラミックコンデンサ１００，１０１は、コンデンサ主面１０２をコア基板１１のコア主面１２と同じ側に向けた状態でそれぞれ収容されている。本実施形態のセラミックコンデンサ１００，１０１は、縦２５．０ｍｍ×横１０．０ｍｍ（最大値）×厚さ０．８ｍｍの平板状である。セラミックコンデンサ１００，１０１は、コア基板１１において前記部品搭載領域２３の真下の領域に配置されている。なお、部品搭載領域２３の面積（前記ＭＣＭ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１００のコンデンサ主面１０２の面積とセラミックコンデンサ１０１のコンデンサ主面１０２の面積との合計と略等しくなるように設定されている。従って、セラミックコンデンサ１００，１０１の厚さ方向から見た場合、部品搭載領域２３は、セラミックコンデンサ１００，１０１のコンデンサ主面１０２内に位置するようになる。詳述すると、図４に示されるように、セラミックコンデンサ１００のコンデンサ主面１０２内にＭＣＭ２１の前記マイクロプロセッサチップ２４が位置し、セラミックコンデンサ１０１のコンデンサ主面１０２内にＭＣＭ２１の前記マイクロプロセッサチップ２５が位置している。また、ＭＣＭ２１の前記メモリチップ２６は、導体形成部１４の主面の上方に配置されるとともに、セラミックコンデンサ１００のコンデンサ主面１０２とセラミックコンデンサ１０１のコンデンサ主面１０２とを跨ぐように配置されている。

図１，図４に示されるように、収容穴９０の内面とセラミックコンデンサ１００，１０１のコンデンサ側面１０６との隙間は、コア主面１２に接する最下層の樹脂絶縁層３３の一部である充填剤３３ａによって埋められている。この充填剤３３ａは、各セラミックコンデンサ１００，１０１をコア基板１１に固定する機能を有している。なお、各セラミックコンデンサ１００，１０１は、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、温度変化に伴う充填剤３３ａの変形時において、各セラミックコンデンサ１００，１０１の角部への応力集中を緩和できるため、充填剤３３ａのクラックの発生を防止できる。

図６〜図９等に示されるように、各セラミックコンデンサ１００，１０１は、１つのコンデンサ側面１０６に平面視で略Ｖ字状の切欠部１０７が存在する異型板状をなしている。各セラミックコンデンサ１００，１０１は、切欠部１０７を導体形成部１４側に向けた状態でそれぞれ収容されている。これにより、セラミックコンデンサ１００の切欠部１０７とセラミックコンデンサ１０１の切欠部１０７とが互いに向かい合うようになる。

本実施形態のセラミックコンデンサ１００，１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１００，１０１を構成するセラミック焼結体１０４は、１つのコンデンサ主面１０２（図１では上面）、１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６（図１では左面、右面）を有している。

図６，図９に示されるように、セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１とグランド用内部電極層１４２とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。

図６〜図８に示されるように、セラミックコンデンサ１００のセラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。即ち、前記電流供給用導体１５（図１等参照）は、コンデンサ内ビア導体１３１，１３２よりも導電性の高い金属材料（銅）を用いて形成されている。各第１電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各第１グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各第１電源用コンデンサ内ビア導体１３１及び各第１グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を縦５列×横４列（または横３列）で図示したが、実際にはさらに多くの列が存在している。

そして図６等に示されるように、セラミックコンデンサ１００におけるセラミック焼結体１０４のコンデンサ主面１０２上には、複数の第１主面側電源用電極１１１と複数の第１主面側グランド用電極１１２とが突設されている。なお、各第１主面側グランド用電極１１２は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。第１主面側電源用電極１１１は、複数の第１電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、第１主面側グランド用電極１１２は、複数の第１グランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。

また、セラミックコンデンサ１００におけるセラミック焼結体１０４のコンデンサ裏面１０３上には、複数の第１裏面側電源用電極１２１及び複数の第１裏面側グランド用電極１２２が突設されている。なお、各第１裏面側グランド用電極１２２は、コンデンサ裏面１０３上において個別に形成されているが、一体に形成されていてもよい。第１裏面側電源用電極１２１は、複数の第１電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、第１裏面側グランド用電極１２２は、複数の第１グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は第１電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用電極１１２，１２２は第１グランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。

同様に、図９等に示されるセラミックコンデンサ１０１のセラミック焼結体１０４にも、多数のビアホール１３０が形成されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３３，１３４が、ニッケルを主材料として形成されている。即ち、前記電流供給用導体１５（図１等参照）は、コンデンサ内ビア導体１３３，１３４よりも導電性の高い金属材料（銅）を用いて形成されている。各第２電源用コンデンサ内ビア導体１３３は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各第２グランド用コンデンサ内ビア導体１３４は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各第２電源用コンデンサ内ビア導体１３３及び各第２グランド用コンデンサ内ビア導体１３４は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３３，１３４を縦５列×横４列（または横３列）で図示したが、実際にはさらに多くの列が存在している。

そして図９等に示されるように、セラミックコンデンサ１０１におけるセラミック焼結体１０４のコンデンサ主面１０２上には、複数の第２主面側電源用電極１１３及び複数の第２主面側グランド用電極１１４が突設されている。なお、各第２主面側グランド用電極１１４は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。第２主面側電源用電極１１３は、複数の第２電源用コンデンサ内ビア導体１３３におけるコンデンサ主面１０２側の端面に対して直接接続されており、第２主面側グランド用電極１１４は、複数の第２グランド用コンデンサ内ビア導体１３４におけるコンデンサ主面１０２側の端面に対して直接接続されている。

また、セラミックコンデンサ１０１におけるセラミック焼結体１０４のコンデンサ裏面１０３上には、複数の第２裏面側電源用電極１２３及び複数の第２裏面側グランド用電極１２４が突設されている。なお、各第２裏面側グランド用電極１２４は、コンデンサ裏面１０３上において個別に形成されているが、一体に形成されていてもよい。第２裏面側電源用電極１２３は、複数の第２電源用コンデンサ内ビア導体１３３におけるコンデンサ裏面１０３側の端面に対して直接接続されており、第２裏面側グランド用電極１２４は、複数の第２グランド用コンデンサ内ビア導体１３４におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１３，１２３は第２電源用コンデンサ内ビア導体１３３及び電源用内部電極層１４１に導通しており、グランド用電極１１４，１２４は第２グランド用コンデンサ内ビア導体１３４及びグランド用内部電極層１４２に導通している。

図４，図６，図９等に示されるように、電極１１１，１１２，１１３，１１４，１２１，１２２，１２３，１２４は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。なお本実施形態では、電極１１１〜１１４，１２１〜１２４の直径が約５００μｍの平面視円形状をなし、ピッチの最小長さが約５８０μｍに設定されている。

そして図１に示されるように、コンデンサ主面１０２側にある電極１１１〜１１４は、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＭＣＭ２１の面接続端子２２を介して、ＭＣＭ２１に電気的に接続される。一方、コンデンサ裏面１０３側にある電極１２１〜１２４は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４７、導体層４２、ビア導体４３、ＰＧＡ用パッド４８及びピン４９を介して電気的に接続される。

例えば、マザーボード側から電極１２１，１２２（または電極１２３，１２４）を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１００，１０１がコンデンサとして機能する。また、セラミックコンデンサ１００では、第１電源用コンデンサ内ビア導体１３１及び第１グランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、第１電源用コンデンサ内ビア導体１３１及び第１グランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。同様に、セラミックコンデンサ１０１では、第２電源用コンデンサ内ビア導体１３３及び第２グランド用コンデンサ内ビア導体１３４がそれぞれ交互に隣接して配置され、かつ、第２電源用コンデンサ内ビア導体１３３及び第２グランド用コンデンサ内ビア導体１３４を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。

図１に示されるように、前記導体形成部１４に形成された各電流供給用導体１５は、前記電流供給用接続パッド１９と、前記第１ビルドアップ層３１の前記部品搭載領域２３内に配置された第１接続端子部１５１と、前記ＭＣＭ２１の面接続端子２２とを介して、ＭＣＭ２１の前記メモリチップ２６に電気的に接続されている。各電流供給用導体１５及び第１接続端子部１５１は、信号を送るためのシグナル配線ではなく、メモリチップ２６に電流を供給するための配線を構成している。なお、第１接続端子部１５１は、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４及びはんだバンプ４５からなっている。

また、各第１電源用コンデンサ内ビア導体１３１の一部、及び、各第１グランド用コンデンサ内ビア導体１３２の一部は、第１主面側電源用電極１１１（または第１主面側グランド用電極１１２）と、第１ビルドアップ層３１が有する第２接続端子部１５２と、面接続端子２２とを介して、ＭＣＭ２１が有する前記マイクロプロセッサチップ２４に電気的に接続されている。第２接続端子部１５２は、セラミックコンデンサ１００とマイクロプロセッサチップ２４とを電気的に接続する配線を構成しており、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４及びはんだバンプ４５からなっている。

同様に、各第２電源用コンデンサ内ビア導体１３３の一部、及び、各第２グランド用コンデンサ内ビア導体１３４の一部は、第２主面側電源用電極１１３（または第２主面側グランド用電極１１４）と、第１ビルドアップ層３１が有する第２接続端子部１５３と、面接続端子２２とを介して、ＭＣＭ２１が有する前記マイクロプロセッサチップ２５に電気的に接続されている。第２接続端子部１５３は、セラミックコンデンサ１０１とマイクロプロセッサチップ２５とを電気的に接続する配線を構成しており、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４及びはんだバンプ４５からなっている。なお、第２接続端子部１５３は第２接続端子部１５２とは電気的に独立しており、第２接続端子部１５２，１５３は、前記第１接続端子部１５１を挟んで配置されている。

次に、本実施形態の配線基板１０の製造方法について述べる。

コア基板準備工程では、コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。

コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．６ｍｍの基材１６１の両面に銅箔１６２が貼付された銅張積層板（図１０参照）を準備する。次に、銅張積層板の両面の銅箔１６２のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする（図１１参照）。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔１６２をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する（図１２参照）。

次に、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に、それぞれ導体層４１及び電流供給用接続パッド１９をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴９０となる貫通穴を所定位置に形成する（図１３参照）。なお、この時点で、コア基板１１の中央部に導体形成部１４が形成される。

さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いて孔あけ加工を行い、コア基板１１（及び導体形成部１４）を貫通する貫通孔を複数箇所にあらかじめ形成しておく。そして、各貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、各貫通孔内にそれぞれスルーホール導体１６や電流供給用導体１５が形成される。そして、スルーホール導体１６内に閉塞体１７を充填形成するとともに、電流供給用導体１５内に閉塞体１８を充填形成し、コア基板１１の中間製品を得る（図１４参照）。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。

また、コンデンサ準備工程では、切欠部１０７を有するセラミックコンデンサ１００，１０１を従来周知の手法により作製し、あらかじめ準備しておく。

セラミックコンデンサ１００，１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。

さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように第１主面側電源用電極１１１及び第１主面側グランド用電極１１２（または、第２主面側電源用電極１１３及び第２主面側グランド用電極１１４）を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように第１裏面側電源用電極１２１及び第１裏面側グランド用電極１２２（または、第２裏面側電源用電極１２３及び第２裏面側グランド用電極１２４）を形成する。

この後、グリーンシート積層体の乾燥を行い、各電極１１１，１１２，１２１，１２２（または、各電極１１３，１１４，１２３，１２４）をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。

次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２（または各電極１１３，１１４，１２３，１２４）に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２（または各電極１１３，１１４，１２３，１２４）の上に銅めっき層が形成され、セラミックコンデンサ１００（またはセラミックコンデンサ１０１）が完成する。

続く収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とコンデンサ主面１０２とを同じ側に向け、かつ、切欠部１０７を導体形成部１４側に向けた状態で、各収容穴９０内にセラミックコンデンサ１００，１０１をそれぞれ収容する（図１５参照）。収容穴９０のコア裏面１３側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１００，１０１が貼り付けられて仮固定される（図１６参照）。

その後、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的に言うと、コア主面１２及びコンデンサ主面１０２上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、最下層の樹脂絶縁層３３を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。併せて、樹脂絶縁層３３の一部である充填剤３３ａにより、収容穴９０の内面とコンデンサ側面１０６との隙間を埋める。その後、加熱処理を行うと、樹脂絶縁層３３（充填剤３３ａ）が硬化して、セラミックコンデンサ１００，１０１がコア基板１１に固定され、配線基板１０の中間製品が得られる。そして、この時点で、粘着テープ１７１を剥離する。

次に、コア裏面１３及びコンデンサ裏面１０３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂絶縁層３４を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔（図示略）を形成する。具体的には、樹脂絶縁層３３を貫通するビア孔を形成し、第１主面側電源用電極１１１、第１主面側グランド用電極１１２、第２主面側電源用電極１１３及び第２主面側グランド用電極１１４を露出させる。また、樹脂絶縁層３４を貫通するビア孔を形成し、第１裏面側電源用電極１２１、第１裏面側グランド用電極１２２、第２裏面側電源用電極１２３及び第２裏面側グランド用電極１２４を露出させる。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４７を形成するとともに、第１層の樹脂絶縁層３３，３４上に導体層４２を形成する。

次に、樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置にビア孔を有する樹脂絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４３を形成するとともに、樹脂絶縁層３５上に端子パッド４４を形成し、樹脂絶縁層３６上にＰＧＡ用パッド４８を形成する。

次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＰＧＡ用パッド４８上にピン４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態の配線基板１０によれば、電流供給用導体１５及び第１接続端子部１５１を介して、第１接続端子部１５１が配置された部品搭載領域２３に搭載されるＭＣＭ２１に大電流を供給することができる。また、複数のセラミックコンデンサ１００，１０１は、切欠部１０７が導体形成部１４側に向いた状態で収容穴９０内に収容されるため、導体形成部１４を避けるように各セラミックコンデンサ１００，１０１を離間配置しなくても済む。これにより、導体形成部１４の存在如何にかかわらず、コンデンサ主面１０２の面積を大きくしたセラミックコンデンサ１００，１０１を形成することができ、セラミックコンデンサ１００，１０１の容量が大きくなる。さらに、コンデンサ主面１０２の面積を大きくしたセラミックコンデンサ１００，１０１を形成できることで、部品搭載領域２３に搭載されるＭＣＭ２１はセラミックコンデンサ１００，１０１によって確実に支持される。よって、部品搭載領域２３においては第１ビルドアップ層３１が変形しにくくなるため、ＭＣＭ２１にかかる機械的ストレスを低減でき、配線基板１０の信頼性を向上させることができる。

（２）本実施形態では、電流供給用導体１５をメモリチップ２６に電気的に接続するとともに、セラミックコンデンサ１００，１０１を各マイクロプロセッサチップ２４，２５にそれぞれ電気的に接続している。これにより、メモリチップ２６がマイクロプロセッサチップ２４，２５よりも大きな電流の供給を必要とするために、メモリチップ２６とマイクロプロセッサチップ２４，２５との電源系統の共通化ができない場合であっても、メモリチップ２６及び各マイクロプロセッサチップ２４，２５を十分に動作させることができる。従って、本実施形態のような、配線基板１０にＭＣＭ２１を搭載した構造を採用する場合に、そのメリットを最大限引き出すことができる。

（３）本実施形態では、セラミックコンデンサ１００がマイクロプロセッサチップ２４の直下に配置されるため、セラミックコンデンサ１００とマイクロプロセッサチップ２４とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。同様に、セラミックコンデンサ１０１がマイクロプロセッサチップ２５の直下に配置されるため、セラミックコンデンサ１０１とマイクロプロセッサチップ２５とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１００によるマイクロプロセッサチップ２４のスイッチングノイズを確実に低減できるとともに、セラミックコンデンサ１０１によるマイクロプロセッサチップ２５のスイッチングノイズを確実に低減でき、電源電圧の確実な安定化を図ることができる。また、ＭＣＭ２１とセラミックコンデンサ１００，１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。

（４）本実施形態では、収容穴９０の内面とコンデンサ側面１０６との隙間を埋める充填剤が、樹脂絶縁層３３の一部を構成する充填剤３３ａであるため、充填剤の形成に際して樹脂絶縁層３３とは別の材料を準備しなくても済む。よって、配線基板１０の製造に必要な材料が少なくなるため、配線基板１０の低コスト化を図ることが可能となる。

なお、本実施形態は以下のように変更してもよい。

・上記実施形態の配線基板１０には、コンデンサ側面１０６に平面視で略Ｖ字状の切欠部１０７が存在するセラミックコンデンサ１００，１０１が用いられていた。しかし、図１７に示されるように、コンデンサ側面１０６に平面視で略Ｕ字状の切欠部１８１が存在するセラミックコンデンサ１８２，１８３を用いてもよい。

・上記実施形態では、導体形成部１４に４本の電流供給用導体１５が形成されていた。しかし、電流供給用導体１５の数は、５本以上であってもよいし、３本以下であってもよい。なお、電流供給用導体１５が３本以下である場合、電流供給用導体の直径は、上記実施形態の電流供給用導体１５の直径よりも大きいことが好ましい。

・上記実施形態では、電子部品としてＭＣＭ２１が用いられていたが、他の電子部品に変更してもよい。例えば、１つのチップに複数個のプロセッサコアを集積させたマルチコア・マイクロプロセッサを電子部品として用いてもよい。このようにすれば、１つのチップにプロセッサコアを１つのみ有するシングルコア・マイクロプロセッサでは達成できなかった複数のスレッド（タスク）の並行処理などが可能になり、システム全体の処理能力が向上する。しかも、シングルコア・マイクロプロセッサに比べて耐障害性も向上する。

また図１８に示されるように、上記実施形態の中継基板２７を省略し、マイクロプロセッサチップ２４，２５及びメモリチップ２６をそれぞれ電子部品として用いてもよい。即ち、マイクロプロセッサチップ２４，２５及びメモリチップ２６の下面にそれぞれ面接続端子２２を設け、マイクロプロセッサチップ２４，２５及びメモリチップ２６を部品搭載領域２３に直接搭載するようにしてもよい。

・上記実施形態では、樹脂絶縁層３３の一部である充填剤３３ａを用いて、収容穴９０の内面とコンデンサ側面１０６との隙間を埋めていた。しかし、充填剤３３ａとは別の充填剤を用いて上記の隙間を埋めてもよい。このようにすれば、充填剤３３ａの機能をセラミックコンデンサ１００，１０１を固定する機能に特化できるため、配線基板１０の信頼性向上を図ることができる。

次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）コア主面及びコア裏面を有し、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成された導体形成部を有し、少なくとも前記コア主面側にて開口する複数の収容穴が前記導体形成部を挟んで形成されたコア基板と、コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有しかつ前記コンデンサ側面に切欠部が存在する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けかつ前記切欠部を前記導体形成部側に向けた状態で前記複数の収容穴内にそれぞれ収容された複数のコンデンサと、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備え、前記導体形成部にはシグナル配線が存在しないことを特徴とするコンデンサ内蔵配線基板。

（２）コア主面及びコア裏面を有し、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成された導体形成部を有し、少なくとも前記コア主面側にて開口する複数の収容穴が前記導体形成部を挟んで形成されたコア基板と、コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有しかつ前記コンデンサ側面に切欠部が存在する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けかつ前記切欠部を前記導体形成部側に向けた状態で前記複数の収容穴内にそれぞれ収容された複数のコンデンサと、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備え、前記コンデンサは、誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の表層電極とを備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることを特徴とするコンデンサ内蔵配線基板。

本発明を具体化した一実施形態の配線基板を示す概略断面図。 ＭＣＭの概略側面図。 ＭＣＭの概略平面図。 コア基板（導体形成部）、セラミックコンデンサ及びＭＣＭ等の位置関係を示す説明図。 コア基板（導体形成部）を示す概略平面図。 セラミックコンデンサを示す概略断面図。 図６のＡ−Ａ線断面図。 図６のＢ−Ｂ線断面図。 セラミックコンデンサを示す概略断面図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 他の実施形態におけるコア基板（導体形成部）、セラミックコンデンサ及びＭＣＭ等の位置関係を示す説明図。 他の実施形態における配線基板を示す概略断面図。 従来技術における配線基板を示す概略断面図。 同じく、コア基板、セラミックコンデンサ及びＭＣＭ等の位置関係を示す説明図。

符号の説明

１０…コンデンサ内蔵配線基板（配線基板）
１１…コア基板
１２…コア主面
１３…コア裏面
１４…導体形成部
１５…電流供給用導体
１９…電流供給用接続パッド
２１…電子部品としてのマルチ・チップ・モジュール（ＭＣＭ）
２３…部品搭載領域
２４，２５…演算処理回路部としてのマイクロプロセッサチップ
２６…共用回路部としてのメモリチップ
３１…配線積層部としての第１ビルドアップ層
３３，３５…層間絶縁層としての樹脂絶縁層
３９…配線積層部の表面
４２…導体層
９０…収容穴
１００，１０１，１８２，１８３…コンデンサとしてのセラミックコンデンサ
１０２…コンデンサ主面
１０３…コンデンサ裏面
１０６…コンデンサ側面
１０７，１８１…切欠部
１３１…コンデンサ内ビア導体としての第１電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としての第１グランド用コンデンサ内ビア導体
１３３…コンデンサ内ビア導体としての第２電源用コンデンサ内ビア導体
１３４…コンデンサ内ビア導体としての第２グランド用コンデンサ内ビア導体
１５１…第１接続端子部
１５２，１５３…第２接続端子部

Claims (5)

1. コア主面及びコア裏面を有し、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成された導体形成部を有し、少なくとも前記コア主面側にて開口する複数の収容穴が前記導体形成部を挟んで形成されたコア基板と、
   コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有しかつ前記コンデンサ側面に切欠部が存在する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けかつ前記切欠部を前記導体形成部側に向けた状態で前記複数の収容穴内にそれぞれ収容された複数のコンデンサと、
   層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部と
   を備えることを特徴とするコンデンサ内蔵配線基板。
2. 前記複数の第２接続端子部は、前記電子部品が有する複数の演算処理回路部に対してそれぞれ電気的に接続され、前記第１接続端子部は、前記複数の演算処理回路部によって共同で使用され、前記複数の演算処理回路部よりも大きな電流の供給を必要とする共用回路部に対して電気的に接続されることを特徴とする請求項１に記載のコンデンサ内蔵配線基板。
3. 前記コンデンサは、複数のコンデンサ内ビア導体を有するビアアレイタイプのセラミックコンデンサであることを特徴とする請求項１または２に記載のコンデンサ内蔵配線基板。
4. 前記電流供給用導体は、前記複数のコンデンサ内ビア導体よりも導電性の高い金属材料を用いて形成されていることを特徴とする請求項３に記載のコンデンサ内蔵配線基板。
5. 前記電流供給用導体の端部には、前記電流供給用導体よりも径が大きい電流供給用接続パッドが設けられていることを特徴とする請求項１乃至４のいずれか１項に記載のコンデンサ内蔵配線基板。

Images