JP4880485B2 - コンデンサ、配線基板 - Google Patents

Description

本発明は、コア基板の表面に配線積層部を形成した構造であって、内部にコンデンサが収容されている配線基板、及び、その配線基板に用いられるコンデンサに関するものである。

コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にチップ状のコンデンサを埋め込んでコア部を構成し、そのコア部の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１参照）。

ところで、最近ではマイクロプロセッサを１つのみ搭載した構造のパッケージよりも高いパフォーマンスを実現可能なシステムに対する要望が強く、その一例として「マルチコア・マイクロプロセッサ」を搭載したパッケージが提案されている。従来型のマイクロプロセッサが１つのチップにプロセッサコア（演算処理部）を１つのみ有するのに対し、次世代のプロセッサであるマルチコア・マイクロプロセッサは、１つのチップに複数個のプロセッサコアを集積させた点で異なっている。そのため、マルチコア・マイクロプロセッサ構造のパッケージでは、シングルコア・マイクロプロセッサ構造では達成できなかった複数のスレッド（タスク）の並行処理などが可能になり、システム全体の処理能力が向上する。また、シングルコア・マイクロプロセッサ構造に比べて耐障害性も向上する。よって、サーバ・コンピュータなどの用途に適した高性能システムが実現可能となる。

ところが、特許文献１に記載のＩＣチップ搭載用配線基板上にマルチコア・マイクロプロセッサ構造のＩＣチップを搭載しようとした場合には、以下のような問題が生じる。例えば、仮に複数のプロセッサコアの電源系統を共通化できるような場合であれば、当該ＩＣチップ搭載用配線基板は、一応マルチコア・マイクロプロセッサ構造のパッケージの構成部品として流用できる余地がある。しかし、通常は、電源系統の共通化ができず、プロセッサコアごとに異なる電源系統を設定した多電源構造が主流である。よって、この場合には、当該ＩＣチップ搭載用配線基板を流用したとしても、個々のプロセッサコアを十分に動作させることができなくなる。それゆえ、マルチコア・マイクロプロセッサ構造のメリットを最大限引き出すことができないと考えられる。

そこで、上記のＩＣチップ搭載用配線基板に収容するコンデンサの一例として、複数の電源系統に対応して機能する複数のコンデンサ機能部２０１，２０２，２０３をその内部に有するコンデンサ２００が提案されている（図１４参照）。コンデンサ機能部２０１〜２０３は、コンデンサ２００の平面方向において互いに異なる領域に配置されている。よって、このコンデンサ２００を収容したＩＣチップ搭載用配線基板上にＩＣチップを搭載すれば、各コンデンサ機能部２０１〜２０３は、ＩＣチップにおいてそれぞれ同じ電源系統のプロセッサコアに電気的に接続可能となる。このようにすれば、個々のプロセッサコアを十分に動作させることができる。
特開２００５−３９２４３号公報

ところが、上記したように、各コンデンサ機能部２０１〜２０３がコンデンサ２００の平面方向において互いに異なる領域に配置されていると、各コンデンサ機能部２０１〜２０３を構成するビア導体２０４の設定が可能な領域が限定されてしまう。例えば、コンデンサ機能部２０１を同じ電源系統のプロセッサコアに接続する場合、接続に用いられるビア導体２０４の設定が可能な領域はコンデンサ機能部２０１が存在する部分のみ（図１４参照）に限定されてしまう。よって、プロセッサコアの直下または直下近傍に各コンデンサ機能部２０１〜２０３のビア導体２０４を配置しなければならないため、ビア導体２０４の設定の自由度が小さくなり、ひいては、コンデンサ２００の設計の自由度が小さくなる。仮に、ビア導体２０４がプロセッサコアから離れていると、プロセッサコアとの接続に長い配線が必要となる。その結果、コンデンサ２００とＩＣチップとの間で侵入するノイズが増加してしまい、誤動作等の不具合が生じてしまう。

本発明は上記の課題に鑑みてなされたものであり、その目的は、設計の自由度を大きくすることができるコンデンサを提供することにある。また、本発明の別の目的は、上記のコンデンサが内蔵された好適な配線基板を提供することにある。

そして上記課題を解決するための手段（手段１）としては、複数の電源系統に対応して機能し、電源用内部電極層とグランド用内部電極層とによって構成されるコンデンサ機能部をその内部に複数有するコンデンサであって、コンデンサ主面及びコンデンサ裏面を有するとともに、互いに異なる層にて個別に設けられた複数の前記電源用内部電極層と前記グランド用内部電極層とが誘電体層を介して積層配置された構造を有するコンデンサ本体を備え、複数の前記コンデンサ機能部は、複数の電源系統ごとに設けられ、同じ電源系統に属する電源用内部電極層が前記コンデンサ本体内にて接続された複数の電源用ビア導体と、前記グランド用内部電極層が前記コンデンサ本体内にて接続されたグランド用ビア導体とをそれぞれ含み、前記複数の電源系統ごとに設けられ、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の電源用電極を備え、前記グランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続されたグランド用電極を備えていることを特徴とするコンデンサがある。

従って、手段１のコンデンサによると、複数のコンデンサ機能部を構成する電源用内部電極層及びグランド用内部電極層は、それぞれ互いに異なる層にて個別に設けられ、各層を占有している。これにより、コンデンサ機能部の位置に関係なく、電源用内部電極層を接続する電源用ビア導体の位置を任意に設定することができる。よって、電源用ビア導体の配置の自由度が大きくなり、ひいては、コンデンサの設計の自由度が大きくなる。

また、各コンデンサ機能部において電源用内部電極層及びグランド用内部電極層の層数を自由に設定でき、ひいては、各コンデンサ機能部の静電容量を自由に設定できる。さらに、電源用内部電極層を電源用ビア導体で接続するだけで電源系統を構成できるため、電源系統を増やすことも容易である。

ここで、上記コンデンサは、コンデンサ主面及びコンデンサ裏面を有するとともに、互いに異なる層にて個別に設けられた複数の前記電源用内部電極層と複数の前記グランド用内部電極層とが誘電体層を介して積層配置された構造を有するコンデンサ本体を備えている。また、好適なコンデンサの例としては、ビアアレイタイプのコンデンサを挙げることができる。即ち、コンデンサは、同じ電源系統に属する電源用内部電極層が前記コンデンサ本体内にて接続された複数の電源用ビア導体と、前記グランド用内部電極層が前記コンデンサ本体内にて接続されたグランド用ビア導体とを備え、前記複数の電源用ビア導体及び前記グランド用ビア導体が全体としてアレイ状に配置されていることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。

前記誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂（ＰＴＦＥ）などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール、ウレタン、シリコン、ポリイミド、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート、アクリル、ポリアセタール、ポリプロピレンなどの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。

前記電源用内部電極層、前記グランド用内部電極層、前記電源用ビア導体、前記グランド用ビア導体、前記電源用電極、前記グランド用電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。

なお、前記コンデンサ本体は、前記誘電体層を介して前記電源用内部電極層と前記グランド用内部電極層とが交互に積層配置された構造を有することが好ましい。例えば、特定のコンデンサ機能部を構成する最下層の電源用内部電極層と、前記特定のコンデンサ機能部の下側に隣接するコンデンサ機能部を構成する最上層の電源用内部電極層との間に、１層の前記グランド用内部電極層が配置されていることが好ましい。仮に、電源用内部電極層の上側または下側に電源用内部電極層が隣接して配置されると、その部分はコンデンサとしての機能を有しなくなる。また、グランド用内部電極層の上側または下側にグランド用内部電極層が隣接して配置されると、コンデンサ本体が肉厚になってしまう。

また、前記コンデンサ主面に最も近い内部電極層は、前記グランド用内部電極層であることが好ましい。このようにすれば、コンデンサの外部からのノイズを遮蔽することができる。また、電源用電極とそれに最も近い電源用内部電極層との間で印加される電圧が変動したとしても、コンデンサ主面に最も近い内部電極層をグランド用内部電極層とすることにより、互いに悪影響を及ぼし合うノイズを遮蔽できる。ゆえに、適切な電源供給の妨げとなる不具合を防止できる。

また、本発明の課題を解決するための別の手段（手段２）としては、手段１に記載のコンデンサと、コア主面及びコア裏面を有するコア基板と、層間絶縁層及び導体層を前記コア主面の上にて交互に積層した構造を有し、前記導体層同士が配線積層部用ビア導体を介して相互に電気的に接続される配線積層部とを備え、前記配線積層部の表面上において前記コンデンサの真上の領域内に、半導体集積回路素子の電源用接続端子が位置しうる電源用接続端子領域が前記複数の電源系統ごとに複数種類設定され、前記複数の電源用電極は、それぞれ同じ電源系統の電源用接続端子領域の直下または直下近傍に配置されており、同じ電源系統ごとに、前記導体層及び前記配線積層部用ビア導体を介して互いに電気的に接続されることを特徴とする配線基板がある。

従って、手段２の配線基板によると、上記手段１に記載のコンデンサが内蔵された好適な配線基板を提供することができる。また、電源用電極が、同じ電源系統の電源用接続端子領域の直下または直下近傍に配置されている。このため、配線積層部上に半導体集積回路素子を搭載した場合に、電源用電極と、同じ電源系統の電源用接続端子領域に位置しうる電源用接続端子とをつなぐ配線が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、コンデンサによる半導体集積回路素子のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。

なお、配線基板は、前記コンデンサが、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記コア基板内に収容されているものであってもよい。このようにすれば、配線積層部においてコンデンサに邪魔されることなく電気回路を形成できるため、配線基板の機能を維持することができる。また、コア基板にコア主面及びコア裏面を貫通するスルーホール導体が設けられている場合、スルーホール導体を通過する配線とコンデンサとを互いに接近させて配置できるため、配線基板内の配線を密集させて配線基板の小型化を図ることができる。この場合、コンデンサは、コア基板内に収容された状態で、例えば高分子材料製の樹脂充填部により固定される。また、配線基板は、前記コンデンサが、前記配線積層部内に収容されているものであってもよい。このようにすれば、配線積層部上に半導体集積回路素子を搭載した場合に、電源用電極と、同じ電源系統の電源用接続端子領域に位置しうる電源用接続端子とをつなぐ配線がよりいっそう短くなる。これにより、コンデンサによる半導体集積回路素子のスイッチングノイズをより確実に低減でき、電源電圧のより確実な安定化を図ることができる。

ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。この半導体集積回路素子は、電源用接続端子領域に例えばフリップチップ実装される。

上記配線基板を構成するコア基板は、配線基板におけるコア部の一部分をなすものであって、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成される。かかるコア基板は、コンデンサを収容するための収容穴部を有していてもよい。この収容穴部は、コア主面のみにて開口する非貫通穴であってもよく、あるいはコア主面及びコア裏面の両方にて開口する貫通穴であってもよい。また、コンデンサは、完全に埋設された状態で収容穴部に収容されていてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部に収容されていてもよい。

コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。

なお、上記配線基板を構成する配線積層部については、その表面上において前記コンデンサの真上の領域内に、半導体集積回路素子の電源用接続端子が位置しうる電源用接続端子領域が前記複数の電源系統ごとに複数種類設定される。このような電源用接続端子領域には半導体集積回路素子が搭載可能である。なお、前記電源用接続端子領域の合計の面積は、前記コンデンサの前記コンデンサ主面の面積と同等またはそれよりも小さくなるように設定されることが好ましい。このように構成すれば、全ての電源用接続端子領域がコンデンサの真上の領域内に位置するため、配線積層部上に搭載される半導体集積回路素子は高剛性で熱膨張率が小さいコンデンサによって支持される。よって、上記各電源用接続端子領域においては、配線積層部が変形しにくくなるため、配線積層部上に搭載される半導体集積回路素子をより安定的に支持できる。

また、配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を交互に積層した構造を有している。配線積層部はコア主面の上にのみ形成されるが、さらにコア裏面の上にも配線積層部と同じ構造の積層部が形成されていてもよい。このように構成すれば、コア主面の上に形成された配線積層部のみではなく、コア裏面の上に形成された積層部にも電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。

以下、本発明の配線基板を具体化した一実施形態を図面に基づき詳細に説明する。

図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板であって、ガラスエポキシからなる略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。

第１ビルドアップ層３１は、エポキシ樹脂からなる２層の樹脂絶縁層３３，３５（いわゆる層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。第１層の樹脂絶縁層３３内における複数箇所には配線積層部用ビア導体４３が形成されている。各配線積層部用ビア導体４３の下端となる箇所は、コア基板１１のコア主面１２上に形成された導体層４２に接続されており、各配線積層部用ビア導体４３の上端となる箇所は、樹脂絶縁層３３の表面上に形成された導体層４２に接続されている。また、第２層の樹脂絶縁層３５内における複数箇所にも配線積層部用ビア導体４３が形成されている。各配線積層部用ビア導体４３の下端となる箇所は、樹脂絶縁層３３の表面上に形成された導体層４２に接続されており、各配線積層部用ビア導体４３の上端となる箇所は、樹脂絶縁層３５の表面上に形成された導体層４２、または、樹脂絶縁層３５の表面上においてアレイ状に形成された端子パッド４４に接続されている。即ち、導体層４２同士は、配線積層部用ビア導体４３を介して相互に電気的に接続されている。さらに、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１（半導体集積回路素子）の面接続端子２２（電源用接続端子）に電気的に接続されている。ＩＣチップ２１は、シリコンからなり、３つの電源系統（第１電源系統Ａ１、第２電源系統Ａ２、第３電源系統Ａ３）ごとに設けられた３つのプロセッサコア２４，２５，２６を有している（図７参照）。なお、各端子パッド４４及び各はんだバンプ４５は、第１ビルドアップ層３１においてセラミックコンデンサ１０１の真上の領域内に位置しており、この領域は、ＩＣチップ２１の面接続端子２２が位置しうる３つの電源用接続端子領域２３からなる。各電源用接続端子領域２３は、第１ビルドアップ層３１の表面３９上に設定されており、第１〜第３電源系統Ａ１〜Ａ３ごとに設定されている。

図１に示されるように、コア基板１１のコア裏面１３上に形成された前記第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、エポキシ樹脂からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第１層の樹脂絶縁層３４内における複数箇所にはビア導体４７が形成されている。各ビア導体４７の上端となる箇所は、コア基板１１のコア裏面１３上に形成された導体層４２に接続されており、各ビア導体４７の下端となる箇所は、樹脂絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の樹脂絶縁層３６内における複数箇所にもビア導体４７が形成されており、樹脂絶縁層３６の下面上において各ビア導体４７の下端となる箇所には、ビア導体４７を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。

図１に示されるように、コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。両サブ基材１６４内における複数箇所にはビア導体１６５が形成されている。上面側のサブ基材１６４に形成された各ビア導体１６５の上端となる箇所は、前記樹脂絶縁層３３の表面上に形成された導体層４２に接続され、下面側のサブ基材１６４に形成された各ビア導体１６５の下端となる箇所は、樹脂絶縁層３４の表面上に形成された導体層４２に接続されている。また、コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。また、コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴部である。

収容穴部９０内には、図２〜図６等に示すセラミックコンデンサ１０１が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア基板１１のコア主面１２と同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ１０１は、縦１０．０ｍｍ×横１０．０ｍｍ×厚さ０．８ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、コア基板１１において前記各電源用接続端子領域２３の真下の領域に配置されている。なお、各電源用接続端子領域２３の合計の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、各電源用接続端子領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。

図１に示されるように、収容穴部９０の内面とセラミックコンデンサ１０１の側面との隙間は、高分子材料（本実施形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填部９２によって埋められている。この樹脂充填部９２は、セラミックコンデンサ１０１をコア基板１１に固定するとともに、セラミックコンデンサ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。なお図３〜図６に示されるように、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅にＣ０．６のテーパを有している。これにより、温度変化に伴う樹脂充填部９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填部９２のクラックの発生を防止できる。

図１〜図６等に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４（コンデンサ本体）は、コンデンサ主面１０２（図１では上面）及びコンデンサ裏面１０３（図１では下面）を有する板状物である。セラミック焼結体１０４は、複数の電源用内部電極層と複数のグランド用内部電極層１４４とをセラミック誘電体層１０５を介して交互に積層配置した構造を有している。なお、複数の電源用内部電極層は、前記第１電源系統Ａ１を構成する第１電源用内部電極層１４１、前記第２電源系統Ａ２を構成する第２電源用内部電極層１４２、及び、前記第３電源系統Ａ３を構成する第３電源用内部電極層１４３からなっている。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第１〜第３電源用内部電極層１４１，１４２，１４３及びグランド用内部電極層１４４間の誘電体（絶縁体）として機能する。第１電源用内部電極層１４１、第２電源用内部電極層１４２、第３電源用内部電極層１４３及びグランド用内部電極層１４４は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において互いに異なる層にて個別に配置されている。

図２，図７等に示されるように、セラミックコンデンサ１０１は、第１コンデンサ機能部１０７（コンデンサ機能部）、第２コンデンサ機能部１０８（コンデンサ機能部）及び第３コンデンサ機能部１０９（コンデンサ機能部）をその内部に有している。第１コンデンサ機能部１０７は、前記第１電源系統Ａ１を介して前記ＩＣチップ２１のプロセッサコア２４に接続されており、第１電源系統Ａ１に対応して機能している。第１コンデンサ機能部１０７は、第１電源用内部電極層１４１とグランド用内部電極層１４４とによって構成されている。第２コンデンサ機能部１０８は、前記第２電源系統Ａ２を介してＩＣチップ２１のプロセッサコア２５に接続されており、第２電源系統Ａ２に対応して機能している。第２コンデンサ機能部１０８は、第２電源用内部電極層１４２とグランド用内部電極層１４４とによって構成されている。第３コンデンサ機能部１０９は、前記第３電源系統Ａ３を介してＩＣチップ２１のプロセッサコア２６に接続されており、第３電源系統Ａ３に対応して機能している。第３コンデンサ機能部１０９は、第３電源用内部電極層１４３とグランド用内部電極層１４４とによって構成されている。なお、各コンデンサ機能部１０７〜１０９には、共通のセラミック誘電体層１０５が用いられている。また、セラミックコンデンサ１０１の側面から見た場合、第１コンデンサ機能部１０７の下側に隣接して第２コンデンサ機能部１０８が配置され、第２コンデンサ機能部１０８の下側に隣接してコンデンサ機能部１０９が配置されている。即ち、セラミック焼結体１０４は、第１コンデンサ機能部１０７、第２コンデンサ機能部１０８及び第３コンデンサ機能部１０９が積層配置された構造を有している。

なお図２に示されるように、第１コンデンサ機能部１０７を構成する最下層の第１電源用内部電極層１４１と、第１コンデンサ機能部１０７の下側に隣接する第２コンデンサ機能部１０８を構成する最上層の第２電源用内部電極層１４２との間には、１層のグランド用内部電極層１４４が配置される。同様に、第２コンデンサ機能部１０８を構成する最下層の第２電源用内部電極層１４２と、第２コンデンサ機能部１０８の下側に隣接する第３コンデンサ機能部１０９を構成する最上層の第３電源用内部電極層１４３との間には、１層のグランド用内部電極層１４４が配置される。また、コンデンサ主面１０２に最も近い内部電極層は、グランド用内部電極層１４４となっている。換言すると、このグランド用内部電極層１４４は、第１コンデンサ機能部１０７を構成する最上層の第１電源用内部電極層１４１の上層側に積層されている。

図２等に示されるように、前記セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のビア導体１３１，１３２，１３３，１３４が、ニッケルを主材料として形成されている。ビア導体１３１〜１３４の上側の端面はコンデンサ主面１０２に位置しており、ビア導体１３１〜１３４の下側の端面はコンデンサ裏面１０３に位置している。

各第１電源用ビア導体１３１は、前記第１電源系統Ａ１（第１コンデンサ機能部１０７）に属する各第１電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している（図２，図４参照）。各第２電源用ビア導体１３２は、前記第２電源系統Ａ２（第２コンデンサ機能部１０８）に属する各第２電源用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している（図２，図５参照）。各第３電源用ビア導体１３３は、前記第３電源系統Ａ３（第３コンデンサ機能部１０９）に属する各第３電源用内部電極層１４３を貫通しており、それら同士を互いに電気的に接続している（図２，図６参照）。各グランド用ビア導体１３４は、セラミック焼結体１０４を構成する全てのグランド用内部電極層１４４を貫通しており、それら同士をセラミック焼結体１０４内にて互いに電気的に接続している（図２，図３参照）。また、各第１電源用ビア導体１３１、各第２電源用ビア導体１３２、各第３電源用ビア導体１３３及び各グランド用ビア導体１３４は、全体としてアレイ状に配置されている。なお、説明の便宜上、ビア導体１３１〜１３４を５列×５列で図示したが、実際にはさらに多くの列が存在している。

そして図２等に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の上面側第１電源用電極１１１（電源用電極）と、複数の上面側第２電源用電極１１２（電源用電極）と、複数の上面側第３電源用電極１１３（電源用電極）と、複数の上面側グランド用電極１１４（グランド用電極）とが突設されている。なお、各上面側グランド用電極１１４は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。また、セラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側第１電源用電極１２１（電源用電極）と、複数の裏面側第２電源用電極１２２（電源用電極）と、複数の裏面側第３電源用電極１２３（電源用電極）と、裏面側グランド用電極１２４（グランド用電極）とが突設されている。なお、各裏面側グランド用電極１２４は、コンデンサ裏面１０３上において個別に形成されているが、一体に形成されていてもよい。

なお、上面側第１電源用電極１１１及び裏面側第１電源用電極１２１は第１電源系統Ａ１に対応して設けられ、第１電源系統Ａ１の前記電源用接続端子領域２３の直下に配置されている。上面側第２電源用電極１１２及び裏面側第２電源用電極１２２は第２電源系統Ａ２に対応して設けられ、第２電源系統Ａ２の電源用接続端子領域２３の直下に配置されている。上面側第３電源用電極１１３及び裏面側第３電源用電極１２３は第３電源系統Ａ３に対応して設けられ、第３電源系統Ａ３の電源用接続端子領域２３の直下に配置されている。そして、コンデンサ主面１０２側にある電極１１１〜１１４は、同じ電源系統ごとに、ビア導体１６５、導体層４２、配線積層部用ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１のプロセッサコア２４〜２６に電気的に接続される。一方、コンデンサ裏面１０３側にある電極１２１〜１２４は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体１６５、配線積層部用ビア導体４３、導体層４２、ビア導体４７、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。

図２等に示されるように、上面側第１電源用電極１１１は、前記各第１電源用ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されている。また、上面側第２電源用電極１１２は、前記各第２電源用ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。さらに、上面側第３電源用電極１１３は、前記各第３電源用ビア導体１３３におけるコンデンサ主面１０２側の端面に対して直接接続されている。また、上面側グランド用電極１１４は、前記各グランド用ビア導体１３４におけるコンデンサ主面１０２側の端面に対して直接接続されている。一方、裏面側第１電源用電極１２１は、各第１電源用ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されている。また、裏面側第２電源用電極１２２は、各第２電源用ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。さらに、裏面側第３電源用電極１２３は、各第３電源用ビア導体１３３におけるコンデンサ裏面１０３側の端面に対して直接接続されている。また、裏面側グランド用電極１２４は、各グランド用ビア導体１３４におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は第１電源用ビア導体１３１及び第１電源用内部電極層１４１に導通しており、電源用電極１１２，１２２は第２電源用ビア導体１３２及び第２電源用内部電極層１４２に導通しており、電源用電極１１３，１２３は第３電源用ビア導体１３３及び第３電源用内部電極層１４３に導通している。そして、グランド用電極１１４，１２４はグランド用ビア導体１３４及びグランド用内部電極層１４４に導通している。

図２等に示されるように、電極１１１〜１１４は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。同様に、電極１２１〜１２４も、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって被覆されている。なお本実施形態では、電極１１１〜１１４，１２１〜１２４の直径が約５００μｍに設定され、ピッチの最小長さが約５８０μｍに設定されている。

例えば、マザーボード側から電極１２１，１２４を介して通電を行い、第１電源用内部電極層１４１−グランド用内部電極層１４４間に電圧を加えると、第１電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４４に例えばマイナスの電荷が蓄積する。また、マザーボード側から電極１２２，１２４を介して通電を行い、第２電源用内部電極層１４２−グランド用内部電極層１４４間に電圧を加えると、第２電源用内部電極層１４２に例えばプラスの電荷が蓄積し、グランド用内部電極層１４４に例えばマイナスの電荷が蓄積する。さらに、マザーボード側から電極１２３，１２４を介して通電を行い、第３電源用内部電極層１４３−グランド用内部電極層１４４間に電圧を加えると、第３電源用内部電極層１４３に例えばプラスの電荷が蓄積し、グランド用内部電極層１４４に例えばマイナスの電荷が蓄積する。その結果、各コンデンサ機能部１０７〜１０９がコンデンサとして機能する。また、第１コンデンサ機能部１０７では、第１電源用ビア導体１３１及びグランド用ビア導体１３４がそれぞれ交互に隣接して配置され、かつ、第１電源用ビア導体１３１及びグランド用ビア導体１３４を流れる電流の方向が互いに逆向きになるように設定されている。同様に、第２コンデンサ機能部１０８では、第２電源用ビア導体１３２及びグランド用ビア導体１３４がそれぞれ交互に隣接して配置され、かつ、第２電源用ビア導体１３２及びグランド用ビア導体１３４を流れる電流の方向が互いに逆向きになるように設定されている。さらに、第３コンデンサ機能部１０９では、第３電源用ビア導体１３３及びグランド用ビア導体１３４がそれぞれ交互に隣接して配置され、かつ、第３電源用ビア導体１３３及びグランド用ビア導体１３４を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。

次に、本実施形態の配線基板１０の製造方法について述べる。

準備工程では、コア基板１１の中間製品とセラミックコンデンサ１０１とを、それぞれ従来周知の手法により作製し、あらかじめ準備しておく。

コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚み０．８ｍｍの基材１６１の両面に、厚み３５μｍの銅箔が貼付された銅張積層板を準備する。次に、銅張積層板の両面の銅箔のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離する。

次に、基材１６１に対してルータを用いて孔あけ加工を行い、収容穴部９０を所定位置に形成する（図８参照）。なお、収容穴部９０は、縦１４．０ｍｍ×横１４．０ｍｍで、四隅に半径１．５ｍｍのアールを有する断面略正方形状の孔である。

また、セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に第１電源用内部電極層１４１となる第１電源用内部電極部と、第２電源用内部電極層１４２となる第２電源用内部電極部と、第３電源用内部電極層１４３となる第３電源用内部電極部と、グランド用内部電極層１４４となるグランド用内部電極部とが形成される。次に、第１電源用内部電極部が形成されたグリーンシート、第２電源用内部電極部が形成されたグリーンシート、第３電源用内部電極部が形成されたグリーンシート、及び、グランド用内部電極部が形成されたグリーンシートを積層し、シート積層方向に押圧力を付与する。これにより、各グリーンシートが一体化されてグリーンシート積層体が形成される。

さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように上面側第１電源用電極１１１、上面側第２電源用電極１１２、上面側第３電源用電極１１３及び上面側グランド用電極１１４を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように裏面側第１電源用電極１２１、裏面側第２電源用電極１２２、裏面側第３電源用電極１２３及び裏面側グランド用電極１２４を形成する。

この後、グリーンシート積層体の乾燥を行い、各電極１１１〜１１４，１２１〜１２４をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。

次に、得られたセラミック焼結体１０４が有する各電極１１１〜１１４，１２１〜１２４に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１〜１１４，１２１〜１２４の上に銅めっき層が形成され、セラミックコンデンサ１０１が完成する。

続く固定工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、収容穴部９０内にセラミックコンデンサ１０１を収容する（図９参照）。このとき、収容穴部９０の裏面側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。

その後、樹脂充填部９２により、収容穴部９０の内面とセラミックコンデンサ１０１の側面との隙間を埋める。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックコンデンサ１０１が基材１６１に固定される。そして、この時点で、粘着テープ１７１を剥離する。

次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ６００μｍ）を熱圧着により貼付し、露光及び現像を行うことにより、ビア導体１６５が形成されるべき位置に盲孔１６６を有するサブ基材１６４を形成する（図１０参照）。さらに、従来公知の手法に従って電解銅めっきを行い、盲孔１６６の内部にビア導体１６５を形成するとともに、サブ基材１６４の上面に導体層４１，４２をパターン形成する（図１１参照）。

次に、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的には、コア主面１２上及びコア裏面１３上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３，４７が形成されるべき位置に盲孔１８１，１８２を有する樹脂絶縁層３３，３４を形成する（図１２参照）。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔１８１，１８２の内部にビア導体４３，４７を形成するとともに、樹脂絶縁層３３，３４上に導体層４２を形成する。

さらに、樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３，４７が形成されるべき位置に盲孔を有する樹脂絶縁層３５，３６を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部にビア導体４３，４７を形成するとともに、樹脂絶縁層３５上に端子パッド４４を形成し、樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。

次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる配線基板１０が完成する。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態のセラミックコンデンサ１０１によれば、各コンデンサ機能部１０７〜１０９を構成する電源用内部電極層１４１〜１４３及びグランド用内部電極層１４４がそれぞれ互いに異なる層にて個別に設けられ、各層を占有している。これにより、コンデンサ機能部１０７〜１０９の位置に関係なく、電源用ビア導体１３１〜１３３の位置を任意に設定することができる。よって、電源用内部電極層１４１〜１４３の配置の自由度が大きくなり、ひいては、セラミックコンデンサ１０１の設計の自由度が大きくなる。

また、各コンデンサ機能部１０７〜１０９において電源用内部電極層１４１〜１４３及びグランド用内部電極層１４４の層数を自由に設定でき、ひいては、各コンデンサ機能部１０７〜１０９の静電容量を自由に設定できる。具体的には、電源用内部電極層１４１〜１４３及びグランド用内部電極層１４４の層数を多くするほど、静電容量の大きなコンデンサ機能部１０７〜１０９を実現できる。さらに、電源用内部電極層１４１〜１４３を電源用ビア導体１３１〜１３３で接続するだけで電源系統Ａ１〜Ａ３を構成できるため、電源系統を増やすことも容易である。

（２）従来、コンデンサ機能部が平面方向に沿って配置されたコンデンサが提案されている（図１４参照）。しかし、この場合、電源系統が増えるに従ってコンデンサ機能部を構成する内部電極層の面積が小さくなるため、所定の静電容量を確保することが困難になる。一方、本実施形態のセラミックコンデンサ１０１は、コンデンサ機能部１０７〜１０９をセラミック焼結体１０４の厚さ方向に分割している。この場合、それぞれのコンデンサ機能部１０７〜１０９の内部電極層を薄くすれば、電源系統が増えたとしても所定の静電容量を確保することができる。

（３）本実施形態では、全ての電源用接続端子領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、各電源用接続端子領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記各電源用接続端子領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、各電源用接続端子領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。

さらに、本実施形態のセラミックコンデンサ１０１は３つのコンデンサ機能部１０７〜１０９を有するため、各コンデンサ機能部１０７〜１０９にてノイズを除去することでＩＣチップ２１の各プロセッサコア２４〜２６へ良好な電源供給を行うことができる。しかも、各プロセッサコア２４〜２６は各コンデンサ機能部１０７〜１０９の真上にそれぞれ配置される。これにより、各プロセッサコア２４〜２６と各コンデンサ機能部１０７〜１０９とを電気的に接続する導通経路が最短となる。ゆえに、各プロセッサコア２４〜２６に対する電源供給をスムーズに行うことができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。

なお、本発明の実施形態は以下のように変更してもよい。

・上記実施形態のセラミックコンデンサ１０１はコア基板１１内に収容されていた。しかし、上記実施形態のセラミックコンデンサ１０１よりも薄くしたセラミックコンデンサ１９１を形成し、そのセラミックコンデンサ１９１を第１ビルドアップ層１９２内（例えば図１３参照）に収容してもよい。このようにすれば、セラミックコンデンサ１０１がコア基板１１内に収容される場合に比べて、ＩＣチップ２１とセラミックコンデンサとを電気的に接続する導通経路（コンデンサ接続配線）が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサ１０１によりＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサとの間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。なお、薄くしたセラミックコンデンサ１９１を用いたとしてもセラミックコンデンサ１９１自体は厚いため、図１３では、ビルドアップ層を、上記実施形態よりも多くの樹脂絶縁層（樹脂絶縁層１９３）からなる第１ビルドアップ層１９２に具体化している。なお、上記実施形態のセラミックコンデンサ１０１を、上記実施形態と同じ第１ビルドアップ層３１内に収容してもよい。

・上記実施形態のセラミックコンデンサ１０１は３つのコンデンサ機能部１０７〜１０９を有していたが、２つのコンデンサ機能部を有していてもよいし、４つ以上のコンデンサ機能部を有していてもよい。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）第１電源用内部電極層とグランド用内部電極層とによって構成される第１コンデンサ機能部、第２電源用内部電極層と前記グランド用内部電極層とによって構成される第２コンデンサ機能部、及び、第３電源用内部電極層と前記グランド用内部電極層とによって構成される第３コンデンサ機能部をその内部に有するコンデンサであって、コンデンサ主面及びコンデンサ裏面を有するとともに、互いに異なる層にて個別に設けられた前記第１電源用内部電極層、前記第２電源用内部電極層及び前記第３電源用内部電極層と、前記グランド用内部電極層とが誘電体層を介して積層配置された構造を有するコンデンサ本体と、前記第１電源用内部電極層が前記コンデンサ本体内にて接続された第１電源用ビア導体と、前記第２電源用内部電極層が前記コンデンサ本体内にて接続された第２電源用ビア導体と、前記第３電源用内部電極層が前記コンデンサ本体内にて接続された第３電源用ビア導体と、前記グランド用内部電極層が前記コンデンサ本体内にて接続されたグランド用ビア導体と、前記第１電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された第１電源用電極と、前記第２電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された第２電源用電極と、前記第３電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された第３電源用電極と、前記グランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続されたグランド用電極とを備え、前記コンデンサ本体は、前記第１コンデンサ機能部、前記第２コンデンサ機能部及び前記第３コンデンサ機能部が積層配置された構造を有することを特徴とするコンデンサ。

（２）電源用内部電極層とグランド用内部電極層とによって構成されるコンデンサ機能部をその内部に複数有するコンデンサであって、コンデンサ主面及びコンデンサ裏面を有するとともに、互いに異なる層にて個別に設けられた複数の前記電源用内部電極層と前記グランド用内部電極層とが誘電体層を介して積層配置された構造を有するコンデンサ本体と、複数の電源系統ごとに設けられ、同じ電源系統に属する電源用内部電極層が前記コンデンサ本体内にて接続された複数の電源用ビア導体と、前記グランド用内部電極層が前記コンデンサ本体内にて接続されたグランド用ビア導体と、前記複数の電源系統ごとに設けられ、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の電源用電極と、前記グランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続されたグランド用電極とを備え、前記複数の電源用ビア導体及び前記グランド用ビア導体が全体としてアレイ状に配置され、前記コンデンサ本体は、前記コンデンサ機能部が積層配置された構造を有することを特徴とするコンデンサ。

（３）複数の電源系統に対応して機能し、電源用内部電極層とグランド用内部電極層とによって構成されるコンデンサ機能部をその内部に複数有するコンデンサであって、コンデンサ主面及びコンデンサ裏面を有するとともに、前記複数の電源系統に対応し互いに異なる層にて個別に設けられた複数の前記電源用内部電極層と前記グランド用内部電極層とが誘電体層を介して積層配置された構造を有するコンデンサ本体と、前記複数の電源系統ごとに設けられ、同じ電源系統に属する電源用内部電極層が前記コンデンサ本体内にて接続された複数の電源用ビア導体と、前記グランド用内部電極層が前記コンデンサ本体内にて接続されたグランド用ビア導体と、前記複数の電源系統ごとに設けられ、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の電源用電極と、前記グランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続されたグランド用電極とを備えていることを特徴とするコンデンサ。

本発明を具体化した一実施形態の配線基板を示す概略断面図。 セラミックコンデンサを示す概略断面図。 セラミックコンデンサの内層における接続を説明するための概略説明図。 セラミックコンデンサの内層における接続を説明するための概略説明図。 セラミックコンデンサの内層における接続を説明するための概略説明図。 セラミックコンデンサの内層における接続を説明するための概略説明図。 セラミックコンデンサとＩＣチップとの接続を説明するための概略説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 他の実施形態の配線基板を示す概略断面図。 従来技術におけるセラミックコンデンサを示す概略断面図。

符号の説明

１０…配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
２１…半導体集積回路素子としてのＩＣチップ
２２…電源用接続端子としての面接続端子
２３…電線用接続端子領域
３１，１９２…配線積層部としての第１ビルドアップ層
３３，３５…層間絶縁層としての樹脂絶縁層
３９…配線積層部の表面
４２…導体層
４３…配線積層部用ビア導体
１０１，１９１…コンデンサとしてのセラミックコンデンサ
１０２…コンデンサ主面
１０３…コンデンサ裏面
１０４…コンデンサ本体としてのセラミック焼結体
１０５…誘電体層としてのセラミック誘電体層
１０７…コンデンサ機能部としての第１コンデンサ機能部
１０８…コンデンサ機能部としての第２コンデンサ機能部
１０９…コンデンサ機能部としての第３コンデンサ機能部
１１１…電源用電極としての上面側第１電源用電極
１１２…電源用電極としての上面側第２電源用電極
１１３…電源用電極としての上面側第３電源用電極
１１４…グランド用電極としての上面側グランド用電極
１２１…電源用電極としての裏面側第１電源用電極
１２２…電源用電極としての裏面側第２電源用電極
１２３…電源用電極としての裏面側第３電源用電極
１２４…グランド用電極としての裏面側グランド用電極
１３１…電源用ビア導体としての第１電源用ビア導体
１３２…電源用ビア導体としての第２電源用ビア導体
１３３…電源用ビア導体としての第３電源用ビア導体
１３４…グランド用ビア導体
１４１…電源用内部電極層としての第１電源用内部電極層
１４２…電源用内部電極層としての第２電源用内部電極層
１４３…電源用内部電極層としての第３電源用内部電極層
１４４…グランド用内部電極層
Ａ１…電源系統としての第１電源系統
Ａ２…電源系統としての第２電源系統
Ａ３…電源系統としての第３電源系統

Claims (7)

1. 複数の電源系統に対応して機能し、電源用内部電極層とグランド用内部電極層とによって構成されるコンデンサ機能部をその内部に複数有するコンデンサであって、
   コンデンサ主面及びコンデンサ裏面を有するとともに、互いに異なる層にて個別に設けられた複数の前記電源用内部電極層と前記グランド用内部電極層とが誘電体層を介して積層配置された構造を有するコンデンサ本体を備え、
   複数の前記コンデンサ機能部は、
   複数の電源系統ごとに設けられ、同じ電源系統に属する電源用内部電極層が前記コンデンサ本体内にて接続された複数の電源用ビア導体と、
   前記グランド用内部電極層が前記コンデンサ本体内にて接続されたグランド用ビア導体とをそれぞれ含み、
   前記複数の電源系統ごとに設けられ、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の電源用電極を備え、
   前記グランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続されたグランド用電極を備えていることを特徴とするコンデンサ。
2. 前記コンデンサ本体は、前記誘電体層を介して前記電源用内部電極層と前記グランド用内部電極層とが交互に積層配置された構造を有することを特徴とする請求項１に記載のコンデンサ。
3. 特定のコンデンサ機能部を構成する最下層の電源用内部電極層と、前記特定のコンデンサ機能部の下側に隣接するコンデンサ機能部を構成する最上層の電源用内部電極層との間に、１層の前記グランド用内部電極層が配置されていることを特徴とする請求項１または２に記載のコンデンサ。
4. 前記コンデンサ主面に最も近い内部電極層は、前記グランド用内部電極層であることを特徴とする請求項１乃至３のいずれか１項に記載のコンデンサ。
5. 請求項１乃至４のいずれか１項に記載のコンデンサと、
   コア主面及びコア裏面を有するコア基板と、
   層間絶縁層及び導体層を前記コア主面の上にて交互に積層した構造を有し、前記導体層同士が配線積層部用ビア導体を介して相互に電気的に接続される配線積層部と
   を備え、
   前記配線積層部の表面上において前記コンデンサの真上の領域内に、半導体集積回路素子の電源用接続端子が位置しうる電源用接続端子領域が前記複数の電源系統ごとに複数種類設定され、
   前記複数の電源用電極は、それぞれ同じ電源系統の電源用接続端子領域の直下または直下近傍に配置されており、同じ電源系統ごとに、前記導体層及び前記配線積層部用ビア導体を介して互いに電気的に接続される
   ことを特徴とする配線基板。
6. 前記コンデンサが、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記コア基板内に収容されていることを特徴とする請求項５に記載の配線基板。
7. 前記コンデンサが、前記配線積層部内に収容されていることを特徴とする請求項６に記載の配線基板。

Images