JP2014072279A - 部品内蔵配線基板の製造方法 - Google Patents
部品内蔵配線基板の製造方法 Download PDFInfo
- Publication number
- JP2014072279A JP2014072279A JP2012215703A JP2012215703A JP2014072279A JP 2014072279 A JP2014072279 A JP 2014072279A JP 2012215703 A JP2012215703 A JP 2012215703A JP 2012215703 A JP2012215703 A JP 2012215703A JP 2014072279 A JP2014072279 A JP 2014072279A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- prepreg
- release film
- cores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決方法】複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、複数の貫通孔が形成された単一の配線基板コアを、離型フィルム上で、この離型フィルムの上面に形成された粘着剤に付着して配設する。次いで、配線基板コア間に形成された貫通孔内に、離型フィルムの粘着剤に付着するようにして電子部品を配設し、配線基板コア上に、貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、配線基板コア側に位置するようにして積層する。次いで、離型フィルム、配線基板コア及びプリプレグからなる積層体を加熱して、プリプレグ中の樹脂によって貫通孔内に配設された電子部品と貫通孔との間に形成された隙間を充填した後、離型フィルムを剥離する。
【選択図】図3
Description
粘着剤が貼付された離型フィルムを準備する工程と、
複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着して配設する工程と、
前記配線基板コアの前記複数の貫通孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
前記単一の配線基板コア上に、前記貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記単一の配線基板コア側に位置するようにして積層する工程と、
前記離型フィルム、前記単一の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記貫通孔内に配設された前記電子部品と前記貫通孔との間に形成された隙間を充填する工程と、
前記離型フィルムを剥離する工程と、
を具えることを特徴とする、部品内蔵配線基板を製造方法に関する。
粘着剤が貼付された離型フィルムを準備する工程と、
複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着し、かつ互いに離隔するようにして配設する工程と、
前記複数の配線基板コア間に形成された孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
前記複数の配線基板コア上に、前記孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記複数の配線基板コア側に位置するようにして積層する工程と、
前記離型フィルム、前記複数の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記孔内に配設された前記電子部品と前記孔との間に形成された隙間を充填する工程と、
前記離型フィルムを剥離する工程と、
を具えることを特徴とする、部品内蔵配線基板を製造方法
図1〜図7は、本実施形態の部品内蔵配線基板の製造方法を説明するための工程図である。
図10は、本実施形態の部品内蔵配線基板の製造方法を説明するための工程図である。
本実施形態では、上述のようにして得た部品内蔵配線基板の中間体に相当する部品内蔵配線基板10X及び10Yの特徴について説明する。
11 離型フィルム
12 配線基板コア
121 配線層
122 絶縁層
123 ビア
12O 貫通孔
131,132,133 電子部品
14 プリプレグ
14A 配線層
14B ビア
16 配線層
17 ワイヤ
18 溶融状態の熱硬化性樹脂あるいはプリプレグ
19 半硬化状態(Bステージ)の熱硬化性樹脂あるいはプリプレグのシート
Claims (6)
- 粘着剤が貼付された離型フィルムを準備する工程と、
複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着して配設する工程と、
前記配線基板コアの前記複数の貫通孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
前記単一の配線基板コア上に、前記貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記単一の配線基板コア側に位置するようにして積層する工程と、
前記離型フィルム、前記単一の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記貫通孔内に配設された前記電子部品と前記貫通孔との間に形成された隙間を充填する工程と、
前記離型フィルムを剥離する工程と、
を具えることを特徴とする、部品内蔵配線基板を製造方法。 - 粘着剤が貼付された離型フィルムを準備する工程と、
複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着し、かつ互いに離隔するようにして配設する工程と、
前記複数の配線基板コア間に形成された孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
前記複数の配線基板コア上に、前記孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記複数の配線基板コア側に位置するようにして積層する工程と、
前記離型フィルム、前記複数の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記孔内に配設された前記電子部品と前記孔との間に形成された隙間を充填する工程と、
前記離型フィルムを剥離する工程と、
を具えることを特徴とする、部品内蔵配線基板を製造方法。 - 前記プリプレグを前記単一の配線基板コア又は前記複数の配線基板コア上に積層する以前に、前記隙間に樹脂注入を行う工程を具えることを特徴とする、請求項1又は2に記載の部品内蔵配線基板の製造方法。
- 前記単一の配線基板コア又は前記複数の配線基板コアの離型フィルム側には前記配線層が位置し、前記離型フィルムを剥離した後に、前記単一の配線基板コア又は前記複数の配線基板コアの前記離型フィルム側の配線層と、前記電子部品の電極部とを電気的に接続するための追加の配線層を形成する工程を具えることを特徴とする、請求項1〜3のいずれか一に記載の部品内蔵配線基板の製造方法。
- 前記単一の配線基板コア又は前記複数の配線基板コアの離型フィルム側には前記絶縁層が位置し、前記離型フィルムを剥離した後に、前記単一の配線基板コア又は前記複数の配線基板コアの露出した前記層間接続体同士、及び前記層間接続体と前記電子部品の電極部とを電気的に接続するための追加の配線層を形成する工程を具えることを特徴とする、請求項1〜3のいずれか一に記載の部品内蔵配線基板の製造方法。
- 複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コア、又は前記複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを含む多層配線基板と、
前記多層配線基板の、前記複数の配線基板コア間に位置する少なくとも1つの追加の絶縁層内に埋設され、電極部を含む下面が前記多層配線基板から外部に露出している電子部品と、
を具えることを特徴とする、部品内蔵配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012215703A JP2014072279A (ja) | 2012-09-28 | 2012-09-28 | 部品内蔵配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012215703A JP2014072279A (ja) | 2012-09-28 | 2012-09-28 | 部品内蔵配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014072279A true JP2014072279A (ja) | 2014-04-21 |
Family
ID=50747255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012215703A Pending JP2014072279A (ja) | 2012-09-28 | 2012-09-28 | 部品内蔵配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014072279A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
US20170271264A1 (en) | 2014-09-19 | 2017-09-21 | Kyu-oh Lee | Semiconductor packages with embedded bridge interconnects |
JP2018529231A (ja) * | 2015-09-03 | 2018-10-04 | ルミレッズ ホールディング ベーフェー | Ledデバイスを製造する方法 |
CN109216335A (zh) * | 2017-07-07 | 2019-01-15 | 三星电机株式会社 | 扇出型半导体封装模块 |
JP2019161214A (ja) * | 2018-03-15 | 2019-09-19 | サムスン エレクトロニクス カンパニー リミテッド | 半導体パッケージ |
JPWO2018123969A1 (ja) * | 2016-12-27 | 2019-10-31 | 株式会社村田製作所 | 電子部品装置、高周波フロントエンド回路、及び通信装置 |
JP2019212887A (ja) * | 2018-06-04 | 2019-12-12 | サムスン エレクトロニクス カンパニー リミテッド | 半導体パッケージ |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01183195A (ja) * | 1988-01-18 | 1989-07-20 | Toshiba Corp | 多層印刷配線板装置の製造方法 |
JPH02312296A (ja) * | 1989-05-26 | 1990-12-27 | Japan Radio Co Ltd | 高密度実装モジュールの製造方法 |
JPH0582710A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 半導体装置の実装構造 |
JP2003209201A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | 半導体ユニット、半導体ユニット製造方法及び半導体装置 |
JP2005033141A (ja) * | 2003-07-11 | 2005-02-03 | Sony Corp | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造 |
JP2007305631A (ja) * | 2006-05-08 | 2007-11-22 | Murata Mfg Co Ltd | 樹脂多層基板、複合型電子部品及びそれぞれの製造方法 |
JP2008016729A (ja) * | 2006-07-07 | 2008-01-24 | Kyushu Institute Of Technology | 両面電極構造の半導体装置の製造方法 |
WO2008056499A1 (en) * | 2006-11-06 | 2008-05-15 | Nec Corporation | Semiconductor device and method for manufacturing same |
JP2008244030A (ja) * | 2007-03-27 | 2008-10-09 | Ngk Spark Plug Co Ltd | コンデンサ内蔵配線基板 |
JP2009111307A (ja) * | 2007-11-01 | 2009-05-21 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
JP2009200389A (ja) * | 2008-02-25 | 2009-09-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
US20090316373A1 (en) * | 2008-06-19 | 2009-12-24 | Samsung Electro-Mechanics Co. Ltd. | PCB having chips embedded therein and method of manfacturing the same |
JP2011018893A (ja) * | 2009-07-08 | 2011-01-27 | Samsung Electro-Mechanics Co Ltd | 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法 |
JP2011249457A (ja) * | 2010-05-25 | 2011-12-08 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2012
- 2012-09-28 JP JP2012215703A patent/JP2014072279A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01183195A (ja) * | 1988-01-18 | 1989-07-20 | Toshiba Corp | 多層印刷配線板装置の製造方法 |
JPH02312296A (ja) * | 1989-05-26 | 1990-12-27 | Japan Radio Co Ltd | 高密度実装モジュールの製造方法 |
JPH0582710A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 半導体装置の実装構造 |
JP2003209201A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | 半導体ユニット、半導体ユニット製造方法及び半導体装置 |
JP2005033141A (ja) * | 2003-07-11 | 2005-02-03 | Sony Corp | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造 |
JP2007305631A (ja) * | 2006-05-08 | 2007-11-22 | Murata Mfg Co Ltd | 樹脂多層基板、複合型電子部品及びそれぞれの製造方法 |
JP2008016729A (ja) * | 2006-07-07 | 2008-01-24 | Kyushu Institute Of Technology | 両面電極構造の半導体装置の製造方法 |
WO2008056499A1 (en) * | 2006-11-06 | 2008-05-15 | Nec Corporation | Semiconductor device and method for manufacturing same |
JP2008244030A (ja) * | 2007-03-27 | 2008-10-09 | Ngk Spark Plug Co Ltd | コンデンサ内蔵配線基板 |
JP2009111307A (ja) * | 2007-11-01 | 2009-05-21 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
JP2009200389A (ja) * | 2008-02-25 | 2009-09-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
US20090316373A1 (en) * | 2008-06-19 | 2009-12-24 | Samsung Electro-Mechanics Co. Ltd. | PCB having chips embedded therein and method of manfacturing the same |
JP2011018893A (ja) * | 2009-07-08 | 2011-01-27 | Samsung Electro-Mechanics Co Ltd | 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法 |
JP2011249457A (ja) * | 2010-05-25 | 2011-12-08 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
US10446500B2 (en) | 2014-09-19 | 2019-10-15 | Intel Corporation | Semiconductor packages with embedded bridge interconnects |
US20170271264A1 (en) | 2014-09-19 | 2017-09-21 | Kyu-oh Lee | Semiconductor packages with embedded bridge interconnects |
JP2017529691A (ja) * | 2014-09-19 | 2017-10-05 | インテル・コーポレーション | ブリッジ型相互接続を埋め込んだ半導体パッケージ |
US10468352B2 (en) | 2014-09-19 | 2019-11-05 | Intel Corporation | Semiconductor packages with embedded bridge interconnects |
JP2018529231A (ja) * | 2015-09-03 | 2018-10-04 | ルミレッズ ホールディング ベーフェー | Ledデバイスを製造する方法 |
JP7033060B2 (ja) | 2015-09-03 | 2022-03-09 | ルミレッズ ホールディング ベーフェー | Ledデバイスを製造する方法 |
JPWO2018123969A1 (ja) * | 2016-12-27 | 2019-10-31 | 株式会社村田製作所 | 電子部品装置、高周波フロントエンド回路、及び通信装置 |
CN109216335A (zh) * | 2017-07-07 | 2019-01-15 | 三星电机株式会社 | 扇出型半导体封装模块 |
JP2019016770A (ja) * | 2017-07-07 | 2019-01-31 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージモジュール |
KR102081086B1 (ko) * | 2017-07-07 | 2020-02-25 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 모듈 |
KR20190005697A (ko) * | 2017-07-07 | 2019-01-16 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 모듈 |
CN109216335B (zh) * | 2017-07-07 | 2022-05-03 | 三星电子株式会社 | 扇出型半导体封装模块 |
JP2019161214A (ja) * | 2018-03-15 | 2019-09-19 | サムスン エレクトロニクス カンパニー リミテッド | 半導体パッケージ |
US10727212B2 (en) | 2018-03-15 | 2020-07-28 | Samsung Electronics Co., Ltd. | Semiconductor package |
JP2019212887A (ja) * | 2018-06-04 | 2019-12-12 | サムスン エレクトロニクス カンパニー リミテッド | 半導体パッケージ |
US10825775B2 (en) | 2018-06-04 | 2020-11-03 | Samsung Electronics Co., Ltd. | Semiconductor package integrating active and passive components with electromagnetic shielding |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10015885B2 (en) | Printed circuit board, and method for manufacturing same | |
JP4504798B2 (ja) | 多段構成半導体モジュール | |
TWI530241B (zh) | A multi - layer circuit board manufacturing method for embedded electronic components | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
JP2014072279A (ja) | 部品内蔵配線基板の製造方法 | |
WO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
JP2009010358A (ja) | 電子部品内蔵モジュール及びその製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
KR20150035251A (ko) | 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
JP5490525B2 (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
KR100734234B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP2009295687A (ja) | 配線基板内蔵用電子部品及び配線基板 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
KR20160090626A (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2010010714A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US9443830B1 (en) | Printed circuits with embedded semiconductor dies | |
JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
TWI584711B (zh) | A multi - layer circuit board manufacturing method for embedded electronic components | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160913 |