JP2014072279A - 部品内蔵配線基板の製造方法 - Google Patents

部品内蔵配線基板の製造方法 Download PDF

Info

Publication number
JP2014072279A
JP2014072279A JP2012215703A JP2012215703A JP2014072279A JP 2014072279 A JP2014072279 A JP 2014072279A JP 2012215703 A JP2012215703 A JP 2012215703A JP 2012215703 A JP2012215703 A JP 2012215703A JP 2014072279 A JP2014072279 A JP 2014072279A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
prepreg
release film
cores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012215703A
Other languages
English (en)
Inventor
Kohei Ota
浩平 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012215703A priority Critical patent/JP2014072279A/ja
Publication of JP2014072279A publication Critical patent/JP2014072279A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板中に部品を内蔵させた部品内蔵配線基板において、その製造歩留まりの劣化を抑制し、信頼性の低下を抑制する。
【解決方法】複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、複数の貫通孔が形成された単一の配線基板コアを、離型フィルム上で、この離型フィルムの上面に形成された粘着剤に付着して配設する。次いで、配線基板コア間に形成された貫通孔内に、離型フィルムの粘着剤に付着するようにして電子部品を配設し、配線基板コア上に、貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、配線基板コア側に位置するようにして積層する。次いで、離型フィルム、配線基板コア及びプリプレグからなる積層体を加熱して、プリプレグ中の樹脂によって貫通孔内に配設された電子部品と貫通孔との間に形成された隙間を充填した後、離型フィルムを剥離する。
【選択図】図3

Description

本発明は、携帯電話機器の分野や電子機器の分野において好適に用いることのできる部品内蔵配線基板の製造方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線基板中に部品を内蔵させた部品内蔵配線基板が盛んに開発されている。
このような部品内蔵配線基板においては、複数の配線層を互いに略平行となるようにして配置し、配線層間に絶縁部材を配し、半導体部品などの電子部品を配線層の少なくとも1つと電気的に接続するようにして絶縁部材中に埋設するとともに、絶縁部材間を厚さ方向に貫通した層間接続体(ビア)を形成し、複数の配線層を互いに電気的に接続するようにしている(例えば、特許文献1参照)。
しかしながら、特許文献1に記載の技術では、片面に配線層が形成された電気絶縁層を準備するとともに、電子部品が実装された両面配線を準備し、電気絶縁層の配線層が形成されていない側と、両面基板の電子部品とを対向配置し、その後、電気絶縁層と両面基板とを積層し、電子部品を電気絶縁層中に埋設させることによって、部品内蔵配線基板を製造する。この際、電気絶縁層の絶縁層部分は半硬化状態(Bステージ)の状態にあるが、上述した積層の際に、絶縁層部分が実装された電子部品を押圧し、電子部品の位置づれや剥離等を生じる場合がある。電子部品の位置づれや剥離等は、部品内蔵配線基板の製造歩留まりを劣化させ、また信頼性を低下させる原因となっていた。
一方、特許文献2及び特許文献3には、例えば両主面に配線層が形成された配線基板本体を準備し、この配線基板本体にスルーホール貫通孔を形成した後、粘着剤が付着したシート材で、スルーホール貫通孔の開口部を、当該粘着剤が配線基板本体に向けられるようにして覆い、その後、スルーホール貫通孔内に電子部品を挿入するとともに、スルーホール貫通孔内に露出した粘着剤に電子部品を付着させて固定し、スルーホール貫通孔内の、電子部品との隙間に樹脂注入を行い、加熱硬化させることにより、当該電子部品をスルーホール貫通孔内において樹脂によって埋設して部品内蔵配線基板を製造することが開示されている。
しかしながら、特許文献2及び特許文献3に記載の技術では、シート材を除去した後に、充填樹脂及び配線基板本体の主面を研磨して平坦化する必要があり、この結果、配線基板本体の両主面に形成した配線層が剥離したり、損傷したりする場合があった。このような配線層の剥離や損傷は、部品内蔵配線基板の製造歩留まりを劣化させ、また信頼性を低下させる原因となっていた。
特開2003−197849号 特許2002−204045号 特許2007−5768号
本発明は、配線基板中に部品を内蔵させた部品内蔵配線基板において、その製造歩留まりの劣化を抑制し、信頼性の低下を抑制することを目的とする。
上記目的を達成すべく、本発明は、
粘着剤が貼付された離型フィルムを準備する工程と、
複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着して配設する工程と、
前記配線基板コアの前記複数の貫通孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
前記単一の配線基板コア上に、前記貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記単一の配線基板コア側に位置するようにして積層する工程と、
前記離型フィルム、前記単一の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記貫通孔内に配設された前記電子部品と前記貫通孔との間に形成された隙間を充填する工程と、
前記離型フィルムを剥離する工程と、
を具えることを特徴とする、部品内蔵配線基板を製造方法に関する。
また、本発明は、
粘着剤が貼付された離型フィルムを準備する工程と、
複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着し、かつ互いに離隔するようにして配設する工程と、
前記複数の配線基板コア間に形成された孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
前記複数の配線基板コア上に、前記孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記複数の配線基板コア側に位置するようにして積層する工程と、
前記離型フィルム、前記複数の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記孔内に配設された前記電子部品と前記孔との間に形成された隙間を充填する工程と、
前記離型フィルムを剥離する工程と、
を具えることを特徴とする、部品内蔵配線基板を製造方法
本発明によれば、粘着剤が貼付された離型フィルム上に、複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、複数の配線層及び絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コアを、上記粘着剤に付着して配設する。その後、単一の配線基板コア間に形成された貫通孔内に、離型フィルムの粘着剤に付着するようにして電子部品を配設し、さらに単一の配線基板コア上に、貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが単一の配線基板コア側に位置するようにして積層して積層体を構成する。そして、当該積層体を加熱することにより、上記プリプレグ中の樹脂が上記貫通孔と当該貫通孔内に配設された電子部品との間に形成された隙間を充填するようにして部品内蔵配線基板を製造している。
したがって、上記プリプレグに形成された配線層が部品内蔵配線基板の上面、すなわち主面に位置するので、当該部品内蔵配線基板の主面は自ずから平坦となる。したがって、従来のように、配線基板本体の主面に平坦化工程を行う必要がないので、配線層の剥離や損傷を防止することができる。この結果、部品内蔵配線基板の製造歩留まりの劣化を抑制し、また信頼性低下を抑制することができる。
また、本発明によれば、粘着剤が貼付された離型フィルム上に、複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを、上記粘着剤に付着し、かつ互いに離隔するようにして配設する。その後、複数の配線基板コア間に形成された孔内に、離型フィルムの粘着剤に付着するようにして電子部品を配設し、さらに複数の配線基板コア上に、孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが複数の配線基板コア側に位置するようにして積層して積層体を構成する。そして、当該積層体を加熱することにより、上記プリプレグ中の樹脂が上記孔と当該孔内に配設された電子部品との間に形成された隙間を充填するようにして部品内蔵配線基板を製造している。
したがって、上記プリプレグに形成された配線層が部品内蔵配線基板の上面、すなわち主面に位置するので、当該部品内蔵配線基板の主面は自ずから平坦となる。したがって、従来のように、配線基板本体の主面に平坦化工程を行う必要がないので、配線層の剥離や損傷を防止することができる。この結果、部品内蔵配線基板の製造歩留まりの劣化を抑制し、また信頼性低下を抑制することができる。
なお、上記プリプレグを上記複数の配線基板コア上に積層する以前に、上記孔と当該孔内に配設された電子部品との間に形成された隙間の少なくとも一部に樹脂注入を行うこともできる。この場合、上記プリプレグ中の樹脂の量が隙間を十分に充填するに際して不足するような場合においても、上記樹脂注入によって不足分の樹脂を補うことができる。
但し、上述した樹脂注入は、上記孔内からブリードアウトしないように行う必要がある。上記樹脂注入が、上記孔内からブリードアウトしてしまうと、上記プリプレグを上記単一の配線基板コア又は複数の配線基板コア上に積層した際に、注入した樹脂が、当該プリプレグから外部にはみ出すようになってしまい、結果として、はみ出した樹脂を除去するための研磨工程等が必要となって、プリプレグに形成された配線層を損傷したり、剥離したりする場合が生じる。その結果、部品内蔵配線基板の製造歩留まりを劣化させ、また信頼性を低下させる。
なお、注入した樹脂は、プリプレグ積層する以前に予め硬化させてもよいし、プリプレグを積層した後の加熱工程において一括して硬化させてもよい。
また、上記製造方法によって得た部品内蔵配線基板は、複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コア、又は前記複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを含む多層配線基板と、前記多層配線基板の、前記複数の配線基板コア間に位置する少なくとも1つの追加の絶縁層内に埋設され、電極部を含む下面が前記多層配線基板から外部に露出している電子部品と、を具えることを特徴とする。
したがって、上述した部品内蔵配線基板を実用に供する場合、例えば、上記単一の配線基板コア又は複数の配線基板コアの配線層が、上記電子部品の下面と同じ側に露出している場合、露出した配線層と電子部品の電極部とを電気的に接続するための追加の配線層を形成する。
また、上記単一の配線基板コア又は複数の配線基板コアの絶縁層が、上記電子部品の下面と同じ側に露出している場合、露出した層間接続体同士、及び層間接続体と電子部品の電極部とを電気的に接続するための追加の配線層を形成する。
なお、上記いずれの場合においても、上述した追加の配線層を形成する代わりに、任意のマザーボードに対して、配線基板コアの配線層及び電子部品の電極部をはんだ等で電気的に接続してもよいし、配線基板コアの層間接続体及び電子部品の電極部をはんだ等で電気的に接続してもよい。
以上、本発明によれば、配線基板中に部品を内蔵させた部品内蔵配線基板において、その製造歩留まりの劣化を抑制し、信頼性の低下を抑制することができる。
第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法の変形例における工程図である。 第1の実施形態の部品内蔵配線基板の製造方法の変形例における工程図である。 第2の実施形態の部品内蔵配線基板の製造方法における工程図である。 第3の実施形態における部品内蔵配線基板のモジュールの概略構成を示す構成図である。
以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。
(第1の実施形態)
図1〜図7は、本実施形態の部品内蔵配線基板の製造方法を説明するための工程図である。
最初に、図1に示すように、上面に図示しない粘着剤が貼付された離型フィルム11を準備し、次いで、離型フィルム11上に、3つの貫通孔12Oが形成された単一の配線基板コア12を上記粘着剤に付着し、互いに離隔するようにして配設する。
離型フィルム11は、例えばポリイミド、ポリエステル、PET、ポリテトラフルオロエチレンから構成することができる。粘着剤は、例えばシリコーン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などが考えられる。この内、離型性(即ち、剥がし易さ)、耐熱性の点で優れているシリコーン系の粘着剤を使用するのが比較的好ましい。
また、配線基板コア12は、4つの配線層121と、これら配線層間に位置する4つの絶縁層122と、4つの配線層121間を電気的に接続する層間接続体としての4つのバンプ123とから構成されている。但し、配線層の数、絶縁層の数及びバンプ123の数は、必要に応じて任意の数とすることができる。
なお、本実施形態では、層間接続体をバンプとしているが、4つの層間接続体の一部あるいは総てを例えばスルーホールビアなどの他の形態の接続体とすることもできる。
なお、本実施形態では、配線基板コア12の最下部に絶縁層122が位置するようにしている。
配線層121及びバンプ123は、一般には安価な銅から構成するがそれ以外の電気的良導性の金、銀等の金属から構成することもできる。また、バンプ123は導電性ペーストから構成することもできる。絶縁層122は一般にエポキシ樹脂等の熱硬化樹脂あるいは炭素繊維やガラス繊維等にエポキシ樹脂等の熱硬化樹脂を含浸させたもの、いわゆるプリプレグから構成することができる。
また、各配線層121は必要に応じて配線パターンとして構成することもできるし、ベタのパターンとして構成することもできる。
次いで、図2に示すように、配線基板コア12に形成した3つの貫通孔12O内に、離型フィルム11の図示しない粘着剤に付着するようにして電子部品131,132及び133を配設する。本実施形態では、電子部品131及び132を半導体部品のような能動素子とし、その両側に電極部131A及び132Aを配設しており、電子部品133を抵抗、インダクタンス、コンデンサ等の受動素子とし、その下面に電極部としての電極端子133Aを配設している。
但し、必要に応じて、電子部品131及び132を受動部品とし、電子部品133を半導体部品とすることもできるし、総ての電子部品131〜133を半導体部品あるいは受動部品とすることもできる。
次いで、図3に示すように、配線基板コア12の上方に、上面に配線層14Aが形成されたプリプレグ14を配置する。なお、プリプレグ14中には、配線層14Aと電気的に接続し、当該プリプレグ14中を貫通するようにして形成したバンプ14Bが形成されている。次いで、プリプレグ14を、配線基板コア12上に、貫通孔12Oの開口部を塞ぐとともに、バンプ14Bが各配線基板コア12の上面に位置する配線層121と当接するようにして積層する。
次いで、図4に示すように、図3に示す工程で得た積層体を、例えば真空中で加熱プレスし、プリプレグ14中から溶出した樹脂によって貫通孔12O内に配設された電子部品131〜133と各貫通孔12Oとの間に形成された隙間を充填する。なお、真空中加熱プレスは、汎用の条件で行うことができる。
次いで、図5に示すように、真空中加熱プレス後の積層体から離型フィルム11を剥離することによって、図6に示すような部品内蔵配線基板10Xを得る。
但し、図6から明らかなように、図6に示す部品内蔵配線基板10Xは、電子部品131〜133の下面が部品内蔵配線基板10Xを構成する配線基板コア12からなる多層配線基板の外部に露出し、電子部品131〜133の電極部131A〜133Aが多層配線基板やその他の基板に対して電気的に接続されていない。したがって、部品内蔵配線基板10Xは、部品内蔵配線基板の中間体としての位置づけであるが、以下に説明するように、このような部品内蔵配線基板10Xは、最終的な部品内蔵配線基板として構成する場合に、種々の形態を採ることができるので、極めて有用性の高い部品内蔵配線基板である。
本実施形態では、上述のように、電子部品131〜133の下面が部品内蔵配線基板10Xを構成する配線基板コア12からなる多層配線基板の外部に露出し、また、各配線基板コア12の最下層に絶縁層122が位置しているので、当該絶縁層122も電子部品131〜133の下面と同じ側に露出し、その結果、最下層に形成されたバンプ123も同じ側に露出することになる。
したがって、部品内蔵配線基板10Xの電子部品131〜133の電極部131A〜133Aを他の基板と電気的に接続するとともに、露出したバンプ123を電気的な閉回路中に閉じ込めるべく、本実施形態では、図7に示すように、電子部品131及び132(の電極部131A及び132A)とバンプ123とを電気的に接続するための配線層16を形成するとともに、電子部品133(の電極部(電極端子133A)とバンプ123とを電気的に接続するためのワイヤ17を形成して、部品内蔵配線基板10として完成させている。
なお、配線層16及びワイヤ17は、特許請求の範囲における追加の配線層に相当する。
上述した電気的接続はあくまで一例であって、電子部品131及び132(の電極部131A及び132A)とバンプ123とを電気的に接続するためにワイヤ17を用いることもできるし、電子部品133(の電極部(電極端子133A)とバンプ123とを電気的に接続するために配線層16を用いることもできる。また、総ての電気的接続を配線層16で行うこともできるし、ワイヤ17で行うこともできる。
ワイヤ17はいわゆるワイヤボンディングによって上述のような電気的接続を行い、配線層16は、めっき法やCVD法、PVD法を用いて形成することができる。なお、配線層16をパターン化する場合は、めっき法等によって形成したベタの配線層に対して所定のマスクを用いてエッチング等を施す。
本実施形態によれば、プリプレグ14に形成された配線層14Aが部品内蔵配線基板10Xの上面、すなわち主面に位置するので、部品内蔵配線基板10Xの主面は自ずから平坦となる。したがって、従来のように、配線基板本体の主面に平坦化工程を行う必要がないので、配線層の剥離や損傷を防止することができる。この結果、部品内蔵配線基板10Xの製造歩留まりの劣化を抑制し、また信頼性低下を抑制することができる。
図8及び図9は、本実施形態の変形例を示す工程図である。すなわち、上記実施形態では、最下層に絶縁層122が位置するような配線基板コア12を準備したが、本変形例では、最下層に配線層121が位置するような配線基板コア12を準備する。
本変形例においても、図1〜図6に示す工程を経ることにより、図8に示すような部品内蔵配線基板10Yを得る。但し、本変形例では、配線基板コア12の最下層に配線層121が位置しているので、図8に示す部品内蔵配線基板10Yにおいては、電子部品131〜133の下面が部品内蔵配線基板10Yを構成する配線基板コア12からなる多層配線基板の外部に露出し、また、各配線基板コア12の最下層に配線層121が位置しているので、当該配線層121も電子部品131〜133の下面と同じ側に露出する。
したがって、部品内蔵配線基板10Yの電子部品131〜133の電極部131A〜133Aを他の基板と電気的に接続すべく、本実施形態では、図9に示すように、電子部品131及び132(の電極部131A及び132A)と配線層121とを電気的に接続するための配線層16を形成するとともに、電子部品133(の電極部(電極端子133A)と配線層121とを電気的に接続するためのワイヤ17を形成して、部品内蔵配線基板10として完成させている。
なお、上述した電気的接続はあくまで一例であって、電子部品131及び132(の電極部131A及び132A)と配線層121とを電気的に接続するためにワイヤ17を用いることもできるし、電子部品133(の電極部(電極端子133A)と配線層121とを電気的に接続するために配線層16を用いることもできる。また、総ての電気的接続を配線層16で行うこともできるし、ワイヤ17で行うこともできる。
本変形例においても、プリプレグ14に形成された配線層14Aが部品内蔵配線基板10Yの上面、すなわち主面に位置するので、部品内蔵配線基板10Yの主面は自ずから平坦となる。したがって、従来のように、配線基板本体の主面に平坦化工程を行う必要がないので、配線層の剥離や損傷を防止することができる。この結果、部品内蔵配線基板10Yの製造歩留まりの劣化を抑制し、また信頼性低下を抑制することができる。
なお、本実施形態では、3つの貫通孔12Oが形成された単一の配線基板コアを用いて部品内蔵配線基板10を製造しているが、単一の配線基板コアの代わりに、離型フィルム11上に複数の配線基板を離隔して配置し、これによって形成される3つの孔内に上記電子部品を配設し、その後、単一の配線基板コア12及び貫通孔12Oに対する場合と同様の工程を施して上記部品内蔵配線基板10を製造してもよい。
(第2の実施形態)
図10は、本実施形態の部品内蔵配線基板の製造方法を説明するための工程図である。
本実施形態の部品内蔵配線基板の製造方法においては、第1の実施形態と同様に、図1に示すように、上面に図示しない粘着剤が貼付された離型フィルム11を準備し、次いで、離型フィルム11上に、配線基板コア12を上記粘着剤に付着し、互いに離隔するようにして配設する。
この場合、配線基板コア12の最下部に絶縁層122が位置するようにしてもよいし、上記変形例で説明したように、配線基板コア12の最下部に配線層121が位置するようにしてもよい。但し、以下では、配線基板コア12の最下部に配線層121が位置する場合について説明する。
次いで、図2に示すように、配線基板コア12に形成された3つの貫通孔12O内に、離型フィルム11の図示しない粘着剤に付着するようにして電子部品131,132及び133を配設する。
次いで、図10に示すように、貫通孔12Oと当該貫通孔12O内に配設された電子部品131〜133との間に形成された隙間の少なくとも一部に樹脂注入を行う。この樹脂注入は、溶融状態の熱硬化性樹脂あるいはプリプレグ18をインクジェットなどの装置を用いて上記隙間に直接注入するようにすることもできるし、半硬化状態(Bステージ)の熱硬化性樹脂あるいはプリプレグのシート19を上記隙間内に配設して、間接的に注入することもできる。
この場合、後に使用するプリプレグ14中の樹脂の量が隙間を十分に充填するに際して不足するような場合においても、上記樹脂注入によって不足分の樹脂を補うことができる。
但し、上述した樹脂注入は、貫通孔12O内からブリードアウトしないように行う必要がある。上記樹脂注入が、貫通孔12O内からブリードアウトしてしまうと、プリプレグ14を配線基板コア12上に積層した際に、注入した樹脂が、プリプレグ14から外部にはみ出すようになってしまい、結果として、はみ出した樹脂を除去するための研磨工程等が必要となって、プリプレグ14に形成された配線層を損傷したり、剥離したりする場合が生じる。その結果、部品内蔵配線基板の製造歩留まりを劣化させ、また信頼性を低下させる。
その後は、図3に示すように、配線基板コア12の上方に、上面に配線層14Aが形成されたプリプレグ14を配置し、図4に示すように、図3に示す工程で得た積層体を、例えば真空中で加熱プレスし、プリプレグ14中から溶出した樹脂によって貫通孔12O内に配設された電子部品131〜133と各貫通孔12Oとの間に形成された隙間を充填する。次いで、図5に示すように、真空中加熱プレス後の積層体から離型フィルム11を剥離することによって、図6に示すような部品内蔵配線基板10Xを得る。
なお、注入した樹脂は、プリプレグ14を積層する以前に予め硬化させてもよいし、プリプレグ14を積層した後の加熱工程において一括して硬化させてもよい。
本実施形態においても、プリプレグ14に形成された配線層14Aが部品内蔵配線基板10Xの上面、すなわち主面に位置するので、部品内蔵配線基板10Xの主面は自ずから平坦となる。したがって、従来のように、配線基板本体の主面に平坦化工程を行う必要がないので、配線層の剥離や損傷を防止することができる。この結果、部品内蔵配線基板10Xの製造歩留まりの劣化を抑制し、また信頼性低下を抑制することができる。
(第3の実施形態)
本実施形態では、上述のようにして得た部品内蔵配線基板の中間体に相当する部品内蔵配線基板10X及び10Yの特徴について説明する。
上述のようにして製造した部品内蔵配線基板10X及び10Yは、上述のようにして配線層16及びワイヤ17等を用いて電子部品131〜133等の電気的接続を行わず、直接他の基板、いわゆるマザーボード上に実装し、当該マザーボードに対して電子部品131〜133等の電気的接続を行うことができる。
図11は、本実施形態で説明する部品内蔵配線基板のモジュール20の概略構成を示す構成図である。なお、図11では、部品内蔵配線基板10Yを用いたモジュール20について説明しているが、部品内蔵配線基板10Xを用いた場合についても同様である。
図11に示す部品内蔵配線基板のモジュール20では、電子部品132及び133は、配線層16によって配線基板コア12の最下層に位置する配線層12と電気的に接続され、電子部品131、配線基板コア12の右端側に位置する部分の最下層の配線層121がマザーボード21にはんだ22によって電気的に接続されており、電子部品133がはんだ133Bによってマザーボード21に電気的に接続されている。
したがって、電子部品131は、部品内蔵配線基板10Yの配線基板コア12から構成される多層配線基板からではなく、マザーボード21からの電源電圧によって駆動し、また、電子部品131からの制御信号はマザーボード21を介して外部回路等に送信される。
同様に、配線基板コア12の最も右端側の最下層の配線層121がマザーボード21に電気的に接続されているので、部品内蔵配線基板10Y内の他の電子部品132及び133も、各配線層121及び14A、並びに各バンプ123を介してマザーボード21から供給される電源電圧で駆動されるようになる。また、電子部品132からの制御信号も各配線層121及び14A、並びに各バンプ123を介してマザーボード21に供給され、このマザーボード21から外部回路等に送信される。
なお、マザーボード21の種類としては、現在汎用されているものを使用することができる。
このように、部品内蔵配線基板10X及び10Yは、電子部品131〜133の下面及び最下層に位置する配線層121あるいはビア123が外部に露出しているので、上述したマザーボード21等の他の基板と簡易に電気的な接続を行うことができ、これによって様々な部品内蔵配線基板のモジュールを形成することができる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
10,10X,10Y 部品内蔵配線基板
11 離型フィルム
12 配線基板コア
121 配線層
122 絶縁層
123 ビア
12O 貫通孔
131,132,133 電子部品
14 プリプレグ
14A 配線層
14B ビア
16 配線層
17 ワイヤ
18 溶融状態の熱硬化性樹脂あるいはプリプレグ
19 半硬化状態(Bステージ)の熱硬化性樹脂あるいはプリプレグのシート

Claims (6)

  1. 粘着剤が貼付された離型フィルムを準備する工程と、
    複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着して配設する工程と、
    前記配線基板コアの前記複数の貫通孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
    前記単一の配線基板コア上に、前記貫通孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記単一の配線基板コア側に位置するようにして積層する工程と、
    前記離型フィルム、前記単一の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記貫通孔内に配設された前記電子部品と前記貫通孔との間に形成された隙間を充填する工程と、
    前記離型フィルムを剥離する工程と、
    を具えることを特徴とする、部品内蔵配線基板を製造方法。
  2. 粘着剤が貼付された離型フィルムを準備する工程と、
    複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを、前記離型フィルム上で、前記粘着剤に付着し、かつ互いに離隔するようにして配設する工程と、
    前記複数の配線基板コア間に形成された孔内に、前記離型フィルムの前記粘着剤に付着するようにして電子部品を配設する工程と、
    前記複数の配線基板コア上に、前記孔の開口部を塞ぐようにして少なくとも片面に配線層が形成されたプリプレグを、当該プリプレグが前記複数の配線基板コア側に位置するようにして積層する工程と、
    前記離型フィルム、前記複数の配線基板コア及び前記プリプレグからなる積層体を加熱して、前記プリプレグ中の樹脂によって前記孔内に配設された前記電子部品と前記孔との間に形成された隙間を充填する工程と、
    前記離型フィルムを剥離する工程と、
    を具えることを特徴とする、部品内蔵配線基板を製造方法。
  3. 前記プリプレグを前記単一の配線基板コア又は前記複数の配線基板コア上に積層する以前に、前記隙間に樹脂注入を行う工程を具えることを特徴とする、請求項1又は2に記載の部品内蔵配線基板の製造方法。
  4. 前記単一の配線基板コア又は前記複数の配線基板コアの離型フィルム側には前記配線層が位置し、前記離型フィルムを剥離した後に、前記単一の配線基板コア又は前記複数の配線基板コアの前記離型フィルム側の配線層と、前記電子部品の電極部とを電気的に接続するための追加の配線層を形成する工程を具えることを特徴とする、請求項1〜3のいずれか一に記載の部品内蔵配線基板の製造方法。
  5. 前記単一の配線基板コア又は前記複数の配線基板コアの離型フィルム側には前記絶縁層が位置し、前記離型フィルムを剥離した後に、前記単一の配線基板コア又は前記複数の配線基板コアの露出した前記層間接続体同士、及び前記層間接続体と前記電子部品の電極部とを電気的に接続するための追加の配線層を形成する工程を具えることを特徴とする、請求項1〜3のいずれか一に記載の部品内蔵配線基板の製造方法。
  6. 複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続され、前記複数の配線層及び前記絶縁層を貫通するようにして複数の貫通孔が形成された単一の配線基板コア、又は前記複数の配線層がそれぞれ絶縁層を介して積層されるとともに、層間接続体で電気的に接続された複数の配線基板コアを含む多層配線基板と、
    前記多層配線基板の、前記複数の配線基板コア間に位置する少なくとも1つの追加の絶縁層内に埋設され、電極部を含む下面が前記多層配線基板から外部に露出している電子部品と、
    を具えることを特徴とする、部品内蔵配線基板。
JP2012215703A 2012-09-28 2012-09-28 部品内蔵配線基板の製造方法 Pending JP2014072279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012215703A JP2014072279A (ja) 2012-09-28 2012-09-28 部品内蔵配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012215703A JP2014072279A (ja) 2012-09-28 2012-09-28 部品内蔵配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2014072279A true JP2014072279A (ja) 2014-04-21

Family

ID=50747255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012215703A Pending JP2014072279A (ja) 2012-09-28 2012-09-28 部品内蔵配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2014072279A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
US20170271264A1 (en) 2014-09-19 2017-09-21 Kyu-oh Lee Semiconductor packages with embedded bridge interconnects
JP2018529231A (ja) * 2015-09-03 2018-10-04 ルミレッズ ホールディング ベーフェー Ledデバイスを製造する方法
CN109216335A (zh) * 2017-07-07 2019-01-15 三星电机株式会社 扇出型半导体封装模块
JP2019161214A (ja) * 2018-03-15 2019-09-19 サムスン エレクトロニクス カンパニー リミテッド 半導体パッケージ
JPWO2018123969A1 (ja) * 2016-12-27 2019-10-31 株式会社村田製作所 電子部品装置、高周波フロントエンド回路、及び通信装置
JP2019212887A (ja) * 2018-06-04 2019-12-12 サムスン エレクトロニクス カンパニー リミテッド 半導体パッケージ

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183195A (ja) * 1988-01-18 1989-07-20 Toshiba Corp 多層印刷配線板装置の製造方法
JPH02312296A (ja) * 1989-05-26 1990-12-27 Japan Radio Co Ltd 高密度実装モジュールの製造方法
JPH0582710A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 半導体装置の実装構造
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP2005033141A (ja) * 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JP2007305631A (ja) * 2006-05-08 2007-11-22 Murata Mfg Co Ltd 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2008244030A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US20090316373A1 (en) * 2008-06-19 2009-12-24 Samsung Electro-Mechanics Co. Ltd. PCB having chips embedded therein and method of manfacturing the same
JP2011018893A (ja) * 2009-07-08 2011-01-27 Samsung Electro-Mechanics Co Ltd 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183195A (ja) * 1988-01-18 1989-07-20 Toshiba Corp 多層印刷配線板装置の製造方法
JPH02312296A (ja) * 1989-05-26 1990-12-27 Japan Radio Co Ltd 高密度実装モジュールの製造方法
JPH0582710A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 半導体装置の実装構造
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP2005033141A (ja) * 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JP2007305631A (ja) * 2006-05-08 2007-11-22 Murata Mfg Co Ltd 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2008244030A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US20090316373A1 (en) * 2008-06-19 2009-12-24 Samsung Electro-Mechanics Co. Ltd. PCB having chips embedded therein and method of manfacturing the same
JP2011018893A (ja) * 2009-07-08 2011-01-27 Samsung Electro-Mechanics Co Ltd 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
US10446500B2 (en) 2014-09-19 2019-10-15 Intel Corporation Semiconductor packages with embedded bridge interconnects
US20170271264A1 (en) 2014-09-19 2017-09-21 Kyu-oh Lee Semiconductor packages with embedded bridge interconnects
JP2017529691A (ja) * 2014-09-19 2017-10-05 インテル・コーポレーション ブリッジ型相互接続を埋め込んだ半導体パッケージ
US10468352B2 (en) 2014-09-19 2019-11-05 Intel Corporation Semiconductor packages with embedded bridge interconnects
JP2018529231A (ja) * 2015-09-03 2018-10-04 ルミレッズ ホールディング ベーフェー Ledデバイスを製造する方法
JP7033060B2 (ja) 2015-09-03 2022-03-09 ルミレッズ ホールディング ベーフェー Ledデバイスを製造する方法
JPWO2018123969A1 (ja) * 2016-12-27 2019-10-31 株式会社村田製作所 電子部品装置、高周波フロントエンド回路、及び通信装置
CN109216335A (zh) * 2017-07-07 2019-01-15 三星电机株式会社 扇出型半导体封装模块
JP2019016770A (ja) * 2017-07-07 2019-01-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. ファン−アウト半導体パッケージモジュール
KR102081086B1 (ko) * 2017-07-07 2020-02-25 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
KR20190005697A (ko) * 2017-07-07 2019-01-16 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
CN109216335B (zh) * 2017-07-07 2022-05-03 三星电子株式会社 扇出型半导体封装模块
JP2019161214A (ja) * 2018-03-15 2019-09-19 サムスン エレクトロニクス カンパニー リミテッド 半導体パッケージ
US10727212B2 (en) 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
JP2019212887A (ja) * 2018-06-04 2019-12-12 サムスン エレクトロニクス カンパニー リミテッド 半導体パッケージ
US10825775B2 (en) 2018-06-04 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package integrating active and passive components with electromagnetic shielding

Similar Documents

Publication Publication Date Title
US10015885B2 (en) Printed circuit board, and method for manufacturing same
JP4504798B2 (ja) 多段構成半導体モジュール
TWI530241B (zh) A multi - layer circuit board manufacturing method for embedded electronic components
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP2014072279A (ja) 部品内蔵配線基板の製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
JP2009010358A (ja) 電子部品内蔵モジュール及びその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2009295687A (ja) 配線基板内蔵用電子部品及び配線基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
KR20160090626A (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2010010714A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US9443830B1 (en) Printed circuits with embedded semiconductor dies
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
TWI584711B (zh) A multi - layer circuit board manufacturing method for embedded electronic components
JP2007115952A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160913