JP2017505547A - モールドコンパウンド内の３次元構造体 - Google Patents

モールドコンパウンド内の３次元構造体 Download PDF

Info

Publication number
JP2017505547A
JP2017505547A JP2016563875A JP2016563875A JP2017505547A JP 2017505547 A JP2017505547 A JP 2017505547A JP 2016563875 A JP2016563875 A JP 2016563875A JP 2016563875 A JP2016563875 A JP 2016563875A JP 2017505547 A JP2017505547 A JP 2017505547A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
contact points
passive structure
circuit chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016563875A
Other languages
English (en)
Other versions
JP6163702B2 (ja
Inventor
アルベルス、スベン
ウォルター、アンドレアス
レイングルバー、クラウス
メイヤー、ソーステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017505547A publication Critical patent/JP2017505547A/ja
Application granted granted Critical
Publication of JP6163702B2 publication Critical patent/JP6163702B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/045—Fixed inductances of the signal type  with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H01F2027/065—Mounting on printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

基板上に少なくとも１つの受動構造体をビルドアップ工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、前記少なくとも１つの受動構造体上及び前記１つまたは複数の集積回路チップ上にモールディングコンパウンドを導入する段階とを含む方法。基板上に少なくとも１つの受動構造体を３次元プリント工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、少なくとも１つの受動構造体及び１つまたは複数の集積回路チップをモールディングコンパウンドに埋め込む段階とを含む方法。少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップを有するパッケージ基板を備え、少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップはモールド材料に埋め込まれる装置。

Description

本発明は、集積回路パッケージングに関する。
より高い集積度、及び、より低いコストに対する要求によって、システムインパッケージ（ＳｉＰ）ソリューションのような、コンポーネントの集積化が駆り立てられている。この点について、主に、サイズ及びコストの低下と、機能性の増大とによって、駆り立てられている。
接着層と接着層上の複数の接触点とを含む犠牲キャリアの断面図を示している。 図１の構造体が、続いて、接着層上で複数の接触点と接続される複数の受動構造体を形成された状態を示している。 図２の構造体が、続いて、接着層上に２つの集積回路チップを導入された状態を示している。 図３の構造体が、続いて、複数の受動構造体及び複数の集積回路チップを埋め込むべく、接着層上にモールディング材料を導入された状態を示している。 図４の構造体が、続いて、モールディング材料に埋め込まれた複数の構造体をキャリアから外された状態を示している。 図５の構造体が、続いて、金属被膜層及び複数の接触点を含むべく更にウェハレベル処理され、複数の接触点上に複数の半田接続を配置された状態を示している。 フリップチップ構成において、基板上の複数の接触点に接続された集積回路チップを示している。 図７の構造体が、続いて、基板上に粉末材料を導入され、受動構造体を形成するビルドアップ処理又は付加処理をされた状態を示している 図８の構造体が、続いて、付加処理又はビルドアップ処理によって受動構造体を完成された状態を示している。 図９の構造体が、続いて、受動構造体を形成すべく、電磁放射によって溶融されなかった粉末を除去された状態を示している。 図１０の構造体が、続いて、集積回路チップ及び受動構造体をモールディング材料に埋め込むべく、基板の面上にモールディング材料を導入された状態を示している。 図１１の構造体が、続いて、基板の第２面上の複数の接触点に複数の半田接続を導入された状態を示している。 集積回路チップと鉛直コイルの受動構造体とを集積したパッケージを示す図である。 集積回路チップ及び並設マルチコイルにおけるマルチコイル構成の複数のコイルとを集積したパッケージ構造体を示す図である。 集積回路チップと複数巻線コイル水平構成の複数のコイルとを集積したパッケージ基板を示す図である。 複数巻線コイル鉛直構成における集積回路チップと複数のコイルを集積したパッケージ構造体を示す図である。 集積回路チップを、例えば複数のコイル間に配置された磁性体のコアを含む並設マルチコイル構成の複数の受動コイルと集積させたパッケージ構造体を示す図である。 集積回路チップと、コイルを貫通する磁性体のコアを有する鉛直複数巻線コイル構成の複数の受動コイルと、コイルを貫通する磁気コアを有する水平複数巻線コイル構成の複数のコイルとを集積したパッケージ構造体を示す図である。 集積回路チップと、それぞれがインターコネクトである、とりわけ、例えば銅材の貫通モールド導電性ビアである複数の受動構造体を集積したパッケージ基板を示す図である。 集積回路チップを、接地したシールドの受動構造体と集積させたパッケージ基板を示す図である。 集積回路チップを、アンテナの受動構造体と集積させたパッケージ基板を示す図である。 コンピューティングデバイスの一実施形態を例示する図である。
複数の受動コンポーネントと、集積回路チップ又はパッケージ内の複数のチップなどの能動回路コンポーネントとを集積する方法について説明する。能動回路コンポーネントは、電子流を電気的に制御する能力を有する任意のタイプの回路コンポーネントである。本明細書に係る受動コンポーネントまたは構造体は、電気信号によって電流を制御できないコンポーネントまたは構造体である。受動コンポーネントまたは構造体の複数の例には、レジスタ、キャパシタ、インダクタ、フィルタ、バラン、トランシーバ、レシーバ並びに／若しくはインターコネクト、アンテナ、及びシールドが含まれる。一実施形態において、かかる方法は、基板上に受動コンポーネントまたは構造体を形成する段階と、１つまたは複数の能動回路コンポーネント（例えば、１つまたは複数の集積回路チップ）を基板上に導入する段階と、その後に、その少なくとも１つの受動構造体、及び１つまたは複数の能動コンポーネント上にモールディングコンパウンドを導入する段階とを含む。一実施形態においては、基板上に受動構造体を形成する段階はビルドアップ工程または付加工程によって行われる。代表的な例として、３次元付加工程（例えば、３次元プリント工程）は、複数の受動構造体を生成すべく用いられる。３次元付加工程の代表的な例としては、選択的レーザ溶融システムや、例えば、液体を選択的に固化すべく、液体フォトポリマを電磁エネルギーに露出するステレオリソグラフィー工程などの、選択的溶融又は焼結工程がある。パッケージング工程の前または進行中に、ビルドアップ工程または付加工程で（例えば、層ごとに）複数の受動構造体をビルドすることによって、コイル、アンテナ、レジスタまたはシールドのような簡単なまたは複雑な複数の３次元構造体を生成することができる。更に、パッケージモジュールの機能性及び／または性能を向上させる複数の付加的コンポーネントを配置して生成すべく、パッケージ容量の全体を用いることができる。複数の能動及び受動構造体に対してパッケージ容量の全体を利用可能にする方法を用いることによって、複数の２次元受動構造体では達成できない方法で複数の受動構造体の複数の電気的特性を改善することが更に可能になる。最後に、パッケージの全容量内に複数の受動コンポーネントまたは構造体を実装することによって、プリント回路基板上に並んで取り付けられるそのような複数の受動構造体を有するパッケージに対し、パッケージの占有面積を比較的小さくできる。
図１〜６は、パッケージの容量内に埋め込まれた少なくとも１つの受動構造体及び１つまたは複数の能動回路コンポーネント（例えば、１つまたは複数の集積回路チップ）の集積化を含む、パッケージの生成の工程フローの実施形態を例示する。本実施形態の工程フローは、ファンアウトウエファレベルボンディング技術を用いる。最終パッケージに埋め込まれる受動構造体は、コイルである。図１は、犠牲キャリアの断面図を示している。キャリア１１０は、例えば、金属、ポリマー、またはセラミック材であり、次の複数の処理操作に機能性を提供するのに十分な代表厚み（例えば、ミリメートルオーダーの厚み）を有する。構造体１００のキャリア１１０の面上（図示のように、上面）に、接着層１１５が配置される。一実施形態において、接着層１１５は、キャリア１１０に積層された両面粘着フォイルである。一実施形態において、接着層１１５上に、複数の金属パッド／ランディングのような、構造体上に形成される複数のデバイス用の任意の複数の接触点が配置される。
図２は、図１の構造体が、続いて、接着層１１５上に複数の受動構造体を形成された状態を示し、この実施形態において、複数の受動構造体は複数の接触点１２０に接続される。一実施形態において、受動構造体１３０Ａ、受動構造体１３０Ｂ及び受動構造体１３０Ｃの各々は、ビルドアップまたは付加工程（例えば、３次元プリント工程）によって形成された３次元受動構造体である。図２は、水平方向に配置されたコイルとしての受動構造体１３０Ａ及び受動構造体１３０Ｂと、鉛直に配置されたコイルとしての受動構造体１３０Ｃとを示す図である。複数のコイルは、３次元プリント工程などのビルドアップ工程または付加工程によってビルドされてもよい構造体の一例であることを理解されたい。他の複数の構造体は、想定される他の複数の受動構造体を含む。
図３は、図２の構造体が、続いて、構造体上に２つの集積回路チップを導入された状態を示している。図３は、接着層１１５に取り付けられた集積回路チップ１４０Ａ及び集積回路チップ１４０Ｂを示す。集積回路チップ１４０Ａ及び集積回路チップ１４０Ｂは、接着層１１５の受動構造体１３０Ａ〜１３０Ｃに占められていない（例えば、それらの間の）複数の領域上に配置される。図３は、受動構造体１３０Ａと受動構造体１３０Ｃとの間に配置された集積回路チップ１４０Ａ、及び、集積回路チップ１３０Ｂと集積回路チップ１３０Ｃとの間に配置された集積回路チップ１４０Ｂを具体的に示す。一実施形態において、集積回路チップ１４０Ａ及び集積回路チップ１４０Ｂのそれぞれは、デバイス側が接着層１１５に向くように配置される（図示のように、デバイス側を下にする）。別の実施形態において、複数のチップやダイが受動構造体１３０Ａ及び１３０Ｂの間、及び／または１３０Ｂ及び１３０Ｃの間に配置されることができる。
図４は、図３の構造体が、続いて、複数の受動構造体及び複数の集積回路チップを埋め込むべく、接着層上にモールディング材料を導入された状態を示している。図４は、接着層１１５上に配置され、受動構造体１３０Ａ〜１３０Ｃと集積回路チップ１４０Ａ〜１４０Ｂとを埋め込むべく、ある厚みまで導入されたモールド材料１５０を示す。一実施形態において、モールド材料１５０に適する材料は、ＫＥ−Ｇ１２５０ＦＣ−２０ＣＵまたは充填エポキシ系モールドコンパウンドなどのモールドコンパウンドである。
図５は、図４の構造体が、続いて、モールディング材料１５０に埋め込まれた複数の構造体をキャリアから外された状態を示している。一実施形態において、キャリアは、熱エネルギー、化学エネルギー、または任意の他の形態のエネルギーの添加によって、外される（分離される）。図５は、基板１１０と接着層１１５が外された後の、モールド材料１５０に埋め込まれた受動構造体１３０Ａ〜１３０Ｃ及び集積回路チップ１４０Ａ〜１４０Ｂを含む構造体１００を示す。
図６は、図５の構造体が、続いて、更にウェハレベル処理された状態を示している。そのような工程は、代表的に、露出された表面（キャリア１１０が外されたことによって露出された表面）の掃除、例えば、ポリイミド、エポキシ、ポリベンゾオキサゾール、それらの混合物または同様の材料などの誘電体層１６０の導入、複数のチップや受動構造体の複数の接触点へ複数の開口又はビアの形成、再配線層１７０の設置、メッキ及びパターニング、半田停止材１８０の導入を含む。図６は、再配線層１９０の複数の接触点への、複数の予備成形ボールとしてプリントされた又は配置された複数の半田接続（半田ボール）も示す。
図７〜１２は、フリップチップパッケージ用の、３次元受動構造体と１つまたは複数の集積回路チップとの組込工程フローの実施形態を示す。図７は、フリップチップ構成において、基板（パッケージまたはボード）上の複数の接触点に接続されたマイクロプロセッサのような集積回路チップを示している。構造体２００は基板２１０を含む。基板２１０は、例えば、コアレス、又は、コア構造体を含む基板であるが、成型されたインターコネクト基板（ＭＩＳ）、又は、セラミック基板であってもよい。基板２１０は、第１側上にある複数の接触点２２０と、その反対側の第２側上にある複数の接触点２２５とを含む。基板２１０上に配置され、複数の接触点２２０と接触するのが集積回路チップ２３０である。チップ２３０は、一実施形態において、複数の半田接続（半田バンプ）または複数の銅ピラーを介して、基板２１０上の複数の接触点２２０に接続される。そのようなチップは、一括リフローや圧着ボンディングにより取り付けられてよい。フリップチップ構成において、チップ２３０は、デバイス側を下にして、または基板２１０に向けて、基板２１０に取り付けられる。集積回路チップ２３０の基板２１０への接続はアンダーフィリングされてよい。図７は、例えばポリマー材などのアンダーフィリングされた材料２３５を示す。
図８は、図７の構造体が、続いて、集積回路チップ２３０に隣接する領域に基板２１０上に粉末材料を導入され、受動構造体を形成するビルドアップ処理又は付加処理をされた状態を示している。図８を参照すると、一実施形態において、受動構造体は、粉末材料（粒子材料）を連続的に導入し、選択的電磁放射溶融原理を利用して粉末を加熱し所望の箇所の粉末を溶融（焼結）することによって形成される。図８は、基板２１０上に一層ごとに導入された粉末２４０を示している。代表的に、そのような導入は、基板２１０の表面と一列に並べられたローラを用いて、粉末源から粉末（例えば導電性粒子）を移動することによって行われてもよい。一旦１つの粉末層が導入されると、電磁源が活性化され、電磁放射が所望の箇所の粉末上に与えられる。図８は、粉末材料２４０の所望の粒子上に電磁放射２６０を与えるスキャナ２５５を含む電磁源２５０を示す。 一実施形態において、スキャナ２５５は、複数の非一時的機械可読命令を含むコントローラによって制御される。非一時的機械可読命令が実行された場合、スキャナ２５５は、基板２１０における粉末を含有する領域に亘って、少なくとも２次元平面（ｘ方向及びｙ方向）に移動される。スキャナ２５５は、予め定められた複数の場所で電磁放射を与える。
図９は、図８の構造体が、続いて、受動構造体を形成すべく、導入の完了及び粉末２４０を溶融した状態を示している。図９は水平コイルの受動構造体２４５を示す。図９に例示されるように、水平コイル及び集積回路チップ２３０は、粉末２４０によって埋め込まれ、または囲まれる。
図１０は、図９の構造体が、続いて、受動構造体を形成すべく、電磁放射によって溶融されなかった粉末２４０を除去された状態を示している。図１０は、基板２１０上に配置され、基板の面上の複数の接触点２２０に接続された（電気的に基板２１０と接続された）水平コイルである受動構造体２４５を示す。図１１は、図１０の構造体が、続いて、集積回路チップ２３０及び受動構造体２４５をモールディング材料に埋め込むべく、基板２１０の面上にモールディング又はグロブトップ材料を導入された状態を示している。
図１２は、図１１の構造体が、続いて、基板２１０の第２面上の複数の接触点２２５に複数の半田接続を導入された状態を示している。図１２は、複数の接触点２２５に接続された複数の半田接続２６０（半田バンプ）を示す。
上述の実施形態において、受動構造体は、基板上にチップを導入または配置した後に、パッケージ基板上に形成された。別の実施形態において、受動構造体は、パッケージ基板上にチップを配置または導入する前に形成されてよい。
図１３〜２１は、１つまたは複数の集積回路チップを有するパッケージの中に集積された複数の受動構造体の異なる複数の実施形態を示す。フリップチップパッケージは、様々な受動構造体を例示する典型的な実施形態として、用いられる。図１３は、集積回路チップ３３０と鉛直コイルの受動構造体３４５とを集積したパッケージ３００を示している。図１４は、集積回路チップ４３０と並設マルチコイル構成におけるマルチコイル構成のコイル４４５Ａ及び４４５Ｂを集積したパッケージ構造体４００を示す。図１５は、集積回路チップ５３０と複数巻線コイル水平構成のコイル５４５Ａ及びコイル５４５Ｂを集積したパッケージ基板５００を示す。図１６は、集積回路チップ６３０と複数巻線コイル鉛直構成のコイル６４５Ａ及びコイル６４５Ｂを集積したパッケージ構造体６００を示す。
図１７は、集積回路チップ７３０を、例えば複数のコイル間に配置された磁性体のコア７５０を含む並設マルチコイル構成の受動コイル７４５Ａ及び受動コイル７４５Ｂと集積させたパッケージ構造体７００を示す。図１８は、集積回路チップ８３０と、コイル内を貫通する磁性体のコア８５０Ａを有する鉛直複数巻線コイル構成の受動コイル８４５Ａ及び受動コイル８４５Ｂと、コイルを貫通する磁気コア８５０Ｂを有する水平複数巻線コイル構成のコイル８４５Ｃ及びコイル８４５Ｄを集積させたパッケージ構造体８００を示す。
図１９は、集積回路チップ９３０と、それぞれがインターコネクトである、とりわけ、例えば銅材の貫通モールド導電性ビアである受動構造体９４５Ａ と、受動構造体 ９４５Ｂと、受動構造体 ９４５Ｃとを集積したパッケージ基板９００を示す。そのような複数の貫通モールドビアは、基板９１０上の複数の接触点に、個々に接続されてもよい。
図２０は、集積回路チップ１０３０を、接地されたシールドの受動構造体１０４５と集積させたパッケージ基板１０００を示す。
図２１は、集積回路チップ１１３０をアンテナの受動構造体１１４５と集積させたパッケージ基板１１００を示す。
図２２は、一実装に従ったコンピューティングデバイス１２００を例示する。コンピューティングデバイス１２００は、ボード１２０２を収容する。ボード１２０２は、プロセッサ１２０４と、少なくとも１つの通信チップ１２０６とを含む、いくつかのコンポーネントを含んでもよいが、これらに限定されない。プロセッサ１２０４は、物理的に及び電気的にボード１２０２に結合される。いくつかの実装において、少なくとも１つの通信チップ１２０６も物理的に及び電気的にボード１２０２に結合される。更なる実装においては、通信チップ１２０６はプロセッサ１２０４の一部である。
その用途に応じて、コンピューティングデバイス１２００は、物理的に及び電気的にボード１２０２と結合させられても結合させられなくてもよい複数の他のコンポーネントを含んでよい。これら他のコンポーネントは、以下を含むが、以下に限定されない：揮発性メモリ（例えば、ＤＲＡＭ）や非揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、グローバルポジショニングシステム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）。
通信チップ１２０６がコンピューティングデバイス１２００から及びコンピューティングデバイス１２００へのデータ転送用無線通信を可能にする。「無線」という用語及びその派生語は、非固体媒体を介して変調電磁放射の使用によってデータ通信をしてよい回路やデバイス、システム、方法、技術、通信チャネルなどを説明するときに用いてよい。いくつかの実施形態において互いに関連する複数のデバイスが何らの線材を含有しない場合はあるが、これらの用語は、そのようなことを示唆しない。通信チップ１２０６は、以下を含む任意の数の無線規格やプロトコルを実装してよいが、それらに限定されない：Ｗｉ−Ｆｉ（ＩＥＥＥ８０２.１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２.１６ファミリー）、ＩＥＥＥ８０２.２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、またはこれらの派生語、及び、任意の他の３Ｇ、４Ｇ、５Ｇ認定とそれ以降の無線プロトコル。コンピューティングデバイス１２００は、複数の通信チップ１２０６を含んでよい。例えば、第１通信チップ１２０６は、Ｗｉ−ＦｉやＢｌｕｅｔｏｏｔｈ（登録商標）などの比較的に短い距離の無線通信専用であってよく、第２通信チップ１２０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯなどの比較的に長い距離の無線通信専用であってよい。
コンピューティングデバイス１２００のプロセッサ１２０４は、プロセッサ１２０４内にパッケージされた集積回路ダイを含む。「プロセッサ」という用語は、レジスタ及び／またはメモリからの電子データを処理して、レジスタ及び／またはメモリに保存してよい他の電子データに変換する任意のデバイスやデバイスのの一部を指してよい。いくつかの実装において、集積回路ダイは、上述の教示に従ってパッケージ内の受動構造体と集積されてもよい。
通信チップ１２０６もまた、通信チップ１２０６内にパッケージされた集積回路ダイを含んでよい。いくつかの実装において、集積回路ダイは、上述の教示に従ってパッケージ内の受動構造体と集積されてもよい。
更なる実装においては、コンピューティングデバイス１２００内にハウジングされた別のコンポーネントは、トランジスタや金属インターコネクトなどの１つまたは複数のデバイスを含む集積回路ダイを含んでよい。いくつかの実装において、集積回路ダイは、上述の教示に従ってパッケージ内の受動構造体と集積されてもよい。
様々な実装において、コンピューティングデバイス１２００は、以下のものであってよい：ラップトップやネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、携帯式音楽プレーヤ、デジタルビデオレコーダなど。更なる実装においては、コンピューティングデバイス１２００は、データを処理するその他の電子デバイスであってよい。
実施例
例１は、基板上に少なくとも１つの受動構造体をビルドアップ工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、少なくとも１つの受動構造体上及び１つまたは複数の集積回路チップ上にモールディングコンパウンドを導入する段階とを方法である。
例２において、例１の方法に係る基板は、犠牲基板を有し、モールディングコンパウンドを導入する段階の後に、犠牲基板を除去する段階を含む方法である。
例３において、例２の方法に係る少なくとも１つの受動構造体の各々及び１つまたは複数の集積回路チップは複数の接触点を含み、犠牲基板の除去することによって複数の接触点を露出させ、再配線層を複数の接触点と結合する段階を更に含む方法である。
例４において、例１の方法に係る１つまたは複数のチップを導入する段階は、１つまたは複数のチップの複数の接触点を基板の複数の接触点に結合する段階を含む方法である。
例５において、例４の方法に係る１つまたは複数のチップは、複数の半田接続を介して基板に結合される方法である。
例６において、例４の方法に係る基板上に少なくとも１つの受動構造体を形成する段階は、少なくとも１つの受動構造体を基板の１つまたは複数の接触点のそれぞれに結合する段階を含む方法である。
例７において、例１の方法に係るビルドアップ工程は、基板上に導電性粉末の層を繰り返し堆積する段階と、堆積された層の導電性粉末を選択的に溶融する段階を含む方法である。
例８において、例１の方法に係るビルドアップ工程はステレオリソグラフィーを含む方法である。
例９において、例１の方法に係る少なくとも１つの受動構造体はコイルを含む方法である。
例１０において、例１の方法に係る少なくとも１つの受動構造体は、アンテナ、レジスタまたはシールドの少なくとも１つを含む方法である。
例１１において、例１〜１０の方法の何れか一つの方法によってパッケージ基板が製造される。
例１２は、基板上に少なくとも１つの受動構造体を３次元プリント工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、少なくとも１つの受動構造体及び１つまたは複数の集積回路チップをモールディングコンパウンドに埋め込む段階を含む方法である。
例１３において、例１２の方法に係る基板は犠牲基板を有し、少なくとも１つの受動構造体及び１つまたは複数の集積回路をモールディングコンパウンドに埋め込む段階の後に、犠牲基板を除去する段階を含む方法である。
例１４において、例１３の方法に係る少なくとも１つの受動構造体の各々及び１つまたは複数の集積回路チップは、複数の接触点を含み、犠牲基板を除去することによって、複数の接触点を露出させ、金属被膜層を複数の接触点に結合する段階を更に含む方法である。
例１５において、例１２の方法に係る１つまたは複数のチップを導入する段階は、１つまたは複数のチップの複数の接触点を基板の複数の接触点に結合する段階を含む方法である。
例１６において、例１５の方法に係る１つまたは複数のチップは、複数の半田接続を介して基板に結合される段階を含む方法である。
例１７において、例１５の方法に係る基板上に少なくとも１つの受動構造体を形成する段階は、少なくとも１つの受動構造体を基板の１つまたは複数の接触点のそれぞれに結合する段階を含む方法である。
例１８において、例１２の方法に係る３次元プリント工程は、基板上に導電性粉末の層を繰り返し堆積する段階と、堆積された層の導電性粉末を選択的に溶融する段階を含む方法である。
例１９において、例１２の方法に係る３次元プリント工程は、ステレオリソグラフィーを含む方法である。
例２０において、例１２〜１９の方法の何れか１つの方法によってパッケージ基板が製造される。
例２１は、少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップを有するパッケージ基板を備え、少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップは、モールド材料に埋め込まれる装置である。
例２２において、例２１の装置に係る少なくとも１つの受動構造体は、アンテナ、レジスタ、コイルまたはシールドの少なくとも１つを含む装置である。
例２３において、例２１の装置に係るパッケージは、複数の接触点を上に含む基板を更に有し、少なくとも１つの受動構造体及び１つまたは複数の集積回路チップは基板の複数の接触点のそれぞれに結合される装置である。
例２４において、例２３の装置に係る１つまたは複数の集積回路チップは、複数の半田接続を介して基板の複数の接触点のそれぞれに結合される装置である。
例示した複数の実装の上記説明は、要約に説明されている内容を含めて、網羅的であることを意図されておらず、又は、本発明を開示した通りの複数の形態に限定することを意図されていない。本発明に係る複数の特定の実装及び実施例は、例示的な目的でここに説明されたものであり、当業者が理解する様々な同等な変更例は範囲内であれば可能である。
これらの変更例は、上述の詳細な説明を考慮した上、本発明に対して行ってよい。以下の特許請求の範囲に用いられている複数の用語は、本発明を明細書及び特許請求の範囲で開示した複数の特定の実装に限定するものと解釈されるべきではない。むしろ、発明の範囲は、クレームの解釈の確立された原則に従って解釈される以下の特許請求の範囲によって全体的に決められるものである。

Claims (24)

  1. 基板上に少なくとも１つの受動構造体をビルドアップ工程によって形成する段階と、
    前記基板上に１つまたは複数の集積回路チップを導入する段階と、
    前記少なくとも１つの受動構造体上及び前記１つまたは複数の集積回路チップ上にモールディングコンパウンドを導入する段階と
    を含む方法。
  2. 前記基板は犠牲基板を有し、
    前記モールディングコンパウンドを導入する段階の後に前記犠牲基板を除去する段階を含む
    請求項１に記載の方法。
  3. 前記少なくとも１つの受動構造体の各々及び前記１つまたは複数の集積回路チップは複数の接触点を含み、
    前記犠牲基板を除去することによって、前記複数の接触点を露出させ、
    再配線層を前記複数の接触点に結合する段階を更に含む
    請求項２に記載の方法。
  4. 前記１つまたは複数の集積回路チップを導入する段階は、前記１つまたは複数の集積回路チップの複数の接触点を前記基板の複数の接触点に結合する段階を含む
    請求項１から３の何れか一項に記載の方法。
  5. 前記１つまたは複数の集積回路チップは、複数の半田接続を介して前記基板に結合される
    請求項４に記載の方法。
  6. 前記基板上に前記少なくとも１つの受動構造体を形成する段階は、前記少なくとも１つの受動構造体を前記基板の１つまたは複数の接触点のそれぞれに結合する段階を含む
    請求項４または５に記載の方法。
  7. 前記ビルドアップ工程は、
    前記基板上に導電性粉末の層を繰り返し堆積する段階と、
    前記堆積された層の前記導電性粉末を選択的に溶融する段階と
    を含む
    請求項１から６までの何れか一項に記載の方法。
  8. 前記ビルドアップ工程はステレオリソグラフィーを含む
    請求項１から７の何れか一項に記載の方法。
  9. 前記少なくとも１つの受動構造体は、コイルを含む
    請求項１から８の何れか一項に記載の方法。
  10. 前記少なくとも１つの受動構造体は、アンテナ、レジスタまたはシールドの少なくとも１つを含む
    請求項１から９の何れか一項に記載の方法。
  11. 請求項１から１０の何れか一項に記載の方法によって製造される
    パッケージ基板。
  12. 基板上に少なくとも１つの受動構造体を３次元プリント工程によって形成する段階と、
    前記基板上に１つまたは複数の集積回路チップを導入する段階と、
    前記少なくとも１つの受動構造体及び前記１つまたは複数の集積回路チップをモールディングコンパウンドに埋め込む段階と
    を含む方法。
  13. 前記基板は犠牲基板を有し、
    前記少なくとも１つの受動構造体及び前記１つまたは複数の集積回路チップを前記モールディングコンパウンドに埋め込む段階の後に、前記犠牲基板を除去する段階を含む
    請求項１２に記載の方法。
  14. 前記少なくとも１つの受動構造体の各々及び前記１つまたは複数の集積回路チップは、複数の接触点を含み、
    前記犠牲基板を除去することによって、前記複数の接触点を露出させ、
    金属被膜層を前記複数の接触点に結合する段階を更に含む
    請求項１３に記載の方法。
  15. 前記１つまたは複数の集積回路チップを導入する段階は、前記１つまたは複数の集積回路チップの複数の接触点を前記基板の複数の接触点に結合する段階を含む
    請求項１２から１４の何れか一項に記載の方法。
  16. 前記１つまたは複数の集積回路チップは複数の半田接続を介して前記基板に結合される
    請求項１５に記載の方法。
  17. 前記基板上に前記少なくとも１つの受動構造体を形成する段階は、前記少なくとも１つの受動構造体を前記基板の１つまたは複数の接触点のそれぞれに結合する段階を含む
    請求項１５または１６に記載の方法。
  18. 前記３次元プリント工程は、
    前記基板上に導電性粉末の層を繰り返し堆積する段階と、
    前記堆積された層の前記導電性粉末を選択的に溶融する段階とを含む
    請求項１２から１７の何れか一項に記載の方法。
  19. 前記３次元プリント工程は、ステレオリソグラフィーを含む
    請求項１２から１８の何れか一項に記載の方法。
  20. 請求項１２から１９の何れか一項に記載の方法によって製造される
    パッケージ基板。
  21. 少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップを有するパッケージ基板を備え、
    前記少なくとも１つの３次元プリントされた受動構造体及び前記１つまたは複数の集積回路チップはモールド材料に埋め込まれる
    装置。
  22. 前記少なくとも１つの受動構造体は、アンテナ、レジスタ、コイルまたはシールドの少なくとも１つを含む
    請求項２１に記載の装置。
  23. 前記パッケージ基板は、複数の接触点を上に含む基板を更に有し、
    前記少なくとも１つの受動構造体及び前記１つまたは複数の集積回路チップは前記基板の前記複数の接触点のそれぞれに結合される
    請求項２１または２２に記載の装置。
  24. 前記１つまたは複数の集積回路チップは、複数の半田接続を介して前記基板の前記複数の接触点のそれぞれに結合される
    請求項２３に記載の装置。
JP2016563875A 2014-12-09 2014-12-09 パッケージ基板または装置の製造方法 Active JP6163702B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/069361 WO2016093808A1 (en) 2014-12-09 2014-12-09 Three dimensional structures within mold compound

Publications (2)

Publication Number Publication Date
JP2017505547A true JP2017505547A (ja) 2017-02-16
JP6163702B2 JP6163702B2 (ja) 2017-07-19

Family

ID=56107829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016563875A Active JP6163702B2 (ja) 2014-12-09 2014-12-09 パッケージ基板または装置の製造方法

Country Status (7)

Country Link
US (1) US9711492B2 (ja)
EP (2) EP3916783A3 (ja)
JP (1) JP6163702B2 (ja)
KR (1) KR101785306B1 (ja)
CN (1) CN105874595B (ja)
TW (1) TWI619179B (ja)
WO (1) WO2016093808A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067687A (ja) * 2016-10-21 2018-04-26 株式会社村田製作所 複合型電子部品およびその製造方法
JP2022002260A (ja) * 2020-06-22 2022-01-06 株式会社村田製作所 表面実装型受動部品

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10700011B2 (en) 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
TWI653896B (zh) 2017-02-10 2019-03-11 華邦電子股份有限公司 骨導式助聽裝置及骨導式揚聲器
CN108419194B (zh) 2017-02-10 2021-04-30 华邦电子股份有限公司 骨导式助听装置及骨导式扬声器
WO2019066994A1 (en) * 2017-09-30 2019-04-04 Intel Corporation INTEGRATED SUBSTRATE INDUCTORS USING HIGH FLOW ADDITIVE DEPOSITION OF HYBRID MAGNETIC MATERIALS
US10750618B2 (en) * 2018-04-18 2020-08-18 University Of Hawaii System and method for manufacture of circuit boards
CN108900216B (zh) * 2018-06-01 2021-01-29 华为技术有限公司 一种无线传输模组及制造方法
US10433425B1 (en) 2018-08-01 2019-10-01 Qualcomm Incorporated Three-dimensional high quality passive structure with conductive pillar technology
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
CN112185689A (zh) * 2019-07-05 2021-01-05 诚勤科技有限公司 包含密封结构的滤波器制造方法
US11612061B2 (en) * 2019-09-30 2023-03-21 Appareo IoT, LLC Laser direct structuring of switches
US11158582B2 (en) * 2019-12-04 2021-10-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11450628B2 (en) * 2019-12-15 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
KR20220045684A (ko) * 2020-10-06 2022-04-13 에스케이하이닉스 주식회사 지그재그 모양의 와이어를 포함하는 반도체 패키지
KR20220101249A (ko) * 2021-01-11 2022-07-19 엘지이노텍 주식회사 안테나 모듈
DE102021116533A1 (de) * 2021-06-25 2022-12-29 Tdk Electronics Ag Low loss inductor
DE102022108431A1 (de) 2022-04-07 2023-10-12 Krohne Ag Spulenanordnung für ein Durchflussmessgerät und Verfahren zum Herstellen einer Spulenanordnung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158352A (ja) * 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd 配線基板の製造方法及び配線基板
US20080135977A1 (en) * 2006-12-07 2008-06-12 Infineon Technologies Ag Semiconductor component including a semiconductor chip and a passive component
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2013222752A (ja) * 2012-04-13 2013-10-28 Lapis Semiconductor Co Ltd 半導体装置の製造方法
US20130292808A1 (en) * 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140076617A1 (en) * 2012-09-20 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Passive Devices in Package-on-Package Structures and Methods for Forming the Same
US20140110840A1 (en) * 2012-10-19 2014-04-24 Infineon Technologies Ag Semiconductor Packages with Integrated Antenna and Method of Forming Thereof
JP2014516240A (ja) * 2011-06-10 2014-07-07 アクシィフラックス ホールディングス プロプライエタリー リミテッド 電動機、発電機

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571471A (en) * 1984-08-08 1996-11-05 3D Systems, Inc. Method of production of three-dimensional objects by stereolithography
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US20040197493A1 (en) * 1998-09-30 2004-10-07 Optomec Design Company Apparatus, methods and precision spray processes for direct write and maskless mesoscale material deposition
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
US20020112963A1 (en) * 2001-02-22 2002-08-22 Nikon Corporation Methods for fabricating high-precision thermally stable electromagnetic coils
US7556490B2 (en) * 2004-07-30 2009-07-07 Board Of Regents, The University Of Texas System Multi-material stereolithography
JP2007088363A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp 電子装置
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
WO2008133018A1 (ja) * 2007-04-13 2008-11-06 Murata Manufacturing Co., Ltd. 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法
JP2009099752A (ja) * 2007-10-17 2009-05-07 Kyushu Institute Of Technology 半導体パッケージ及びその製造方法
US8659154B2 (en) 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
JP4795385B2 (ja) * 2008-05-26 2011-10-19 富士通株式会社 集積型電子部品
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
CN102569249B (zh) * 2010-12-08 2014-01-22 财团法人工业技术研究院 立体式电感
KR101982887B1 (ko) 2011-07-13 2019-05-27 누보트로닉스, 인크. 전자 및 기계 구조체들을 제조하는 방법들
US9373923B2 (en) * 2011-11-22 2016-06-21 Savannah River Nuclear Solutions, Llc Rapid prototype extruded conductive pathways
US8665479B2 (en) * 2012-02-21 2014-03-04 Microsoft Corporation Three-dimensional printing
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
DE102012220022B4 (de) * 2012-11-02 2014-09-25 Festo Ag & Co. Kg Verfahren zur Herstellung einer Spule und elektronisches Gerät
US8963135B2 (en) * 2012-11-30 2015-02-24 Intel Corporation Integrated circuits and systems and methods for producing the same
US20140240071A1 (en) * 2013-02-26 2014-08-28 Entropic Communications, Inc. 3d printed inductor
US20140253279A1 (en) * 2013-03-08 2014-09-11 Qualcomm Incorporated Coupled discrete inductor with flux concentration using high permeable material
US9126365B1 (en) * 2013-03-22 2015-09-08 Markforged, Inc. Methods for composite filament fabrication in three dimensional printing
DE102013010228A1 (de) 2013-06-18 2014-03-27 Daimler Ag Induktor, Verfahren zur Herstellung eines Induktors und Pressenwerkzeug
US8822268B1 (en) 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US9878470B2 (en) * 2014-06-10 2018-01-30 Formlabs, Inc. Resin container for stereolithography
US9832875B2 (en) * 2014-07-07 2017-11-28 Hamilton Sundstrand Corporation Method for manufacturing layered electronic devices
US9969001B2 (en) * 2014-12-10 2018-05-15 Washington State University Three-dimensional passive components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158352A (ja) * 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd 配線基板の製造方法及び配線基板
US20080135977A1 (en) * 2006-12-07 2008-06-12 Infineon Technologies Ag Semiconductor component including a semiconductor chip and a passive component
JP2014516240A (ja) * 2011-06-10 2014-07-07 アクシィフラックス ホールディングス プロプライエタリー リミテッド 電動機、発電機
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2013222752A (ja) * 2012-04-13 2013-10-28 Lapis Semiconductor Co Ltd 半導体装置の製造方法
US20130292808A1 (en) * 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140076617A1 (en) * 2012-09-20 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Passive Devices in Package-on-Package Structures and Methods for Forming the Same
US20140110840A1 (en) * 2012-10-19 2014-04-24 Infineon Technologies Ag Semiconductor Packages with Integrated Antenna and Method of Forming Thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067687A (ja) * 2016-10-21 2018-04-26 株式会社村田製作所 複合型電子部品およびその製造方法
JP2022002260A (ja) * 2020-06-22 2022-01-06 株式会社村田製作所 表面実装型受動部品

Also Published As

Publication number Publication date
KR20160087747A (ko) 2016-07-22
EP3916783A2 (en) 2021-12-01
CN105874595A (zh) 2016-08-17
KR101785306B1 (ko) 2017-10-17
US9711492B2 (en) 2017-07-18
EP3053190A1 (en) 2016-08-10
EP3916783A3 (en) 2022-07-13
JP6163702B2 (ja) 2017-07-19
TWI619179B (zh) 2018-03-21
EP3053190A4 (en) 2017-09-06
US20160358897A1 (en) 2016-12-08
CN105874595B (zh) 2020-02-21
EP3053190B1 (en) 2021-05-26
WO2016093808A1 (en) 2016-06-16
TW201633411A (zh) 2016-09-16

Similar Documents

Publication Publication Date Title
JP6163702B2 (ja) パッケージ基板または装置の製造方法
US10522454B2 (en) Microelectronic package having a passive microelectronic device disposed within a package body
US9281292B2 (en) Single layer low cost wafer level packaging for SFF SiP
TW201620106A (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
US10453821B2 (en) Connection system of semiconductor packages
US9159714B2 (en) Package on wide I/O silicon
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
KR102108608B1 (ko) 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
TWI587495B (zh) 關於電容感器（ｃａｐｄｕｃｔｏｒ）組合之技術與組態
JP2018519657A (ja) 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法
US20160358891A1 (en) Opossum-die package-on-package apparatus
EP3815137A1 (en) Chip scale thin 3d die stacked package
US20130313727A1 (en) Multi-stacked bbul package
CN112635439A (zh) 具有预制的铁氧体芯的同轴磁感应器
JP6306707B2 (ja) 基板上の集積受動デバイス（ｉｐｄ）
US10847474B2 (en) Semiconductor package and electromagnetic interference shielding structure for the same
CN115939082A (zh) 用于增强功率递送的玻璃贴片中的局部高磁导率磁性区域
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6163702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250