KR20160087747A - 몰드 화합물 내의 3차원 구조체 - Google Patents

몰드 화합물 내의 3차원 구조체 Download PDF

Info

Publication number
KR20160087747A
KR20160087747A KR1020157031999A KR20157031999A KR20160087747A KR 20160087747 A KR20160087747 A KR 20160087747A KR 1020157031999 A KR1020157031999 A KR 1020157031999A KR 20157031999 A KR20157031999 A KR 20157031999A KR 20160087747 A KR20160087747 A KR 20160087747A
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
way
passive structure
contact points
Prior art date
Application number
KR1020157031999A
Other languages
English (en)
Other versions
KR101785306B1 (ko
Inventor
스벤 앨버스
안드레아스 볼터
클라우스 레잉그루버
토르스텐 메이어
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160087747A publication Critical patent/KR20160087747A/ko
Application granted granted Critical
Publication of KR101785306B1 publication Critical patent/KR101785306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/045—Fixed inductances of the signal type  with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H01F2027/065—Mounting on printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

방법은 빌드-업 프로세스(build-up process)에 의해 기판 상에 적어도 하나의 수동 구조체(passive structure)를 형성하는 단계와, 기판 상에 하나 이상의 집적 회로 칩들을 도입하는 단계와, 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로 칩들 상에 몰딩 화합물(molding compound)을 도입하는 단계를 포함한다. 방법은 3차원 인쇄 프로세스에 의해 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계와, 기판 상에 하나 이상의 집적 회로 칩들을 도입하는 단계와, 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로 칩들을 몰딩 화합물에 매립하는 단계를 포함한다. 디바이스는 몰딩 재료에 매립된 적어도 하나의 3차원 인쇄 수동 구조체 및 하나 이상의 집적 회로 칩들을 포함하는 패키지 기판을 포함한다.

Description

몰드 화합물 내의 3차원 구조체{THREE DIMENSIONAL STRUCTURES WITHIN MOLD COMPOUND}
집적 회로 패키징
더 높은 레벨의 통합 및 더 낮은 비용에 대한 요구는 "SiP(system in package)" 솔루션과 같은 구성요소의 통합을 수반한다. 크기 및 비용의 감소 및 기능의 증가는 이와 관련된 근본 원동력이다.
도 1은 접착층 및 접착층 상의 접촉점을 포함하는 희생 캐리어의 횡단면도를 도시한다.
도 2는 접착층 상에 있고 접촉점들에 접속된 수동 구조체의 형성 다음의 도 1의 구조체를 도시한다.
도 3은 접착층 상의 2개의 집적 회로 칩의 도입 다음의 도 2의 구조체를 도시한다.
도 4는 수동 구조체 및 집적 회로 칩을 매립하기 위한 접착층 상의 몰딩 재료의 도입 다음의 도 3의 구조체를 도시한다.
도 5는 캐리어로부터 몰딩 재료에 매립된 구조체의 방출 다음의 도 4의 구조체를 도시한다.
도 6은 금속화 층 및 접촉점을 포함하기 위한 부가적인 웨이퍼 레벨 프로세싱 및 접촉점 상의 땜납 접속들의 배치 다음의 도 5의 구조체를 도시한다.
도 7은 플립 칩 구성으로 기판 상의 접촉점에 접속된 집적 회로 칩을 도시한다.
도 8은 기판 상의 파우더 재료의 도입 및 수동 구조체를 형성하는 빌드-업 또는 가법 프로세스 다음의 도 7의 구조체를 도시한다.
도 9는 가법 또는 빌드-업 프로세스에 의한 수동 구조체의 완료 다음의 도 8의 구조체를 도시한다.
도 10은 수동 구조체를 형성하기 위한 전자기 복사에 의해 용융되지 않은 파우더의 제거 다음의 도 9의 구조체를 도시한다.
도 11은 집적 회로 칩 및 수동 구조체를 몰딩 재료에 매립하기 위한 몰딩 재료의 기판의 표면으로의 도입 다음의 도 10의 구조체를 도시한다.
도 12는 기판의 제 2 측면 상의 접촉점으로의 땜납 접속들의 도입 다음의 도 11의 구조체를 도시한다.
도 13은 수직 코일의 수동 구조체 및 집적 회로 칩을 통합한 패키지를 도시한다.
도 14는 사이드-바이-사이드 다중-코일의 다중-코일 구성의 코일 및 집적 회로 칩을 통합한 패키지 구조체를 도시한다.
도 15는 다중 권선형 코일 수평 구성의 코일 및 집적 회로 칩을 통합한 패키지 기판을 도시한다.
도 16은 다중 권선형 코일 수직 구성의 패키지 구조체를 도시한다.
도 17은, 예를 들면, 코일들 사이에 배치된 자기 재료의 코어를 갖는 사이드-바이-사이드 다중-코일 구성의 수동 코일 및 집적 회로 칩을 통합한 패키지 구조체를 도시한다.
도 18은 관통하는 자기 재료의 코어를 갖는 수직 다중 권선형 코일 구성의 수동 코일, 및 관통하는 자기 코어를 갖는 수평 다중 권선형 코일 구성의 코일, 및 집적 회로 칩을 통합한 패키지 구조체를 도시한다.
도 19는 상호접속부, 특히, 예를 들면, 구리 재료의 관통 몰드 도전성 비아의 수동 구조체들 각각 및 집적 회로 칩을 통합하는 패키지 기판을 도시한다.
도 20은 차폐 접지의 수동 구조체와 집적 회로 칩을 통합한 패키지 기판을 도시한다.
도 21은 안테나의 수동 구조체와 집적 회로 칩을 통합한 패키지 기판을 도시한다.
도 22는 컴퓨팅 디바이스의 실시예를 도시한다.
집적 회로 칩 또는 칩들과 같은 능동 회로 구성요소 및 수동 구성요소를 패키지로 통합하는 방법이 설명된다. 능동 회로 구성요소는 전자 흐름을 전기적으로 제어하는 능력을 갖는 임의의 타입의 회로 구성요소이다. 이러한 문맥에서 수동 구성요소 또는 구조체는 전기 신호에 의해 전류를 제어할 수 없는 구성요소 또는 구조체이다. 수동 구성요소 또는 구조체의 예는 저항기, 커패시터, 인덕터, 필터, 밸룬(balun), 트랜시버, 수신기 및/또는 상호접속부, 안테나 및 차폐부를 포함한다. 일 실시예에서, 방법은 기판 상에 수동 구성요소 또는 구조체를 형성하는 것 및 기판 상에 하나 이상의 능동 회로 구성요소(예를 들면, 집적 회로 칩)를 도입하는 것 다음에 적어도 하나의 수동 구조체 및 하나 이상의 능동 구성요소들 상의 몰딩 화합물의 도입을 포함한다. 일 실시예에서, 기판 상의 수동 구조체의 형성은 빌드-업 프로세스 또는 가법 프로세스를 통한 것이다. 대표적으로, 수동 구조체들을 생성하기 위해 3차원 가법 프로세스(예를 들면, 3차원 인쇄 프로세스)가 사용된다. 대표적인 3차원 가법 프로세스는, 예를 들면, 액체 광중합체(liquid photopolymer)가 전자기 에너지에 노출되어 액체를 선택적으로 고체화하는 선택적인 레이저 용융 시스템 또는 스테레오리소그래피 프로세스(stereolithography process)와 같은 선택적인 용융 또는 소결 프로세스(singtering process)이다. 패키징 프로세스 전에 또는 동안에 빌드-업 또는 가법 프로세스로 수동 구조체들을 (예를 들면, 한 층씩(layer-by-layer)) 구축함으로써, 코일, 안테나, 저항기 또는 차폐부와 같은 간단하거나 복잡한 3차원 구조체가 생성될 수 있다. 게다가, 전체 패키지 볼륨은, 패키지 모듈의 기능 및/또는 성능을 확대하는 부가적인 컴포넌트들을 배치 및 생성하는데 사용될 수 있다. 전체 패키지 볼륨이 능동 및 수동 구조체들에 이용 가능하게 하는 방법을 채용함으로써, 2-차원 수동 구조체가 달성할 수 없는 방식으로 수동 구조체의 전기적 속성을 추가로 개선하는 것이 가능하다. 마지막으로, 패키지의 완전한 볼륨 내에서 수동 구성요소 또는 구조체를 구현함으로써, 패키지의 풋프린트는 인쇄 회로 보드 상의 사이드-바이-사이드 장착된 그러한 수동 구조체를 갖는 패키지에 대해 비교적 더 작게 제조될 수 있다.
도 1 내지 도 6은 패키지의 볼륨에 매립된 하나 이상의 능동 회로 구성요소(예를 들면, 하나 이상의 집적 회로 칩) 및 적어도 하나의 수동 구조체의 통합을 포함하는 패키지의 생성을 위한 프로세스 흐름의 실시예를 도시한다. 이러한 실시예에서, 프로세스 흐름은 팬-아웃 웨이퍼 레벨 본딩 기술(fan-out wafer level bonding technique)을 채용하고, 궁극적인 패키지에 매립된 수동 구조체는 코일이다. 도 1은 희생 캐리어의 횡단면도를 도시한다. 캐리어(110)는, 예를 들면, 다음의 프로세스 동작을 위한 기능을 제공하기에 충분한 대표적인 두께(예를 들면, 수밀리미터 정도의 두께)를 갖는 금속, 중합체 또는 세라믹 재료이다. 구조체(100)의 캐리어(110)의 표면(보여지는 바와 같이 상위 표면) 상에 접착층(115)이 배치된다. 일 실시예에서, 접착층(115)은 캐리어(110)에 적층된 양면 접착 포일(double-sided adhesive foil)이다. 일 실시예에서, 구조체 상에 형성될 디바이스에 대한 금속 패드/랜딩(metal pads/landings)과 같은 선택적인 접촉부가 접착층(115) 상에 배치된다.
도 2는, 이러한 실시예에서 접촉점(120)에 접속되고 접착층(115) 상의 수동 구조체의 형성 다음의 도 1의 구조체를 도시한다. 일 실시예에서, 수동 구조체(130A), 수동 구조체(130B) 및 수동 구조체(130C) 각각은 빌드-업 또는 가법 프로세스(예를 들면, 3차원 인쇄 프로세스)에 의해 형성된 3차원 수동 구조체이다. 도 2는, 코일이 수평으로 배치된 수동 구조체(130A) 및 수동 구조체(130B) 및 코일이 수직으로 배치된 수동 구조체(130C)를 도시한다. 코일이 3D 인쇄 프로세스와 같은 빌드-업 또는 가법 프로세스에 의해 구축될 수 있는 구조체의 일 예라는 것이 인식된다. 다른 구조체는 고려되는 다른 수동 구조체를 포함한다.
도 3은 2 개의 집적 회로 칩의 구조체로의 도입 다음의 도 2의 구조체를 도시한다. 도 3은 접착층(115)에 부착된 집적 회로 칩(140A) 및 집적 회로 칩(140B)을 도시한다. 집적 회로 칩(140A) 및 집적 회로 칩(140B)은 수동 구조체(130A-130C)가 차지하지 않은 (예를 들면, 그 사이에) 접착층(115)의 영역 상에 배치된다. 도 3은 상세하게는 수동 구조체(130A)와 수동 구조체(130C) 사이에 배치된 집적 회로 칩(140A) 및 집적 회로 칩(130B)과 집적 회로 칩(130C) 사이에 배치된 집적 회로 칩(140B)을 도시한다. 일 실시예에서, 집적 회로 칩(140A) 및 집적 회로 칩(140B) 각각은 접착층(115)을 향해 디바이스 측면(보여지는 바와 같이 디바이스 측 아래)에 배치된다. 다른 실시예에서, 다수의 칩 또는 다이(die)가 수동 구조체(130A 및 130B 및/또는 130B 및 130C) 사이에 배치될 수 있다.
도 4는 수동 구조체 및 집적 회로 칩을 그 안에 매립하기 위한 접착층 상의 몰딩 재료의 도입 다음의 도 3의 구조체를 도시한다. 도 4는 접착층(115) 상에 배치되고, 수동 구조체(130A-130C) 및 집적 회로 칩(140A-140B)을 매립하기 위한 두께로 도입된 몰딩 재료(150)를 도시한다. 일 실시예에서, 몰딩 재료(150)에 적절한 재료는 KE-G1250FC-20CU와 같은 몰드 화합물 또는 충전 에폭시 기반 몰드 화합물이다.
도 5는 캐리어로부터 몰딩 재료(150)에 매립된 구조체의 방출 다음에 도 4의 구조체를 도시한다. 일 실시예에서, 캐리어는 열적, 화학적 또는 임의의 다른 형태의 에너지의 부가에 의해 방출(분리)된다. 도 5는, 기판(110) 및 접착층(115)의 방출 다음에, 몰딩 재료(150)에 매립된 집적 회로 칩(140A-140B) 및 수동 구조체(130A-130C)를 포함하는 구조체(100)를 도시한다.
도 6은 부가적인 웨이퍼 레벨 프로세싱 다음의 도 5의 구조체를 도시한다. 그러한 프로세싱은, 대표적으로, 노출된 표면(캐리어(110)의 방출에 의해 노출된 표면)의 클리닝; 예를 들면, 폴리이미드(polyimide), 에폭시, 폴리벤족사졸(polybenzoxazole), 블렌드 또는 유사한 재료의 유전체 층(160)의 도입; 칩 또는 수동 구조체의 접촉점에 대한 개구 또는 비아의 형성; 재분배 층(170)의 시딩(seeding) 및 도금 및 패터닝; 및 땜납 정지 재료(180)의 도입을 포함한다. 도 6은 또한 재분배 층(190)의 접촉점에 미리 형성된 볼로서 인쇄 또는 배치된 땜납 접속들(땜납 볼)을 도시한다.
도 7 내지 도 12는 플립 칩 패키지에 대해 3차원 수동 구조체와 하나 또는 집적 회로 칩의 통합을 위한 프로세스 흐름의 실시예를 도시한다. 도 7은 플립 칩 구성에서 기판(패키지 또는 보드)의 또는 접촉점에 접속된 마이크로프로세서와 같은 집적 회로 칩을 도시한다. 구조체(200)는, 예를 들면, 코어 구조체를 갖는 기판 또는 코어가 없는 기판(210)을 포함하지만, 또한 MIS(molded interconnect substrate) 또는 세라믹 기판일 수 있다. 기판(210)은 제 1 측면 상의 접촉점(220) 및 반대의 제 2 측면 상의 접촉점(225)을 포함한다. 집적 회로 칩(230)은 기판(210) 상에 배치되고, 접촉점(220)과 접촉한다. 칩(230)은, 일 실시예에서, 땜납 접속(땜납 범프) 또는 구리 필러(copper pillar)를 통해 기판(210) 상의 접촉점(220)에 접속된다. 그러한 칩은 매스 리플로우(mass reflow) 또는 압축 본딩에 의해 부착될 수 있다. 플립 칩 구성에서, 칩(230)은 기판(210) 아래 또는 쪽 디바이스 측면에서 기판(210)에 부착된다. 집적 회로 칩(230)의 기판(210)으로의 접속은 언더필링될(underfilled) 수 있다. 도 7은, 예를 들면, 중합체 재료의 언더필링된 재료(235)를 도시한다.
도 8은 집적 회로 칩(203)에 인접한 영역 내의 기판(210) 상의 파우더 재료의 도입 및 수동 구조체를 형성하는 빌드-업 또는 가법 프로세스 다음의 도 7의 구조체를 도시한다. 도 8을 참조하면, 일 실시예에서, 수동 구조체는 파우더 재료(질점 입자)를 연속적으로 도입하고, 파우더를 가열하고 원하는 장소의 파우더를 용융(소결)하기 위해 선택적인 전자기 복사 용융 원리를 사용함으로써 형성된다. 도 8은 한 번에 하나의 층으로 기판(210) 상에 도입되는 파우더(240)를 도시한다. 대표적으로, 그러한 도입은 파우더 소스로부터의 파우더(예를 들면, 전기적으로 도전성 입자)를 기판(210)의 표면과 정렬된 롤러로 변위시킴으로써 이루어질 수 있다. 일단 한 층의 파우더가 도입되면, 전가기 소스가 활성화되고, 전자기 복사가 원하는 장소의 파우더에 전달된다. 도 8은 파우더 재료(240)의 원하는 입자에 전자기 복사(260)를 전달하는 스캐너(255)를 포함하는 전자기 소스(250)를 도시한다. 스캐너(255)는, 일 실시예에서, 실행될 때, 파우더를 포함하는 기판(210)의 영역 위의 적어도 2 차원 평면(x- 및 y-방향)에서 스캐너(255)의 움직임을 발생시키고, 미리 결정된 위치들에 전자기 복사에 영향을 주는 비일시적인 머신 판독 가능 명령어를 포함하는 제어기에 의해 제어된다.
도 9는 수동 구조체를 형성하기 위한 파우더(240)의 도입 및 용융의 완료 다음의 도 8의 구조체를 도시한다. 도 9는 수평 코일의 수동 구조체(245)를 도시한다. 도 9에 도시된 바와 같이, 수평 코일 및 집적 회로 칩(230)은 파우더(240)에 의해 매립 또는 둘러싸인다.
도 10은, 수동 구조체를 형성하기 위한 전자기 복사에 의해 용융되지 않은 파우더(240)의 제거 다음의 도 9의 구조체를 도시한다. 도 10은 기판(210) 상에 배치되고, 그의 표면 상의 접촉점(220)에 접속된(기판(210)에 전기적으로 접속된) 수평 코일의 수동 구조체(245)를 도시한다. 도 11은, 몰딩 재료에 집적 회로 칩(230) 및 수동 구조체(245)를 매립하기 위한 기판(210)의 표면으로의 몰딩 또는 글롭 탑 재료(glob top material)의 도입 다음에 도 10의 구조체를 도시한다.
도 12는 기판(210)의 제 2 측면 상의 접촉점(225)으로의 땜납 접속의 도입 다음의 도 11의 구조체를 도시한다. 도 12는 접촉점(225)에 접속된 땜납 접속(땜납 범프)(260)을 도시한다.
위의 실시예에서, 기판 상의 칩의 도입 또는 배치 다음에 수동 구조체가 패키지 기판 상에 형성되었다. 다른 실시예에서, 수동 구조체는 패키지 기판 상의 칩의 배치 또는 도입 전에 형성될 수 있다.
도 13 내지 도 21은 하나 이상의 집적 회로 칩을 갖는 패키지에 통합된 수동 구조체의 상이한 실시예를 도시한다. 플립 칩 패키지는 다양한 수동 구조체를 예시하기 위한 예시적인 실시예로서 사용된다. 도 13은 집적 회로 칩(330) 및 수직 코일의 수동 구조체(345)를 통합한 패키지(300)를 도시한다. 도 14는 사이드-바이-사이드 다중-코일 구성의 다중-코일 구성의 코일(445A 및 445B) 및 집적 회로 칩(430)을 통합한 패키지 구조체(400)를 도시한다. 도 15는 다중 권선형 코일 수평 구성의 코일(545A) 및 코일(545B) 및 집적 회로 칩(530)을 통합한 패키지 기판(500)을 도시한다. 도 16은 다중 권선형 코일 수직 구성의 코일(645A) 및 코일(645B) 및 집적 회로 칩(630)을 통합한 패키지 구조체(600)를 도시한다.
도 17은 코일들 사이에 배치된, 예를 들면, 자기 재료의 코어(750)를 갖는 사이드-바이-사이드 다중-코일 구성의 수동 코일(745A) 및 수동 코일(745B)과 집적 회로 칩(730)을 통합한 패키지 구조체(700)를 도시한다. 도 18은 관통하는 자기 재료의 코어(850A)를 갖는 수직 다중 권선형 코일 구성의 수동 코일(845A) 및 수동 코일(845B), 및 관통하는 자기 코어(850B)를 갖는 수평 다중 권선형 코일 구성의 코일(845C) 및 코일(845D) 및 집적 회로 칩(830)을 통합하는 패키지 구조체(800)를 도시한다.
도 19는, 상호접속부, 특히, 예를 들면, 구리 재료의 관통 몰드 도전성 비아의 수동 구조체(945a), 수동 구조체(945B) 및 수동 구조체(945C) 각각 및 집적 회로 칩(930)을 통합하는 패키지 기판(900)을 도시한다. 그러한 관통 몰드 비아는 기판(910) 상의 접촉점에 개별적으로 접속될 수 있다.
도 20은 차폐 접지의 수동 구조체(1045)와 집적 회로 칩(1030)을 통합한 패키지 기판(1000)을 도시한다.
도 21은 안테나의 수동 구조체(1145) 및 집적 회로 칩(1130)을 통합한 패키지 기판(1100)을 도시한다.
도 22는 일 구현에 따른 컴퓨팅 디바이스(1200)를 도시한다. 컴퓨팅 디바이스(1200)는 보드(1202)를 하우징한다. 보드(1202)는 프로세서(1204) 및 적어도 하나의 통신 칩(1206)을 포함하지만 이에 제한되지 않는 다수의 구성요소를 포함할 수 있다. 프로세서(1204)는 보드(1202)에 물리적으로 그리고 전기적으로 연결된다. 일부 구현에서, 적어도 하나의 통신 칩(1206)은 또한 보드(1202)에 물리적으로 그리고 전기적으로 연결된다. 추가의 구현에서, 통신 칩(1206)은 프로세서(1204)의 부분이다.
자신의 애플리케이션에 따라, 컴퓨팅 디바이스(1200)는, 보드(1202)에 물리적으로 그리고 전기적으로 연결될 수 있거나 연결될 수 없는 다른 구성요소를 포함할 수 있다. 이러한 다른 구성요소는 휘발성 메모리(예를 들면, DRAM), 비휘발성 메모리(예를 들면, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 컴퍼스, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(가령, 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등)를 포함하지만, 이에 제한되지 않는다.
통신 칩(1206)은 컴퓨팅 디바이스(1200)로 및 컴퓨팅 디바이스(1200)로부터의 데이터의 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어는, 비-고체 매체를 통해 변조된 전자기 복사의 사용을 통해 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 기술하는데 사용될 수 있다. 그 용어는, 연관된 디바이스가 임의의 유선을 포함하지 않는다는 것을 암시하지 않지만, 일부 실시예들에서, 연관된 디바이스가 포함하지 않을 수 있다. 통신 칩(1206)은 Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT 블루투스, 그의 파생물뿐만 아니라 3G, 4G, 5G 및 그 이상으로서 지정된 임의의 다른 무선 프로토콜을 포함하지만 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(1200)는 복수의 통신 칩(1206)을 포함할 수 있다. 예를 들면, 제 1 통신 칩(1206)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용화될 수 있고, 제 2 통신 칩(1206)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 다른 것과 같은 장거리 무선 통신에 전용화될 수 있다.
컴퓨팅 디바이스(1200)의 프로세서(1204)는 프로세서(1204) 내에 패키징된 집적 회로 다이를 포함한다. 용어 "프로세서"는, 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하기 위해 레지스터 및/또는 메모리로부터의 전자 데이터를 프로세싱하는 임의의 디바이스 또는 디바이스의 부분을 지칭할 수 있다. 일부 구현에서, 집적 회로 다이는 앞서 기술된 교시에 따라 패키지에서 수동 구조체와 통합될 수 있다.
통신 칩(1206)은 또한 통신 칩(1206) 내에 패키징된 집적 회로 다이를 포함한다. 일부 구현에서, 집적 회로 다이는 앞서 기술된 교시에 따라 패키지에서 수동 구조체와 통합될 수 있다.
추가의 구현에서, 컴퓨팅 디바이스(1200) 내에 하우징된 다른 구성요소는 트랜지스터 또는 금속 상호접속부와 같은 하나 이상의 디바이스를 포함하는 집적 회로 다이를 포함할 수 있다. 일부 구현에서, 집적 회로 다이는 앞서 설명된 교시에 따라 패키지에서 수동 구조체와 통합될 수 있다.
다양한 구현에서, 컴퓨팅 디바이스(1200)는 랩탑, 넷북, 노트북, 울트라 북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋-탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어 또는 디지털 비디오 레코더일 수 있다. 추가의 구현에서, 컴퓨팅 디바이스(1200)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스일 수 있다.
예들
예 1은 빌드-업 프로세스(build-up process)에 의해 기판 상에 적어도 하나의 수동 구조체(passive structure)를 형성하는 단계와, 기판 상에 하나 이상의 집적 회로 칩들을 도입하는 단계와, 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로 칩들 상에 몰딩 화합물(molding compound)을 도입하는 단계를 포함하는 방법이다.
예 2에서, 예 1 방법에서 기판은 희생 기판(sacrificial substrate)을 포함하고, 몰딩 화합물을 도입한 후에, 상기 방법은 희생 기판을 제거하는 단계를 포함하다.
예 3에서, 예 2의 방법에서 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로 칩들 각각은 접촉점들(contact points)을 포함하고, 희생 기판을 제거하는 단계는 접촉점들을 노출시키고, 상기 방법은, 재분배 층(redistribution layer)을 접촉점들에 연결하는 단계를 더 포함한다.
예 4에서, 예 1의 방법에서 하나 이상의 칩들을 도입하는 단계는 하나 이상의 칩들의 접촉점들을 기판의 접촉점들에 연결하는 단계를 포함한다.
예 5에서, 예 4의 방법에서 하나 이상의 칩들은 땜납 접속들(solder connections)을 통해 기판에 연결된다.
예 6에서, 예 4의 방법에서 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계는 적어도 하나의 수동 구조체를 기판의 각각의 하나 이상의 접촉점들에 연결하는 단계를 포함한다.
예 7에서, 예 1의 방법에서 빌드-업 프로세스는 기판 상에 도전성 파우더(conductive powder)의 층을 반복적으로 증착하는 단계 및 증착된 층에서 도전성 파우더를 선택적으로 용융시키는 단계를 포함한다.
예 8에서, 예 1의 방법에서 빌드-업 프로세스는 스테레오 리소그래피(stereo lithography)를 포함한다.
예 9에서, 예 1의 방법에서 적어도 하나의 수동 구조체는 코일을 포함한다.
예 10에서, 예 1의 방법에서 적어도 하나의 수동 구조체는 안테나, 저항기 또는 차폐부(shield) 중 적어도 하나를 포함한다.
예 11에서, 패키지 기판은 예 1 내지 예 10의 방법들 중 임의의 방법에 의해 제조된다.
예 12는 3차원 인쇄 프로세스에 의해 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계와, 기판 상에 하나 이상의 집적 회로 칩들을 도입하는 단계와, 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로 칩들을 몰딩 화합물에 매립하는 단계를 포함하는 방법이다.
예 13에서, 예 12의 방법에서 기판은 희생 기판을 포함하고, 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로들을 몰딩 화합물에 매립한 후에, 상기 방법은 희생 기판을 제거하는 단계를 포함한다.
예 14에서, 예 13의 방법에서 적어도 하나의 수동 구조체 및 하나 이상의 집적 회로 칩들 각각은 접촉점들을 포함하고, 희생 기판을 제거하는 단계는 접촉점들을 노출시키고, 상기 방법은 금속화 층(metallization layer)을 접촉점들에 연결하는 단계를 더 포함한다.
예 15에서, 예 12의 방법에서 하나 이상의 칩들을 도입하는 단계는 하나 이상의 칩들의 접촉점들을 기판의 접촉점들에 연결하는 단계를 포함한다.
예 16에서, 예 15의 방법에서 하나 이상의 칩들은 땜납 접속들을 통해 기판에 연결된다.
예 17에서, 예 15의 방법에서 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계는 적어도 하나의 수동 구조체를 기판의 각각의 하나 이상의 접촉점들에 연결하는 단계를 포함한다.
예 18에서, 예 12의 방법에서 3차원 인쇄 프로세스는 기판 상에 도전성 파우더의 층을 반복적으로 증착하는 단계 및 증착된 층에서 도전성 파우더를 선택적으로 용융시키는 단계를 포함한다.
예 19에서, 예 12의 방법에서 빌드-업 프로세스는 스테레오 리소그래피를 포함한다.
예 20에서, 패키지 기판은 예 12 내지 예 19의 방법 중 임의의 방법에 의해 제조된다.
예 21은 몰딩 재료에 매립된 적어도 하나의 3차원 인쇄 수동 구조체 및 하나 이상의 집적 회로 칩들을 포함하는 패키지 기판을 포함하는 장치이다.
예 22에서, 예 21의 장치에서 적어도 하나의 수동 구조체는 안테나, 저항기, 코일 또는 차폐부 중 적어도 하나를 포함한다.
예 23에서, 예 21의 장치에서 패키지는 그 위에 접촉점들을 갖는 기판 및 적어도 하나의 수동 구조체를 더 포함하고, 하나 이상의 집적 회로 칩들은 기판의 접촉점들 중 각각의 접촉점에 연결된다.
예 24에서, 예 23의 장치에서 하나 이상의 집적 회로 칩들은 땜납 접속들을 통해 기판의 접촉점들 중 각각의 접촉점에 연결된다.
요약에 기술된 것을 포함하여, 도시된 구현의 앞선 설명은 총망라되거나 본 발명을 개시된 정확한 형태로 제한하도록 의도되지 않는다. 본 발명의 특정 구현 및 예들이 예시 목적으로 본원에 기술되지만, 당업자가 인지할 바와 같이, 범위 내에서 다양한 등가의 수정들이 가능하다.
앞선 상세한 설명을 고려하여 본 발명에 대해 이러한 수정이 이루어질 수 있다. 다음의 청구항에서 사용되는 용어는 명세서 및 청구항에 개시된 특정 구현으로 본 발명을 제한하는 것으로 해석되지 않아야 한다. 오히려, 범위는 청구항 해석의 수립된 원칙에 따라 해석되는 다음의 청구항에 의해 전체적으로 결정된다.

Claims (24)

  1. 빌드-업 프로세스(build-up process)에 의해 기판 상에 적어도 하나의 수동 구조체(passive structure)를 형성하는 단계와,
    상기 기판 상에 하나 이상의 집적 회로 칩들을 도입하는 단계와,
    상기 적어도 하나의 수동 구조체 및 상기 하나 이상의 집적 회로 칩들 상에 몰딩 화합물(molding compound)을 도입하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 기판은 희생 기판(sacrificial substrate)을 포함하고,
    상기 몰딩 화합물을 도입한 후에, 상기 방법은 상기 희생 기판을 제거하는 단계를 포함하는
    방법.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 수동 구조체 및 상기 하나 이상의 집적 회로 칩들의 각각은 접촉점들(contact points)을 포함하고, 상기 희생 기판을 제거하는 단계는 상기 접촉점들을 노출시키고, 상기 방법은,
    재분배 층(redistribution layer)을 상기 접촉점들에 연결하는 단계를 더 포함하는
    방법.
  4. 제 1 항에 있어서,
    상기 하나 이상의 집적 회로 칩들을 도입하는 단계는 상기 하나 이상의 집적 회로 칩들의 접촉점들을 상기 기판의 접촉점들에 연결하는 단계를 포함하는
    방법.
  5. 제 4 항에 있어서,
    상기 하나 이상의 집적 회로 칩들은 땜납 접속들(solder connections)을 통해 상기 기판에 연결되는
    방법.
  6. 제 4 항에 있어서,
    상기 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계는 상기 적어도 하나의 수동 구조체를 상기 기판의 각각의 하나 이상의 접촉점들에 연결하는 단계를 포함하는
    방법.
  7. 제 1 항에 있어서,
    상기 빌드-업 프로세스는 상기 기판 상에 도전성 파우더(conductive powder)의 층을 반복적으로 증착하는 단계 및 상기 증착된 층에서 상기 도전성 파우더를 선택적으로 용융시키는 단계를 포함하는
    방법.
  8. 제 1 항에 있어서,
    상기 빌드-업 프로세스는 스테레오 리소그래피(stereo lithography)를 포함하는
    방법.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 수동 구조체는 코일을 포함하는
    방법.
  10. 제 1 항에 있어서,
    상기 적어도 하나의 수동 구조체는 안테나, 저항기 또는 차폐부(shield) 중 적어도 하나를 포함하는
    방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항의 방법에 의해 제조된
    패키지 기판.
  12. 3차원 인쇄 프로세스에 의해 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계와,
    상기 기판 상에 하나 이상의 집적 회로 칩들을 도입하는 단계와,
    상기 적어도 하나의 수동 구조체 및 상기 하나 이상의 집적 회로 칩들을 몰딩 화합물에 매립하는 단계를 포함하는
    방법.
  13. 제 12 항에 있어서,
    상기 기판은 희생 기판을 포함하고, 상기 적어도 하나의 수동 구조체 및 상기 하나 이상의 집적 회로들을 상기 몰딩 화합물에 매립한 후에, 상기 방법은 상기 희생 기판을 제거하는 단계를 포함하는
    방법.
  14. 제 13 항에 있어서,
    상기 적어도 하나의 수동 구조체 및 상기 하나 이상의 집적 회로 칩들의 각각은 접촉점들을 포함하고, 상기 희생 기판을 제거하는 단계는 상기 접촉점들을 노출시키고, 상기 방법은,
    금속화 층(metallization layer)을 상기 접촉점들에 연결하는 단계를 더 포함하는
    방법.
  15. 제 12 항에 있어서,
    상기 하나 이상의 집적 회로 칩들을 도입하는 단계는 상기 하나 이상의 집적 회로 칩들의 접촉점들을 상기 기판의 접촉점들에 연결하는 단계를 포함하는
    방법.
  16. 제 15 항에 있어서,
    상기 하나 이상의 집적 회로 칩들은 땜납 접속들을 통해 상기 기판에 연결되는
    방법.
  17. 제 15 항에 있어서,
    상기 기판 상에 적어도 하나의 수동 구조체를 형성하는 단계는 상기 적어도 하나의 수동 구조체를 상기 기판의 각각의 하나 이상의 접촉점들에 연결하는 단계를 포함하는
    방법.
  18. 제 12 항에 있어서,
    상기 3차원 인쇄 프로세스는 상기 기판 상에 도전성 파우더의 층을 반복적으로 증착하는 단계 및 상기 증착된 층에서 상기 도전성 파우더를 선택적으로 용융시키는 단계를 포함하는
    방법.
  19. 제 12 항에 있어서,
    상기 빌드-업 프로세스는 스테레오 리소그래피를 포함하는
    방법.
  20. 제 12 항 내지 제 19 항 중 어느 한 항의 방법에 의해 제조된
    패키지 기판.
  21. 몰딩 재료에 매립된 적어도 하나의 3차원 인쇄 수동 구조체 및 하나 이상의 집적 회로 칩들을 포함하는 패키지 기판을 포함하는
    장치.
  22. 제 21 항에 있어서,
    상기 적어도 하나의 수동 구조체는 안테나, 저항기, 코일 또는 차폐부 중 적어도 하나를 포함하는
    장치.
  23. 제 21 항에 있어서,
    상기 패키지는 그 위에 접촉점들을 갖는 기판 및 상기 적어도 하나의 수동 구조체를 더 포함하고,
    상기 하나 이상의 집적 회로 칩들은 상기 기판의 접촉점들 중 각각의 접촉점에 연결되는
    장치.
  24. 제 21 항에 있어서,
    상기 하나 이상의 집적 회로 칩들은 땜납 접속들을 통해 상기 기판의 접촉점들 중 각각의 접촉점에 연결되는
    장치.
KR1020157031999A 2014-12-09 2014-12-09 몰드 화합물 내의 3차원 구조체 KR101785306B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/069361 WO2016093808A1 (en) 2014-12-09 2014-12-09 Three dimensional structures within mold compound

Publications (2)

Publication Number Publication Date
KR20160087747A true KR20160087747A (ko) 2016-07-22
KR101785306B1 KR101785306B1 (ko) 2017-10-17

Family

ID=56107829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031999A KR101785306B1 (ko) 2014-12-09 2014-12-09 몰드 화합물 내의 3차원 구조체

Country Status (7)

Country Link
US (1) US9711492B2 (ko)
EP (2) EP3916783A3 (ko)
JP (1) JP6163702B2 (ko)
KR (1) KR101785306B1 (ko)
CN (1) CN105874595B (ko)
TW (1) TWI619179B (ko)
WO (1) WO2016093808A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149950A1 (ko) * 2021-01-11 2022-07-14 엘지이노텍 주식회사 안테나 모듈

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
JP6610498B2 (ja) * 2016-10-21 2019-11-27 株式会社村田製作所 複合型電子部品の製造方法
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
TWI653896B (zh) 2017-02-10 2019-03-11 華邦電子股份有限公司 骨導式助聽裝置及骨導式揚聲器
CN108419194B (zh) 2017-02-10 2021-04-30 华邦电子股份有限公司 骨导式助听装置及骨导式扬声器
US11282800B2 (en) * 2017-09-30 2022-03-22 Intel Corporation Substrate integrated inductors using high throughput additive deposition of hybrid magnetic materials
US10750618B2 (en) * 2018-04-18 2020-08-18 University Of Hawaii System and method for manufacture of circuit boards
CN108900216B (zh) * 2018-06-01 2021-01-29 华为技术有限公司 一种无线传输模组及制造方法
US10433425B1 (en) 2018-08-01 2019-10-01 Qualcomm Incorporated Three-dimensional high quality passive structure with conductive pillar technology
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
CN112185689A (zh) * 2019-07-05 2021-01-05 诚勤科技有限公司 包含密封结构的滤波器制造方法
US11612061B2 (en) * 2019-09-30 2023-03-21 Appareo IoT, LLC Laser direct structuring of switches
US11158582B2 (en) * 2019-12-04 2021-10-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11450628B2 (en) * 2019-12-15 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
JP2022002260A (ja) * 2020-06-22 2022-01-06 株式会社村田製作所 表面実装型受動部品
KR20220045684A (ko) * 2020-10-06 2022-04-13 에스케이하이닉스 주식회사 지그재그 모양의 와이어를 포함하는 반도체 패키지
DE102021116533A1 (de) * 2021-06-25 2022-12-29 Tdk Electronics Ag Low loss inductor
DE102022108431A1 (de) 2022-04-07 2023-10-12 Krohne Ag Spulenanordnung für ein Durchflussmessgerät und Verfahren zum Herstellen einer Spulenanordnung

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554336A (en) * 1984-08-08 1996-09-10 3D Systems, Inc. Method and apparatus for production of three-dimensional objects by stereolithography
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US20040197493A1 (en) * 1998-09-30 2004-10-07 Optomec Design Company Apparatus, methods and precision spray processes for direct write and maskless mesoscale material deposition
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
US20020112963A1 (en) * 2001-02-22 2002-08-22 Nikon Corporation Methods for fabricating high-precision thermally stable electromagnetic coils
US7556490B2 (en) * 2004-07-30 2009-07-07 Board Of Regents, The University Of Texas System Multi-material stereolithography
JP2007088363A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp 電子装置
KR100735411B1 (ko) * 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
DE102006058068B4 (de) * 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
GB2485318B (en) * 2007-04-13 2012-10-10 Murata Manufacturing Co Magnetic field coupling antenna module and magnetic field coupling antenna device
JP2009099752A (ja) * 2007-10-17 2009-05-07 Kyushu Institute Of Technology 半導体パッケージ及びその製造方法
US8659154B2 (en) 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
JP4795385B2 (ja) * 2008-05-26 2011-10-19 富士通株式会社 集積型電子部品
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
CN102569249B (zh) * 2010-12-08 2014-01-22 财团法人工业技术研究院 立体式电感
WO2012167316A1 (en) * 2011-06-10 2012-12-13 Axiflux Holdings Pty Ltd Electric motor/generator
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
WO2013010108A1 (en) * 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US9373923B2 (en) * 2011-11-22 2016-06-21 Savannah River Nuclear Solutions, Llc Rapid prototype extruded conductive pathways
US8665479B2 (en) * 2012-02-21 2014-03-04 Microsoft Corporation Three-dimensional printing
JP5941737B2 (ja) * 2012-04-13 2016-06-29 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9343442B2 (en) * 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
DE102012220022B4 (de) * 2012-11-02 2014-09-25 Festo Ag & Co. Kg Verfahren zur Herstellung einer Spule und elektronisches Gerät
US8963135B2 (en) * 2012-11-30 2015-02-24 Intel Corporation Integrated circuits and systems and methods for producing the same
US20140240071A1 (en) * 2013-02-26 2014-08-28 Entropic Communications, Inc. 3d printed inductor
US20140253279A1 (en) * 2013-03-08 2014-09-11 Qualcomm Incorporated Coupled discrete inductor with flux concentration using high permeable material
US9126365B1 (en) * 2013-03-22 2015-09-08 Markforged, Inc. Methods for composite filament fabrication in three dimensional printing
DE102013010228A1 (de) 2013-06-18 2014-03-27 Daimler Ag Induktor, Verfahren zur Herstellung eines Induktors und Pressenwerkzeug
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US9878470B2 (en) * 2014-06-10 2018-01-30 Formlabs, Inc. Resin container for stereolithography
US9832875B2 (en) * 2014-07-07 2017-11-28 Hamilton Sundstrand Corporation Method for manufacturing layered electronic devices
US9969001B2 (en) * 2014-12-10 2018-05-15 Washington State University Three-dimensional passive components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149950A1 (ko) * 2021-01-11 2022-07-14 엘지이노텍 주식회사 안테나 모듈

Also Published As

Publication number Publication date
EP3916783A3 (en) 2022-07-13
CN105874595A (zh) 2016-08-17
JP6163702B2 (ja) 2017-07-19
EP3916783A2 (en) 2021-12-01
JP2017505547A (ja) 2017-02-16
EP3053190A1 (en) 2016-08-10
TWI619179B (zh) 2018-03-21
CN105874595B (zh) 2020-02-21
TW201633411A (zh) 2016-09-16
WO2016093808A1 (en) 2016-06-16
US20160358897A1 (en) 2016-12-08
US9711492B2 (en) 2017-07-18
EP3053190B1 (en) 2021-05-26
EP3053190A4 (en) 2017-09-06
KR101785306B1 (ko) 2017-10-17

Similar Documents

Publication Publication Date Title
KR101785306B1 (ko) 몰드 화합물 내의 3차원 구조체
KR101713037B1 (ko) 반도체 패키지 및 컴퓨터 디바이스
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
JP6285617B1 (ja) パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ
US20180358292A1 (en) Over-molded ic package with in-mold capacitor
JP6629351B2 (ja) Ｗｌｃｓｐの縦型インダクタ
US20160133614A1 (en) Semiconductor package with incorporated inductance element
US20150091180A1 (en) Package on wide i/o silicon
US11735535B2 (en) Coaxial magnetic inductors with pre-fabricated ferrite cores
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
JP2017510075A (ja) 半導体パッケージにおけるはんだボール接続でのフェースアップ基板集積化
US20210125944A1 (en) Package embedded magnetic inductor structures and manufacturing techniques for 5-50 mhz smps operations
CN115939082A (zh) 用于增强功率递送的玻璃贴片中的局部高磁导率磁性区域
CN114256214A (zh) 中介片中的磁芯电感器
US20230089093A1 (en) In-built magnetic inductor schemes for glass core substrates
US20220352075A1 (en) Multi-die interconnect
US20230082743A1 (en) Integrated passive devices
TW202247406A (zh) 圓形接合指狀焊盤
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right