JP2009099752A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2009099752A
JP2009099752A JP2007269662A JP2007269662A JP2009099752A JP 2009099752 A JP2009099752 A JP 2009099752A JP 2007269662 A JP2007269662 A JP 2007269662A JP 2007269662 A JP2007269662 A JP 2007269662A JP 2009099752 A JP2009099752 A JP 2009099752A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
wiring portions
coil
component structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007269662A
Other languages
English (en)
Inventor
Masamichi Ishihara
政道 石原
Hirotaka Ueda
弘孝 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Priority to JP2007269662A priority Critical patent/JP2009099752A/ja
Publication of JP2009099752A publication Critical patent/JP2009099752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】ＩＣ搭載基板にヘリカルコイル（インダクタンス）を簡単に内蔵できる小型の半導体パッケージを提供する。
【解決手段】基板上に複数個の第１の水平配線部を形成し、かつ、複数個の第２の水平配線部及び該水平配線部のそれぞれの両端に複数個の垂直配線部を接続したコイル形成部品構造体を備える。第１の水平配線部のそれぞれの両端部上に、垂直配線部のそれぞれの端部を位置させて、コイル形成部品構造体を基板上に固定して、電気的に接続する。これによって、複数個の第１及び第２の水平配線部と垂直配線部が直列に接続されて、１個のヘリカルコイルを形成する。
【選択図】 図７

Description

本発明は、基板上にＩＣチップを搭載して樹脂封止した半導体パッケージ及びその製造方法に関する。
図１２は、一般的なＩＣタグを例示する図である。図示のように、ＩＣタグは、10数バイト〜数Kバイトのメモリーと簡単なロジック回路を持つＩＣチップに、小さなアンテナを付けたものである。数十cm〜1.5m程度の距離からスキャナをかざすことで、無線通信でデータを読み書きできる。さまざまな商品にIDを付けて、製造・流通・リサイクルといった過程で、商品の状態をきめ細かく管理することが可能になる。
現状のＩＣタグは通常、平面コイルが使われる場合が多い（特許文献１〜３参照）。通常の非接触ＩＣタグは、フィルムや紙基材からなるベースフィルム面にコイル状アンテナやダイポール型アンテナを形成し、当該アンテナにＩＣチップを装着した形態となっている。図１３は、特許文献１に記載の従来の非接触ＩＣタグを示す図である。図示のように、従来の非接触ＩＣタグでは、ベースフィルムに平面状のアンテナコイルが形成され、アンテナコイルの両接続端部にＩＣチップが装着されている。図示の例では、アンテナコイルの一端は一方の接続端部に、かつ他端は他方の接続端部に、短絡防止のためにベースフィルム裏面に形成した導通部材を介して、接続されている。
平面コイルの場合、磁力を大きくするにはその径を大きく取らなければならず、タグの形状は大きくなる。一般的にカードなどはこの工法で問題ないが、正札や商品の物流管理などに用いるものは小さくて、且つ検出距離が大きいほどよい。ＩＣ搭載基板にヘリカルコイルを簡単に内蔵できれば、小型で検出距離の大きなＩＣタグが可能となる。
また、LＳＩチップの高集積化に伴い、そのパッケージサイズの縮小化も強く要求されている。このようなＬＳＩチップを基板上に搭載して樹脂封止した半導体パッケージにおいても、ヘリカルコイル（インダクタンス）を簡単に内蔵することが望まれている。
特開２００７−１４０１１３号公報 特開２００１−２５６４５６号公報 特開２０００−２９３６５１号公報
従来、ヘリカルコイルをＩＣ搭載基板に内蔵してパッケージしようとすれば、個別の小型コイルを基板に内蔵するしかないが、半導体パッケージの形状が大きくなるという問題がある。
本発明は、ＩＣタグに限らず、ＩＣ搭載基板にヘリカルコイル（インダクタンス）を簡単に内蔵できる小型の半導体パッケージを提供することを目的としている。
基板上にＩＣチップを搭載して樹脂封止した本発明の半導体パッケージは、基板上に、複数個の第１の水平配線部を形成し、複数個の第２の水平配線部及び該水平配線部のそれぞれの両端に複数個の垂直配線部を接続したコイル形成部品構造体を備える。複数個の第１の水平配線部のそれぞれの両端部上に、垂直配線部のそれぞれの端部を位置させて、コイル形成部品構造体を基板上に固定して、電気的に接続することによって、複数個の第１及び第２の水平配線部と垂直配線部が直列に接続されて、ヘリカルコイルを形成する。
また、基板上にＩＣチップを搭載して樹脂封止した本発明の半導体パッケージの製造方法は、基板上に、複数個の第１の水平配線部を形成し、支持板上に複数個の第２の水平配線部及び該水平配線部のそれぞれの両端に複数個の垂直配線部を接続したコイル形成部品構造体を形成する。複数個の第１の水平配線部のそれぞれの両端部上に、垂直配線部のそれぞれの端部を位置させて、コイル形成部品構造体を基板上に固定して、電気的に接続することによって、複数個の第１及び第２の水平配線部と垂直配線部が直列に接続されて、ヘリカルコイルが形成される。樹脂封止した後、支持板を剥離する。
本発明によれば、ＩＣ搭載基板に、ヘリカルコイル（インダクタンス）を簡単に内蔵して、半導体パッケージを小型化することができる。また、これによって、小型で検出距離の大きなＩＣタグを提供することができる。
図１は、ＩＣ及びコイル（インダクタンス）搭載用の基板表面図である。この基板の表面には、リソグラフィーとメッキなどの半導体プロセス技術を用いて、複数個の第１の水平配線部（ヘリカルコイルの一部）、及びＩＣチップ端子接続用のランドを含む配線パターン（配線層）を形成する。ＩＣチップとコイル間の接続は、基板表面とは違う層で結線されている（図示省略）としているが、上記水平配線部とかランドと同じ層で結線することもできる。なお、単体基板として例示したが、実際には、複数個連結した状態で製造される。製造工程の最終段階で、各チップを切断して切り分ける個片化が行われる。
基板としては、それ自体は周知の多層または単層有機基板を用いることもできる。或いは、基板として、内部に配線層の無い通常の、例えば、Ｓｉ基板のような基板を用いることができる。
図２は、多層有機基板を例示する断面図である。多層または単層有機基板は、単層２層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。なお、図示したように、基板のＩＣチップ搭載側をおもて面、その反対側を裏面という。
図３は、上述の基板と組み合わされるべきコイル形成部品構造体を例示する図である。図示のコイル形成部品構造体は、支持板上に、ヘリカルコイルの一部となる第２の水平配線部及び垂直配線部を複数個形成している。この複数個の第２の水平配線部及び垂直配線部は、上述の複数個の第１の配線部と組み合わされて１個のコイル（インダクタンス）が組み立てられる。このコイル形成部品構造体は、支持板上に電鋳法により、作製することができる。なお、単体パターンとして例示したが、実際には、上述した基板と同様に、複数個連結した状態で製造される。
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。母型材質としては、一般的な導電性材料であるステンレスを用いることができるが、それ以外に、例えばベースにシリコン基板を用いて、その表面をメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴として、スルファミン酸ニッケル浴が利用されている。
図１４は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。電鋳法は、図１４（ａ）に示すように、ステンレス等の母型の上面に、フォトレジスト（不導体被膜）を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をフォトレジストパターンで覆った電鋳用原版を形成する（図１４（ｂ））。電鋳用原版のフォトレジストパターンの厚さは、製品（水平或いは垂直配線部）の厚さ以上であり、垂直配線部の場合は、ＩＣのチップ厚より厚い、例えば50μｍから300μ前後の厚さである。続いて、フォトレジストパターンの開口部にメッキ金属が形成される（図１４（ｃ））。適性温度に維持されたメッキ浴（例えば、スルフォミン酸ニッケル液）中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図１４（ｃ）に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にメッキされる。
次に、図１４（ｄ）に示すように、平坦化加工が行われる。次に、レジストを除去すると（図１４（ｅ））、レジスト部分以外がそのまま水平或いは垂直配線部となる。そして、このメッキ金属を電鋳母型から剥離する（図１４（ｆ））。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
図３に例示のコイル形成部品構造体の製造のためには、図１４（ａ）〜（ｄ）に示す工程を２回繰り返して、最初の工程で、支持部上に第２の水平配線部を形成した後、２回目の工程で、第２の水平配線部に接続される垂直配線部を形成する。
このように、コイル形成部品構造体は、支持板である導電性材料（電鋳母型）にリソグラフィーとメッキを用いて、支持板と一体になった水平及び垂直配線部を成長させる。
図４は、図１に示した基板上に、ＩＣチップを搭載した状態で示す斜視図（Ａ）、及びＸ−Ｘ’ラインで切断した側面断面図（Ｂ）である。図１に示したランドの上に、半導体ＩＣチップをフリップチップボンド接続する。或いは、半導体チップをダイボンド材により接着して、基板上の配線パターンとはボンディングワイヤにより接続することもできる。なお、図中に、２個のＩＣチップを図示しているが、１個でも、或いは３個以上にもすることができる。
図５は、さらに、図３に例示のコイル形成部品構造体を上下反転させて、図４に示す基板上に搭載した状態で示す図である。複数個の第１の水平配線部のそれぞれの両端部上に、図３に示す垂直配線部のそれぞれの端部が位置するようにして、コイル形成部品構造体が基板上に固定されかつ電気的に接続される。これによって、複数個の第１及び第２の水平配線部と垂直配線部が直列に接続されて、１個のヘリカルコイル（インダクタンス）が形成される。このヘリカルコイルの両端は、基板表面或いは内部に設けた配線層により、ＩＣチップと接続される。
垂直配線部を第１の水平配線部上に固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）第１の水平配線部側に凹部を設ける一方、垂直配線部側は凸部を設けて挿入圧着あるいは挿入しカシメる方法、により行うことができる。垂直配線部が第１の水平配線部上の所定の位置に固定された段階では、全ての垂直配線部及び第２の水平配線部が、支持板により一体に連結されている。
図６は、ＩＣチップを搭載した基板にコイル形成部品構造体を接続、固定した後、樹脂封止した状態で示す図である。実際の製造においては、多数個連結されている状態で、基板から支持板の下面までの空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図７は、支持板（電鋳母型）を剥離した後の状態で示す図である。（Ａ）は側面断面図であり、（Ｂ）は斜視図である。但し、図７（Ｂ）においては、表示を明白にする目的で封止樹脂は図示していない。この後、実際の製造においては、チップ個片化のための切断を行うことにより、この段階の構成により完成製品（例えば、ＩＣタグ）として使用可能である。
図８は、支持板剥離工程後に、外部接続用のバンプ電極を形成した状態で示す図である。支持板剥離工程後、基板裏面側に形成されたランドにそれぞれ、外部接続用のバンプ電極を形成する。このため、基板として、図２に示したような多層有機基板を用いて、ＩＣチップと接続されている基板裏面側のランドに、バンプ電極を形成する。その後、チップ個片化のための切断を行って、製品として完成させる。
図９は、図３とは異なる別のコイル形成部品構造体を例示する図である。図示のコイル形成部品構造体は、支持板上に、コイル形成部品だけでなく、複数個のポスト電極及びそれに接続される配線を一体に形成している。但し、配線付きでないポスト電極のみとすることもできる。これら部品は、図３と同様に、支持板上に電鋳法により、作製することができる。
図１０は、図９に示すコイル形成部品構造体を組み込んで完成させた両面電極構成の半導体パッケージを例示する図である。図９に示すコイル形成部品構造体は、図１を参照して前述した基板上に搭載して、図５を参照して説明したように、固定しかつ電気的に接続することができる。但し、図９に示すポスト電極に対応する位置には、それが接続されるべきランドが、基板上に形成され、かつ、このランドは基板表面或いは内部の配線層によりＩＣチップと接続されている。この後、図６及び図７を参照して説明したように、樹脂封止され、さらに、支持板が剥離される。これによって、基板上には、ヘリカルコイル（インダクタンス）が形成されるだけでなく、ＩＣチップに接続されたポスト電極が形成される。その後、上述した基板裏面側だけでなく、おもて面側においても、ポスト電極の先端に外部接続用のバンプ電極を形成する。また、図９に示すように、ポスト電極がそれに接続された配線を有している場合は、バンプ電極を配線の先端に設けることができ、これによって、ポスト電極とは異なる任意の位置に、外部電極を形成することができる。
図１１は、図１０に示した構成を有する両面電極構成の第１の半導体パッケージの上に、第２の半導体パッケージを積層接続した状態で示す図である。両パッケージは、アライメントを行って接続部分が重なるようにし、炉体を通して接続部分の突起電極を一時的に加熱溶融して接合させる。このように、本発明の半導体パッケージは、ヘリカルコイル（インダクタンス）をパッケージ内部に収容できるので、別の半導体パッケージの積層接続が容易にできる。
ＩＣ及びコイル（インダクタンス）搭載用の基板表面図である。 多層有機基板を例示する断面図である。 基板と組み合わされるべきコイル形成部品構造体を例示する図である。 基板上に、ＩＣチップを搭載した状態で示す斜視図（Ａ）、及びＸ−Ｘ’ラインで切断した側面断面図（Ｂ）である。 コイル形成部品構造体を基板上に搭載した状態で示す図である。 ＩＣチップを搭載した基板にコイル形成部品構造体を接続、固定した後、樹脂封止した状態で示す図である。 支持板を剥離した後の状態で示す図である。 外部接続用のバンプ電極を形成した状態で示す図である。 図３とは異なる別のコイル形成部品構造体を例示する図である。 図９に示すコイル形成部品構造体を組み込んで完成させた両面電極構成の半導体パッケージを例示する図である。 図１０に示した構成を有する両面電極構成の第１の半導体パッケージの上に、第２の半導体パッケージを積層接続した状態で示す図である。 一般的なＩＣタグを例示する図である。 従来の非接触ＩＣタグを示す図である。 フォトレジストを用いた電鋳部品の製造方法を示す工程図である。

Claims (8)

  1. 基板上にＩＣチップを搭載して樹脂封止した半導体パッケージにおいて、
    前記基板上に、複数個の第１の水平配線部を形成し、
    複数個の第２の水平配線部及び該水平配線部のそれぞれの両端に複数個の垂直配線部を接続したコイル形成部品構造体を備え、
    前記複数個の第１の水平配線部のそれぞれの両端部上に、前記垂直配線部のそれぞれの端部を位置させて、前記コイル形成部品構造体を前記基板上に固定して、電気的に接続することによって、複数個の第１及び第２の水平配線部と垂直配線部が直列に接続されて、ヘリカルコイルを形成した、
    ことから成る半導体パッケージ。
  2. 前記基板裏面側に形成されかつ前記ＩＣチップに接続されたランドにそれぞれ、外部接続用のバンプ電極を形成した請求項１に記載の半導体パッケージ。
  3. 前記コイル形成部品構造体は、基板上の配線層に接続される一端を有するポスト電極及びその他端に接続される外部接続用のバンプ電極を形成したことから成る請求項１に記載の半導体パッケージ。
  4. 前記コイル形成部品構造体は、基板上の配線層に接続される一端を有するポスト電極及びその他端が接続される配線を形成し、かつその配線の先端に外部接続用のバンプ電極を形成したことから成る請求項１に記載の半導体パッケージ。
  5. 基板上にＩＣチップを搭載して樹脂封止した半導体パッケージの製造方法において、
    前記基板上に、複数個の第１の水平配線部を形成し、
    支持板上に複数個の第２の水平配線部及び該水平配線部のそれぞれの両端に複数個の垂直配線部を接続したコイル形成部品構造体を形成し、
    前記複数個の第１の水平配線部のそれぞれの両端部上に、前記垂直配線部のそれぞれの端部を位置させて、前記コイル形成部品構造体を前記基板上に固定して、電気的に接続することによって、複数個の第１及び第２の水平配線部と垂直配線部が直列に接続されて、ヘリカルコイルが形成され、
    樹脂封止した後、前記支持板を剥離する、
    ことから成る半導体パッケージの製造方法。
  6. 前記コイル形成部品構造体は、導電性材料の支持板上にリソグラフィーとメッキを用いて、最初の工程で、支持板上に第２の水平配線部を形成した後、２回目の工程で、第２の水平配線部に接続される垂直配線部を形成したことから成る請求項５に記載の半導体パッケージの製造方法。
  7. 前記コイル形成部品構造体は、基板上の配線層に接続される一端を有するポスト電極を形成し、かつその他端に外部接続用のバンプ電極を形成したことから成る請求項５に記載の半導体パッケージの製造方法。
  8. 前記コイル形成部品構造体は、基板上の配線層に接続される一端を有するポスト電極及びその他端が接続される配線を形成し、かつその配線の先端に外部接続用のバンプ電極を形成したことから成る請求項５に記載の半導体パッケージの製造方法。
JP2007269662A 2007-10-17 2007-10-17 半導体パッケージ及びその製造方法 Pending JP2009099752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007269662A JP2009099752A (ja) 2007-10-17 2007-10-17 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007269662A JP2009099752A (ja) 2007-10-17 2007-10-17 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009099752A true JP2009099752A (ja) 2009-05-07

Family

ID=40702475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269662A Pending JP2009099752A (ja) 2007-10-17 2007-10-17 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009099752A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524491A (ja) * 2010-04-16 2013-06-17 インテル・コーポレーション コアレスパッケージを使用した機能化キャリア構造の形成
JP2014142967A (ja) * 2012-11-30 2014-08-07 Murata Mfg Co Ltd アンテナモジュール
WO2016093808A1 (en) * 2014-12-09 2016-06-16 Intel Corporation Three dimensional structures within mold compound
JP6135837B1 (ja) * 2016-02-19 2017-05-31 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6160796B1 (ja) * 2016-02-19 2017-07-12 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017141597A1 (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017141771A1 (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017145505A1 (ja) * 2016-02-25 2017-08-31 株式会社村田製作所 無線ｉｃデバイスおよび無線ｉｃデバイスの製造方法
CN108133931A (zh) * 2018-01-29 2018-06-08 安徽安努奇科技有限公司 一种模组结构及其制作方法
US10734150B2 (en) 2014-03-04 2020-08-04 Murata Manufacturing Co., Ltd. Inductor device, inductor array, and multilayered substrate, and method for manufacturing inductor device
JP2021513215A (ja) * 2018-01-29 2021-05-20 安徽安努奇科技有限公司Ａｎｈｕｉ Ａｎｕｋｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． モジュール構造及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524491A (ja) * 2010-04-16 2013-06-17 インテル・コーポレーション コアレスパッケージを使用した機能化キャリア構造の形成
US8987065B2 (en) 2010-04-16 2015-03-24 Intel Corporation Forming functionalized carrier structures with coreless packages
US9257380B2 (en) 2010-04-16 2016-02-09 Intel Corporation Forming functionalized carrier structures with coreless packages
JP2014142967A (ja) * 2012-11-30 2014-08-07 Murata Mfg Co Ltd アンテナモジュール
US9330353B2 (en) 2012-11-30 2016-05-03 Murata Manufacturing Co., Ltd. Antenna module
US10734150B2 (en) 2014-03-04 2020-08-04 Murata Manufacturing Co., Ltd. Inductor device, inductor array, and multilayered substrate, and method for manufacturing inductor device
WO2016093808A1 (en) * 2014-12-09 2016-06-16 Intel Corporation Three dimensional structures within mold compound
CN105874595A (zh) * 2014-12-09 2016-08-17 英特尔公司 铸模材料中的三维结构
EP3053190A4 (en) * 2014-12-09 2017-09-06 INTEL Corporation Three dimensional structures within mold compound
US9711492B2 (en) 2014-12-09 2017-07-18 Intel Corporation Three dimensional structures within mold compound
WO2017141597A1 (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017141771A1 (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6160796B1 (ja) * 2016-02-19 2017-07-12 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6135837B1 (ja) * 2016-02-19 2017-05-31 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017145505A1 (ja) * 2016-02-25 2017-08-31 株式会社村田製作所 無線ｉｃデバイスおよび無線ｉｃデバイスの製造方法
JPWO2017145505A1 (ja) * 2016-02-25 2018-08-16 株式会社村田製作所 無線ｉｃデバイスおよび無線ｉｃデバイスの製造方法
CN108133931A (zh) * 2018-01-29 2018-06-08 安徽安努奇科技有限公司 一种模组结构及其制作方法
JP2021513215A (ja) * 2018-01-29 2021-05-20 安徽安努奇科技有限公司Ａｎｈｕｉ Ａｎｕｋｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． モジュール構造及びその製造方法
JP7062075B2 (ja) 2018-01-29 2022-05-02 安徽安努奇科技有限公司 モジュール構造及びその製造方法
US11387182B2 (en) 2018-01-29 2022-07-12 Anhui Anuki Technologies Co., Ltd. Module structure and method for manufacturing the module structure
CN108133931B (zh) * 2018-01-29 2023-11-07 安徽安努奇科技有限公司 一种模组结构及其制作方法

Similar Documents

Publication Publication Date Title
JP2009099752A (ja) 半導体パッケージ及びその製造方法
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
JP5690466B2 (ja) 半導体チップパッケージの製造方法
JP2015008332A (ja) 半導体パッケージおよびこの製造方法
JP5688289B2 (ja) チップサイズ両面接続パッケージの製造方法
US8399980B2 (en) Electronic component used for wiring and method for manufacturing the same
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
CN106328604A (zh) 芯片封装
JP2014178731A (ja) 半導体装置の製造方法
TW201123391A (en) Lead frame and manufacturing method of the same
CN102395981B (zh) Ic封装的引线框架和制造方法
JP3979873B2 (ja) 非接触式データキャリアの製造方法
CN110600382B (zh) 一种芯片封装工艺及产品
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
KR20100033247A (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP3472607B2 (ja) 回路基板及びその製造方法
CN110323141B (zh) 引线框架结构，芯片封装结构及其制造方法
JP2009283738A (ja) 配線用電子部品及びその製造方法
CN116564829A (zh) 一种高密度阵列管脚封装结构及其制造方法
KR20230019926A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2010080883A (ja) リードフレーム型基板とその製造方法および半導体装置
JP2008305976A (ja) 高密度細線実装構造及びその製造方法
JP2009267224A (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120221