JP7062075B2 - モジュール構造及びその製造方法 - Google Patents

モジュール構造及びその製造方法 Download PDF

Info

Publication number
JP7062075B2
JP7062075B2 JP2020540775A JP2020540775A JP7062075B2 JP 7062075 B2 JP7062075 B2 JP 7062075B2 JP 2020540775 A JP2020540775 A JP 2020540775A JP 2020540775 A JP2020540775 A JP 2020540775A JP 7062075 B2 JP7062075 B2 JP 7062075B2
Authority
JP
Japan
Prior art keywords
base
chip
dielectric layer
passive element
metal columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020540775A
Other languages
English (en)
Other versions
JP2021513215A (ja
Inventor
左成▲傑▼
何▲軍▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Annuqi Technology Co Ltd
Original Assignee
Anhui Annuqi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201820147790.XU external-priority patent/CN207731927U/zh
Priority claimed from CN201810085331.8A external-priority patent/CN108133931B/zh
Application filed by Anhui Annuqi Technology Co Ltd filed Critical Anhui Annuqi Technology Co Ltd
Publication of JP2021513215A publication Critical patent/JP2021513215A/ja
Application granted granted Critical
Publication of JP7062075B2 publication Critical patent/JP7062075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本出願は、２０１８年１月２９日に中国専利局に出願され、出願番号が２０１８１００８５３３１．８号及び２０１８年１月２９日に中国専利局に出願され、出願番号が２０１８２０１４７７９０．Ｘ号の中国特許出願に基づいて優先権を主張するものであり、上記出願の全ての内容を引用により本出願に組み込まれる。
本出願の実施例は、集積回路モジュールの技術に関し、例えば、モジュール構造及びその製造方法に関する。
電子製品の発展に伴い、様々な種類のデバイスの開発が高集積化、多機能化の方向に進化しているため、集積デバイスの集積回路モジュール構造に対する要求も高まっている。
集積回路のモジュール構造には、複数種類の素子、例えば、パワーアンプ、ローノイズアンプ、スイッチ、音波フィルタ（ａｃｏｕｓｔｉｃ ｗａｖｅ ｆｉｌｔｅｒ）等のチップと、コンデンサ、インダクタ等の受動素子とが存在し、これらの素子は、一般的に、モジュール構造のベース上に敷き詰められており、これらの敷き詰めて設けられた素子は、モジュール構造の面積を増加させ、集積回路モジュール構造のスペース利用率を低下させ、集積回路モジュール構造の高集積化の実現に不利である。
本出願は、モジュール構造の敷き詰めた面積を減少し、モジュール構造のスペース利用率を向上させ、モジュール構造の高集積化を実現するモジュール構造及びその製造方法を提供する。
本出願は、ベースと、少なくとも１つの受動素子と、少なくとも２つの金属柱と、少なくとも１つのチップとを備え、
前記少なくとも１つの受動素子、前記少なくとも２つの金属柱及び前記少なくとも１つのチップは、前記ベースと同じ側に位置し、前記少なくとも１つの受動素子は、前記ベースと前記少なくとも２つの金属柱が位置する膜層との間に位置し、且つ前記ベースと前記少なくとも１つのチップが位置する膜層との間に位置し、
前記少なくとも１つのチップの前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在し、及び、
前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも１つのチップの前記ベース上の垂直投影とは、重複領域が存在することとの少なくとも１つを含む、
モジュール構造を提供する。
一実施例において、単一の前記金属柱がインダクタに形成されるか、或いは、前記少なくとも２つの金属柱のうちの少なくとも一部の前記金属柱の間に互いに電気的に接続されて電磁誘導コイルに形成されている。
一実施例において、前記モジュール構造は、
前記受動素子を覆うか、又は包む第１の誘電体層と、
前記第１の誘電体層の前記ベースから離れる側に位置する第２の誘電体層と、
前記第２の誘電体層の前記ベースから離れる側に位置し、前記第２の誘電体層を覆う第３の誘電体層と、を更に備える。
一実施例において、前記受動素子は、コンデンサ、抵抗及びインダクタのうちの少なくとも１種を含む。
一実施例において、前記モジュール構造は、
前記第１の誘電体層の前記ベースから離れる側に位置する第１の接続層と、
前記第２の誘電体層の前記ベースから離れる側に位置する第２の接続層と、を更に備える。
一実施例において、前記第１の誘電体層に第１のビアホールが形成され、前記第１のビアホール内に第１の導電体が形成され、前記受動素子は、前記第１の導電体及び前記第１の接続層を介して、前記金属柱及び前記チップのうちの少なくとも１つと電気的に接続されており、
前記第２の誘電体層に第２のビアホールが形成され、前記第２のビアホール内に第２の導電体が形成され、前記金属柱と前記チップとは、前記第２の導電体及び前記第２の接続層を介して電気的に接続されている。
一実施例において、前記チップは、少なくとも１つのインターフェースを備え、前記インターフェースは、前記チップの前記ベースに近接する側の表面又は前記ベースから離れる側の表面に位置する。
一実施例において、前記インターフェースが前記チップの前記ベースから離れる側の表面に位置する場合、前記モジュール構造は、
前記チップと前記ベースとの間に位置する支持層を更に備える。
一実施例において、前記第２の誘電体層の前記ベースから離れる側の表面は、前記金属柱の前記ベースから離れる側の表面と面一である。
一実施例において、前記第２の誘電体層の前記ベースから離れる側の表面は、前記金属柱の前記ベースから離れる側の表面よりも低いか、又は高い。
本出願は、ベースを提供することと、
前記ベースに少なくとも１つの受動素子を設けることと、
前記少なくとも１つの受動素子の前記ベースから離れる側に少なくとも２つの金属柱及び少なくとも１つのチップを設けることと、を含み、
前記少なくとも１つのチップの前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在し、及び、
前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも１つのチップの前記ベース上の垂直投影とは、重複領域が存在することとの少なくとも１つを含む、
モジュール構造の製造方法を更に提供する。
一実施例において、前記少なくとも１つの受動素子の前記ベースから離れる側に、少なくとも２つの金属柱及び少なくとも１つのチップを設けることは、
前記ベースの前記受動素子に近接する側に前記受動素子を覆うか、又は包む第１の誘電体層を形成し、前記第１の誘電体層に第１のビアホールが形成され、前記第１のビアホール内に第１の導電体が形成されることと、
前記第１の誘電体層の前記受動素子から離れる側に、前記少なくとも２つの金属柱及び前記少なくとも１つのチップを設けることと、を含む。
本出願は、敷き詰めて設けることではなく、受動素子をベースとチップ及び金属柱が位置する膜層との間に設け、受動素子と他の素子との三次元積層を実現することにより、モジュール構造の面積を減少し、且つチップを金属柱間に設け、チップと金属柱とを入れ子状の構造にすることにより、モジュール構造のスペース利用率を向上させ、モジュール構造の高集積化を実現することができるモジュール構造及びその製造方法を提供する。
実施例１に係るモジュール構造の構造模式図である。 実施例１に係る金属柱の接続の構造模式図である。 実施例１に係る別のモジュール構造の構造模式図である。 実施例１に係るさらに別のモジュール構造の構造模式図である。 実施例２に係るモジュール構造の製造方法のフローチャートである。 実施例３に係るモジュール構造の製造方法のフローチャートである。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。 図６に係るモジュール構造の製造方法を用いてモジュール構造を製造する時におけるモジュール構造の複数の状態の構造模式図である。
以下、図面及び実施例を参照しながら、本出願について更に説明する。ここで説明される具体的な実施例は、本出願を説明するためのものに過ぎず、本出願を限定するものではない。説明の便宜上、図面にはすべての構造が示されず、本出願に関連する部分のみが示されている。
実施例１
図１は、実施例１に係るモジュール構造の構造模式図である。図１を参照すると、該モジュール構造は、ベース１と、少なくとも１つの受動素子２と、少なくとも２つの金属柱３と、少なくとも１つのチップ４とを備え、上記少なくとも１つの受動素子２、上記少なくとも２つの金属柱３及び上記少なくとも１つのチップ４は、ベース１と同じ側に位置し、上記少なくとも１つの受動素子２は、ベース１と、上記少なくとも２つの金属柱３が位置する膜層との間に位置し、且つ前記ベース１と、上記少なくとも１つのチップ４が位置する膜層との間に位置し、上記少なくとも１つのチップ４のベース１上の垂直投影と、上記少なくとも２つの金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在し、及び、上記少なくとも１つの受動素子２のベース１上の垂直投影と、上記少なくとも２つの金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、上記少なくとも１つの受動素子２のベース１上の垂直投影と、上記少なくとも１つのチップ４のベース１上の垂直投影とは、重複領域が存在することとの少なくとも１つを含む。
図１において、受動素子２のベース１上の垂直投影は、金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形およびチップ４のベース１上の垂直投影の両方と重複領域が存在することは、本出願の具体的な例に過ぎず、本出願を限定するものではない。また、受動素子２のベース１上の垂直投影は、金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形のみと重複領域が存在してもよく、或いは、受動素子２のベース１上の垂直投影は、チップ４のベース１上の垂直投影のみと重複領域が存在してもよい。
そのうち、受動素子２は、ベース１と、金属柱３及びチップ４が位置する膜層との間に位置し、及び、受動素子２のベース１上の垂直投影と、金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、受動素子２のベース１上の垂直投影と、チップ４のベース１上の垂直投影とは、重複領域が存在することとの少なくとも１つを含むことにより、受動素子２と、金属柱３やチップ４等の素子とを、ベース１上に敷き詰めて設けることではなく、受動素子２と金属柱３及びチップ４等の素子との三次元積層を実現し、スペースの繰り返し利用を実現し、構成されたモジュール構造の敷き詰めた面積を減少することができる。
金属柱３とチップ４とは同一の膜層にあり、チップ４のベース１上の垂直投影と、金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在し、即ち、チップ４および金属柱３は、入れ子構造を構成可能であり、チップ４は金属柱３間に配置され、スペース利用率を向上させ、モジュール構造の敷き詰めた面積を減少することができる。
モジュール構造におけるベースは、シリコンウェハ、ガラスウェハ、基板や面板等の構造であってもよい。モジュール構造に複数のチップ４が含まれる場合、チップ４は同じチップでも異なるチップでもよく、例えば、パワーアンプ、ローノイズアンプ、スイッチ、音波フィルタ等のチップであってもよい。同様に、モジュール構造に複数の受動素子２が含まれる場合、受動素子２は同じ構造でも異なる構造でもよく、好ましくは、受動素子２は、コンデンサ、抵抗及びインダクタのうちの少なくとも１種を含んでもよい。
一実施例において、モジュール構造が通常に動作できることを確保した上で、モジュール構造の面積を減少し、モジュール構造のスペース利用率をより高くするために、合理的な設計により、モジュール構造における他の素子同士をいずれも三次元積層又は入れ子状の積層にすることもできる。例示的に、チップ４以外の素子（例えば、コンデンサ）と、金属柱３とを入れ子状の積層にし、即ち、コンデンサは、金属柱３と同一の膜層に位置し、コンデンサのベース１上の垂直投影と、金属柱３のベース１上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在するように設けられてもよい。チップ４と金属柱３との間に段差があることを考えると、チップ４と金属柱３とが入れ子状に積層されると同時に、他の素子が両方の段差間のスペースに位置するように設けられてもよい。
本出願の実施例１に係るモジュール構造は、敷き詰めて設けることではなく、受動素子をベースとチップ及び金属柱が位置する膜層との間に設け、受動素子と他の素子との三次元積層を実現することにより、モジュール構造の面積を減少するとともに、チップを金属柱間に設け、チップと金属柱とを入れ子状の構造にすることにより、モジュール構造のスペース利用率を向上させ、モジュール構造の高集積化を実現することができる。
金属柱３は異なる接続方式で異なる機能を実現可能であり、金属柱３の接続方式は実際のニーズに応じて決定可能である。図２は、実施例１に係る金属柱の接続の構造模式図である。図２を参照すると、好ましくは、単一の金属柱３によってインダクタを形成してもよく、或いは、上記少なくとも２つの金属柱３のうちの少なくとも一部の金属柱３間の電気的な接続によって電磁誘導コイルを形成してもよい。
実際の適用過程では、金属柱３間には接続されなくてもよく、単一の金属柱３は、インダクタ素子又は抵抗とみなされてもよく、接続導線とみなされてもよい。或いは、電磁誘導コイルの特定の機能を実現するように複数の金属柱３間に互いに接続して電磁誘導コイルを形成してもよい。例示的に、複数の金属柱３を互いに接続するときに、螺旋構造の電磁誘導コイルを形成してもよく、必要に応じて複数の閉構造コイルを形成してもよい。実際の回路接続の要求に応じて、金属柱３はチップ４や受動素子２等の他の素子に電気的に接続されてもよいことが理解できる。
複数の素子の三次元積層及び入れ子状の積層によるモジュール構造における回路の短絡や漏電等の状況が発生しないことを確保するために、複数の素子同士を電気的に絶縁できるように、モジュール構造に誘電体層が設けられてもよい。図３は、実施例１に係る別のモジュール構造の構造模式図である。例示的に、図３を参照すると、モジュール構造は、受動素子２を覆うか、又は包む第１の誘電体層と、第１の誘電体層５のベース１から離れる側に位置し、そのベース１から離れる側の表面は金属柱３のベース１から離れる側の表面と面一である第２の誘電体層６と、第２の誘電体層６のベース１から離れる側に位置し、第２の誘電体層６を覆う第３の誘電体層７とを更に備える。
第１の誘電体層５、第２の誘電体層６及び第３の誘電体層７は、同じ誘電体材料により構成されてもよく、異なる誘電体材料により構成されてもよい。第１の誘電体層５、第２の誘電体層６及び第３の誘電体層７は、モジュール構造における回路の短絡などを回避可能であるが、モジュール構造の通常の動作に影響を及ぼさない。
そのうち、ベース１と金属柱３及びチップ４が位置する膜層との間に他の素子が存在する場合、第１の誘電体層５は、上記他の素子を覆うか、又は包んでもよく、即ち、第１の誘電体層５は、ベース１と金属柱３及びチップ４が位置する膜層との間に位置する素子を覆うか、又は包むことができる。また、第１の誘電体層５は、絶縁作用に加えて、金属柱３とチップ４とを支持して、複数の素子間の三次元積層を実現するように、金属柱３及びチップ４を、受動素子２等の素子のベース１から離れる側に設けられることもできる。
第２の誘電体層６は、金属柱３及びチップ４等の素子間の電気的絶縁を実現するために用いられる。一実施例において、図３を参照すると、第２の誘電体層６のベース１から離れる側の表面と、金属柱３のベース１から離れる側の表面とが面一であることは、本出願の一例に過ぎず、本出願を限定するものではない。好ましくは、第２の誘電体層６のベース１から離れる側の表面は、金属柱３のベース１から離れる側の表面よりも高くても低くてもよい。
第２の誘電体層６のベース１から離れる側の表面と、金属柱３のベース１から離れる側の表面とが面一である場合、第２の誘電体層６上に金属柱３を接続する導線を直接形成して、金属柱３間又は金属柱３とチップ４との電気的接続を実現することができる。第２の誘電体層６のベース１から離れる側の表面が金属柱３のベース１から離れる側の表面よりも高い場合、第２の誘電体層６にビアホールを形成し、ビアホール内に導電材料を充填して導電体を形成する必要があり、導線とビアホール内の導電材料とを電気的に接続することで、金属柱３間又は金属柱３とチップ４との電気的接続を実現する。第２の誘電体層６のベース１から離れる側の表面が金属柱３のベース１から離れる側の表面よりも低い場合、ビアホールを開ける必要がなく、第２の誘電体層６の金属柱３よりも低い表面に金属柱３を接続する導線を形成してもよく、好ましくは、この場合、金属柱３の第２の誘電体層６よりも高い部分の厚さは、導線の厚さに等しい。
一般的には、金属柱３の厚さをチップ４の厚さより大きく設けてもよいが、金属柱３の厚さ及びチップ４の厚さを実際の状況に応じて調整してもよい。引き続き図３を参照すると、好ましくは、モジュール構造は、第１の誘電体層５のベース１から離れる側に位置する第１の接続層８と、第２の誘電体層６のベース１から離れる側に位置する第２の接続層９とを更に備える。
第１の接続層８及び第２の接続層９は金属構造であってもよい。第１の接続層８及び第２の接続層９は、複数の素子の所定接続路径に従って形成された金属パターンであってもよく、直接第１の接続層８及び第２の接続層９を介して複数の素子間の電気的接続を実現し、接続過程に金属柱３、受動素子２等の素子でのはんだボールの形成を回避し、モジュール構造における寄生抵抗を低下させ、モジュール構造におけるコンデンサ及びインダクタの品質係数を向上させることができることを理解できる。
そのうち、第１の接続層８は、第１の接続層８における一部の金属により形成されたインダクタ等の素子を更に含んでもよく、第２の接続層９は、第２の接続層９における一部の金属により形成されたインダクタ等の素子を更に含んでもよい。
また、少なくとも一部の金属柱３間に互いに電気的に接続されている場合、それぞれ金属柱３に電気的に接続された第１の接続層８及び第２の接続層９を介して、一部の金属柱３を電磁誘導コイルに形成することができる。
一般的に、モジュール構造における複数の素子同士は、いずれもはんだボールで電気的接続を実現する。モジュール構造がラジオ周波数（ＲＦ）又は高周波数の条件下にある場合、はんだボールにおける寄生抵抗は、モジュール構造におけるコンデンサ又はインダクタの品質係数に影響を与え、モジュール構造の性能に影響を与えると考えられる。モジュール構造における寄生抵抗を低下させ、コンデンサ又はインダクタの品質係数を改善するために、誘電体層間にビアホールを形成し、ビアホールに導電材料を充填することにより、モジュール構造における異なる膜層における複数の素子を接続できる。金属柱３は、第２の誘電体層６におけるビアホール内に位置することで、上下に接続する機能を実現することもできる。
例示的に、引き続き図３を参照すると、第１の誘電体層５に第１のビアホール５０が形成され、第１のビアホール５０に第１の導電体５１が形成され、受動素子２は、第１の導電体５１及び第１の接続層８を介して、金属柱３及びチップ４のうちの少なくとも１つと電気的に接続されており、第２の誘電体層６に第２のビアホール６０が形成され、第２のビアホール６０に第２の導電体６１が形成され、金属柱３とチップ４とは、第２の導電体６１及び第２の接続層９を介して電気的に接続されている。
一実施例において、第１のビアホール５０及び第２のビアホール６０は、実際のニーズに応じて、それぞれ第１の誘電体層５又は第２の誘電体層６をエッチング又は腐食などの操作により形成されてもよい。第１ビアホール５０及び第２ビアホール６０に充填形成された第１導電体５１及び第２導電体６１は、導電性能がよく、導電率が高い金属材料で形成されてもよい。
第１の導電体５１は、第１の誘電体層５の第１のビアホール５０に位置し、第１の誘電体層５により覆われた素子と他の膜層に位置する素子との間の電気的接続を実現するために用いられる。つまり、第１の導電体５１は、受動素子２と金属柱３又はチップ４との間の電気的接続を実現できるだけでなく、第１の導電体５が他の素子を覆ったときにも、第１の導電体５１を介して該素子と他の膜層の素子との間の電気的接続も実現できる。また、第１の導電体５１と第１の接続層８との間は、実際の回路設計に応じて電気的に接続でき、第１の導電体５１と第１の接続層８との協働により、複数の素子間の電気的接続を実現できる。例示的に、第１の誘電体層５が複数の受動素子２を覆うか又は包む場合、第１の導電体５１及び第１の接続層８を介して複数の受動素子２間の電気的接続を実現してもよい。
同様に、第２の導電体６１は、第２の誘電体層６により覆われた要素と他の膜層の素子との間の電気的接続を実現するために用いられる。第２の導電体６１は、第１の接続層８又は第２の接続層９との協働により、金属柱３とチップ４との間の電気的接続を実現できる。例示的に、第２の導電体６１は、チップ４に対応して設けられ、第２の導電体６１とチップ４とが電気的に接続され、第２の導電体６１と第２の接続層９とが電気的に接続されてもよい。そのうち、金属柱３とチップ４との間の電気的接続を実現するように、第２の接続層９と金属柱３とが電気的に接続されている。
第１の導電体５１、第２の導電体６１、第１の接続層８及び第２の接続層９同士の相互協働により、複数の膜層の素子間の電気的接続を実現し、はんだボールの形成を回避し、モジュール構造の寄生抵抗を低下させ、モジュール構造の性能を最適化にすることができる。
一実施例において、１回の堆積プロセスによって第１の導電体５１及び第１の接続層８を形成することができ、且つ、１回の堆積プロセスによって第２の導電体６１及び第２の接続層９を形成することができる。
一実施例において、第３の誘電体層７に第３のビアホールが形成されてもよく、第３のビアホールは、モジュール構造と他の構造（例えば、他のモジュール構造又はチップ）との間の電気的接続を実現可能である。寄生抵抗を低下させるために、第３のビアホールに第３の導電体が形成されてもよい。
好ましくは、チップ４は、チップ４のベース１に近接する側の表面、又はベース１から離れる側の表面に位置する少なくとも１つのインターフェース４１を備える。
そのうち、チップ４におけるインターフェース４１は、Ｉ／Ｏインターフェースであってもよい。チップにおけるインターフェース４１が複数ある場合、すべてのインターフェース４１がチップ４のベース１に近接する側の表面、又はベース１から離れる側の表面のみに位置するように設けられてもよく、インターフェース４１がそれぞれチップ４のベース１に近接する側の表面及びベース１から離れる側の表面に位置するように設けられてもよい。実際の回路構造を簡素化するために、チップ４のインターフェース４１の向きは、チップ４のインターフェース４１に接続された構造に応じて決定されてもよい。
例示的に、チップ４のインターフェースが、チップ４のベース１に近接する側の表面に位置するように設けられてもよい。例示的に、製造過程では、まず第１の誘電体層５上に第１の接続層８を形成し、そのうち、第１の接続層８に金属のインターフェースが設けられ、チップ４のインターフェースでの金属を金属インターフェースに直接押し付けてチップのインターフェースと第１の接続層との電気的接続を実現してもよい。
図４は、実施例１に係るさらに別のモジュール構造の構造模式図である。好ましくは、インターフェース４１がチップ４のベース１から離れる側の表面に位置する場合、モジュール構造は、チップ４とベース１との間に位置し、インターフェースと金属柱３のベース１から離れる側の端面との間の垂直距離を減少するために用いられる支持層１０を更に備える。
一般的に、チップ４と金属柱３との間に段差があり、金属柱３のベース１から離れる側の端面とインターフェース４１との電気的接続を容易にするために、支持層１０が設けられてもよい。支持層１０は、段差の減少のみに使用され、モジュール構造の通常の動作及び性能に影響を与えない前提で、支持層１０の材質や形状構造等は限定されない。
実施例２
図５は、実施例２に係るモジュール構造の製造方法のフローチャートである。図５を参照し、該製造方法は、
ベースを提供するステップ１０と、
ベース上に少なくとも１つの受動素子を設けるステップ２０と、
少なくとも１つの受動素子のベースから離れる側に少なくとも２つの金属柱及び少なくとも１つのチップを設けるステップ３０と、を含む。
そのうち、少なくとも１つのチップのベース上の垂直投影と、少なくとも２つの金属柱のベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在する。及び、少なくとも１つの受動素子のベース上の垂直投影と少なくとも２つの金属柱のベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、少なくとも１つの受動素子のベース上の垂直投影と少なくとも１つのチップのベース上の垂直投影とは、重複領域が存在することと、のうちの少なくとも１つを含む。
受動素子、金属柱及びチップは、いずれも製造過程に実際に要求された回路に従って電気的接続を実現し、形成されたモジュール構造は、通常に動作し、その特定の機能を実現することができる。形成されたモジュール構造には、その機能を改善するか又は増加するように、受動素子、金属柱及びチップ以外の他の素子を備えてもよい。
本出願の実施例に係る製造方法で製造されたモジュール構造は、敷き詰めて設けることではなく、受動素子をベースとチップ及び金属柱が位置する膜層との間に設け、受動素子と他の素子との三次元積層を実現することにより、モジュール構造の面積を減少し、且つチップを金属柱間に設け、チップと金属柱とを入れ子状の構造にすることにより、モジュール構造のスペース利用率を向上させ、モジュール構造の高集積化を実現する目的に寄与することができる。
好ましくは、ステップ３０は、
ベースの受動素子に近接する側に受動素子を覆うか、又は包む第１の誘電体層を形成し、第１の誘電体層に第１のビアホールが形成され、第１のビアホールに第１の導電体が形成されることと、
第１の誘電体層の受動素子から離れる側に少なくとも２つの金属柱と、少なくとも１つのチップとを設けることと、を含んでもよい。
受動素子が金属柱及びチップと同一の膜層に存在しないことを確保し、三次元積層を実現するために、受動素子と金属柱又はチップとを絶縁し、複数の素子間に不要な接触による短絡又は漏電等の状況が発生することを回避することができる第１の誘電体層を形成してもよい。
一実施例において、第１の誘電体層により覆われた素子と他の素子との電気的接続を実現するように、第１の誘電体層に第１の接続層を形成してもよい。例えば、第１の誘電体層は受動素子のみを覆った場合、第１の導電体及び第１の接続層の協働により、受動素子間、受動素子と金属柱との間、受動素子とチップとの間、又は受動素子と金属柱及びチップとの間等の構造の電気的接続を実現できる。実際の回路状況を考えると、第１の誘電体層は、さらに、他の素子を覆ってもよく、第１の導電体および第１の接続層を介して該素子と他の素子との電気的接続を実現できる。
第１の導電体及び第１の接続層を介してモジュール構造における複数の素子を接続することにより、はんだボールの形成を回避し、モジュール構造における寄生抵抗を低下させ、コンデンサ又はインダクタの品質係数を向上させ、モジュール構造の性能を最適化にすることができる。
一実施例において、金属柱及びチップを設けた後、第２の誘電体層を形成してもよく、第２の誘電体層のベースから離れる側の表面は、金属柱のベースから離れる側の表面と面一であるか、或いは、第２の誘電体層のベースから離れる側の表面は、金属柱のベースから離れる側の表面よりも低いか又は高い。第２の誘電体層に第２のビアホールが形成され、第２のビアホールに第２の導電体が形成されている。第２の誘電体層に第２の接続層を形成してもよく、第２の導電体と第１の接続層又は第２の接続層との協働により、複数の素子間の電気的接続を実現できる。
第２の誘電体層のベースから離れる側に、第２の誘電体層を覆う第３の誘電体層を形成してもよい。第３の誘電体層にも、モジュール構造と他の構造（例えば、他のモジュール構造やチップ）との電気的接続を実現可能である第３のビアホールが形成されてもよい。寄生抵抗を低下させるために、第３のビアホールに第３の導電体が形成されてもよい。
実施例３
本実施例３は、上記モジュール構造の製造方法により製造されたモジュール構造を提供する。
図６は、実施例３に係るモジュール構造の製造方法のフローチャートである。図７～図１３は、図６に係るモジュール構造の製造方法を用いてモジュール構造を製造するときのモジュール構造の複数の状態の構造模式図である。
例示的に、製造されたモジュール構造に、１つの受動素子と、複数の金属柱と、１つのチップと、３層の誘電体層とが含まれ、そのうち、受動素子はコンデンサであり、チップに３つのインターフェースが含まれ、３つのインターフェースは、いずれもチップのベースから離れる側の表面に設けられている。該モジュール構造の製造方法は、以下のステップを含んでもよい。
ステップ１００では、ベースを提供する。
ステップ２０１では、ベース上にコンデンサを形成する。
図８を参照すると、堆積・エッチングの方式で金属－絶縁体－金属（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ，ＭＩＭ）コンデンサ２２を形成可能であり、コンデンサ２２は薄膜の方式で実現可能である。例示的に、まず、ベース上にコンデンサ２２の一方の電極を形成してから、コンデンサ２２の誘電体層を形成し、最後にコンデンサ２２の他方の電極を形成するようにコンデンサを形成してもよい。そのうち、コンデンサ２２の電極のサイズ及びコンデンサ２２における誘電体層の材質は、いずれも実際のニーズに応じて調整可能であり、例えば、基板に近接する側のコンデンサの電極の面積は、基板から離れる側のコンデンサの電極の面積よりも大きく、コンデンサ２２の誘電体層の材質は、窒化ケイ素等である。
ステップ２０２では、コンデンサ上に第１の誘電体層を形成する。
図９を参照すると、堆積の方式でベース２１及びコンデンサ２２上に第１の誘電体層２３を形成してもよい。レーザー又はエッチングの方式で第１の誘電体層２３に第１のビアホールを形成してもよい。再配線、堆積、電気めっきや露光・現像等方式で、形成された第１のビアホール内に第１の導電材料２３１を形成し、第１の誘電体層に第１の接続層を形成してもよく、そのうち、第１の導電材料２３１は、コンデンサ２２と他の素子との電気的接続を実現するようにコンデンサ２２の電極に電気的に接続され、第１の接続層は、モジュール構造における複数の素子間の電気的接続を実現するために実際の回路の要求に応じて形成されてもよく、第１の接続層は、金属柱を接続する第１の接続部を含んでもよいし、他の素子間の電気的接続を実現するための他の導線を含んでもよい。そのうち、第１の接続層及び第１の導電材料を用いてモジュール構造における複数の素子の電気的接続を実現することにより、はんだボールの使用を回避し、モジュール構造における寄生抵抗を低下させ、モジュール構造の性能を最適化にすることができる。
ステップ３０１では、第１の誘電体層のベースから離れる側に少なくとも２つの金属柱を形成する。
図１０を参照すると、第１の接続層における金属柱２４を形成する必要がある端点で金属柱２４を形成してもよく、金属柱２４を形成する方式は複数あり、例示的に、金属柱２４は、電気めっきの方式で形成されてもよい。
ステップ３０２では、金属柱２４間にチップを設ける。
図１１を参照すると、チップ２５は、金属柱２４間に設けられてもよく、即ち、チップ２５のベース２１上の垂直投影と、少なくとも２つの金属柱２４のベース２１上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在してもよい。図１１に示すように、チップ２５は、金属柱２４により囲まれた領域内に位置することにより、チップ２５と金属柱２４との入れ子状の積層を実現し、モジュール構造の敷き詰めた面積を減少し、モジュール構造のスペース利用率を向上させる。
コンデンサ２２のベース２１上の垂直投影と、金属柱２４のベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在するか、或いは、コンデンサ２２のベース２１上の垂直投影とチップ２５のベース２１上の垂直投影とは、重複領域が存在するか、或いは、コンデンサ２２のベース２１上の垂直投影と、金属柱２４のベース２１上の垂直投影を端点として構成した線分又は閉図形およびチップ２５のベース２１上の垂直投影とは、いずれも重複領域が存在する。チップ２５および金属柱２４により囲まれた領域と、コンデンサ２２とは、垂直方向に重複領域が存在し、モジュール構造における素子の三次元積層を実現し、モジュール構造の敷き詰めた面積を減少し、モジュール構造のスペース利用率を向上させる。
チップ２５と金属柱２４との間に段差があることを考えると、チップ２５を設ける前に、チップ２５上のインターフェースと金属柱２４のベース２１から離れる側の端面との間の垂直距離を減少するように、チップ２５の下方に支持層２６を設けてもよい。
ステップ３０３では、第１の誘電体層のベースから離れる側に第２の誘電体層を形成する。
図１２を参照すると、第２の誘電体層２７がチップ２５及び金属柱２４を覆い、且つ第２の誘電体層２７のベース２１から離れる側の端面が金属柱２４のベース２１から離れる側の端面と面一であるように、堆積等の方式で第２の誘電体層２７を形成してもよい。
金属柱２４とチップ２５との電気的接続を容易にするために、第２の誘電体層２７に第２のビアホールを形成し、第２のビアホール内に第２の導電材料を形成してもよく、さらに、第２の誘電体層２７のベース２１から離れる側の表面に第２の接続層を形成してもよい。第２のビアホールは、第２の導電材料がチップ２５のインターフェースと第２の接続層との電気的接続を実現するように、チップにおけるインターフェースに対応して設けられてもよい。第１の導電材料、第２の導電材料、第１の接続層及び第２の接続層同士の相互協働により、複数の膜層における素子間の電気的接続を実現できる。
ステップ３０４では、第２の誘電体層のベースから離れる側に第３の誘電体層を形成する。
図１３を参照すると、第３の誘電体層２８は、モジュール構造における素子と他の構造との間に短絡又は漏電等の状況が発生することを防止するために用いられる。後続きのプロセスに他の構造に接続できるように、第３の誘電体層２８に第３のビアホールを形成してもよい。
実施例３に係るモジュール構造は、敷き詰めて設けることではなく、受動素子をベースとチップ及び金属柱が位置する膜層との間に設け、受動素子と他の素子との三次元積層を実現することにより、モジュール構造の面積を減少し、且つチップを金属柱間に設け、チップと金属柱とを入れ子状の構造にすることにより、モジュール構造のスペース利用率を向上させ、モジュール構造の高集積化を実現することができる。
本出願は、敷き詰めて設けることではなく、受動素子と他の素子との三次元積層を実現することにより、モジュール構造の面積を減少し、且つチップを金属柱間に設け、チップと金属柱とを入れ子状の構造にすることにより、モジュール構造のスペース利用率を向上させ、モジュール構造の高集積化を実現することができるモジュール構造及びその製造方法を提供する。

Claims (11)

  1. ベースと、少なくとも１つの受動素子と、少なくとも２つの金属柱と、少なくとも１つのチップとを備え、
    前記少なくとも１つの受動素子、前記少なくとも２つの金属柱及び前記少なくとも１つのチップは、前記ベースと同じ側に位置し、前記少なくとも１つの受動素子は、前記ベースと前記少なくとも２つの金属柱が位置する膜層との間に位置し、且つ前記ベースと前記少なくとも１つのチップが位置する膜層との間に位置し、
    前記少なくとも１つのチップの前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在し、及び、
    前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも１つのチップの前記ベース上の垂直投影とは、重複領域が存在することとの少なくとも１つを含む、モジュール構造であって、
    前記モジュール構造は、
    前記受動素子を覆うか、又は包む第１の誘電体層と、
    前記第１の誘電体層の前記ベースから離れる側に位置する第２の誘電体層と、
    前記第２の誘電体層の前記ベースから離れる側に位置し、前記第２の誘電体層を覆う第３の誘電体層と、
    を更に備え、
    前記少なくとも２つの金属柱及び前記少なくとも１つのチップは、前記第２の誘電体層に位置し、前記第２の誘電体層の前記ベースから離れる側の表面は、前記少なくとも２つの金属柱の前記ベースから離れる側の表面よりも低い、且つ、前記少なくとも２つの金属柱のそれぞれの高さは、前記少なくとも１つのチップのそれぞれの高さよりも大きい、モジュール構造。
  2. 単一の前記金属柱がインダクタに形成されるか、或いは、前記少なくとも２つの金属柱のうちの少なくとも一部の前記金属柱の間に互いに電気的に接続されて電磁誘導コイルに形成されている、請求項１に記載のモジュール構造。
  3. 前記受動素子は、コンデンサ、抵抗及びインダクタのうちの少なくとも１種を含む、請求項１に記載のモジュール構造。
  4. 前記第１の誘電体層の前記ベースから離れる側に位置する第１の接続層と、
    前記第２の誘電体層の前記ベースから離れる側に位置する第２の接続層と、
    を更に備える、請求項１に記載のモジュール構造。
  5. 前記第１の誘電体層に第１のビアホールが形成され、前記第１のビアホール内に第１の導電体が形成され、前記受動素子は、前記第１の導電体及び前記第１の接続層を介して、前記金属柱及び前記チップのうちの少なくとも１つと電気的に接続されており、
    前記第２の誘電体層に第２のビアホールが形成され、前記第２のビアホール内に第２の導電体が形成され、前記金属柱と前記チップとは、前記第２の導電体及び前記第２の接続層を介して電気的に接続されている、請求項４に記載のモジュール構造。
  6. 前記チップは、少なくとも１つのインターフェースを備え、前記インターフェースは、前記チップの前記ベースに近接する側の表面又は前記ベースから離れる側の表面に位置する、請求項１に記載のモジュール構造。
  7. 前記インターフェースが前記チップの前記ベースから離れる側の表面に位置する場合、前記モジュール構造は、
    前記チップと前記ベースとの間に位置する支持層を更に備える、請求項６に記載のモジュール構造。
  8. 前記少なくとも２つの金属柱と前記少なくとも１つのチップとの段差間のスペースに位置する、少なくとも電子素子を更に備える、請求項１に記載のモジュール構造。
  9. ベースを提供することと、
    前記ベースに少なくとも１つの受動素子を設けることと、
    前記ベースの前記少なくとも１つの受動素子に近接する側に、前記受動素子を覆うか、又は包む第１の誘電体層を形成することと、
    前記第１の誘電体層の前記ベースから離れる側に、少なくとも２つの金属柱及び少なくとも１つのチップを設けることと、
    前記第１の誘電体層の前記ベースから離れる側に、第２の誘電体層を形成し、前記少なくとも２つの金属柱及び前記少なくとも１つのチップが、前記第２の誘電体層に位置し、前記第２の誘電体層の前記ベースから離れる側の表面が、前記少なくとも２つの金属柱の前記ベースから離れる側の表面よりも低い、且つ、前記少なくとも２つの金属柱のそれぞれの高さが、前記少なくとも１つのチップのそれぞれの高さよりも大きいようにすることと、
    前記第２の誘電体層の前記ベースから離れる側に、前記第２の誘電体層を覆う第３の誘電体層を形成することと、を含み、
    前記少なくとも１つのチップの前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在し、及び、
    前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも２つの金属柱の前記ベース上の垂直投影を端点として構成した線分又は閉図形とは、重複領域が存在することと、前記少なくとも１つの受動素子の前記ベース上の垂直投影と、前記少なくとも１つのチップの前記ベース上の垂直投影とは、重複領域が存在することとの少なくとも１つを含む、
    モジュール構造の製造方法。
  10. 前記第１の誘電体層の前記受動素子から離れる側に、前記少なくとも２つの金属柱及び前記少なくとも１つのチップを設ける前に、
    前記第１の誘電体層に第１のビアホールを形成し、且つ、前記第１のビアホール内に第１の導電体を形成すること、を更に含む、請求項９に記載の製造方法。
  11. 前記第１の誘電体層の前記受動素子から離れる側に、前記少なくとも２つの金属柱及び前記少なくとも１つのチップを設ける後、
    前記少なくとも２つの金属柱と前記少なくとも１つのチップとの段差間のスペースに、少なくとも電子素子を形成すること、を更に含む、請求項９に記載の製造方法。
JP2020540775A 2018-01-29 2018-07-09 モジュール構造及びその製造方法 Active JP7062075B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201820147790.XU CN207731927U (zh) 2018-01-29 2018-01-29 一种模组结构
CN201810085331.8A CN108133931B (zh) 2018-01-29 2018-01-29 一种模组结构及其制作方法
CN201820147790.X 2018-01-29
CN201810085331.8 2018-01-29
PCT/CN2018/095017 WO2019144574A1 (zh) 2018-01-29 2018-07-09 模组结构及其制作方法

Publications (2)

Publication Number Publication Date
JP2021513215A JP2021513215A (ja) 2021-05-20
JP7062075B2 true JP7062075B2 (ja) 2022-05-02

Family

ID=67394857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020540775A Active JP7062075B2 (ja) 2018-01-29 2018-07-09 モジュール構造及びその製造方法

Country Status (3)

Country Link
US (1) US11387182B2 (ja)
JP (1) JP7062075B2 (ja)
WO (1) WO2019144574A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320847B2 (en) 2020-02-28 2022-05-03 Qualcomm Incorporated Voltage regulation integrated circuit (IC) with circuit components in an integrated three-dimensional (3D) inductor core and related methods of fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056093A (ja) 2002-05-31 2004-02-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2006216768A (ja) 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2006286690A (ja) 2005-03-31 2006-10-19 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009099752A (ja) 2007-10-17 2009-05-07 Kyushu Institute Of Technology 半導体パッケージ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050974A1 (ja) * 2007-10-17 2009-04-23 Murata Manufacturing Co., Ltd. キャビティ付きセラミック多層基板の製造方法
US7724117B2 (en) * 2008-01-11 2010-05-25 Northrop Grumman Systems Corporation Multilayer passive circuit topology
US7948346B2 (en) * 2008-06-30 2011-05-24 Alpha & Omega Semiconductor, Ltd Planar grooved power inductor structure and method
KR101003587B1 (ko) * 2008-10-13 2010-12-22 삼성전기주식회사 Ｃｍｏｓ ｒｆ ｉｃ
CN102184906B (zh) * 2011-03-31 2013-05-08 锐迪科创微电子（北京）有限公司 带有绝缘体填充的阱结构的封装基板及其制造方法
US9159711B2 (en) * 2011-07-29 2015-10-13 GlobalFoundries, Inc. Integrated circuit systems including vertical inductors
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
WO2018123699A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール
CN106887393B (zh) * 2017-03-22 2018-10-19 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
US10778261B2 (en) * 2017-06-14 2020-09-15 Harris Corporation Electronic device including radio frequency (RF) filter module with stacked coaxial resonators and related methods
CN108133931B (zh) * 2018-01-29 2023-11-07 安徽安努奇科技有限公司 一种模组结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056093A (ja) 2002-05-31 2004-02-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2006216768A (ja) 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2006286690A (ja) 2005-03-31 2006-10-19 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009099752A (ja) 2007-10-17 2009-05-07 Kyushu Institute Of Technology 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
US20210074634A1 (en) 2021-03-11
WO2019144574A1 (zh) 2019-08-01
US11387182B2 (en) 2022-07-12
JP2021513215A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
JP6550071B2 (ja) コンデンサ構造
JP6247308B2 (ja) 半導体デバイス上のハイブリッド変圧器構造
TWI395240B (zh) 積體半導體電感器及其形成方法與積體半導體濾波器
JP6015567B2 (ja) 貫通型コンデンサ
CN104575935A (zh) 电感器及其制造方法
US20140049353A1 (en) Inductor and method of manufacturing inductor
CN109075164A (zh) 3维电容器结构
TW201448456A (zh) 電路保護裝置
JP2005175434A (ja) 集積回路内に形成されたインダクタ
JP2012079961A (ja) 半導体装置およびその製造方法
TW200915937A (en) Capacitor-embedded substrate and method of manufacturing the same
US20130241684A1 (en) Method for manufacturing common mode filter and common mode filter
CN103377818A (zh) 一种具有贯穿孔电感的高频元件及其制造方法
CN208753080U (zh) Lc滤波器
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
JPWO2017057422A1 (ja) 薄膜型ｌｃ部品およびその実装構造
JP7062075B2 (ja) モジュール構造及びその製造方法
JP2011253898A (ja) 半導体装置及び製造方法
CN108133931B (zh) 一种模组结构及其制作方法
US20130271251A1 (en) Substrate-Less Electronic Component
CN103378386B (zh) 双工器
CN207731927U (zh) 一种模组结构
KR20010075974A (ko) 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
TW200532724A (en) LC composite component
CN108550531A (zh) 封装基板的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220419

R150 Certificate of patent or registration of utility model

Ref document number: 7062075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150