JP6247308B2 - 半導体デバイス上のハイブリッド変圧器構造 - Google Patents

半導体デバイス上のハイブリッド変圧器構造 Download PDF

Info

Publication number
JP6247308B2
JP6247308B2 JP2015543162A JP2015543162A JP6247308B2 JP 6247308 B2 JP6247308 B2 JP 6247308B2 JP 2015543162 A JP2015543162 A JP 2015543162A JP 2015543162 A JP2015543162 A JP 2015543162A JP 6247308 B2 JP6247308 B2 JP 6247308B2
Authority
JP
Japan
Prior art keywords
windings
layer
port
hybrid transformer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015543162A
Other languages
English (en)
Other versions
JP2015536572A5 (ja
JP2015536572A (ja
Inventor
チィ・シュン・ロ
ジェ−シュン・ラン
マリオ・フランシスコ・ヴェレツ
ジョンヘ・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015536572A publication Critical patent/JP2015536572A/ja
Publication of JP2015536572A5 publication Critical patent/JP2015536572A5/ja
Application granted granted Critical
Publication of JP6247308B2 publication Critical patent/JP6247308B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

様々な特徴は、半導体デバイス上の垂直結合ハイブリッド変圧器構造に関する。
変圧器は、通常はコイルおよび／または巻線であるインダクタを介して、１つの回路から別の回路に電気エネルギーを伝達するデバイスである。ハイブリッド変圧器は、受信ポートの２つの組の間でエネルギー／電力を任意の所望の比率に分割することを可能にする特定のタイプの変圧器である。すなわち、第１の回路のポートの１つの組からのエネルギー／電力は、第２の回路の受信ポートの２つの異なる組に伝達することができ、逆もまた同様である。
ハイブリッド変圧器は、いくつかの特性を有し、いくつかの機能を実行し得る。たとえば、ハイブリッド変圧器は、ポートの代替の組の間の双共役（ｂｉ−ｃｏｎｊｕｇａｃｙ）、各ポートにおけるインピーダンス整合、２つの受信ポート間で電力を任意の所望の比率に分割する能力、および信号の１８０度位相反転を提供する。
ハイブリッド変圧器は、平衡な構成または非平衡な構成を有し得る。平衡な構成では、ポートの２つの組の間でエネルギー／電力の分割分がより均等に分配されるが、非平衡な構成では、エネルギー／電力の分割分は、ポートの一方の組の方に偏向される。
図１Ａは、従来技術に見出されるハイブリッド変圧器１００の一例の回路図を示す。図１Ａに示すように、ハイブリッド変圧器１００は、第１のコイル１０２、第１のポート１０４、および第２のポート１０６を含む。第１のポート１０４は第１のキャパシタに接続され、第２のポート１０６は第２のキャパシタに接続される。ハイブリッド変圧器１００は、第２のコイル１０８、第３のコイル１１０、第３のポート１１２、第４のポート１１４、および第５のポート１１６も含む。第３のポート１１２はレプリカポート（ｒｅｐｌｉｃａ ｐｏｒｔ）に接続され、第４のポート１１４はパワーアンプ（ＰＡ）に接続され、第５のポートはアンテナに接続される。
ハイブリッド変圧器は、挿入損失および絶縁特性を有し得る。図１Ｂは、平衡な構成におけるハイブリッド変圧器の様々な損失および絶縁を概念的に示す。挿入損失の２つのタイプである、ＴＸ−ＡＮＴ損失（送信機アンテナ損失）およびＡＮＴ−ＲＸ損失（アンテナ受信機損失）が存在する。ＴＸ−ＡＮＴ損失は、第４のポート１１４から第５のポート１１６へ（たとえば、ＰＡからアンテナへ）の損失を指す。ＡＮＴ−ＲＸ損失は、第５のポート１１６から第２のポート１０６へ（たとえば、アンテナからＬＮＡ回路へ）の損失を指す。図１Ｂに示すように、ハイブリッド変圧器は、ＴＸ−ＲＸ絶縁／漏れも有する。
図１Ｃは、非平衡な構成におけるハイブリッド変圧器の様々な損失および絶縁を概念的に示す。図１Ｃに示すように、ＴＸ−ＡＮＴ損失は、（より太い矢印によって示すように）平衡な構成における場合よりも非平衡な構成における場合の方が低い。しかしながら、ＡＮＴ−ＲＸ損失は、（さらに、点線矢印によって示すように）平衡な構成における場合よりも非平衡な構成における場合の方が高い。様々なハイブリッド変圧器が、様々な損失および絶縁特性を有する。
図２は、横方向結合ハイブリッド変圧器の上面図を示す。図２に示すように、ハイブリッド変圧器２００は、巻線の第１の組２０２と巻線の第２の組２０４とを含む。巻線の第１の組は、第１のポート２０６および第２のポート２０８を含む。巻線の第１の組２０２は、相互接続部の第１の組２１０も含む。巻線の第２の組２０４は、第３のポート２１２、第４のポート２１４、および第５のポート２１６を含む。また、巻線の第２の組２０４は、相互接続部の第２の組２１８を含む。
図２に示すように、巻線の第１の組２０２および巻線の第２の組２０４は、ダイの１つの層上に配置される。巻線の第１の組２０２および巻線の第２の組２０４が１つの層上にあるとき、横方向結合が生じる。すなわち、ダイの同じ層内にエネルギーが伝達される。横方向結合の主な欠点には、（ｉ）プロセス制限による巻線スペースおよび金属厚さに起因する、巻線の第１の組と第２の組との間（すなわち、隣接するインダクタ間）の小さい結合係数と、（ｉｉ）比較的大きい面積を占める巻線とが含まれる。加えて、１つの層のみが使用されるので、使用される巻線の組は、互いに非対称である。
したがって、改善されたハイブリッド変圧器が必要である。詳細には、新規の技術を利用するか、または革新的なプロセス技術を使用して新規のハイブリッド変圧器デバイス構造を探求する、改善されたハイブリッド変圧器が必要である。
本明細書で説明する装置および方法の様々な特徴は、垂直結合ハイブリッド変圧器を提供する。
第１の例は、複数の層を有する半導体ダイ内に形成されたハイブリッド変圧器を提供する。ハイブリッド変圧器は、巻線の第１の組と巻線の第２の組とを含む。巻線の第１の組は、ダイの少なくとも第１の層上に位置する。第１の層は、ダイの基板よりも上に位置する。巻線の第１の組は、第１のポートおよび第２のポートを含む。巻線の第１の組は、第１のインダクタとして動作するように構成される。巻線の第２の組は、ダイの少なくとも第２の層上に位置する。第２の層は、基板よりも上に位置する。巻線の第２の組は、第３のポート、第４のポート、および第５のポートを含む。巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成される。巻線の第１の組および巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成される。
一態様によれば、垂直結合ハイブリッド変圧器として動作することは、巻線の第１の組と巻線の第２の組との間でエネルギーを伝達することを含み、巻線の第１の組と巻線の第２の組との間で伝達される総エネルギーの大部分は、ダイの異なる層上の巻線間で生じる。
別の態様によれば、垂直結合ハイブリッド変圧器として動作することは、巻線の第１の組と巻線の第２の組との間でエネルギーを伝達することを含み、巻線の第１の組と巻線の第２の組との間で伝達される総エネルギーの相当な量は、ダイの異なる層上の巻線間で生じる。
また別の態様によれば、基板は、絶縁無線周波数（ＲＦ）基板である。いくつかの実装形態では、基板はガラス基板である。ダイは、巻線の第１の組と巻線の第２の組との間に配置された誘電体層を含み得る。いくつかの実装形態では、誘電体層は、低ｋ誘電体および／または低損失誘電体のうちの一方である。
第２の例は、半導体ダイ内にハイブリッド変圧器を製造するための方法を提供する。本方法は、ダイの少なくとも第１の層上に位置する巻線の第１の組を製造する。第１の層は、ダイの基板よりも上に位置する。巻線の第１の組は、第１のポートおよび第２のポートを含む。巻線の第１の組は、第１のインダクタとして動作するように構成される。本方法は、ダイの少なくとも第２の層上に位置する巻線の第２の組を製造する。第２の層は、基板よりも上に位置する。巻線の第２の組は、第３のポート、第４のポート、および第５のポートを含む。巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成される。巻線の第１の組および巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成される。
一態様によれば、垂直結合ハイブリッド変圧器として動作することは、巻線の第１の組と巻線の第２の組との間でエネルギーを伝達することを含み、巻線の第１の組と巻線の第２の組との間で伝達される総エネルギーの大部分は、ダイの異なる層上の巻線間で生じる。
別の態様によれば、基板は、絶縁無線周波数（ＲＦ）基板である。いくつかの実装形態では、基板はガラス基板である。ダイは、巻線の第１の組と巻線の第２の組との間に配置された誘電体層を含み得る。いくつかの実装形態では、誘電体層は、低ｋ誘電体および／または低損失誘電体のうちの一方である。
第３の例は、ダイ内にハイブリッド変圧器を製造するための装置を提供する。本装置は、ダイの少なくとも第１の層上に位置する巻線の第１の組を製造するための手段を含む。第１の層は、ダイの基板よりも上に位置する。巻線の第１の組は、第１のポートおよび第２のポートを含む。巻線の第１の組は、第１のインダクタとして動作するように構成される。本装置は、ダイの少なくとも第２の層上に位置する巻線の第２の組を製造するための手段を含む。第２の層は、基板よりも上に位置する。巻線の第２の組は、第３のポート、第４のポート、および第５のポートを含む。巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成される。巻線の第１の組および巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成される。
一態様によれば、垂直結合ハイブリッド変圧器として動作することは、巻線の第１の組と巻線の第２の組との間でエネルギーを伝達することを含み、巻線の第１の組と巻線の第２の組との間で伝達される総エネルギーの大部分は、ダイの異なる層上の巻線間で生じる。
別の態様によれば、基板は、絶縁無線周波数（ＲＦ）基板である。いくつかの実装形態では、基板はガラス基板である。ダイは、巻線の第１の組と巻線の第２の組との間に配置された誘電体層を含み得る。いくつかの実装形態では、誘電体層は、低ｋ誘電体および／または低損失誘電体のうちの一方である。
第４の例は、基板と、基板に結合されたハイブリッド変圧器とを含む半導体ダイを提供する。ハイブリッド変圧器は、ダイの少なくとも第１の層上の第１のインダクタ、ダイの少なくとも第２の層上の第２のインダクタ、ダイの少なくとも第２の層上の第３のインダクタを含む。第１、第２、および第３のインダクタは、垂直結合ハイブリッド変圧器として動作するように構成される。
一態様によれば、垂直結合ハイブリッド変圧器として動作することは、巻線の第１の組と巻線の第２の組との間でエネルギーを伝達することを含み、巻線の第１の組と巻線の第２の組との間で伝達される総エネルギーの大部分は、ダイの異なる層上の巻線間で生じる。
別の態様によれば、基板は、絶縁無線周波数（ＲＦ）基板である。いくつかの実装形態では、基板はガラス基板である。ダイは、巻線の第１の組と巻線の第２の組との間に配置された誘電体層を含み得る。いくつかの実装形態では、誘電体層は、低ｋ誘電体および／または低損失誘電体のうちの一方である。
第５の例は、基板と、垂直エネルギー結合を提供するための手段とを含む半導体ダイを提供する。垂直エネルギー結合を提供するための手段は、ダイの少なくとも第１の層上の第１のインダクタ、ダイの少なくとも第２の層上の第２のインダクタ、およびダイの少なくとも第２の層上の第３のインダクタを含む。第１、第２、および第３のインダクタは、垂直エネルギー結合を提供するように構成される。
一態様によれば、垂直結合ハイブリッド変圧器として動作することは、巻線の第１の組と巻線の第２の組との間でエネルギーを伝達することを含み、巻線の第１の組と巻線の第２の組との間で伝達される総エネルギーの大部分は、ダイの異なる層上の巻線間で生じる。
別の態様によれば、基板は、絶縁無線周波数（ＲＦ）基板である。いくつかの実装形態では、基板はガラス基板である。ダイは、巻線の第１の組と巻線の第２の組との間に配置された誘電体層を含み得る。いくつかの実装形態では、誘電体層は、低ｋ誘電体および／または低損失誘電体のうちの一方である。
様々な特徴、性質、および利点は、下記の詳細な説明を図面と併せ読めば明らかになるであろう。図中、同様の参照符号は、全体を通じて同じ部分を表す。
ハイブリッド変圧器の回路図である。 平衡な構成のハイブリッド変圧器の回路図である。 非平衡な構成のハイブリッド変圧器の回路図である。 横方向結合ハイブリッド変圧器を示す図である。 垂直結合変圧器を示す図である。 ダイ内の垂直結合変圧器の上面図および側面図である。 複数のループを有する巻線を有する垂直結合ハイブリッド変圧器を示す図である。 複数のループを有する巻線を有する概念的な垂直結合変圧器を示す図である。 複数のループを有する巻線を有する垂直結合ハイブリッド変圧器を示す図である。 ダイ内の、複数のループを有する巻線を有する垂直結合ハイブリッド変圧器の上面図および側面図である。 交互配置された巻線を有する概念的な垂直結合変圧器を示す図である。 交互配置された巻線を有する垂直結合ハイブリッド変圧器を示す図である。 垂直結合ハイブリッド変圧器を含むダイを製造するための方法の流れ図である。 垂直結合ハイブリッド変圧器を含むダイの製造プロセスの様々な層を示す図である。 垂直結合ハイブリッド変圧器を含むダイを示す図である。 ハイブリッド変圧器を製造するための一般的な方法の流れ図である。 本明細書で説明するＩＣまたはダイを統合し得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。ただし、態様はこれらの具体的な詳細なしに実施され得ることを当業者は理解されよう。たとえば、態様が不要な詳細で不明瞭になるのを避けるために、回路をブロック図で示すことがある。他の場合には、本開示の態様を不明瞭にしないように、よく知られている回路、構造および技法を詳細に示さないことがある。
概要
いくつかの新規の特徴は、複数の層を有する半導体ダイ内に形成されたハイブリッド変圧器に関する。ハイブリッド変圧器は、巻線の第１の組と巻線の第２の組とを含む。巻線の第１の組は、ダイの少なくとも第１の層上に位置する。第１の層は、ダイの基板よりも上に位置する。巻線の第１の組は、第１のポートおよび第２のポートを含む。巻線の第１の組は、第１のインダクタとして動作するように構成される。巻線の第２の組は、ダイの少なくとも第２の層上に位置する。第２の層は、基板よりも上に位置する。巻線の第２の組は、第３のポート、第４のポート、および第５のポートを含む。巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成される。巻線の第１の組および巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成される。
ダイ内の例示的な垂直結合変圧器
図３は、いくつかの実装形態における、ダイ内の変圧器３００の一例を示す。図３に示すように、変圧器３００は、第１の巻線３０２および第２の巻線３０４を含む。第１の巻線３０２は、第１のポート３０６および第２のポート３０８を含む。第１の巻線３０２は、第１の回路の一部であり得る。第２の巻線３０４は、第３のポート３１０および第４のポート３１２を含む。第２の巻線３０４は、第２の回路の一部であり得る。第２の巻線３０４は、第１の巻線３０２よりも上に（垂直方向に）位置する。図３にさらに示すように、第１の巻線３０２と第２の巻線３０４との間の垂直エネルギー結合／垂直結合が存在する。すなわち、ダイの異なる層上にある巻線間でエネルギーが伝達される。より詳細には、ダイの１つの層上の第１の回路の第１の巻線から、ダイの別の層上の第２の回路の第２の巻線にエネルギーが伝達されている。
垂直結合変圧器は、エネルギーを第１の回路から第２の回路に伝達することを可能にする変圧器を指す可能性があり、第１の回路から第２の回路に伝達される総エネルギーの大部分は、１つの層上の第１の回路上の巻線から、別の層上の第２の回路上の巻線に伝達される。
また、垂直結合変圧器は、エネルギーを第１の回路から第２の回路に伝達することを可能にする変圧器を指す可能性があり、第１の回路から第２の回路に伝達される総エネルギーの相当な／かなりの部分は、１つの層上の第１の回路上の巻線から、別の層上の第２の回路上の巻線に伝達される。
垂直結合は、横方向結合を上回るいくつかの利点を提供する。第１に、垂直結合を利用する変圧器構造は、横方向結合を利用する変圧器構造よりもエネルギーを伝達する際に効率的である。第２に、垂直結合変圧器は、横方向結合変圧器よりも高いインダクタＱ値を提供する。Ｑ値は、インダクタの効率を規定する品質因子／値である。Ｑ値が高いほど、インダクタは、無損失のインダクタである理想のインダクタの挙動に近づく。第３に、垂直結合を利用する変圧器構造は、横方向結合を利用する変圧器構造よりもコンパクトな面積を占有する。
図４は、いくつかの実装形態における、ダイ内の垂直結合変圧器の上面図および側面図を示す。図４は、図３の垂直結合変圧器の上面図および側面図であり得る。図４に示すように、ダイ４００は、基板４０２、第１の金属層４０４、ビア４０６、第１の誘電体層４０８、第２の金属層４１０、第２の誘電体層４１２、第３の金属層４１４、第２のビア４１６、第３の誘電体層４１８、第４の金属層４２０、およびパッシベーション層４２２を含む。
第２の金属層４１０は、第１の回路の巻線を画定する。第３の金属層４１４は、第２の回路の巻線を画定する。回路の各々は、２つのポートを有する。この構成では、（破線矢印によって表すように）エネルギー／電力は、第２の金属層４１０から第３の金属層４１４に伝達され、逆もまた同様である。このエネルギー伝達は、第２の金属層４１０が第３の金属層４１４とは異なる、ダイの層上にあるので、垂直エネルギー結合である。
垂直結合変圧器について説明してきたが、ここで、垂直結合ハイブリッド変圧器のいくつかの構成について以下に説明する。第１に、図３および図４の垂直結合変圧器は、巻線の第１の組または巻線の第２の組のいずれかに第３のポートを追加することによって、垂直結合ハイブリッド変圧器になるように変更され得ることに留意されたい。以上および以下の図において巻線を表すために使用される形状は、例にすぎず、巻線がそれらの形状を有する必要があることを意味するものと解釈されるべきでないことにも留意されたい。ハイブリッド変圧器の巻線は、任意の形状およびサイズを有し得る。
図５は、いくつかの実装形態における、ダイ内の垂直結合ハイブリッド変圧器５００の一例を示す。図５に示すように、垂直結合ハイブリッド変圧器５００は、巻線の第１の組５０２と巻線の第２の組５０４とを含む。巻線の第１の組は、第１のポート５０６および第２のポート５０８を含む。巻線の第２の組５０４は、第３のポート５１０、第４のポート５１２、および第５のポート５１４を含む。巻線の第２の組５０４は、相互接続部の組５１６も含む。巻線の第１の組５０２は、基板（図示せず）よりも上に位置する。巻線の第２の組５０４は、巻線の第１の組５０２よりも上に位置する。明快のために、誘電体層は示さない。
図５は、ダイの異なる層上にある、巻線の第１の組５０２と巻線の第２の組５０４との間でエネルギーが伝達されるので、垂直結合ハイブリッド変圧器を示す。
図５は、いくつかの実装形態において、巻線の第２の組５０４が巻線の第１の組５０２と対称であり得ることをさらに示す。図５は、巻線の第２の組５０４が相互接続部の組５１６を含むことも示す。相互接続部の組は、巻線の第２の組５０４よりも上に位置する。図５は、巻線の第２の組５０４が巻線の第１の組５０２よりも上に位置することを示すが、いくつかの実装形態において、巻線の第２の組５０４は、巻線の第１の組５０２よりも下に位置することがある。すなわち、巻線の第２の組５０４が、基板（図示せず）よりも上に位置することがあり、巻線の第１の組５０２が、巻線の第２の組５０４よりも上に位置することがある。
図５にさらに示すように、巻線の第１および第２の組５０２および５０４は各々、複数のループまたは巻きを有する。すなわち、巻線の各組は、そのそれぞれの層上で複数回ループする。ループまたは巻きは、約３６０度だけ回転した（正確に３６０度である必要はない）巻線として画定され得る。ループは、ダイのただ１つの層の代わりにダイのいくつかの層にわたって画定することもできる。そのようなループについて、さらに以下で説明する。
図６は、いくつかの実装形態における、ダイ内の別の垂直結合ハイブリッド変圧器６００の一例を示す。図６に示すように、垂直結合ハイブリッド変圧器６００は、巻線の第１の組６０２と巻線の第２の組６０４とを含む。巻線の第１の組６０２は、第１のポート６０６および第２のポート６０８を含む。巻線の第２の組６０４は、第３のポート６１０および第４のポート６１２を含む。ここでも明快のために、誘電体層は図６に示さない。
巻線の第１の組６０２は、基板（図示せず）よりも上に位置し、ダイの第１の層および第２の層上にある。第１のポート６０６は第１の層上にあり、第２のポートは第２の層上にある。巻線の第１の組６０２は第１のビア６１４を含み、第１のビア６１４は、第１の層上の巻線の第１の組６０２の第１の部分を、第２の層上の巻線の第１の組６０２の第２の部分に接続する。
巻線の第２の組６０４は、巻線の第１の組６０２よりも上に位置し、ダイの第３の層および第４の層上に位置する。第３のポート６１０は第３の層上にあり、第４のポート６１２は第４の層上にある。巻線の第２の組６０４は第２のビア６１６を含み、第２のビア６１６は、第３の層上の巻線の第２の組６０４を、第４の層上の巻線の第２の組６０４に接続する。図６に示すように、巻線の第１および第２の組６０２および６０４の各々は、２つのループ／巻きを有する。ループ／巻きは、上述したビアによって容易になる。様々な実装形態は、様々な数のループ／巻きを使用し得る。ループは、部分的なループである場合もある。すなわち、ループは、完全なループの分数および／または一部である場合もある（たとえば、１．５ループ）。加えて、巻線の各組は、異なる数のループを使用し得る。
図７は、いくつかの実装形態における、ダイ内の別の垂直結合ハイブリッド変圧器７００の一例を示す。図７に示すように、垂直結合ハイブリッド変圧器７００は、巻線の第１の組７０２と巻線の第２の組７０４とを含む。巻線の第１の組７０２は、第１のポート７０６および第２のポート７０８を含む。巻線の第２の組７０４は、第３のポート７１０、第４のポート７１２、および第５のポート７１４を含む。
巻線の第１の組７０２は、基板（図示せず）よりも上に位置し、ダイの第１の層および第２の層（たとえば、ダイの第１および第２の金属層）上にあり得る。巻線の第２の組７０４は、巻線の第１の組７０２よりも上に位置し、ダイの第３の層および第４の層（たとえば、ダイの第３および第４の金属層）上に位置し得る。図７に示すように、巻線の第１および第２の組７０２および７０４の各々は、２つのループ／巻きを有する。
図７は、巻線の第２の組７０４が巻線の第１の組７０２よりも上に位置することを示すが、いくつかの実装形態において、巻線の第２の組７０４は、巻線の第１の組７０２よりも下に位置する。すなわち、巻線の第２の組７０４が、基板（図示せず）よりも上に位置し、巻線の第１の組７０２が、巻線の第２の組７０４よりも上に位置する。
図８は、いくつかの実装形態における、ダイ内の垂直結合ハイブリッド変圧器の上面図および側面図を示す。図８は、図７の垂直結合ハイブリッド変圧器の上面図および側面図であり得る。図８に示すように、ダイ８００は、基板８０２、第１の金属層８０４、第１のビア８０６、第１の誘電体層８０８、第２の金属層８１０、第２のビア８１２、第２の誘電体層８１４、第３の金属層８１６、第３の誘電体層８１８、第４の金属層８２０、第３のビア８２２、第４の誘電体層８２４、第５の金属層８２６、第４のビア８２８、第５の誘電体層８３０、第６の金属層８３２、およびパッシベーション層８３４を含む。
第２の金属層８１０および第３の金属層８１６は、第１の回路の巻線を画定する。上面図に示すように、第２の金属層８１０および第３の金属層８１６によって画定される第１の回路は、２つのポートを有する。第４の金属層８２０および第５の金属層８２６は、第２の回路の巻線を画定する。第４の金属層８２０および第５の金属層８２６によって画定される第２の回路は、図８の上面図に示すように、３つのポートを有する。
垂直結合ハイブリッド変圧器の様々な回路から巻線を絶縁するために、誘電体層が使用され得る。誘電体層は、低ｋ特性を有し得る。通常、低ｋ特性材料は、印加された電界にさらされるとき、弱い分極を有する絶縁材料となる。誘電体層は、低損失特性も有し得る。低損失特性を有する誘電体は、ＴＸ−ＲＸ漏れを防ぐのを助ける。
低ｋ特性および／または低損失特性を有する誘電体材料の例には、ポリイミド、アクリル、ポリベンゾオキサゾール（ＰＢＯ）、および／またはベンゾシクロブテン（ＢＣＢ）が含まれる。様々な実装形態は、誘電体層用の様々な材料を使用し得る。いくつかの実装形態では、すべての誘電体層に、同じ材料が使用される。他の実装形態では、少なくとも２つの異なる誘電体層は、異なる誘電体材料を有する。たとえば、いくつかの実施形態では、誘電体層８１８はＢＣＢであり得るが、別の誘電体層はアクリルであり得る。
図８に示す垂直結合ハイブリッド変圧器の構成は、第１および第２の回路間の（垂直の矢印によって示す）垂直エネルギー伝達／結合を示す。これは、回路がダイの異なる層上にあるためである。
垂直結合ハイブリッド変圧器を含むダイを製造するための方法について以下で説明する。しかしながら、ハイブリッド変圧器の製造プロセスについて説明する前に、別の垂直結合変圧器について説明する。
図９は、いくつかの実装形態における、ダイ内の別の垂直結合変圧器９００の一例を示す。詳細には、図９は、互いに交互配置された巻線の２つの組を含む垂直結合変圧器を示す。図９に示すように、垂直結合変圧器９００は、巻線の第１の組９０２と巻線の第２の組９０４とを含む。巻線の第１の組９０２は、第１のポート９０６および第２のポート９０８を含む。巻線の第２の組９０４は、第３のポート９１０および第４のポート９１２を含む。
上述のように、巻線の第１の組９０２は、巻線の第２の組９０４と交互配置される。すなわち、巻線の第１の組９０２の一部は、巻線の第２の組９０４の一部と同じ層上に配置される。図９に示すように、巻線の第１の組９０２の第１の部分および巻線の第２の組９０４の第１の部分は、ダイの第１の層上に配置される。同様に、巻線の第１の組９０２の第２の部分および巻線の第２の組９０４の第２の部分は、ダイの第２の層上に配置される。巻線の第１の組９０２の第３の部分および巻線の第２の組９０４の第３の部分は、ダイの第３の層上に配置される。最後に、巻線の第１の組９０２の第４の部分および巻線の第２の組９０４の第４の部分は、ダイの第４の層上に配置される。
巻線の各それぞれの組では、巻線のそれぞれの組の一部を接続するためにビアが使用される。第１および第４のポート９０６および９１２は、ダイの第１の層上に配置される。第２および第３のポート９０８および９１０は、ダイの第４の層上に配置される。にもかかわらず、ポートは、ダイの他の層内に配置され得る。
様々な回路の巻線の一部が同じ層上にあっても、図９は、ダイの異なる層上にある巻線の一部の間でエネルギーが伝達されているので、垂直結合を示す。
交互配置された巻線を有する垂直結合変圧器について説明してきたが、ここで、垂直結合ハイブリッド変圧器について以下に説明する。
図１０は、いくつかの実装形態における、ダイ内の別の垂直結合ハイブリッド変圧器１０００の一例を示す。詳細には、図１０は、互いに交互配置された巻線の２つの組を含む垂直結合ハイブリッド変圧器を示す。図１０に示すように、垂直結合ハイブリッド変圧器１０００は、巻線の第１の組１００２と巻線の第２の組１００４とを含む。巻線の第１の組１００２は、第１のポート１００６および第２のポート１００８を含む。巻線の第２の組１００４は、第３のポート１０１０、第４のポート１０１２、および第５のポート１０１４を含む。
上述のように、巻線の第１の組１００２は、巻線の第２の組１００４と交互配置される。すなわち、巻線の第１の組１００２の一部は、巻線の第２の組１００４の一部と同じ層上に配置される。図１０に示すように、巻線の第１の組１００２の第１の部分および巻線の第２の組１００４の第１の部分は、第１の層上に配置される。同様に、巻線の第１の組１００２の第２の部分および巻線の第２の組１００４の第２の部分は、第２の層上に配置される。巻線の第１の組１００２の第３の部分および巻線の第２の組１００４の第３の部分は、第３の層上に配置される。最後に、巻線の第１の組１００２の第４の部分および巻線の第２の組１００４の第４の部分は、第４の層上に配置される。第１および第４のポート１００６および１０１０は、第１の層上に配置される。第２および第３のポート１００８および１０１２は、第４の層上に配置される。第５のポート１０１４は、第３の層上に配置される。いくつかの実装形態では、層は、ダイの金属層である。金属層は、ダイ上のトレースまたはワイヤであり得る。
垂直結合ハイブリッド変圧器のこの構成では、異なる層上の巻線間でエネルギーが伝達されているとき、垂直エネルギー結合が生じる。たとえば、いくつかの実装形態では、巻線の第１の組１００２の第４の部分（ダイの第４の層上にある）と、巻線の第２の組１００４の第３の部分（ダイの第３の層上にある）との間で垂直エネルギー結合が存在する。
様々な垂直結合ハイブリッド変圧器の上述の構成は、横方向結合ハイブリッド変圧器よりも良好な性能および特性を有する。たとえば、上述の構成は、ＴＸ−ＲＸ絶縁の向上、ＡＮＴ−ＲＸ挿入損失の低減、およびＴＸ−ＡＮＴ挿入損失の低減を提供する。いくつかの実装形態では、このことは、垂直結合ハイブリッド変圧器に使用される、向上したＱ値およびｋの材料によるものである。さらに、上述の垂直結合ハイブリッド変圧器は、横方向結合ハイブリッド変圧器よりもコンパクトである。また、垂直結合ハイブリッド変圧器は、そのコンパクトなサイズにより、横方向結合ハイブリッド変圧器よりもコスト効果がある。
いくつかの実施形態では、説明した垂直結合ハイブリッド変圧器の性能の向上は、垂直結合ハイブリッド変圧器を効果的な信号デュプレクサとして使用することを可能にし、表面音響波（ＳＡＷ）および圧電薄膜共振器（ＦＢＡＲ）デュプレクサ技術を置き換える。
ダイ内の様々な垂直結合ハイブリッド変圧器について説明してきたが、ここで、ダイ内に垂直結合ハイブリッド変圧器を製造するためのプロセスについて説明する。
垂直ハイブリッド変圧器を有するダイの例示的な製造
上述のように、垂直結合ハイブリッド変圧器がダイ内に製造され得る。図１１は、ハイブリッド変圧器を含むダイを製造するための一般的な詳細な方法１１００を示す。方法１１００は、ダイがどのように製造されるかの一般化であり、ダイを製造するあらゆる単一のステップを捕らえることを意図していない。図１１の方法は、垂直結合ハイブリッド変圧器を含むダイを製造するために使用され得る。いくつかの実装形態では、図１１の方法は、相補型金属酸化物半導体（ＣＭＯＳ）バックエンドオブライン（ＢＥＯＬ）プロセス技術と呼ばれる。
本方法は、（１１０２で）基板を用意することによって開始する。これは、金属層を基板上に堆積させるために基板を洗浄するステップを含み得る。基板は、ガラス基板を含む任意の材料であり得る。次に、本方法は、（１１０４で）基板の上に金属層を堆積させる。金属層は、垂直結合ハイブリッド変圧器の１つまたは複数の巻線を画定し得る。金属層を堆積させることは、巻線を画定するために金属層の一部をエッチングすることなどの、他の製造プロセスを含み得る。巻線は、ワイヤおよび／またはトレースとして表され得る。
（１１０４で）金属層を堆積させた後、本方法は、（１１０６で）誘電体層を堆積させる。様々な実施形態は、誘電体層を様々に堆積させ得る。金属層によって画定された巻線を絶縁するために、誘電体層が使用され得る。垂直結合ハイブリッド変圧器の様々な回路から巻線を絶縁するために、誘電体層が使用されることもある。誘電体層は、低ｋ特性を有し得る。通常、低ｋ特性材料は、印加された電界にさらされるとき、弱い分極を有する絶縁材料となる。誘電体層は、低損失特性も有し得る。低ｋ特性および／または低損失特性を有する誘電体材料の例には、ポリイミド、アクリル、ポリベンゾオキサゾール（ＰＢＯ）、および／またはベンゾシクロブテン（ＢＣＢ）が含まれる。
次に、本方法は、（１１０８で）ビアを画定すべきかどうかを判定する。そうであれば、本方法は、（１１１０で）１つまたは複数のビアを作製する。ビアを作製するステップは、前もって堆積された金属層を露出させるために（たとえば、エッチングによって）誘電体層内に開口部を作製するステップと、ビアを作製するために開口部内に金属を堆積させるステップとを含み得る。層内に複数のビアが作製され得る。
（１１１０で）ビアを作製するか、または（１１０８で）ビアが画定される必要がないと判断された後、本方法は、（１１１２で）ダイに追加すべき少なくとも１つの金属層が存在するかどうかを判定する。そうであれば、本方法は、前の誘電体層の上に別の金属層を堆積させるための１１０４に進む。本方法は、（１１０４で）金属層を堆積するステップと、（１１０６で）誘電体層を堆積させるステップと、（１１１０で）ビアを画定するステップとを数回反復し得る。（１１０４で）金属層を堆積させるステップは、いくつかの実装形態では、巻線のための相互接続部を画定するステップも含み得る。各反復中に、本方法は、各層（たとえば、金属および／または誘電体）の様々な厚さを画定し得る。たとえば、いくつかの金属層は、他の金属層よりも薄い場合がある。加えて、本方法は、誘電体層の少なくとも１つに様々な誘電体材料を使用することもできる。様々な誘電体材料および層（たとえば、金属層および／または誘電体層）の様々な厚さを使用する理由について、以下にさらに説明する。
本方法は、（１１１２で）追加の金属層が画定される必要がないと判定すると、本方法は、（１１１４で）パッシベーション層を堆積させ、終了する。パッシベーション層は、金属層を酸化から保護する保護層である。パッシベーション層は、いくつかの実装形態では、誘電体材料から作製され得る。
図１１には示されていないが、本方法のいくつかの実装形態は、さらに、パッシベーション層内に開口部を作製し、ビアおよび／またはパッドを形成するために開口部に金属を充填し得る。ビアおよび／またはパッドは、他の外部構成要素にダイを電気的に接続するために使用され得る。たとえば、ビアおよび／またはパッドは、プローブに接続するために使用され得る。いくつかの実装形態では、プローブなどの外部構成要素にダイを接続するために、アンダーバンプ構造（ｕｎｄｅｒ ｂｕｍｐ ｓｔｒｕｃｔｕｒｅ）が画定され得る。
通常、ウエハ上に同時に複数のダイが製造される。その場合、次いで、ウエハは、別個のダイにカットされる。しかしながら、明快のために、図１１の方法は、１つのダイのみが製造されているかのように説明される。さらに、ダイの他の要素を製造することもでき、その方法は上述されなかった（たとえば、アンダーバンプ金属化（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｉｚａｔｉｏｎ）（ＵＢＭ））。
ダイを製造するための方法の流れ図について説明してきたが、ここで、垂直結合ハイブリッド変圧器を含むダイを製造するための層バイ層プロセスについて説明する。
図１２は、いくつかの実装形態における、ハイブリッド結合変圧器を製造するための層バイ層プロセスの一例を示す。この図１２に示すように、プロセス１２００は、（１２０２で）基板の上に第１の金属層を堆積させる。この例では、基板はガラス基板である。しかしながら、基板は他の材料であってもよい。図１２に示すように、第１の金属層は、ハイブリッド変圧器用の構成要素およびプローブパッド用の構成要素を含む。次いで、プロセス１２００は、（１２０４で）第１の誘電体層を堆積させ、次いで、（１２０４で）第１の金属層の上の誘電体層内にビアの組を画定する。いくつかの実装形態では、第１の誘電体は、低ｋおよび／または低損失の誘電体である。前に説明したように、低ｋ誘電体の例には、ポリイミド、アクリル、ポリベンゾオキサゾール（ＰＢＯ）、およびベンゾシクロブテン（ＢＣＢ）などが含まれる。
次に、プロセス１２００は、（１２０６で）第２の金属層を堆積させる。いくつかの実装形態では、第２の金属層は、巻線の第１の組を含む。次いで、プロセス１２００は、（１２０８で）第２の誘電体層を堆積させ、（１２０８で）第２の金属層の上の第２の誘電体層内にビアの第２の組を画定する。第２の誘電体を堆積させ、ビアの第２の組を画定した後、次いで、プロセス１２００は、（１２１０で）第３の金属層を堆積させる。いくつかの実装形態では、第３の金属層は、巻線の第１の組を含み得る。（１２１０で）第３の金属層を堆積させた後、プロセス１２００は、（１２１２で）第３の誘電体層を堆積させ、（１２１２で）ビアの第３の組を画定する。第３の誘電体が堆積され、ビアの第３の組が画定されると、プロセス１２００は、（１２１４で）第４の金属層を堆積させる。いくつかの実装形態では、第４の金属層は、巻線の第２の組を含み得る。次いで、プロセス１２００は、（１２１６で）パッシベーション層（ＰＳＶ）を堆積させ、ビアパッド（ＶＰ）を画定し、次いで終了する。
図１３は、図１２のプロセスの後、垂直結合ハイブリッド変圧器を含むダイの概念図を示す。図１３に示すように、ダイ１３００は、基板１３０２、第１の金属層１３０４、第１の誘電体層１３０６、第２の金属層１３０８、第２の誘電体層１３１０、第３の金属層１３１２、第３の誘電体層１３１４、第４の金属層１３１６、およびパッシベーション層１３１８を含む。ダイ１３００は、基板１３０２の直接上の誘電体層などの追加の誘電体層を含み得る。
第１の金属層１３０４は、基板１３０２よりも上に位置し、垂直ハイブリッド変圧器の巻線を画定し得る。第１の金属層１３０４は、プローブパッドの導電層を画定することもできる。いくつかの実装形態では、第１の金属層１３０４は、１から３ミクロン（μｍ）の間の厚さを有し得る。
第１の誘電体層１３０６は、第１の金属層１３０４よりも上に位置する。第１の誘電体層は、第１の金属層１３０４に結合されたいくつかのビアを含み得る。第１の誘電体層１３０６は、第１の誘電体特性を有し得る。いくつかの実装形態では、第１の誘電体層１３０６は、３から５ミクロン（μｍ）の間の厚さを有し得る。第１の誘電体層１３０６内のビア１３０７は、約２ミクロンの厚さを有し得る。
第２の金属層１３０８は、第１の誘電体層１３０６よりも上に位置し、垂直結合ハイブリッド変圧器の巻線を画定することもできる。第２の金属層１３０８は、プローブパッドの別の導電層を画定することもできる。いくつかの実装形態では、第２の金属層１３０８は、約１０ミクロンの厚さを有し得る。
第２の誘電体層１３１０は、第１の金属層１３０４よりも上に位置する。第２の誘電体層１３１０は、第２の金属層１３０８に結合されたいくつかのビアを含み得る。第２の誘電体層１３１０は、第１の誘電体特性とは異なる第２の誘電体特性を有し得る。いくつかの実装形態では、第２の誘電体層１３１０は、約１５ミクロンの厚さを有し得る。第２の誘電体層１３１０内のビアは、約５ミクロンの厚さを有し得る。
第３の金属層１３１２は、第２の誘電体層１３１０よりも上に位置し、垂直結合ハイブリッド変圧器の別の巻線を画定することもできる。第３の金属層１３１２は、プローブパッドの別の導電層を画定することもできる。第３の誘電体層１３１４は、第３の金属層１３１２よりも上に位置する。第３の誘電体層１３１４は、第３の金属層１３１２に結合されたいくつかのビア（たとえば、ビア１３１５）を含み得る。第３の誘電体層１３１４は、第１および第２の誘電体特性とは異なる第３の誘電体特性を有し得る。
第４の金属層１３１６は、第３の誘電体層１３１４よりも上に位置し、垂直結合ハイブリッド変圧器の別の巻線を画定することもできる。第４の金属層１３１６は、プローブパッドの別の導電層を画定することもできる。パッシベーション層１３１８は、第４の金属層１３１６よりも上に位置する。パッシベーション層１３１８は、第４の金属層１３１６に結合されたいくつかのビア（たとえば、ＶＰ１３１９）を含み得る。
誘電体層用の様々な誘電体材料が使用され得る。加えて、ダイの様々な層に様々な厚さが使用され得る。したがって、上述の厚さは、例にすぎず、層をそれらの寸法に限定するものと解釈されるべきでない。
垂直結合ハイブリッド変圧器を製造するための詳細な方法について説明してきたが、垂直結合ハイブリッド変圧器を製造するための一般的な方法について、図１４を参照しながら説明する。詳細には、図１４は、ハイブリッド変圧器を製造する概要の流れ図を示す。図１４に示すように、本方法は、（１４０２で）ダイの少なくとも第１の層上に位置する巻線の第１の組を製造する。第１の層は、ダイの基板よりも上に位置する。巻線の第１の組は、第１のポートおよび第２のポートを含む。巻線の第１の組は、第１のインダクタとして動作するように構成される。
次に、本方法は、（１４０４で）ダイの少なくとも第２の層上に位置する巻線の第２の組を製造する。第２の層は、基板よりも上に位置する。いくつかの実装形態では、第２の層は、第１の層よりも上にある。他の実装形態では、第２の層は、第１の層よりも下にある。巻線の第２の組は、第３のポート、第４のポート、および第５のポートを含む。巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成される。巻線の第１の組および巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成される。
図１５は、上述の集積回路、ダイ、チップ、またはパッケージのいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話１５０２、ラップトップコンピュータ１５０４、および固定位置端末１５０６は、中央熱管理ユニットを有する集積回路（ＩＣ）１５００を含み得る。ＩＣ１５００は、たとえば、本明細書で説明する集積回路、ダイ、またはパッケージのうちのいずれかであり得る。図１５に示すデバイス１５０２、１５０４、１５０６は、例にすぎない。他の電子デバイスは、限定しないが、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含むＩＣ１５００を採用することもできる。
図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４および／または図１５に示した構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、および／または組み合わされ、あるいは、いくつかの構成要素、ステップ、または機能で具現化され得る。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および／または機能を追加することもできる。
上記図に示す構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴、または機能に再構成および／または結合され、あるいは、いくつかの構成要素、ステップ、または機能で具現化され得る。本明細書で開示する新規の特徴から逸脱することなく追加の要素、構成要素、ステップ、および／または機能が、追加することもできる。上記図に示す装置、デバイス、および／または構成要素は、上記図に記載した方法、特徴、またはステップのうちの１つまたは複数を実行するように構成され得る。また、本明細書に記載した新規のアルゴリズムは、ソフトウェアに効率的に実装され、および／またはハードウェアに組み込まれる可能性もある。
「例示的な」という言葉は、「例、事例、または例示として機能すること」を意味するように本明細書で使用され得る。「例示的」として本明細書で説明するいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈されるべきでない。同様に、「態様」という用語は、本開示のすべての態様が、説明される特徴、利点、または動作モードを含むことを必要とするとは限らない。「結合された」という用語は、２つのオブジェクト間の直接的または間接的な結合を指すために本明細書で使用される。たとえば、オブジェクトＡがオブジェクトＢに物理的に接触し、オブジェクトＢがオブジェクトＣに接触する場合、オブジェクトＡとＣとは、互いに物理的に直接接触していなくても、依然として互いに結合するものと見なすことができる。たとえば、第１のダイがパッケージ内の第２のダイに物理的に直接接触していなくても、第１のダイは、第２のダイに結合している可能性がある。
「エネルギー結合」という用語は、２つのオブジェクト間の直接的または間接的なエネルギー伝達を指すために本明細書で使用され得る。エネルギー結合は、オブジェクトが物理的に接触していなくても、２つのオブジェクト（たとえば、回路、ワイヤ）間に生じ得る。たとえば、エネルギー結合は、２つのオブジェクトＡとＢとの間にオブジェクトＣが存在しても、２つのオブジェクトＡとＢとの間に生じ得る。エネルギー結合は、オブジェクトＡからオブジェクトＢへのエネルギー伝達、またはオブジェクトＢからオブジェクトＡへのエネルギー伝達を指し得る。エネルギー結合は、一方向または双方向のエネルギー伝達を指す可能性がある。
ウエハおよび基板という用語は、本開示の態様による集積回路（ＩＣ）を形成する露出面を有する任意の構造体を含むものとして本明細書で使用され得る。ダイという用語は、本明細書ではＩＣを含むものとして使用され得る。基板という用語は、半導体ウエハを含むものとして理解される。基板という用語は、作製中の半導体構造体を指すものとしても使用され、その上に作製されてきた他の層を含み得る。基板という用語は、ドープされた半導体およびドープされていない半導体、ベースの半導体によってサポートされたエピタキシャル半導体層、または絶縁体によってサポートされた半導体層、ならびに当業者によく知られている他の半導体構造体を含む。絶縁体という用語は、当業者によって一般に導体と呼ばれる材料ほど導電性がない任意の材料を含むものとして定義される。
また、実施形態は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは動作を逐次プロセスとして説明し得るが、動作の多くは並行してまたは同時に実行され得る。加えて、動作の順序は並び替えられ得る。プロセスは、その動作が完了したときに終了する。
本明細書で説明する本発明の様々な特徴は、本発明から逸脱することなく様々なシステムに実装され得る。上記の本開示の態様は例にすぎず、本発明を限定するものと解釈されるべきでないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は、他のタイプの装置、ならびに多くの代替形態、変更形態、および変形形態に容易に適用され得ることが当業者には明らかであろう。
１００ ハイブリッド変圧器
１０２ 第１のコイル
１０４ 第１のポート
１０６ 第２のポート
１０８ 第２のコイル
１１０ 第３のコイル
１１２ 第３のポート
１１４ 第４のポート
１１６ 第５のポート
２００ ハイブリッド変圧器
２０２ 巻線の第１の組
２０４ 巻線の第２の組
２０６ 第１のポート
２０８ 第２のポート
２１０ 相互接続部の第１の組
２１２ 第３のポート
２１４ 第４のポート
３００ 変圧器
３０２ 第１の巻線
３０４ 第２の巻線
３０６ 第１のポート
３０８ 第２のポート
３１０ 第３のポート
３１２ 第４のポート
４００ ダイ
４０２ 基板
４０４ 第１の金属層
４０６ ビア
４０８ 第１の誘電体層
４１０ 第２の金属層
４１２ 第２の誘電体層
４１４ 第３の金属層
４１６ 第２のビア
４１８ 第３の誘電体層
４２０ 第４の金属層
４２２ パッシベーション層
５００ 垂直結合ハイブリッド変圧器
５０２ 巻線の第１の組
５０４ 巻線の第２の組
５０６ 第１のポート
５０８ 第２のポート
５１０ 第３のポート
５１２ 第４のポート
５１４ 第５のポート
５１６ 相互接続部の組
６００ 垂直結合ハイブリッド変圧器
６０２ 巻線の第１の組
６０４ 巻線の第２の組
６０６ 第１のポート
６０８ 第２のポート
６１０ 第３のポート
６１２ 第４のポート
６１４ 第１のビア
６１６ 第２のビア
７００ 垂直結合ハイブリッド変圧器
７０２ 巻線の第１の組
７０４ 巻線の第２の組
７０６ 第１のポート
７０８ 第２のポート
７１０ 第３のポート
７１２ 第４のポート
７１４ 第５のポート
８００ ダイ
８０２ 基板
８０４ 第１の金属層
８０６ 第１のビア
８０８ 第１の誘電体層
８１０ 第２の金属層
８１２ 第２のビア
８１４ 第２の誘電体層
８１６ 第３の金属層
８１８ 第３の誘電体層
８２０ 第４の金属層
８２２ 第３のビア
８２４ 第４の誘電体層
８２６ 第５の金属層
８２８ 第４のビア
８３０ 第５の誘電体層
８３２ 第６の金属層
８３４ パッシベーション層
９００ 垂直結合変圧器
９０２ 巻線の第１の組
９０４ 巻線の第２の組
９０６ 第１のポート
９０８ 第２のポート
９１０ 第３のポート
９１２ 第４のポート
１０００ 垂直結合ハイブリッド変圧器
１００２ 巻線の第１の組
１００４ 巻線の第２の組
１００６ 第１のポート
１００８ 第２のポート
１０１０ 第３のポート
１０１２ 第４のポート
１０１４ 第５のポート
１３００ ダイ
１３０２ 基板
１３０４ 第１の金属層
１３０６ 第１の誘電体層
１３０７ ビア
１３０８ 第２の金属層
１３１０ 第２の誘電体層
１３１２ 第３の金属層
１３１４ 第３の誘電体層
１３１５ ビア
１３１６ 第４の金属層
１３１８ パッシベーション層
１３１９ ビア
１５００ 集積回路
１５０２ 携帯電話
１５０４ ラップトップコンピュータ
１５０６ 固定位置端末

Claims (33)

  1. 複数の層を有する半導体ダイ内に形成されたハイブリッド変圧器であって、
    巻線の第１の組であって、前記巻線の第１の組は、第１のポートおよび第２のポートを含み、前記巻線の第１の組は、第１のインダクタとして動作するように構成されている、巻線の第１の組と、
    巻線の第２の組であって、前記巻線の第２の組は、第３のポート、第４のポートおよび第５のポートを含み、前記巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成されている、巻線の第２の組と
    を含み、
    前記半導体ダイは、前記半導体ダイの基板よりも上に位置する第１の層、前記第１の層に隣接する第３の層、前記半導体ダイの基板よりも上に位置する第２の層および前記第２の層に隣接する第４の層を含み、
    前記巻線の第１の組の第１の部分および前記巻線の第２の組の第１の部分は、前記第１の層上に位置し、前記巻線の第１の組の第２の部分および前記巻線の第２の組の第２の部分は、前記第３の層上に位置し、前記巻線の第１の組の第３の部分および前記巻線の第２の組の第３の部分は、前記第２の層上に位置し、前記巻線の第１の組の第４の部分および前記巻線の第２の組の第４の部分は、前記第４の層上に位置し、
    前記巻線の第１の組および前記巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成されている、
    ハイブリッド変圧器。
  2. 前記垂直結合ハイブリッド変圧器として動作するように構成されている前記巻線の第１の組及び前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成されており、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの大部分は、前記半導体ダイの異なる層上の巻線間で生じる、請求項１に記載のハイブリッド変圧器。
  3. 前記垂直結合ハイブリッド変圧器として動作するように構成されている前記巻線の第１の組および前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成されており、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの相当な量は、前記半導体ダイの異なる層上の巻線間で生じる、請求項１に記載のハイブリッド変圧器。
  4. 前記基板は、絶縁無線周波数（ＲＦ）基板である、請求項１に記載のハイブリッド変圧器。
  5. 前記基板はガラス基板である、請求項１に記載のハイブリッド変圧器。
  6. 前記半導体ダイは、前記巻線の第１の組と前記巻線の第２の組との間に位置する誘電体層を含む、請求項１に記載のハイブリッド変圧器。
  7. 前記誘電体層は低ｋ誘電体、低損失誘電体、またはそれらの組合せを含む、請求項６に記載のハイブリッド変圧器。
  8. 前記誘電体層は、ポリイミド材料、アクリル材料、ポリベンゾオキサゾール（ＰＢＯ）材料、ベンゾシクロブテン（ＢＣＢ）材料、またはそれらの組合せを含む、請求項６に記載のハイブリッド変圧器。
  9. 前記巻線の第１の組は、導電性トレースの第１の組を含む、請求項１に記載のハイブリッド変圧器。
  10. 前記巻線の第１の組と前記巻線の第２の組とは同軸上にある、請求項１に記載のハイブリッド変圧器。
  11. 前記巻線の第１の組は、第１の数のループを有し、前記巻線の第２の組は、第２の数のループを有している、請求項１に記載のハイブリッド変圧器。
  12. 前記ハイブリッド変圧器は、信号デュプレクサとして動作する、請求項１に記載のハイブリッド変圧器。
  13. 半導体ダイ内にハイブリッド変圧器を製造するための方法であって、
    巻線の第１の組を形成するステップであって、前記巻線の第１の組は、第１のポートおよび第２のポートを含み、前記巻線の第１の組は、第１のインダクタとして動作するように構成される、ステップと、
    巻線の第２の組を形成するステップであって、前記巻線の第２の組は、第３のポート、第４のポートおよび第５のポートを含み、前記巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成される、ステップと
    を含み、
    前記半導体ダイは、前記半導体ダイの基板よりも上に位置する第１の層、前記第１の層に隣接する第３の層、前記半導体ダイの基板よりも上に位置する第２の層および前記第２の層に隣接する第４の層を含み、
    前記巻線の第１の組の第１の部分および前記巻線の第２の組の第１の部分は、前記第１の層上に位置し、前記巻線の第１の組の第２の部分および前記巻線の第２の組の第２の部分は、前記第３の層上に位置し、前記巻線の第１の組の第３の部分および前記巻線の第２の組の第３の部分は、前記第２の層上に位置し、前記巻線の第１の組の第４の部分および前記巻線の第２の組の第４の部分は、前記第４の層上に位置し、
    前記巻線の第１の組および前記巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成される、
    方法。
  14. 前記垂直結合ハイブリッド変圧器として動作するように構成されている前記巻線の第１の組及び前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成されており、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの大部分は、前記半導体ダイの異なる層上の巻線間で生じる、請求項１３に記載の方法。
  15. 前記垂直結合ハイブリッド変圧器として動作するように構成されている前記巻線の第１の組及び前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成されており、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの相当な量は、前記半導体ダイの異なる層上の巻線間で生じる、請求項１３に記載の方法。
  16. 前記基板は、絶縁無線周波数（ＲＦ）基板である、請求項１３に記載の方法。
  17. 前記基板は、ガラス基板である、請求項１３に記載の方法。
  18. 誘電体層が、前記巻線の第１の組と前記巻線の第２の組との間に位置する、請求項１３に記載の方法。
  19. 前記誘電体層は、低ｋ誘電体、低損失誘電体、またはそれらの組合せを含む、請求項１８に記載の方法。
  20. 前記誘電体層は、ポリイミド材料、アクリル材料、ポリベンゾオキサゾール（ＰＢＯ）材料、ベンゾシクロブテン（ＢＣＢ）材料、またはそれらの組合せを含む、請求項１８に記載の方法。
  21. ダイ内にハイブリッド変圧器を製造するための装置であって、
    巻線の第１の組を製造するための手段であって、前記巻線の第１の組は、第１のポートおよび第２のポートを含み、前記巻線の第１の組は、第１のインダクタとして動作するように構成されている、手段と、
    巻線の第２の組を製造するための手段であって、前記巻線の第２の組は第３のポート、第４のポートおよび第５のポートを含み、前記巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成されている、手段と
    を含み、
    前記ダイは、前記ダイの基板よりも上に位置する第１の層、前記第１の層に隣接する第３の層、前記ダイの基板よりも上に位置する第２の層および前記第２の層に隣接する第４の層を含み、
    前記巻線の第１の組の第１の部分および前記巻線の第２の組の第１の部分は、前記第１の層上に位置し、前記巻線の第１の組の第２の部分および前記巻線の第２の組の第２の部分は、前記第３の層上に位置し、前記巻線の第１の組の第３の部分および前記巻線の第２の組の第３の部分は、前記第２の層上に位置し、前記巻線の第１の組の第４の部分および前記巻線の第２の組の第４の部分は、前記第４の層上に位置し、
    前記巻線の第１の組および前記巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成されている、
    装置。
  22. 前記垂直結合ハイブリッド変圧器として動作するように構成されている前記巻線の第１の組および前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成され、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの大部分は、前記ダイの異なる層上の巻線間で生じる、請求項２１に記載の装置。
  23. 前記垂直結合ハイブリッド変圧器として動作するように構成されている前記巻線の第１の組および前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成され、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの相当な量は、前記ダイの異なる層上の巻線間で生じる、請求項２１に記載の装置。
  24. 前記基板は、絶縁無線周波数（ＲＦ）基板である、請求項２１に記載の装置。
  25. 前記基板は、ガラス基板である、請求項２１に記載の装置。
  26. 前記巻線の第１の組と前記第２の巻線との間に誘電体層を堆積させるための手段をさらに含む、請求項２１に記載の装置。
  27. 前記誘電体層は、低ｋ誘電体、低損失誘電体、またはそれらの組合せを含む、請求項２６に記載の装置。
  28. 前記誘電体層は、ポリイミド材料、アクリル材料、ポリベンゾオキサゾール（ＰＢＯ）材料、ベンゾシクロブテン（ＢＣＢ）材料、またはそれらの組合せを含む、請求項２６に記載の装置。
  29. 半導体ダイであって、
    基板と、
    前記基板よりも上に位置する第１の層、前記基板よりも上に位置する第２の層、前記第１の層に隣接する第３の層、および前記第２の層に隣接する第４の層を含む複数の層と、
    前記基板に結合されたハイブリッド変圧器であって、
    巻線の第１の組であって、前記巻線の第１の組は、第１のポートおよび第２のポートを含み、前記巻線の第１の組は、第１のインダクタとして動作するように構成されている、巻線の第１の組と、
    巻線の第２の組であって、前記巻線の第２の組は、第３のポート、第４のポートおよび第５のポートを含み、前記巻線の第２の組は、第２のインダクタおよび第３のインダクタとして動作するように構成されている、巻線の第２の組と
    を含む、ハイブリッド変圧器と
    を含み、
    前記巻線の第１の組の第１の部分および前記巻線の第２の組の第１の部分は、前記第１の層上に位置し、前記巻線の第１の組の第２の部分および前記巻線の第２の組の第２の部分は、前記第３の層上に位置し、前記巻線の第１の組の第３の部分および前記巻線の第２の組の第３の部分は、前記第２の層上に位置し、前記巻線の第１の組の第４の部分および前記巻線の第２の組の第４の部分は、前記第４の層上に位置し、
    前記巻線の第１の組および前記巻線の第２の組は、垂直結合ハイブリッド変圧器として動作するように構成されている、
    半導体ダイ。
  30. 前記垂直結合ハイブリッド変圧器として動作するように構成された前記巻線の第１の組および前記巻線の第２の組は、前記巻線の第１の組と前記巻線の第２の組との間でエネルギーを伝達するように構成され、前記巻線の第１の組と前記巻線の第２の組との間で伝達される総エネルギーの大部分は、前記ダイの異なる層間で生じる、請求項２９に記載の半導体ダイ。
  31. 前記巻線の第１の組は、前記複数の層上の前記巻線の第２の組と交互配置される、請求項２９に記載の半導体ダイ。
  32. 前記基板は、ガラス基板である、請求項２９に記載の半導体ダイ。
  33. 前記巻線の第１の組と前記巻線の第２の組との間に誘電体層をさらに含む、請求項２９に記載の半導体ダイ。
JP2015543162A 2012-11-21 2013-11-21 半導体デバイス上のハイブリッド変圧器構造 Expired - Fee Related JP6247308B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/684,103 US9431473B2 (en) 2012-11-21 2012-11-21 Hybrid transformer structure on semiconductor devices
US13/684,103 2012-11-21
PCT/US2013/071349 WO2014081983A1 (en) 2012-11-21 2013-11-21 Hybrid transformer structure on semiconductor devices

Publications (3)

Publication Number Publication Date
JP2015536572A JP2015536572A (ja) 2015-12-21
JP2015536572A5 JP2015536572A5 (ja) 2016-12-01
JP6247308B2 true JP6247308B2 (ja) 2017-12-13

Family

ID=49725390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543162A Expired - Fee Related JP6247308B2 (ja) 2012-11-21 2013-11-21 半導体デバイス上のハイブリッド変圧器構造

Country Status (7)

Country Link
US (1) US9431473B2 (ja)
EP (1) EP2923387A1 (ja)
JP (1) JP6247308B2 (ja)
KR (2) KR101854313B1 (ja)
CN (1) CN104813495B (ja)
TW (1) TW201432739A (ja)
WO (1) WO2014081983A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US9922763B2 (en) * 2014-10-28 2018-03-20 Mediatek Singapore Pte. Ltd. Transformer with two transformation ratio
US10483035B2 (en) * 2015-09-21 2019-11-19 Qorvo Us, Inc. Substrates with integrated three dimensional solenoid inductors
US11024454B2 (en) * 2015-10-16 2021-06-01 Qualcomm Incorporated High performance inductors
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
TWI619128B (zh) * 2015-12-08 2018-03-21 瑞昱半導體股份有限公司 螺旋狀堆疊式積體電感及變壓器
WO2017111910A1 (en) 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
CN106876379B (zh) 2016-07-07 2019-10-08 威盛电子股份有限公司 半导体装置
TWI610451B (zh) * 2016-07-07 2018-01-01 威盛電子股份有限公司 半導體裝置
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
CN110024062B (zh) * 2016-12-01 2021-08-24 康明斯发电Ip公司 高电流半匝绕组
EP3471140B1 (en) 2017-10-11 2022-05-18 Nxp B.V. Integrated circuit including a plurality of components including a transformer
US10643985B2 (en) 2017-12-15 2020-05-05 Qualcomm Incorporated Capacitor array overlapped by on-chip inductor/transformer
US11011461B2 (en) * 2018-02-12 2021-05-18 Qualcomm Incorporated Perpendicular inductors integrated in a substrate
US10600731B2 (en) * 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
CN110676028B (zh) * 2018-07-03 2021-08-03 瑞昱半导体股份有限公司 变压器装置
CN216528275U (zh) 2019-02-22 2022-05-13 株式会社村田制作所 线圈器件、移相电路及通信装置
US11823831B2 (en) 2019-05-24 2023-11-21 Qualcomm Incorporated Substrate comprising an inductive coupler for signal leakage reduction
JP6721146B1 (ja) * 2019-08-05 2020-07-08 国立大学法人北海道大学 プレーナ型コイル、およびプレーナ型トランス
KR20210145938A (ko) 2020-05-26 2021-12-03 삼성전자주식회사 완전 대칭성을 가지는 3차원 적층 병렬-병렬 전력 결합기 및 이를 포함하는 통신 시스템
US11901315B2 (en) * 2021-03-04 2024-02-13 Innolux Corporation Package device

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798059A (en) 1970-04-20 1974-03-19 Rca Corp Thick film inductor with ferromagnetic core
US4815128A (en) * 1986-07-03 1989-03-21 Motorola, Inc. Gateway system and method for interconnecting telephone calls with a digital voice protected radio network
US4841253A (en) 1987-04-15 1989-06-20 Harris Corporation Multiple spiral inductors for DC biasing of an amplifier
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
US5111169A (en) 1989-03-23 1992-05-05 Takeshi Ikeda Lc noise filter
US5015972A (en) * 1989-08-17 1991-05-14 Motorola, Inc. Broadband RF transformer
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5038104A (en) 1990-02-05 1991-08-06 Vanderbilt University Magnetometer flux pick-up coil with non-uniform interturn spacing optimized for spatial resolution
FR2662869B1 (fr) 1990-06-01 1995-06-16 Europ Agence Spatiale Procede de limitation d'une surcharge base sur la technique de controle pwm (ou lc3) et dispositif electronique de mise en óoeuvre de ce procede.
JPH0484501A (ja) 1990-07-27 1992-03-17 Oki Electric Ind Co Ltd 分波器
ATE269588T1 (de) 1993-02-04 2004-07-15 Cornell Res Foundation Inc Mikrostrukturen und einzelmask, einkristall- herstellungsverfahren
JPH08148354A (ja) * 1994-11-18 1996-06-07 Taiyo Yuden Co Ltd 積層コモンモードチョークコイル
TW362222B (en) 1995-11-27 1999-06-21 Matsushita Electric Ind Co Ltd Coiled component and its production method
US5831331A (en) 1996-11-22 1998-11-03 Philips Electronics North America Corporation Self-shielding inductor for multi-layer semiconductor integrated circuits
JP4030028B2 (ja) 1996-12-26 2008-01-09 シチズン電子株式会社 Ｓｍｄ型回路装置及びその製造方法
US5969582A (en) 1997-07-03 1999-10-19 Ericsson Inc. Impedance matching circuit for power amplifier
US6025261A (en) 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
US5986617A (en) 1998-08-31 1999-11-16 Lucent Technologies Multiband antenna matching unit
US6985035B1 (en) 1998-11-12 2006-01-10 Broadcom Corporation System and method for linearizing a CMOS differential pair
JP3571247B2 (ja) 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
JP3776281B2 (ja) 1999-04-13 2006-05-17 アルプス電気株式会社 インダクティブ素子
JP2001085230A (ja) 1999-09-14 2001-03-30 Murata Mfg Co Ltd インダクタ
US6501363B1 (en) * 1999-11-03 2002-12-31 Innosys, Inc. Vertical transformer
US6429763B1 (en) 2000-02-01 2002-08-06 Compaq Information Technologies Group, L.P. Apparatus and method for PCB winding planar magnetic devices
US7370403B1 (en) 2000-06-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a planar spiral inductor structure having an enhanced Q value
US7606547B1 (en) 2000-07-31 2009-10-20 Marvell International Ltd. Active resistance summer for a transformer hybrid
JP4051878B2 (ja) 2000-11-08 2008-02-27 株式会社豊田自動織機 非接触給電装置
SE519893C2 (sv) 2000-11-09 2003-04-22 Ericsson Telefon Ab L M Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup
US6437965B1 (en) 2000-11-28 2002-08-20 Harris Corporation Electronic device including multiple capacitance value MEMS capacitor and associated methods
SE0004794L (sv) * 2000-12-22 2002-06-23 Ericsson Telefon Ab L M En flerskikts-symmetreringstransformatorstruktur
SG142160A1 (en) 2001-03-19 2008-05-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100368930B1 (ko) 2001-03-29 2003-01-24 한국과학기술원 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법
KR100382765B1 (ko) 2001-06-15 2003-05-09 삼성전자주식회사 송수신용 수동소자와 그 집적모듈 및 그 제조방법
US6801114B2 (en) * 2002-01-23 2004-10-05 Broadcom Corp. Integrated radio having on-chip transformer balun
US20030151485A1 (en) 2002-02-08 2003-08-14 Charles Lewis Surface mounted inductance element
US6816784B1 (en) 2002-03-08 2004-11-09 Navteq North America, Llc Method and system using delivery trucks to collect address location data
US6714112B2 (en) 2002-05-10 2004-03-30 Chartered Semiconductor Manufacturing Limited Silicon-based inductor with varying metal-to-metal conductor spacing
JP3754406B2 (ja) 2002-09-13 2006-03-15 富士通株式会社 可変インダクタおよびそのインダクタンス調整方法
TWI287239B (en) * 2002-12-10 2007-09-21 Univ Nat Central Symmetric three-dimension type inductor
JP3800540B2 (ja) * 2003-01-31 2006-07-26 Ｔｄｋ株式会社 インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法
US6952153B2 (en) * 2003-02-04 2005-10-04 Raytheon Company Electrical transformer
DE10392479T5 (de) 2003-02-04 2005-12-29 Mitsubishi Denki K.K. Spiralförmige Induktionsspule und Übertrager
JP4448298B2 (ja) 2003-07-14 2010-04-07 アルプス電気株式会社 スパイラルインダクタ
US20050104158A1 (en) 2003-11-19 2005-05-19 Scintera Networks, Inc. Compact, high q inductor for integrated circuit
JP2005223261A (ja) * 2004-02-09 2005-08-18 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
CN1930776B (zh) 2004-03-16 2012-02-01 日立金属株式会社 高频电路以及高频部件
KR101161361B1 (ko) 2004-03-26 2012-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100548388B1 (ko) 2004-07-20 2006-02-02 삼성전자주식회사 저손실 인덕터소자 및 그의 제조방법
US7808356B2 (en) * 2004-08-31 2010-10-05 Theta Microelectronics, Inc. Integrated high frequency BALUN and inductors
US7526256B2 (en) * 2005-05-25 2009-04-28 Broadcom Corporation Transformer-based multi-band RF front-end architecture
TWI280593B (en) 2005-06-16 2007-05-01 Via Tech Inc Inductor
JP4764668B2 (ja) 2005-07-05 2011-09-07 セイコーエプソン株式会社 電子基板の製造方法および電子基板
US7280810B2 (en) 2005-08-03 2007-10-09 Kamilo Feher Multimode communication system
WO2007019280A2 (en) * 2005-08-04 2007-02-15 The Regents Of The University Of California Interleaved three-dimensional on-chip differential inductors and transformers
US7570129B2 (en) 2005-09-02 2009-08-04 Northrop Grumman Corporation 3D MMIC balun and methods of making the same
KR100760915B1 (ko) 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 반도체 소자의 인덕터 구조 및 그 제조 방법
US7411283B2 (en) 2006-02-14 2008-08-12 Sun Microsystems, Inc. Interconnect design for reducing radiated emissions
US20070249078A1 (en) 2006-04-19 2007-10-25 Ming-Hau Tung Non-planar surface structures and process for microelectromechanical systems
JP2008042609A (ja) 2006-08-08 2008-02-21 Toshiba Corp 分波器および無線受信機
TWI315580B (en) 2006-09-11 2009-10-01 Via Tech Inc Symmetrical inductor
US20080076354A1 (en) 2006-09-26 2008-03-27 Broadcom Corporation, A California Corporation Cable modem with programmable antenna and methods for use therewith
US7524731B2 (en) 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
US7616934B2 (en) 2006-12-11 2009-11-10 Sige Semiconductor (Europe) Limited Switched impedance transformer for semiconductor circuits
KR100869741B1 (ko) 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 나선형 인덕터
US7675365B2 (en) 2007-01-10 2010-03-09 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
TWI336922B (en) 2007-01-12 2011-02-01 Via Tech Inc Spiral inductor with multi-trace structure
US7304558B1 (en) 2007-01-18 2007-12-04 Harris Corporation Toroidal inductor design for improved Q
US20080174397A1 (en) 2007-01-19 2008-07-24 General Electric Company High quality factor, low volume, air-core inductor
KR100886351B1 (ko) 2007-01-24 2009-03-03 삼성전자주식회사 변압기 및 밸룬
US7894205B2 (en) 2007-04-05 2011-02-22 Mitsubishi Electric Corporation Variable device circuit and method for manufacturing the same
US7935607B2 (en) 2007-04-09 2011-05-03 Freescale Semiconductor, Inc. Integrated passive device with a high resistivity substrate and method for forming the same
US8224400B2 (en) 2007-05-31 2012-07-17 Hewlett-Packard Development Company, L.P. Systems and techniques for reducing power consumption in a mobile computing device
KR100862489B1 (ko) 2007-06-11 2008-10-08 삼성전기주식회사 스파이럴 인덕터
US7566627B2 (en) 2007-06-29 2009-07-28 Texas Instruments Incorporated Air gap in integrated circuit inductor fabrication
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
JP2009088161A (ja) 2007-09-28 2009-04-23 Fujitsu Media Device Kk 電子部品
TW200926218A (en) 2007-12-10 2009-06-16 Ind Tech Res Inst Planar-like inductor coupling structure
US8072287B2 (en) * 2008-03-27 2011-12-06 Broadcom Corporation Method and system for configurable differential or single-ended signaling in an integrated circuit
JP2009246159A (ja) 2008-03-31 2009-10-22 Fuji Electric Device Technology Co Ltd 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
JP2009272360A (ja) 2008-05-01 2009-11-19 Panasonic Corp インダクタおよびその製造方法
US8169050B2 (en) 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
WO2010007858A1 (ja) 2008-07-15 2010-01-21 株式会社村田製作所 電子部品
US9108880B2 (en) 2008-08-18 2015-08-18 The Regents Of The University Of California Nanostructured superhydrophobic, superoleophobic and/or superomniphobic coatings, methods for fabrication, and applications thereof
TWI360254B (en) * 2008-09-10 2012-03-11 Advanced Semiconductor Eng Balun circuit manufactured by integrate passive de
US8049589B2 (en) 2008-09-10 2011-11-01 Advanced Semiconductor Engineering, Inc. Balun circuit manufactured by integrate passive device process
US8183673B2 (en) 2008-10-21 2012-05-22 Samsung Electronics Co., Ltd. Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
US8446243B2 (en) 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US8233870B2 (en) 2008-12-04 2012-07-31 Broadcom Corporation Multiple frequency band multiple standard transceiver
US7821372B2 (en) * 2008-12-31 2010-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip transformer BALUN structures
US9721715B2 (en) 2009-01-22 2017-08-01 2Sentient Inc. Solid state components having an air core
US9190201B2 (en) 2009-03-04 2015-11-17 Qualcomm Incorporated Magnetic film enhanced inductor
JP5252212B2 (ja) 2009-03-12 2013-07-31 ルネサスエレクトロニクス株式会社 信号増幅用半導体装置
US8229367B2 (en) 2009-04-14 2012-07-24 Qualcomm, Incorporated Low noise amplifier with combined input matching, balun, and transmit/receive switch
TWI411353B (zh) * 2009-04-27 2013-10-01 Delta Electronics Inc 多組直流負載之電流平衡供電電路
KR101215303B1 (ko) 2009-07-21 2012-12-26 한국전자통신연구원 엘티씨씨 인덕터를 포함하는 전자 장치
US8350639B2 (en) 2009-08-26 2013-01-08 Qualcomm Incorporated Transformer signal coupling for flip-chip integration
WO2011033496A1 (en) 2009-09-16 2011-03-24 Maradin Technologies Ltd. Micro coil apparatus and manufacturing methods therefor
WO2011045312A1 (en) * 2009-10-12 2011-04-21 St-Ericsson (France) Sas Integrated transformer with multiple transformation ratios
US8368481B2 (en) 2009-10-14 2013-02-05 Microsemi Corporation RF switchable balun
CN102087995A (zh) 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 集成电路电感及其制作方法
CN102231313B (zh) 2009-12-08 2014-04-16 上海华虹宏力半导体制造有限公司 利用金属并联的多层堆叠电感
CN102087911A (zh) 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 金属厚度不相等的不等宽片上叠层电感
CN102103923A (zh) 2009-12-18 2011-06-22 鸿富锦精密工业（深圳）有限公司 平面变压器
KR101597214B1 (ko) 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20110217657A1 (en) 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
US8068003B2 (en) 2010-03-10 2011-11-29 Altera Corporation Integrated circuits with series-connected inductors
US20110229687A1 (en) 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8631368B2 (en) 2010-03-30 2014-01-14 Qualcomm Incorporated Method and circuit to generate race condition test data at multiple supply voltages
US8384507B2 (en) 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US8571489B2 (en) 2010-06-03 2013-10-29 Broadcom Corporation Front end module with tone injection
US8493126B2 (en) 2010-07-15 2013-07-23 Qualcomm Incorporated Wideband balun having a single primary and multiple secondaries
US8591262B2 (en) 2010-09-03 2013-11-26 Pulse Electronics, Inc. Substrate inductive devices and methods
US8970516B2 (en) 2010-09-23 2015-03-03 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
CN102569249B (zh) 2010-12-08 2014-01-22 财团法人工业技术研究院 立体式电感
US8552812B2 (en) * 2010-12-09 2013-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Transformer with bypass capacitor
EP2650915B1 (en) 2010-12-10 2017-07-26 Panasonic Intellectual Property Management Co., Ltd. Conducting path and semiconductor device
KR101127478B1 (ko) 2010-12-21 2012-03-22 한국과학기술원 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로
US9027229B2 (en) 2011-01-04 2015-05-12 ÅAC Microtec AB Coil assembly comprising planar coil
US8754736B2 (en) 2011-01-24 2014-06-17 International Business Machines Corporation Inductor structure having increased inductance density and quality factor
US9105381B2 (en) 2011-01-24 2015-08-11 International Business Machines Corporation High frequency inductor structure having increased inductance density and quality factor
US20120235969A1 (en) 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US20120244802A1 (en) 2011-03-24 2012-09-27 Lei Feng On chip inductor
TWI454052B (zh) 2011-04-01 2014-09-21 Realtek Semiconductor Corp 單端轉雙端電路
US20120249281A1 (en) 2011-04-04 2012-10-04 General Electric Company Inductor and eddy current sensor including an inductor
US9319036B2 (en) 2011-05-20 2016-04-19 Apple Inc. Gate signal adjustment circuit
US8354325B1 (en) 2011-06-29 2013-01-15 Freescale Semiconductor, Inc. Method for forming a toroidal inductor in a semiconductor substrate
US20130016633A1 (en) 2011-07-14 2013-01-17 Lum Nicholas W Wireless Circuitry for Simultaneously Receiving Radio-frequency Transmissions in Different Frequency Bands
US8737376B2 (en) 2011-08-12 2014-05-27 Telefonaktiebolaget L M Ericsson (Publ) Frontend module for time division duplex (TDD) carrier aggregation
US20130050226A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Die-cut through-glass via and methods for forming same
JP5719259B2 (ja) 2011-09-06 2015-05-13 ルネサスエレクトロニクス株式会社 高周波電力増幅装置
KR101325549B1 (ko) 2011-12-22 2013-11-07 (주)그린파워 전류변압기 기반의 전자기장 차폐장치를 구비한 무선 전력전송 장치
CN102522181B (zh) 2012-01-04 2013-08-14 西安电子科技大学 线宽间距交变结构型平面螺旋电感
US9166640B2 (en) 2012-02-10 2015-10-20 Infineon Technologies Ag Adjustable impedance matching network
US20130207745A1 (en) 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US8716871B2 (en) 2012-02-15 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Big via structure
KR101789836B1 (ko) 2012-02-27 2017-10-25 한국전자통신연구원 누설 에너지 수집 장치
GB2513725B (en) 2012-02-29 2016-01-13 Murata Manufacturing Co Multilayer inductor and power supply circuit module
JP5942530B2 (ja) 2012-03-28 2016-06-29 カシオ計算機株式会社 非接触充電システム及び電子機器
US9001031B2 (en) 2012-07-30 2015-04-07 Qualcomm Mems Technologies, Inc. Complex passive design with special via implementation
KR20140068391A (ko) 2012-11-28 2014-06-09 엘지전자 주식회사 자기장의 자유도를 향상하기 위한 코일의 구조
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US9172441B2 (en) 2013-02-08 2015-10-27 Rf Micro Devices, Inc. Front end circuitry for carrier aggregation configurations
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
GB2512586B (en) 2013-04-02 2015-08-12 Broadcom Corp Switch arrangement
US20140327510A1 (en) 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US20150092314A1 (en) 2013-09-27 2015-04-02 Qualcomm Incorporated Connector placement for a substrate integrated with a toroidal inductor
US20150130579A1 (en) 2013-11-12 2015-05-14 Qualcomm Incorporated Multi spiral inductor
CN203942319U (zh) 2014-07-15 2014-11-12 张立武 一种无线充电器及其工作状态指示灯

Also Published As

Publication number Publication date
CN104813495A (zh) 2015-07-29
TW201432739A (zh) 2014-08-16
KR101854313B1 (ko) 2018-05-03
US20140138792A1 (en) 2014-05-22
CN104813495B (zh) 2019-04-05
EP2923387A1 (en) 2015-09-30
KR20150087303A (ko) 2015-07-29
WO2014081983A1 (en) 2014-05-30
US9431473B2 (en) 2016-08-30
JP2015536572A (ja) 2015-12-21
KR20180007009A (ko) 2018-01-19

Similar Documents

Publication Publication Date Title
JP6247308B2 (ja) 半導体デバイス上のハイブリッド変圧器構造
JP7182339B2 (ja) 共振器構造、共振器構造形成方法および共振器
US10116285B2 (en) Integration of a replica circuit and a transformer above a dielectric substrate
US8618629B2 (en) Apparatus and method for through silicon via impedance matching
US11336251B2 (en) Device with 3D inductor and magnetic core in substrate
US20150221714A1 (en) Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device
US9247647B1 (en) High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB)
WO2010102132A1 (en) Magnetic film enhanced inductor
JP2016518702A (ja) ビアとコンデンサのプレートとの間に誘電体を有するコンデンサ
US9373583B2 (en) High quality factor filter implemented in wafer level packaging (WLP) integrated device
US10453774B1 (en) Thermally enhanced substrate
US8900964B2 (en) Inductors and wiring structures fabricated with limited wiring material
WO2016004245A1 (en) High quality factor filter implemented in wafer level packaging (wlp) integrated device
US20200091094A1 (en) Integrated filter technology with embedded devices
US11791226B2 (en) Device on ceramic substrate
TW202324918A (zh) 高諧波效能射頻濾波器
US20210057404A1 (en) On-die electrostatic discharge protection
JP7062075B2 (ja) モジュール構造及びその製造方法
JP6974502B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161012

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161012

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170908

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R150 Certificate of patent or registration of utility model

Ref document number: 6247308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees