KR100760915B1 - 반도체 소자의 인덕터 구조 및 그 제조 방법 - Google Patents

Abstract

본 발명은 인덕터 금속배선과 실리콘 기판 사이의 기생 캐패시턴스를 줄여 인덕터의 사용 주파수 대역을 증가시킬 수 있는 반도체 소자의 인덕터 구조 및 그 제조 방법에 관한 것이다. 본 발명은 층간 절연막이 형성된 실리콘 기판 상부에 상대적으로 폭이 좁은 지지 절연막 패턴을 형성하고 그 위에 상대적으로 폭이 넓은 인덕터 금속배선을 형성한다. 인덕터 금속배선을 덮는 상부 보호막을 증착할 때 인덕터 금속배선의 양쪽 돌출 부위 하부에는 공기층이 형성된다. 따라서 인덕터 금속배선과 실리콘 기판 사이에 유전율이 낮은 공기층이 존재함으로써 기생 캐패시턴스가 감소하고 자기 공진 주파수가 증대되어 사용 주파수 대역이 확대된다.

인덕터 금속배선, 기생 캐패시턴스, 자기 공진 주파수, 사용 주파수 대역, 공기층, 폴리이미드 임시 절연막, 지지 절연막 패턴

Description

반도체 소자의 인덕터 구조 및 그 제조 방법{Inductor Structure of Semiconductor Device and Method of Fabricating the Same}

도 1a 및 도 1b는 종래 기술에 따른 인덕터 구조를 나타내는 평면도 및 단면도.

도 2는 본 발명의 실시예에 따른 인덕터 구조를 나타내는 단면도.

도 3a 내지 도 3g는 본 발명의 실시예에 따른 인덕터 제조 방법을 나타내는 단면도.

<도면에 사용된 참조 번호의 설명>

10, 20: 실리콘 기판 11, 21: 층간 절연막

12, 22: 인덕터 금속배선 13, 23: 상부 보호막

24: 폴리이미드막 25: 지지 절연막 패턴

26: 공기층

본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 인덕터 금속배선과 실리콘 기판 사이의 기생 캐패시턴스를 줄여 인덕터의 사용 주 파수 대역을 증가시킬 수 있는 반도체 소자의 인덕터 구조 및 그 제조 방법에 관한 것이다.

인덕터는 고주파 송수신을 위한 회로의 한 요소로서, 무선통신 시장의 확대에 따라 부상하고 있는 RF 소자 및 아날로그 소자에 필수적으로 사용되고 있다. 인덕터는 주로 나선형(spiral) 구조로 이루어진다. 이러한 나선형 구조의 인덕터는 인덕터 금속배선과 실리콘 기판 사이의 기생 캐패시턴스(parasitic capacitance)로 인하여 인덕터의 자기 공진 주파수(self resonance frequency)가 줄어드는 단점이 있다.

흔히 주파수가 증가하면서 인덕터의 경우 인덕턴스와 캐패시턴스가 바뀌는 지점을 자기 공진 주파수라 일컫는데, 인덕터는 이 자기 공진 주파수보다 낮은 주파수에서 주로 사용한다. 나선형 구조의 인덕터의 경우, 소자 값이 커질수록 소자 구조도 커지고 기생 성분도 늘어나 자기 공진 주파수가 작아지기 때문에 실제 사용 주파수 대역이 줄어드는 현상이 발생한다.

이하, 도면을 참조하여 종래 기술에 따른 인덕터를 설명한다. 도 1a는 종래 기술에 따른 인덕터 구조를 나타내는 평면도이며, 도 1b는 도 1a의 A-A선을 따라 절단한 단면도이다.

도 1a와 도 1b를 참조하면, 실리콘 기판(10)의 상부에 층간 절연막(11)을 형성하고 평탄화한 후, 그 위에 나선형 구조의 인덕터 금속배선(12)을 형성한다. 인덕터 금속배선(12)은 비아(도시되지 않음)를 통하여 하부 금속배선(12')과 연결된다. 인덕터 금속배선(12) 위에는 상부 보호막(13)을 형성한다.

이러한 나선형 인덕터 구조에 있어서 인덕터 금속배선(12)과 실리콘 기판(10) 사이의 기생 캐패시턴스로 인하여 전술한 바와 같이 자기 공진 주파수가 작아지고 사용 주파수 대역이 줄어드는 문제가 나타난다.

따라서 본 발명의 목적은 인덕터 금속배선과 실리콘 기판 사이의 기생 캐패시턴스를 줄여 인덕터의 사용 주파수 대역을 증가시킬 수 있는 반도체 소자의 인덕터 구조 및 그 제조 방법을 제공하기 위한 것이다.

이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 인덕터 구조 및 그 제조 방법을 제공한다.

본 발명에 따른 반도체 소자의 인덕터 구조는, 실리콘 기판 위에 형성된 층간 절연막과, 층간 절연막 위에 선택적으로 형성된 지지 절연막 패턴과, 지지 절연막 패턴의 양옆으로 돌출되면서 지지 절연막 패턴 위에 형성된 인덕터 금속배선과, 인덕터 금속배선을 덮는 상부 보호막과, 인덕터 금속배선의 돌출 부위 하부에 형성된 공기층을 포함하여 구성된다.

한편, 본 발명에 따른 반도체 소자의 인덕터 제조 방법은, 실리콘 기판의 상부에 층간 절연막을 형성하는 단계와, 층간 절연막의 상부에 임시 절연막을 형성하는 단계와, 임시 절연막을 패터닝하여 선택적으로 개구부를 형성하는 단계와, 개구부가 완전히 채워지도록 임시 절연막 위로 지지 절연막을 전면 증착하는 단계와, 임시 절연막의 상부면이 노출되고 개구부 안에 지지 절연막 패턴이 형성되도록 지 지 절연막을 평탄화하는 단계와, 금속층을 전면 증착하고 패터닝하여 지지 절연막 패턴의 위에서 양옆으로 돌출되도록 인덕터 금속배선을 형성하는 단계와, 임시 절연막을 제거하는 단계와, 인덕터 금속배선을 덮도록 상부 보호막을 증착하는 단계를 포함하여 구성된다. 특히, 상부 보호막의 증착 단계에서 인덕터 금속배선의 돌출 부위 하부에는 공기층이 형성되는 것이 특징이다.

본 발명의 인덕터 제조 방법에서, 임시 절연막은 폴리이미드인 것이 바람직하다. 또한, 본 발명의 인덕터 구조 및 제조 방법에서, 상부 보호막은 플라즈마 강화 화학기상증착 산화막인 것이 바람직하다.

실시예

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.

도 2는 본 발명의 실시예에 따른 인덕터 구조를 나타내는 단면도이다.

도 2를 참조하면, 층간 절연막(21)이 형성된 실리콘 기판(20) 상부에 다수의 지지 절연막 패턴(25)이 선택적으로 형성된다. 상대적으로 폭이 좁은 지지 절연막 패턴(25) 위에는 상대적으로 폭이 넓은 인덕터 금속배선(22)이 각각 형성된다. 그리고 인덕터 금속배선(22)을 덮는 상부 보호막(23)이 층간 절연막(21) 상에 형성된다. 특히, 폭이 넓은 인덕터 금속배선(22)은 지지 절연막 패턴(25)의 양옆으로 돌출되고 돌출된 인덕터 금속배선(22)의 하부 및 지지 절연막 패턴(25)의 양 측면에는 공기층(26)이 형성된다.

인덕터 금속배선(22)과 실리콘 기판(20) 사이에 개재되는 층간 절연막(21)은 대체로 산화막 계열로서 약 3.0 이상의 높은 유전율을 가진다. 이는 상부 보호막(23)의 경우도 마찬가지이다. 그런데 공기는 최저 유전율 1.0을 가지므로 인덕터 금속배선(22)과 실리콘 기판(20) 사이에 공기층(26)이 형성되면 기생 캐패시턴스가 감소하고 그에 따라 자기 공진 주파수가 증대되면서 사용 주파수 대역이 확대된다.

이하, 인덕터의 제조 방법에 대하여 설명한다. 제조 방법에 대한 이하의 설명으로부터 인덕터의 구조 또한 더욱 명확해질 것이다. 도 3a 내지 도 3g는 본 발명의 실시예에 따른 인덕터 제조 방법을 나타내는 단면도이다.

먼저, 도 3a에 도시된 바와 같이 실리콘 기판(20)의 상부에 층간 절연막(21)을 형성하고 평탄화한다. 이어서, 층간 절연막(21)의 상부에 임시 절연막(24)을 형성한다. 임시 절연막(24)은 인덕터 제조 과정에서 임시로 이용되고 최종 구조에서는 제거되는 절연막이다. 임시 절연막(24)은 예컨대 폴리이미드(polyimide)를 사용한다.

이어서, 도 3b에 도시된 바와 같이 임시 절연막(24)을 패터닝한다. 이때, 패터닝에 의하여 제거되는 임시 절연막(24) 사이의 개구부(24a)는 이후 형성될 인덕터 금속배선의 폭 중앙에 해당한다. 개구부(24a)는 다수의 홀(hole) 패턴이 될 수 도 있고 라인(line) 패턴이 될 수도 있다.

다음으로, 도 3c에 도시된 바와 같이 임시 절연막(24) 위로 지지 절연막(25)을 전면 증착한다. 지지 절연막(25)은 임시 절연막(24)의 개구부(24a)를 완전히 채우면서 임시 절연막(24) 위에 증착된다. 지지 절연막(25)은 예컨대 산화막 또는 질화막을 사용한다.

이어서, 도 3d에 도시된 바와 같이 지지 절연막(25)을 평탄화하여 임시 절연막(24)의 상부면을 노출시킨다. 그 결과 평탄화된 지지 절연막(25)은 임시 절연막(24)의 개구부(24a) 안에만 남게 되어 개구부(24a)와 동일한 패턴을 형성하게 된다. 지지 절연막(25)의 평탄화 공정은 예컨대 화학적 기계적 연마(CMP) 공정을 이용한다.

이어서, 도 3e에 도시된 바와 같이 평탄화된 지지 절연막 패턴(25) 위로 금속층을 전면 증착하고 패터닝하여 인덕터 금속배선(22)을 형성한다. 이때, 패터닝된 인덕터 금속배선(22)은 각각의 지지 절연막 패턴(25) 위에 위치한다. 특히, 각각의 인덕터 금속배선(22)은 그 하부의 지지 절연막 패턴(25)보다 폭이 넓도록 패터닝된다. 이에 따라 인덕터 금속배선(22)은 지지 절연막 패턴(25)의 양쪽으로 돌출되는 형태를 가진다.

이어서, 도 3f에 도시된 바와 같이 임시 절연막(24)을 완전히 제거한다. 임시 절연막(24)의 제거 공정은 예컨대 습식 식각 공정으로 가능하며 패터닝된 인덕터 금속배선(22) 사이로 식각액을 투입하여 임시 절연막(24)을 제거할 수 있다.

그리고 나서, 도 3g에 도시된 바와 같이 인덕터 금속배선(22)을 덮도록 그 위로 상부 보호막(23)을 증착한다. 상부 보호막(23)은 예컨대 플라즈마 강화 화학기상증착(PE-CVD) 산화막이 사용된다. 이때, 상부 보호막(23)은 인덕터 금속배선(22)의 하부 공간을 모두 채우지 못하고, 이에 따라 인덕터 금속배선(22)의 돌출 부위 하부 및 상기 지지 절연막 패턴의 양 측면에는 공기층(26)이 만들어진다.

이상 설명한 바와 같이, 본 발명은 층간 절연막이 형성된 실리콘 기판 상부에 상대적으로 폭이 좁은 지지 절연막 패턴을 형성하고 그 위에 상대적으로 폭이 넓은 인덕터 금속배선을 형성한다. 인덕터 금속배선을 덮는 상부 보호막을 증착할 때 인덕터 금속배선의 양쪽 돌출 부위 하부에는 공기층이 형성된다. 따라서 인덕터 금속배선과 실리콘 기판 사이에 유전율이 낮은 공기층이 존재함으로써 기생 캐패시턴스가 감소하고 자기 공진 주파수가 증대되며 사용 주파수 대역이 확대되는 효과를 얻을 수 있다. 또한, 특정 주파수에서 고품질의 효과를 얻을 수 있다.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (5)

1. 실리콘 기판 위에 형성된 층간 절연막;

   상기 층간 절연막 위에 선택적으로 형성된 지지 절연막 패턴;

   상기 지지 절연막 패턴의 양옆으로 돌출되면서 상기 지지 절연막 패턴 위에 형성된 인덕터 금속배선;

   상기 인덕터 금속배선을 덮는 상부 보호막; 및

   상기 지지 절연막 패턴의 양 측면 및 상기 인덕터 금속배선의 돌출 부위 하부에 형성된 공기층을 포함하는 반도체 소자의 인덕터 구조.
2. 제1항에 있어서,

   상기 상부 보호막은 플라즈마 강화 화학기상증착 산화막인 것을 특징으로 하는 반도체 소자의 인덕터 구조.
3. 실리콘 기판의 상부에 층간 절연막을 형성하는 단계;

   상기 층간 절연막의 상부에 임시 절연막을 형성하는 단계;

   상기 임시 절연막을 패터닝하여 선택적으로 개구부를 형성하는 단계;

   상기 개구부가 완전히 채워지도록 상기 임시 절연막 위로 지지 절연막을 전면 증착하는 단계;

   상기 임시 절연막의 상부면이 노출되고 상기 개구부 안에 지지 절연막 패턴이 형성되도록 상기 지지 절연막을 평탄화하는 단계;

   금속층을 전면 증착하고 패터닝하여 상기 지지 절연막 패턴의 위에서 양옆으로 돌출되도록 인덕터 금속배선을 형성하는 단계;

   상기 임시 절연막을 제거하는 단계; 및

   상기 인덕터 금속배선을 덮도록 상부 보호막을 증착하는 단계; 를 포함하며,

   상기 상부 보호막의 증착 단계에서 상기 지지 절연막 패턴의 양 측면 및 상기 인덕터 금속배선의 돌출 부위 하부에는 공기층이 형성되는 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
4. 제3항에 있어서,

   상기 임시 절연막은 폴리이미드인 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
5. 제3항에 있어서,

   상기 상부 보호막은 플라즈마 강화 화학기상증착 산화막인 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.

Images