SE519893C2 - Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup - Google Patents
Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjupInfo
- Publication number
- SE519893C2 SE519893C2 SE0004095A SE0004095A SE519893C2 SE 519893 C2 SE519893 C2 SE 519893C2 SE 0004095 A SE0004095 A SE 0004095A SE 0004095 A SE0004095 A SE 0004095A SE 519893 C2 SE519893 C2 SE 519893C2
- Authority
- SE
- Sweden
- Prior art keywords
- dielectric layer
- holes
- electrical device
- semiconductor substrate
- cavity
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 41
- 230000001066 destructive effect Effects 0.000 title claims description 7
- 238000005259 measurement Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 239000012528 membrane Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000002045 lasting effect Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 238000013461 design Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000003754 machining Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013401 experimental design Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009658 destructive testing Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
70 15 20 25 30 35 519 893 'W 2 _ nH med Q-värden större än 15 vid 1-2 GHz är svåra att åstadkomma med användning av IC-kiselteknologi.
Integrerade induktorer utformas vanligen som åttkantiga eller fyrkantiga spiralmetallband 1 på en oxid 2, som bil- das ovanpå ett halvledarsubstrat 3, såsom visas i fig 1. En ekvivalent krets för en sådan induktorstruktur visas sche- matiskt i fig 2. Q-värdet kan beräknas vid låg frekvens (där substratets parasitkapacitanser ännu inte dominerar (m = 2nf där f är frekvensen, L prestanda) som Q = mL/r induktansen och r resistansen hos induktorn).
Beroende på kapacitansen Cw hos isolationsmaterialet mel- lan metalliseringsmönstret och substratet samt kiselsub- stratets ledningsegenskaper, dvs dess kapacitans CM och resistans RQ, se fig 2, reduceras Q-värdet i det intres- santa frekvensintervallet (som sträcker sig från ungefär några hundra MHz till 10 GHZ).
Med användning av de övre ledarnivåerna i ett flerskikts metalliseringssystem vid utformning av induktorn minskas kapacitansen Cm eftersom induktorn förflyttas längre från substratets jordplan genom en tjock oxid. Induktorns Q- värde ökas således.
En annan mera drastisk metod är att selektivt avlägsna merparten av eller allt kisel under induktorn, se tex US- patenten 5 539 241 (Abidi mfl), 5 930 637 (Chuang mfl), 5 773 870 (Su mfl) och 5 384 274 (Kanehachi mfl). tern CW minskas genom det ytterligare avståndet till sub- Parame- stratet, som skapas genom hålet. Detta resulterar i högre Q-värden och högre egenresonansfrekvenser. Q-värdet kan ökas med en faktor två genom sådant bortskaffande i form av kiseletsning från substratets baksida, vilket ger luftspal- ter om flera hundra mikrometer, men sådana tekniker anses inte vara genomförbara vid storskalig tillverkning av in- tegrerade kretsar i kisel. 70 15 20 25 30 35 v .n 1- 519 893» _3_ Lösningar som kombinerar ökad oxidtjocklek och partiell bortskaffning av substrat är kända. I US-patentet nr 5 833 299 (Merill mfl) beskrivs en metod där V- eller pyra- midformade spår etsas i substratet, fylls med oxid och planariseras för att bilda lokala öar, vilket resulterar i avsevärt ökad isolationsoxidtjocklek jämfört med resten av kretsen. Ovanpå dessa öar bildas integrerade induktorer.
Andra metoder för att minska förlusterna från kiselsubstra- tet beskrivs tex i US-patentet nr 5 742 091 (Hebert), där mönster av djupa fåror, som är fyllda med isoleringsmateri- al (redan befintliga i högprestanda RF-IC-processflöden) är placerade under induktorstrukturen för att minska förlus- terna.
Förbättrade tekniker för att avlägsna kisel från substratet inkluderar bildande av hålrum i substratet. I EP O 971 412 A2 (Yoshida) beskrivs en metod där stora hålrum (100 um breda) bildas i substratet och sedan fylls med tex oxid, varefter en induktorstruktur bildas ovanpå, och materialet som används för att fylla hålrummet avlägsnas sedan i ett slutsteg för att skapa ett luftfyllt hål i substratet.
I US-patentet nr 6 025 261 (Farrar mfl) beskrivs en induk- torstruktur, vilken innefattar polymerfyllda hålrumsstruk- turer som etsas i passiveringsskiktet, vilket ligger under metallmönstret för induktorn och halvledarsubstratet. Emel- lertid bildas hålrumsstrukturen endast i passiveringsskik- tet ovanpå kiselsubstratet, och beroende på detta skikts begränsade tjocklek och lägre sr jämfört med substratets kisel är denna strukturs effektivitet troligen mycket be- gränsad.
Inom mikroelektromekanisk teknologi (MEM) behövs anord- ningsstrukturer som kan användas som givare för tryck, acceleration, temperatur etc. Dessa strukturer kan även integreras på ett chips, där detekteringselektroniken kan I US-patentet nr 6 012 336 (Eaton mfl) placeras. beskrivs 70 75 20 25 30 35 519 893 4 _ en kapacitansgivarstruktur, som innefattar att en del av kiselsubstratet avlägsnas och fyllning sker med en isolator (tex kiseldioxid), och ovanpå bildas en struktur som tjänstgör som givare.
Problem med de kända lösningarna En lösning behövs där kisel avlägsnas under en integrerad induktorstruktur. Den måste vara kompatibel med konventio- nell bearbetning av kiselbaserade IC-kretsar och tillföra ett minimum av ytterligare processteg till det befintliga flödet. helt eller delvis över areor som är större än 500 x 500 Metoden måste även vara kapabel att avlägsna kisel Hm, eftersom det är den ungefärliga storleken för en integrerad induktor, som används i kommunikationsutrustning vid ar- betsfrekvensen l-2 GHz.
Tidigare beskrivna lösningar, som benämns känd teknik, innefattar bearbetning som är komplex och komplicerad eller inte kompatibel med konventionell IC-bearbetning, eller omfattar ett orimligt antal steg.
Andra metoder innefattar fyllning av det etsade hålrummet med isolerande material, tex kiseldioxid eller en polymer.
Dessa materials dielektricitetskonstant sr är verkligen lägre, dvs bättre än kisels. Emellertid har ett tomt hàlrum lägst dielektricitetskonstant (dvs &»= 1), så om man inte behöver använda någon fyllning är detta att föredra.
Andra metoder åstadkommer inte strukturer innefattande tomma hålrum, som är tillräckligt starka för att tåla ef- terföljande bearbetning, dvs bildande av ett flerskikts metalliseringssystem, vilket är en del av det efterföljan- de, konventionella IC-flödet. Detta kan vara särskilt rele- vant för större induktorstrukturer såsom 500 x 500 um eller större.
W ß 20 25 30 35 519 893 _5_ Uppfinningen i sammandrag Ett syfte med föreliggande uppfinning är sålunda att åstad- komma en metod vid tillverkningen av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpning- ar, för att bilda en elektrisk anordnings struktur, sär- skilt en induktorstruktur, medan åtminstone några med känd teknik sammanhörande problem övervinns. Ännu ett syfte med föreliggande uppfinning är att åstadkom- ma en strukturbildningsmetod, vilken är kapabel att till- verka induktorstrukturer som får höga Q-värden och hög IeSOnânSfrekVenS.
Ytterligare ett syfte med uppfinningen är att åstadkomma en sådan strukturbildningsmetod, vilken är kapabel att till- verka elektriska anordningsstrukturer inklusive induktor- strukturer, som är mekaniskt starka och hållbara. Ännu ett syfte med uppfinningen är att åstadkomma en sådan strukturbildningsmetod, som är enkel att utföra och som är kompatibel med konventionell bearbetningsteknik.
I detta hänseende är det ett särskilt syfte med uppfinning- en att åstadkomma en sådan metod, som tillför ett minimalt antal processteg till en konventionell IC-process.
Enligt en aspekt på uppfinningen uppnås bl.a. dessa syften medelst en metod, som omfattar följande steg: - ett halvledarsubstrat iordningställs; - ett passiveringsskikt bildas ovanpå substratet; - ett flertal genomgående hål bildas i passiveringsskiktet; - halvledarsubstratmaterial avlägsnas under passiverings- skiktet medelst isotropisk etsning med användning av det med genomgående hål försedda passiveringsskiktet som hårdmask, varigenom det sålunda bildas ett första hålrum i halvledarsubstratet väsentligen under de genomgående hålen; 5 70 75 20 25 30 35 519 893 _6_ - ett dielektriskt skikt bildas ovanpå passiveringsskiktet för att plugga igen de genomgående hålen, varigenom det skapas ett membran över hålrummen; och - en elektrisk anordning, tex en induktor, skapas ovanför membranet.
Metoden innefattar företrädesvis att ett flertal av de genomgående hålen, som bildas i passiveringsskiktet, är indelningsbara i en första resp en andra undergrupp, så att angränsande genomgående hål i en undergrupp ligger närmre varandra än angränsande hål som hör till olika undergrup- per; att halvledarsubstratmaterialet under passiverings- skiktet avlägsnas så att det även bildas ett andra hàlrum i halvledarsubstratet väsentligen under de genomgående hälen, så att hålrummen åtskiljs av ett parti av halvledarsub- stratmaterial, vilket stödjer membranet ovanför hàlrummet.
Vidare är det ett syfte med föreliggande uppfinning att åstadkomma en elektrisk anordningsstruktur, särskilt en induktorstruktur, som är resultatet av ovannämnda tillverk- ningsmetod, samt en integrerad krets som innefattar en sådan struktur.
Enligt en andra aspekt på föreliggande uppfinning åstadkom- mes en elektrisk anordningsstruktur, särskilt en induktor- struktur för radiofrekvenstillämpningar, innefattande: - ett halvledarsubstrat; - en på detta befintlig dielektrisk skiktstruktur; - en elektrisk anordning ovanpå den dielektriska skikt- strukturen; och - en hålrumsstruktur i halvledarsubstratet, där hålrums- strukturens övre gräns bildas av den dielektriska skikt- strukturen, och där hålrumsstrukturen har en lateral ut- sträckning, som är jämförbar med den elektriska anord- ningens, och är anordnad under den elektriska anordningen för att minska den elektriska kopplingen mellan den elektriska anordningen och substratet. 70 75 20 25 30 35 519 893 _7_ Hålrumsstrukturen omfattar åtminstone ett luftfyllt utrym- me, och den dielektriska skiktstrukturen innefattar ett flertal genomgående hål, vilka är igenpluggade av dielekt- riskt material.
I en föredragen version omfattar hålrumsstrukturen ett flertal luftfyllda utrymmen och åtminstone ett parti av halvledarsubstratmaterial, som sträcker sig till den di- elektriska skiktstrukturen för att mekaniskt stödja den dielektriska skiktstrukturen, där partiet av halvledarsub- stratmaterial separerar åtminstone två av de många luft- fyllda utrymmena.
Enligt en tredje aspekt på föreliggande uppfinning åstad- kommes en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, som innefattar den elekt- riska anordningsstrukturen enligt den andra aspekten på uppfinningen.
Det resterande kiselsubstratstödet ger en mekaniskt stark struktur, där man fortfarande uppnår en areautnyttjnings- faktor för kiselborttagning om mer än 90%, dvs mer än 90% av kiselsubstratmaterialet nedanför induktorn avlägsnas och ersätts med luft, som har mycket låg dielektricitets- konstant. Således förbättras induktorns kvalitetsfaktor och egenresonansfrekvens avsevärt.
Ett syfte med föreliggande uppfinning är vidare att åstad- komma en metod för att etsa och mäta etsningsdjup på ett icke förstörande sätt.
Enligt en fjärde aspekt på föreliggande uppfinning åstad- kommes sålunda en metod för etsning och icke-förstörande mätning av etsningsdjup, som innefattar stegen att: - ett halvledarsubstrat iordningställs; - ett dielektriskt skikt bildas ovanpå substratet; - ett flertal genomgående hål bildas i det dielektriska skiktet; 70 75 20 25 30 35 519 393 _8.._ - halvledarsubstratmaterial avlägsnas under det dielektris- ka ski tet medelst isotropisk etsning med användning av det med genomgående hål försedda, dielektriska skiktet som hårdmask, varigenom ett hålrum bildas i halvledarsub- stratet; - förhållandet mellan den isotropiska etsningens etsnings- takt i halvledarmaterialet i en horisontell resp vertikal riktning utrönes; - optiskt och på ett icke förstörande sätt mätes det hori- sontella avståndet från ett av de yttersta genomgående hålen till kanten av hålrummet genom det dielektriska skiktet; och - etsningsdjupet, dvs den etsade sträckan i vertikal rikt- ning, uppskattas från det utrönta etsningsförhållandet och det uppmätta, horisontella avståndet.
Ytterligare fördelar med och särdrag hos föreliggande upp- finning framgår av den detaljerade beskrivningen nedan av utföringsformer.
Kortfattad beskrivning av ritningarna Insikten om föreliggande uppfinning blir fullständigare genom den detaljerade beskrivningen nedan av utföringsfor- mer med hänvisningar till ritningsfigurerna 1-6 som endast är avsedda som illustration och sålunda inte är begränsande för uppfinningen.
Fig l är en planvy uppifrån (till vänster) och en tvärs- nittsvy (till höger) av en typisk utformning av en integre- rad induktor, som består av en spiralinduktor vilken är anordnad ovanpå ett ledande substrat.
Fig 2 är en ekvivalent krets för den integrerade induktorn i fig l.
Fig 3a-3e är kraftigt förstorade tvärsnittsvyer av ett parti av en halvledarstruktur vid olika bearbetningssteg enligt uppfinningen. Fig 3a visar en utgångsstruktur, dvs 70 75 20 25 30 35 519 893 9 _ ett kiselsubstrat på vilket ett passiveringsskikt har bil- dats; fig 3b visar strukturen efter etsning av hål; fig 3c visar strukturen efter isotropisk hàlrumsetsning; fig 3d visar strukturen med hålen igenpluggade; och fig 3e visar den färdiga strukturen.
Fig 4-6 är SEM-bilder av tvärsnitt av en halvledarstruktur, som är resultatet av bearbetning enligt föreliggande upp- finning. Fig 4 och 5 visar strukturen i två olika försto- ringar efter hålrumsetsning och fig 6 visar strukturpartiet i fig 4 efter igenpluggning av hål.
Fig 7a-7d är schematiska planvyer uppifrån av olika hål- rumsbildningsutformningar enligt föreliggande uppfinning.
Detaljerad beskrivning av föredragna utföringsformer I förklarande och inte i begränsande syfte skildras i be- skrivningen nedan specifika detaljer, såsom speciella pro- cesser, tekniker etc för att ge ingående insikt om förelig- gande uppfinning. För en fackman är det emellertid uppen- bart att föreliggande uppfinning kan realiseras i andra utföringsformer som avviker vad gäller dessa specifika detaljer. I andra fall är detaljerade beskrivningar av välkända processer, metoder och tekniker utelämnade för att inte tynga beskrivningen av föreliggande uppfinning med onödiga detaljer.
Med hänvisningar till ritningarna beskrivs detaljerat en utföringsform av en IC-tillverkningsprocess enligt uppfin- ningen, som omfattar bildandet av en induktor och ett tomt hålrum under induktorn.
Processen kan helt integreras i olika tillverkningsflöden för integrerade kretsar tex CMOS- eller bipolära eller Bi- CMOS-tekniker för integrerade RF-kretsar med endast smärre modifieringar av de nedan beskrivna detaljerna. 10 75 20 25 30 35 519 893 _10- Processen följer initialt ett typiskt konventionellt pro- cessflöde via bildande av en anordningsisolering och aktiva areor i ett kiselsubstrat ll, bildande av aktiva anordning- ar etc upp till den punkt där metalliseringen (bakändesme- talliseringen) börjar (visas ej). Induktorstrukturen kan placeras antingen ovanpå ett område som är avsett för en anordning (det visade fallet) eller ovanpå en isolerings- area .
Ett passiveringsskikt 13, som separerar metallen från de aktiva anordningarna och består av ca 2 um av lågtempera- turoxid (PETEOS), deponeras sedan på kiselsubstratet och resultatet visas i fig 3a. Detta är en integrerad del av en typisk processekvens för metallisering men används här även som en hårdmask för kiseletsning, eftersom det är mindre sannolikt att en konventionell fotoresistmask skulle tåla kiseletsningen, som utförs senare i flödet. För det fall induktorn skall placeras ovanpå isolationsskiktet finns det ett ytterligare oxidskikt (visas ej) mellan substratet ll och passiveringsskiktet 13. Om det fordras ett planarise- ringssteg i processflödet kan det utföras i detta stadium.
Fotoresist deponeras och mönstras genom litografi (visas ej). hål. andra geometrier kan även användas såsom mönster med cirku- Mönstret består av en uppsättning hål eller kontakt- Hålen kan vara jämnt fördelade i en x*y-matris, men lär/radiell geometri. Kontakthàlens storlek skall vara minimal, eftersom det då är läggare att plugga igen hålen i ett senare steg. Avstånden mellan hålen är ej kritiskt, men om de ligger för långt isär resulterar detta i en ej lik- formig bottenyta i hàlrummet som skall bildas. Detta av- handlas senare i texten.
Hålen 15 genom oxiden ned till kiselytan torretsas med användning av konventionella etsningsverktyg tex RIE (reac- Efter etsningen avlägsnas resisten och skivan rengörs från ets- tive ion etching) med användning av CF4/CHF3-kemi. ningsrester med utnyttjande av standardprocessteg. Den 10 75 20 25 30 35 519 893 _l]__ I matrisen av hål resulterande strukturen visas i fig 3b. erhålls således ett gallerliknande restskikt 17 av oxid.
Därefter bildas ett hålrum 19 i substratet genom isotropisk kiseletsning med användning av välkända torretsningstekni- ker (tex SF6- eller NF;-kemi), och resultatet visas i fig 3c. Etsningsdjupet är inte särskilt kritiskt, men ju mera kisel som kan avlägsnas desto större blir förbättringen av induktorstrukturen. Den isotropiska etsningen skapar samti- digt en sidoetsning 21 av samma storleksordning som djupet, vilket breddar strukturen.
Ett experimentellt utförande med en 100 x 100 pm hålmask (O,45 um hål med 0,9 um mellanrum orienterade som en x*y- matris) med användning av en 20-25 pm djup kiseletsning visar att det är möjligt att skapa ett hålrum om ca 130 x 130 pm, strukturen kollapsar, eller att planheten förloras. Ett som kan tåla ytterligare bearbetning utan att foto med ett svepelektronmikroskop (SEM) av den resulteran- de strukturens tvärsnitt visas i fig 4.
När avståndet mellan hålen ökas blir hàlrummets botten mindre jämn, och hàlrummets medeleffektdjup avtar sakta. I det experimentella utförandet var hàlens delning (dvs sum- man av håldiametern och mellanrumsavståndet) ca 1/15 av hàlrummets djup; sålunda erhålls en nästan slät yta vid hàlrummets botten.
Kiseletsningen kommer även att långsamt etsa hårdmasken.
Efter 20-25 um kiseletsning i SFS återstår ca 1 um av hård- masken. Det är emellertid viktigt att erosionen begränsas till översidan, så att håldimensionen inte breddas, och så att hålstorleken kan hållas under kontroll.
Eftersom en typisk integrerad induktor för 1-2 GHz-kretsar har induktansvärden i intervallet 1-10 nH och upptar areor om upp till 500 X 500 um eller mer, kan ett flertal 100 x 100 um hålmatriser med mellanrummet 35 um tillverkas för 10 75 20 25 30 35 519 893 _12- att täcka sådana areor. I fallet med en 500 x 500 pm induk- tor arrangeras sexton hålmatriser i en 4 x 4 matris, vilken efter isotropisk etsning resulterar i en 4 x 4 matris av hàlrum.
Området mellan resp hàlrum avlägsnas inte helt, och följ- aktligen kvarlämnas en stödsträng 20 av 10-15 um brett kisel mellan hålrummen. På detta sätt kan uppsättningar av hàlrum skapas med en kiselbortförselfaktor om mer än 90%, medan man fortfarande erhåller en mekaniskt stark struktur.
Stödsträngen kan även vara uppdelad i stödpelare, för att ytterligare öka utnyttjandefaktorn, genom hål med lämpliga mellanrum, se vidare diskussionen i samband med fig 7a-7d.
I SEM-bilden i fig 5 visas två hàlrum 19, medelst ett stöd 20. som är separerade Bearbetningen fortsätter genom deponering av 1,5 pm oxid 23 ovanpå strukturen i syfte att försluta hålen och således 24 över det luftfyllda hålrummet 19, 3d. Oxiden kan bestå av en treskikts- skapa ett membran såsom visas i fig struktur. Oxidens sätt, tjocklek väljs företrädesvis på sådant att den totala oxidtjockleken inklusive hårdmaskens återstående tjocklek är likartad med tjockleken hos isola- tionen mellan anordning och metall som används i ett ty- piskt konventionellt processflöde. I detta fall är det i själva verket möjligt att använda ca l pm för att försluta hålet och skapa membranet 24. Hålen kan även göras mindre, tex 0,25 pm i stället för de använda 0,45 pm om så erford- ras, vilket ytterligare minskar fordringarna på den avlag- rade oxidens tjocklek.
Hålstorleken väljs liten (O,45 um i diameter), så att det med rimlig oxidtjocklek är möjligt att fullständigt plugga igen hålen med oxid utan att oxid avlagras i hålrummet. I fig 6 visas strukturen i fig 4 efter oxiddeponeringssteget.
Hålrummet är fullständigt tillslutet utan någon oxid i det. 10 75 20 25 30 35 519 893 _13_ Bearbetningen fortsätter sedan med bildande av ett fler~ skikts metalliseringsarrangemang 25 för att skapa en inte- grerad induktor 27. Notera att endast ett parti av en sådan integrerad induktor ovanför ett enda av flera hàlrum visas i fig 3e. Man inser att ett flertal hàlrum bildas under induktorns 27 hela laterala utsträckning. För att bilda induktorn 27 erfordras åtminstone två metalliseringsskikt 29, 31 och ett mellanliggande passiveringsskikt 33, i vil- ket det bildas en hålkontakt 35.
Med hänvisning till fig 7a-7d kommer nu några olika hål- rumsutformningar att avhandlas i korthet. Prickarna utanför hålrumsstrukturerna indikerar endast att strukturerna kan innefatta ett godtyckligt antal hàlrum.
I fig 7a visas en utformning som omfattar en 2 x 2 matris av hålrum 19 under den area, där man avser bilda induktorn.
Eftersom områdena mellan resp hålrum inte helt avlägsnas är membranstödstrukturen 20 i detta fallet en stark, tätt ansluten ramstruktur av kisel. I fig 7a visas även de många genomgående hålen 15.
I fig 7b visas en modifierad version med ett flertal mindre På detta sätt blir kiselbortskaffningens areautnyttjningsfaktor något större, hàlrum 41 mellan de större hàlrummen 19. medan stödstrukturens 20 mekaniska styrka försämras något.
I det visade fallet är de större hàlrummen 19 och de mindre hàlrummen 41 överlappande, och således erhåller man ett reducerat antal mycket stora och utsträckta hàlrum, som är separerade från varandra medelst stödstrukturen 20, vilken i detta fallet har formen av en stödvägg med linjär utsträckning.
Vidare kan utnyttjningsfaktorn ökas ytterligare genom att hàlrummen 19 och 41 arrangeras på sådant sätt att stöd- strukturen är uppdelad i ett flertal stödpelare, av vilken en 20 visas i fig 7c. Stödstrukturen kan förstärkas genom att antalet genomgående hål reduceras för tillverkning av 10 75 20 25 30 35 519 893 _14- de mindra hàlrummen 41. Genom att man inte bildar genomgå- ende hàl i tex området 43 kan ytterligare stöd lämnas kvar under en sådan area.
Slutligen visar fig 7d en utformning som innefattar en linjär uppsättning av hàlrum 19 och 41. En sådan utformning kan användas under en transmissionsledning eller annan elektrisk anordning med linjär utsträckning för att reduce- ra den elektriska kopplingen mellan ledning/anordning och substrat. I fig 7d är ett flertal halvledarsubstratpelare kvarlämnade för att stödja strukturen. I andra versioner kan sådana pelare vara överflödiga.
Man inser att föreliggande uppfinning är användbar för att minska den elektriska kopplingen mellan substratet och praktiskt taget varje typ av elektrisk anordning.
Man inser även att hàlrummen 41 i fig 7a-7d kan bildas och därefter övertäckas pà samma sätt som hàlrummen 19 bildas och övertäcks.
Vidare inser man att utföringsformerna i fig 7a-7d kan modifieras för att åstadkomma praktiskt taget alla slags mönster för hàlrum och pelare. Företrädesvis väljer man emellertid en utformning, som har en god areautnyttjnings- faktor för kiselbortskaffning och ändå ger gott mekaniskt stöd för membranet eller membranen, som bildas ovanpå hål- rums/stödstrukturen.
Fördelar med föreliggande uppfinning Den föreslagna metoden ökar isoleringsgapet till substratet och minskar således elektriska förluster till substratet hos integrerade induktorstrukturer. Kvalitetsfaktorn och egenresonansfrekvensen förbättras således.
Metoden kan enkelt implementeras i ett IC-tillverknings- processflöde genom användning av existerande tillverknings- 10 15 20 25 30 , .. (1 ' ^ ' H, . 1 | H' s _ ,. - m. _' .. ,. - > . . .
.- ~- -' "Z Ä'.- - - ' I_Z H2 - v f; _ . » Å- ; 1 A« ï v , . » 1 -* _ 15 _ teknologi till vilken endast några få ytterligare steg lägges.
De kvarblivande kiselsubstratstöden 20 (se fig 3e och 5) ger en mekaniskt stark struktur, medan man ändå uppnår en areautnyttjningsfaktor för bortskaffning av kisel om mer än 90%, dvs mer än 90% av kiselsubstratmaterialet under induk- torn avlägsnas och ersätts av luft, som har mycket låg dielektricitetskonstant.
Ytterligare aspekter på föreliggande uppfinning Enligt ännu en aspekt på föreliggande uppfinning åstadkom- mes en mätmetod, vilken används för icke-förstörande mät- ning av djupet hos en isotropisk kiseletsning. En sådan sträcka är vanligen inte möjlig att mäta utan förstörande provning.
Djupet D kan uppskattas genom icke-förstörande optisk in- spektion och mätningar av sträckan X1 från det yttersta hålet till hålrummets 19 kant, se fig 3c. Sträckan X1 ob- serverar man enkelt genom membranet 24 eller genom att mäta hålrummets totala bredd X2 hål 15 är känd). Om förhållandet mellan etsningstakten i (där bredden X3 hos matrisen av horisontell och vertikal riktning är känd (som kan kalibre- ras för en uppsättning etsningsbetingelser med användning av SEM-tvärsnittsanalys), kan etsningsdjupet beräknas di- rekt genom mätning av hålrummets etsade bredd.
Det är uppenbart att uppfinningen kan varieras på en mängd olika sätt. Sådana variationer skall inte betraktas som liggande utanför ramen för uppfinningen. Alla sådana modi- fieringar som skulle vara uppenbara för en fackman, är avsedda att ligga inom patentkravens skyddsomfång.
Claims (34)
1. Metod vid tillverkning av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, för att bilda en elektrisk anordningsstruktur ingående i kretsen, kännetecknad av stegen att: - ett halvledarsubstrat (11) - ett första dielektriskt skikt tet; - ett flertal genomgående hål dielektriska skiktet; - halvledarsubstratmaterial avlägsnas under det första iordningställs; (13) bildas ovanpå substra- (15) bildas i det första dielektriska skiktet medelst isotropisk etsning med an- vändning av det med genomgående hål försedda dielektriska skiktet som hårdmask, varigenom det sålunda bildas åtmin- stone ett första hålrum (19) i halvledarsubstratet under de genomgående hålen; - ett andra dielektriskt skikt (23) sta dielektriska skiktet för att plugga igen de genomgå- bildas ovanpå det för- ende hålen, varigenom det skapas ett membran (24) över det första hålrummet; och - en elektrisk anordning (27), tex en induktor, skapas ovanför membranet.
2. Metod enligt kravet 1, varvid halvledarsubstratet är av kisel.
3. Metod enligt kravet 1 eller 2, varvid det första di- elektriska skiktet är en lågtemperaturoxid, särskilt en PETEOS.
4. Metod enligt något av kraven 1-3, varvid det första dielektriska skiktet är planariserat.
5. Metod enligt något av kraven 1-4, varvid nämnda flertal av genomgående nål bildas genom litografisk mönstring åt- följd av etsning, särskilt torretsning såsom RIE. 70 15 20 25 30 35 519 893
6. Metod enligt något av kraven 1-5, varvid nämnda flertal av genomgående hål har en diameter mindre än 5 pm, företrä- desvis mindre än 1 pm, ännu hellre mindre än 0,5 pm och allra helst 0,1-0,2 pm för att underlätta den efterföljande igenpluggningen.
7. Metod enligt något av kraven 1-6, varvid avståndet mel- lan angränsande genomgående hål är tillräckligt litet för att säkerställa att bottenytan hos det under de genomgående hålen bildade hålrummet är väsentligen likformig.
8. Metod enligt kravet 7, varvid avståndet mellan angrän- sande genomgående hål är mindre än 10 pm, företrädesvis mindre än 5 pm, ännu hellre mindre än 3 pm och allra helst kring eller något mindre än 1 pm.
9. Metod enligt något av kraven 1-8, varvid halvledarsub- stratmaterialet under det första dielektriska skiktet av- lägsnas till ett djup av åtminstone 5 pm, företrädesvis åtminstone 10 pm, ännu hellre åtminstone 15 pm, och allra helst ca 25-30 pm.
10. Metod enligt något av kraven 1-9, varvid halvledarmate- rialet avlägsnas inom en area, som är åtminstone 90% av halvledarsubstratets totala area, över vilken den elektris- ka anordningen bildas.
11. Metod enligt något av kraven 1-10, varvid det andra dielektriska skiktet bildas genom deponering av en tre- skikts oxidstruktur.
12. Metod enligt något av kraven 1-11, varvid de första och andra dielektriska skikten deponeras till sådan tjocklek, att deras återstående kombinerade tjocklek överensstämmer med tjockleken hos en lämplig isolering mellan anordning och metall. 70 75 20 25 30 35 519 893 __l8_
13. Metod enligt något av kraven 1-12, varvid den elektris- ka anordningen är en induktor (27).
14. membranet i en flerskikts metalliseringspröcess, Metod enligt kravet 13, varvid induktorn skapas ovanför som inne- (29, 31) mellan metallskikten, (35). fattar att man bildar åtminstone två metallskikt (33) vilket passiveringskikt är försett med ett kontakthål och bildar ett passiveringsskikt
15. Metod enligt något av kraven 1-12, varvid den elektris- ka anordningen är en transmissiönsledare.
16. Metod enligt något av kraven 1-15, varvid - de genomgående hålen är uppdelningsbara i en första resp en andra undergrupp, varvid angränsande genomgående hål i en undergrupp är tätare placerade än angränsande genomgå- ende hål som hör till andra undergrupper; - halvledarsubstratmaterialet avlägsnas under det första dielektriska skiktet för att bilda ett andra hålrum (19) i halvledarsubstratet under nämnda flertal av genomgående hål, varvid det första och det andra hålrummet är separe- rade genom ett parti (20) av halvledarsubstratmaterial; och - det andra dielektriska skiktet (23), det första dielektriska skiktet för att plugga igen nämn- som bildas ovanpå da flertal av genomgående hål, stöds åtminstone av nämnda parti av halvledarsubstratmaterial.
17. Metod enligt kravet 16, varvid avståndet mellan angrän- sande genomgående hål, som hör till ölika undergrupper av genomgående hål, är tillräckligt stort för att säkerställa att nämnda parti av halvledarsubstratet, som separerar hålrummen bildade under de olika undergrupperna, är i stånd att stödja membranet mekaniskt och hindra att det kollap- SGI .
18. Metod enligt kravet 17, varvid avståndet mellan angrän- sande genomgående hål, som hör till ölika undergrupper av 10 75 20 25 30 35 519 893 ' _ ._ väljs på sådant sätt, genomgående hål, att nämnda parti av halvledarsubstrat, som separerar hålrummen bildade under de olika undergrupperna, har en bredd om åtminstone 1 um, företrädesvis åtminstone 5 um, ännu hellre åtminstone 10 um och allra helst mellan 10 och 20 um.
19. Metod enligt något av kraven 16-18, varvid ytterligare hål mellan de första och andra undergrupperna bildas i det första dielektriska skiktet; och varvid halvledarsubstrat avlägsnas under dessa ytterligare genomgående hål, varige- (41) (19). nom det således bildas åtminstone en kanal mellan åtminstone det första och det andra hålrummet
20. Metod enligt något av kraven 16-19, varvid antalet undergrupper av genomgående hål som bildas, och antalet hålrum som bildas under en enda elektrisk anordning är ännu hellre åt- åtminstone 4, företrädesvis åtminstone 8, minstone 12 och allra helst mellan 10 och 20.
21. Metod enligt krav 20 när detta är avhängigt av krav 19, varvid nämnda antalet hålrum och nämnda kanal eller kanaler bildas på sådant sätt, att membranet ovanför nämnda antal hålrum och nämnda kanal eller kanaler stöds av halvledar- substratmaterial i form av strängar, nät, (20). väggar, pelare eller ett ramverk särskilt en induktor- (RF), kännetecknad av,
22. struktur för radiofrekvenstillämpningar (IC), elektriska anordningsstrukturen tillverkas med användning Elektrisk anordningsstruktur, som är inte- grerad i en integrerad krets att den av medoden enligt något av kraven 1-21.
23. radiofrekvenstillämpningar, Integrerad krets, särskilt en integrerad krets för kännetecknad av, att den integ- rerade kretsen innefattar en elektrisk anordningsstruktur enligt kravet 22. 70 75 20 25 30 35 .. .. . . .. .. .. _. h- . Ü. .. . -. ~ . f. . - , .. .. - f v i f n ~ *_ n. i . .i , . n I - ' i . . . .. . . f . . . . _ , , , _ H. . . . . f. 1.» .. _20_ särskilt en induktor- (RF), varvid den elektriska
24. struktur för radiofrekvenstillämpningar (IC), anordningsstrukturen innefattar: Elektrisk anordningsstruktur, som är inte- grerad i en integrerad krets - ett halvledarsubstrat (ll); - en på detta befintlig dielektrisk skiktstruktur (13, 23); - en elektrisk anordning (27) ovanpå den dielektriska skiktstrukturen; och - en hålrumsstruktur i halvledarsubstratet, där hàlrums- strukturens övre gräns bildas av den dielektriska skikt- strukturen, och där hålrumsstrukturen har en lateral ut- sträckning, som är jämförbar med den elektriska anord- ningens, och är anordnad under den elektriska anordningen för att minska den elektriska kopplingen mellan den elektriska anordningen och substratet, kännetecknad av, - att hålrumsstrukturen omfattar åtminstone ett luftfyllt (19): - att den dielektriska skiktstrukturen innefattar ett fler- utrymme och tal genomgående hål, vilka är igenpluggade av dielekt- riskt material.
25. varvid hålrumsstrukturen innefattar ett (19, 41), substratet sträcker sig till den enligt kravet 24, flertal luftfyllda utrym- parti (20) dielektriska skiktstruktu- dielektriska skiktstruktu- Elektrisk anordningsstruktur men och åtminstone ett av halvledar- ren för att mekaniskt stödja den ren, varvid nämnda parti av halvledarsubstratmaterialet separerar åtminstone två av nämnda flertal av luftfyllda utrymmen.
26. varvid halvledarsubstratet är av kisel. Elektrisk anordningsstruktur enligt kravet 25,
27. varvid nämnda parti av halvledarsubstrat, Elektrisk anordningsstruktur enligt kravet 25 eller 26, som separerar åtminstone två av nämnda flertal av luftfyllda utrymmen, har en bredd om åtminstone l um, företrädesvis åtminstone 5 70 75 20 25 30 35 nu 519 893 ._2l_ ännu hellre åtminstone 10 um och allra helst mellan ca um. Um! 10 och 20
28. Elektrisk anordningsstruktur enligt något av kraven 25- 27, höjd riska skiktstrukturen, varvid nämnda flertal av luftfyllda utrymmen har en (D), dvs avståndet från deras botten till den dielekt- om åtminstone 5 um, företrädesvis åtminstone 10 pm, ännu hellre åtminstone l5 um och allra helst ca 25-30 um.
29. Elektrisk anordningsstruktur enligt något av kraven 25- 28, area om åtminstone 90% varvid nämnda flertal av luftfyllda utrymmen har en av den totala halvledarsubstratare- an, ovanför vilken den elektriska anordningen bildas.
30. Elektrisk anordningsstruktur enligt något av kraven 25- 29, utrymmen fylld kanal varvid åtminstone två av nämnda flertal av luftfyllda (19) (41). kommunicerar med varandra medelst en luft-
31. Elektrisk anordningsstruktur enligt något av kraven 25- 30, varvid antalet luftfyllda utrymmen under en enda elekt- risk anordning är åtminstone 4, företrädesvis åtminstone 8, ännu hellre åtminstone 12 och allra helst mellan 10 och 20.
32. Elektrisk anordningsstruktur enligt något av kraven 25- 31, varvid nämnda parti av halvledarsubstratmaterial, som separerar nämnda åtminstone två av nämnda flertal av luft- fyllda utrymmen, är en sträng, en vägg, en pelare eller ett ramverk (20).
33. Integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, kännetecknad av, att den integ- rerade kretsen innefattar en elektrisk anordningsstruktur enligt något av kravet 24-32.
34. Metod för etsning och icke-förstörande mätning av ets- ningsdjupet kännetecknad av stegen att: 10 75 20 '519 893 _22_ ett halvledarsubstrat (ll) iordningställs; ett dielektriskt skikt (13) bildas ovanpå substratet; ett flertal genomgående hål (15) bildas i det dielektris- ka skiktet; halvledarsubstratmaterial avlägsnas under det dielektris- ka skiktet medelst isotropisk etsning med användning av det med genomgående hål försedda dielektriska skiktet som hårdmask, varigenom det sålunda biladas ett hàlrum (19) i halvledarsubstratet; förhållandet mellan den isotropiska etsningens etsnings- takt i halvledarsubstratmaterialet i horisontell resp vertikal riktning utrones; optiskt och icke-förstörande mätes det horisontella av- ståndet (X1) från det yttersta av nämnda genomgående hål till en kant av hålrummet genom det dielektriska skiktet; och etsningsdjupet (D), dvs etsningssträckan i vertikal rikt- ning, uppskattas från det utrönta etsningsforhållandet och det uppmätta horisontella avståndet.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0004095A SE519893C2 (sv) | 2000-11-09 | 2000-11-09 | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup |
TW089127874A TW508820B (en) | 2000-11-09 | 2000-12-26 | Integrated circuit inductor structure and non-destructive etch depth measurement |
AU2002212920A AU2002212920A1 (en) | 2000-11-09 | 2001-11-05 | Integrated circuit inductor structure and non-destructive etch depth measurement |
EP01981264A EP1332518A1 (en) | 2000-11-09 | 2001-11-05 | Integrated circuit inductor structure and non-destructive etch depth measurement |
CN01818654.8A CN1293616C (zh) | 2000-11-09 | 2001-11-05 | 电子装置结构及其形成方法、蚀刻及测量蚀刻深度的方法 |
PCT/SE2001/002426 WO2002039497A1 (en) | 2000-11-09 | 2001-11-05 | Integrated circuit inductor structure and non-destructive etch depth measurement |
US09/986,394 US6720229B2 (en) | 2000-11-09 | 2001-11-08 | Integrated circuit inductor structure and non-destructive etch depth measurement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0004095A SE519893C2 (sv) | 2000-11-09 | 2000-11-09 | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup |
Publications (3)
Publication Number | Publication Date |
---|---|
SE0004095D0 SE0004095D0 (sv) | 2000-11-09 |
SE0004095L SE0004095L (sv) | 2002-05-10 |
SE519893C2 true SE519893C2 (sv) | 2003-04-22 |
Family
ID=20281752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE0004095A SE519893C2 (sv) | 2000-11-09 | 2000-11-09 | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup |
Country Status (7)
Country | Link |
---|---|
US (1) | US6720229B2 (sv) |
EP (1) | EP1332518A1 (sv) |
CN (1) | CN1293616C (sv) |
AU (1) | AU2002212920A1 (sv) |
SE (1) | SE519893C2 (sv) |
TW (1) | TW508820B (sv) |
WO (1) | WO2002039497A1 (sv) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7193535B2 (en) * | 1999-09-15 | 2007-03-20 | Michael Shipman | Illuminated keyboard |
EP1130631A1 (en) * | 2000-02-29 | 2001-09-05 | STMicroelectronics S.r.l. | Process for forming a buried cavity in a semiconductor material wafer |
JP2002110908A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法 |
US20040195650A1 (en) * | 2003-04-04 | 2004-10-07 | Tsung-Ju Yang | High-Q inductor device with a shielding pattern embedded in a substrate |
US7001846B2 (en) * | 2003-05-20 | 2006-02-21 | Sharp Laboratories Of America, Inc. | High-density SOI cross-point memory array and method for fabricating same |
DE102004022139B4 (de) * | 2004-05-05 | 2007-10-18 | Atmel Germany Gmbh | Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement |
KR100615711B1 (ko) * | 2005-01-25 | 2006-08-25 | 삼성전자주식회사 | 필름 벌크 어쿠스틱 공진기를 이용한 대역 필터 및 그제조방법. |
US7425485B2 (en) * | 2005-09-30 | 2008-09-16 | Freescale Semiconductor, Inc. | Method for forming microelectronic assembly |
US7795045B2 (en) * | 2008-02-13 | 2010-09-14 | Icemos Technology Ltd. | Trench depth monitor for semiconductor manufacturing |
KR101015525B1 (ko) * | 2008-08-18 | 2011-02-16 | 주식회사 동부하이텍 | 인덕터의 금속 배선 형성 방법 |
US7904273B2 (en) * | 2009-02-16 | 2011-03-08 | International Business Machines Corporation | In-line depth measurement for thru silicon via |
US8232115B2 (en) * | 2009-09-25 | 2012-07-31 | International Business Machines Corporation | Test structure for determination of TSV depth |
CN102087995A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 集成电路电感及其制作方法 |
CN101908535A (zh) * | 2010-06-11 | 2010-12-08 | 上海宏力半导体制造有限公司 | 集成电感及其制造方法 |
TWI452644B (zh) * | 2011-05-17 | 2014-09-11 | Univ Nat Yunlin Sci & Tech | 蝕刻深度量測方法及其裝置 |
US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
US9059051B2 (en) | 2013-05-08 | 2015-06-16 | International Business Machines Corporation | Inline measurement of through-silicon via depth |
US9449753B2 (en) * | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
US9208938B2 (en) * | 2013-10-02 | 2015-12-08 | Globalfoundries Inc. | Inductor structure having embedded airgap |
US9355972B2 (en) | 2014-03-04 | 2016-05-31 | International Business Machines Corporation | Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator |
US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
US9435852B1 (en) * | 2015-09-23 | 2016-09-06 | GlobalFoundries, Inc. | Integrated circuit (IC) test structure with monitor chain and test wires |
US9607847B1 (en) * | 2015-12-18 | 2017-03-28 | Texas Instruments Incorporated | Enhanced lateral cavity etch |
US10461152B2 (en) | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
US10446643B2 (en) | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
US11410872B2 (en) | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677407A (ja) | 1992-04-06 | 1994-03-18 | Nippon Precision Circuits Kk | 半導体装置 |
WO1994017558A1 (en) | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
US5773870A (en) | 1996-09-10 | 1998-06-30 | National Science Council | Membrane type integrated inductor and the process thereof |
US5844299A (en) * | 1997-01-31 | 1998-12-01 | National Semiconductor Corporation | Integrated inductor |
EP0915513A1 (en) * | 1997-10-23 | 1999-05-12 | STMicroelectronics S.r.l. | High quality factor, integrated inductor and production method thereof |
US5930637A (en) | 1997-10-31 | 1999-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a microwave inductor |
TW363278B (en) * | 1998-01-16 | 1999-07-01 | Winbond Electronics Corp | Preparation method for semiconductor to increase the inductive resonance frequency and Q value |
US6025261A (en) | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
US6232654B1 (en) | 1998-07-10 | 2001-05-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Semiconductor module |
KR20000011585A (ko) * | 1998-07-28 | 2000-02-25 | 윤덕용 | 반도체소자및그제조방법 |
US6287931B1 (en) * | 1998-12-04 | 2001-09-11 | Winbond Electronics Corp. | Method of fabricating on-chip inductor |
WO2000054312A1 (en) * | 1999-03-12 | 2000-09-14 | California Institute Of Technology | Ic-compatible parylene mems technology and its application in integrated sensors |
DE69930099T2 (de) * | 1999-04-09 | 2006-08-31 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe |
US6140197A (en) * | 1999-08-30 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method of making spiral-type RF inductors having a high quality factor (Q) |
-
2000
- 2000-11-09 SE SE0004095A patent/SE519893C2/sv not_active IP Right Cessation
- 2000-12-26 TW TW089127874A patent/TW508820B/zh not_active IP Right Cessation
-
2001
- 2001-11-05 WO PCT/SE2001/002426 patent/WO2002039497A1/en not_active Application Discontinuation
- 2001-11-05 AU AU2002212920A patent/AU2002212920A1/en not_active Abandoned
- 2001-11-05 CN CN01818654.8A patent/CN1293616C/zh not_active Expired - Fee Related
- 2001-11-05 EP EP01981264A patent/EP1332518A1/en not_active Withdrawn
- 2001-11-08 US US09/986,394 patent/US6720229B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
SE0004095L (sv) | 2002-05-10 |
SE0004095D0 (sv) | 2000-11-09 |
US6720229B2 (en) | 2004-04-13 |
WO2002039497A1 (en) | 2002-05-16 |
AU2002212920A1 (en) | 2002-05-21 |
CN1475030A (zh) | 2004-02-11 |
TW508820B (en) | 2002-11-01 |
CN1293616C (zh) | 2007-01-03 |
US20020057176A1 (en) | 2002-05-16 |
EP1332518A1 (en) | 2003-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE519893C2 (sv) | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup | |
EP2035326B1 (de) | Sensor mit diodenpixeln und verfahren zu seiner herstellung | |
EP2203931B1 (en) | Multilayer capactive structure and method of producing the same | |
US20200152465A1 (en) | Methods to Design and Uniformly Co-fabricate Small Vias and Large Cavities through a Substrate | |
CN109952644A (zh) | 三维存储器件中的阶梯形成 | |
CN104039687A (zh) | 用于蚀刻复杂图案的方法 | |
CN110246762B (zh) | 金属侧壁的制备方法及器件结构 | |
US6888213B2 (en) | Dielectric insulation structure for integrating electronic semiconductor devices and relevant manufacturing process | |
US11201064B2 (en) | Signal line patterning for standard cells | |
US7112487B2 (en) | Method for fabricating a stacked capacitor array having a regular arrangement of a plurality of stacked capacitors | |
US10923577B2 (en) | Cavity structures under shallow trench isolation regions | |
CN103094180B (zh) | 一种半导体器件的制造方法 | |
KR100712336B1 (ko) | 프리즘의 제조방법 | |
US7723143B2 (en) | Method for manufacturing cantilever structure of probe card | |
KR101159692B1 (ko) | 반도체 소자 및 그 형성 방법 | |
CN114640933A (zh) | Mems麦克风及其制备方法 | |
KR100611474B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
Bourrier et al. | Comparisons of the new thick negative resist to Su8 resist | |
CN102376563A (zh) | 平坦化凹槽和形成半导体结构的方法 | |
CN111326511A (zh) | 存储器件及其制造方法 | |
Hirose et al. | A simultaneous vertical and horizontal self-patterning method for deep three-dimensional microstructures | |
KR100836505B1 (ko) | 반도체 소자의 절연막을 식각하는 방법 | |
CN109786228B (zh) | 形成对准标记的方法 | |
CN109761190B (zh) | 形成对准标记的方法 | |
CN113990805B (zh) | 一种pin射频器件制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |