CN104039687A - 用于蚀刻复杂图案的方法 - Google Patents
用于蚀刻复杂图案的方法 Download PDFInfo
- Publication number
- CN104039687A CN104039687A CN201380004918.7A CN201380004918A CN104039687A CN 104039687 A CN104039687 A CN 104039687A CN 201380004918 A CN201380004918 A CN 201380004918A CN 104039687 A CN104039687 A CN 104039687A
- Authority
- CN
- China
- Prior art keywords
- etching
- pattern
- sub pattern
- sub
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000005192 partition Methods 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000004377 microelectronic Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00619—Forming high aspect ratio structures having deep steep walls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00103—Structures having a predefined profile, e.g. sloped or rounded grooves
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
- B81C1/00531—Dry etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
- B81C1/00539—Wet etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0323—Grooves
- B81B2203/033—Trenches
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0369—Static structures characterized by their profile
- B81B2203/0392—Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0133—Wet etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Weting (AREA)
Abstract
一种用于在基板的第一面中蚀刻所期望的复杂图案(50)的方法，包括以下步骤：穿过基板的第一面同时蚀刻至少第一和第二子图案，所蚀刻的子图案通过至少一个隔墙分开，在第一面，第一子图案的宽度大于第二子图案的宽度，并且沿与上述第一面垂直的方向，第一子图案的深度大于第二子图案的深度；移除或者消除上述隔墙以露出期望的复杂图案(50)的步骤。
Description
技术领域
本发明涉及微电子学的技术领域，尤其是具有三维或者复杂图案的MEMS或者MOEMS类型的微系统。
背景技术
在微电子学中所述微系统的产生需要至少部分基板的至少一个蚀刻步骤以定义其几何图案。在该步骤，通过利用掩模使基板表面上的二维图案能够容易并迅速的形成。频繁使用的技术为一些如通过湿法(化学或者电化学的)或者干法(例如等离子蚀刻)的主要的蚀刻技术。另一方面，依然不存在一种能够用于简单并迅速的产生例如在所述基板中包括至少两个不同的深度等级的三维图案的技术。这类图案同样被称为复杂图案，反映出为获得这些图案所遇到的困难。
当前已知的技术在具有不同的材料的若干层的基板中以相应的蚀刻速度蚀刻复杂图案。这类特殊基板由交替形成所述图案路径的一部分形成形成其中的层来形成，所述图案的形状取决于上述基板中它们的深度等级。以这种方式根据所述使用的材料以及在所述基板中的位置可以制造一种具有若干深度等级的复杂图案(C.Gui等在70期(1998年)61至66页的《传感器和致动器》中的《用于高横纵比单晶微结构的多层基板的制作》；Svetlana Tatic–Lucic等在123-124期(2005)640页-645页的《传感器和致动器》中的《KOH和TMAH中的B/Ge重掺杂硅外延层的蚀刻停止特性》(C.Gui et al.,Fabrication of multi-layer substrates for high aspect ratiosingle crystalline microstructures,Sensors and Actuators,A70(1998)61-66；Svetlana Tatic-Lucic et al.,Etch-stop characteristics of heavily B/Ge-dopedsilicon epilayer in KOH and TMAH,Sensors and Actuators,A123-124(2005)640-645))。用于这类基板的所述复杂图案的深度因此在所述蚀刻步骤之前确定。由于这个原因，组成所述基板的层的位置必须相对于将要蚀刻的所述复杂图案预先定义。一种具有埋层的基板因此仅可以被用于形成一种类型的复杂图案。因此这项技术耗时，使用高成本材料并且难以实施。
另一个已知的形成复杂图案的蚀刻技术使用一种与单晶基板接触的化学试剂反应。在这种情况下所述化学试剂的蚀刻速度取决于所述结晶表面的方向。所述复杂图案的形状的产生因此被强烈的限制于所述结晶表面的状态和方向(Kenneth E.Bean在1978年的10月的N°10的卷ED-25的《IEEE电子器件期刊》中的《硅的各向异性蚀刻》(Kenneth E.Bean,Anisotropic Etching of Silicon,IEEE Transactions on Electron Devices,Vol.ED-25,N°10,October1978))。
本发明的目的之一是能够从同质的或者异质的基板上迅速的简单的形成不同的复杂形状。
发明内容
本发明涉及一种在基板的第一面中用于蚀刻希望复杂图案的方法，包括以下步骤：
穿过所述基板的第一面同时蚀刻至少第一和第二子图案，所述被蚀刻的子图案通过至少一个隔墙分开，在所述第一面，所述第一子图案的宽度大于所述第二子图案的宽度，以及在沿着垂直于上述第一面的方向，所述第一子图案的深度大于所述第二子图案的深度，
移除或者消除上述隔墙以暴露所希望的复杂图案的步骤。
形成的不同子图案的数量可以高于2。
隔墙最好与基板的第一面具有至少一个共同的表面。那么所述隔墙可以被移除、消除以暴露所希望的复杂图案。
至少第一和第二子图案可以穿过掩模被蚀刻，所述掩模的开口与在所述基板的第一面上蚀刻的第一和第二子图案的尺寸对应。换言之，上述子图案可以使用一种放置在所述基板的第一面和蚀刻构件之间的掩模(参见下文)同时形成。以这种方式可以获得迅速地蚀刻子图案。
子图案可以在基板中使用各向异性同时蚀刻，以及最好通过干法例如使用RIE(活性离子蚀刻)类型的等离子体刻蚀或者通过诸如多孔化(porosification)或者化学蚀刻的湿法蚀刻。
子图案或者蚀刻或者沟槽可具有在数纳米到数微米之间的宽度，例如10nm与500μm之间，最好在0.1μm与500μm之间。
蚀刻的宽度被定义为在所述第一面处或者在所述第一面上或者在平行或者基本上平行于所述基板的第一面的平面中的子图案的墙壁之间的距离。
子图案的深度可以在数纳米与数微米之间，最好在0.1μm与500μm之间。
所述宽度同样可以定义为在所述基板的第一面处的子图案的最小尺寸，所述宽度能够定义在基本上垂直于基板的第一面的方向蚀刻的深度。
所述子图案的宽度可以小于它们的深度。最宽的子图案或者蚀刻可能是在所述基板中最深的子图案或者沟槽，以及相反所述最小深度的子图案可以是最狭窄的子图案。因此本发明能够通过ARDE效应(依赖长宽比的蚀刻)导致所述子图案的宽度改变，以产生具有不同深度的子图案。换言之，在先前引用的宽度范围内，通过当所述子图案的宽度减少时蚀刻的速度减慢的物理现象来实现使用。
所述子图案最好使用促进所述ARDE现象的技术蚀刻，例如等离子蚀剂技术。因此以下为首选的技术：活性离子蚀刻或者深活性离子蚀刻。
所述子图案可以通过各向异性刻蚀产生，例如使用干法蚀刻技术以及等离子蚀剂技术。
湿刻蚀技术同样可以单独的或者与另一个蚀刻技术联合的使用。
若干相同形状的子图案可以形成一组子图案。
不同形状的子图案的若干组合可以合适的方式组合和/或替换和/或结合以便获得希望的复杂图案，这些组合通过移除步骤之前的隔墙例如从子图案的第一和第二组分隔。
在所述第一面上的一个或多个子图案的轮廓可以是正方形和/或矩形和/或圆形和/或卵形的。
至少第一和第二被蚀刻的子图案可以与彼此连通，以便形成至少一个深度沿垂直于所述第一面方向变化的连续的蚀刻。
连续的蚀刻的宽度可以在所述基板的第一面上改变。
连续的蚀刻的轮廓可具有上述形状中的希望的几何形状，或者例如可具有螺旋形。
所述隔墙的厚度或者宽度可以在数纳米与数微米之间，例如0.1与5μm之间或者1与5μm之间。
所述隔墙的厚度可以相同或者近似相同，以便于它们的均匀移除。换言之，所述子图案最好有规则的隔开，使得分离它们的蚀刻的隔墙具有相似或者相同的厚度。
所述隔墙的移除可以使用各向同性刻蚀技术获得。通过不同宽度的并列沟槽，因此具有不同的深度，在所述沟槽之间的所述隔墙的移除之后获得希望的复杂图案。所述复杂图案的深度等级因此可以根据所述子图案的蚀刻的宽度确定。
所述子图案可以在一种包括一个或多个由可选择的不同成分组成的层的基板上产生。被使用的基板最好是在微电子学领域中使用的，更具体地以便获得MEMS(微电子机械系统)和/或MOEMS(微光机电系统)类型的微系统。例如它们可以是单或者多层，各个层可能由以下材料之一形成，诸如硅石和/或硅和/或锗。
附图说明
本发明的其它细节和特性将会联系以下附图中给出的说明变得明显。在不同的附图中携带相同的参考数字的相同、相似或等效零件帮助在附图之间交叉阅读。在附图中示出的不同零件为了更好的易读性不一定以统一的标度示出。在附图中表示的参照点为正交的。
图1a示出了80分钟的蚀刻时间中，图案的蚀刻的宽度对深度的影响(Jani Karttunen等在《SPIE2000期刊》卷4174的90页到97页中的《深硅蚀刻中的负载效应》(Jani Karttunen et al.,Loading effects in deep siliconetching,Proceedings of SPIE2000,Vol.4174,pp.90-97))。
图1b示出了10分钟的蚀刻时间中，图案的蚀刻的宽度对深度的影响(Jani Karttunen等在《SPIE2000期刊》卷4174的90页到97页中的《深硅蚀刻中的负载效应》(Jani Karttunen et al.,Loading effects in deep siliconetching,Proceedings of SPIE2000,Vol.4174,pp.90-97))。
图2a给出了一种包括若干具有不同宽度的平行子图案的俯视图。
图2b是图2a中沿着基板的轴(AA')的横截面轮廓的SEM图像(扫描电子显微镜)。
图2c示出了在移除分离所述子图案的墙壁之后的图2b中的基板。
图3a是一种包括若干具有不同宽度的平行子图案的基板的俯视图。
图3b给出了图3a中沿着轴(AA')的基板的横截面的剖面图。
图4a是移除分离所述子图案的墙壁之后的图3a中的基板的俯视图。
图4b是在移除分离所述子图案的墙壁之后，图3b中沿着轴(AA')的基板的横截面的剖面图。
图5a是一种包括若干平行子图案的基板的俯视图，所述子图案的宽度从子图案的组的边缘向它的中心增加。
图5b是图5a中沿着轴(AA')的基板的横截面的剖面图。
图5c示出了在移除分离所述子图案的墙壁之后的图5b中的基板。
图6a至图6d是包括若干不同宽度的平行子图案的基板的俯视图。
图6e是图6a至图6d中沿着轴(AA')的基板的横截面的剖面图。
图6f是图6c和6d中沿着轴(BB')的基板的横截面的剖面图。
图6g示出了在移除分离所述子图案的墙壁之后的图6e中的基板。
图6h示出了在移除分离所述子图案的墙壁之后的图6f中的基板。
具体实施方式
本申请涉及一种在基板中用于制作复杂图案的方法。
所述基板10可以包括与外部环境接触的第一面12(图2a)。所述基板可具有不同可选择成分的一个或多个层，最好以一种可以通过干法或者湿法蚀刻的材料形成。该材料可以是绝缘、半导电或者导电类型的有机或者矿物。可以由以下材料之一组成：硅、硅石、石英。
例如，可被用于本申请的一种基板可以是普遍使用在微电子学工业中的一种晶片，包括一种涂有硅氧(silica)层的具有例如100μm至1mm的几百微米之间的厚度的硅层。在这种情况下，所述第一表面可以是具有在数十纳米与数微米之间的厚度，例如10nm与5μm之间。
根据本发明复杂图案由至少两个子图案形成。
第一子图案或者第一蚀刻穿过所述基板10的第一面12执行。所述基板10的至少部分材料的移除或者消除可以穿过所述第一面12之上的一个或多个层执行。所述子图案可以可选地穿过所述基板10。移除是沿着所述子图案的轮廓在所述基板10的第一面12上使用湿法、化学或者电化侵蚀技术，或者优选地通过干法技术进行。
所述第一子图案或者蚀刻X的宽度IX、即与所述第一面12合并的平面中墙壁分离的距离，可以在数纳米和几百微米之间，例如10nm与1mm之间。
然而在该数值范围内部不可能获得具有不同宽度的相同深度的蚀刻(Jani Karttunen等在《SPIE2000期刊》卷4174的90页到97页中的《深硅蚀刻中的负载效应》(Jani Karttunen et al.,Loading effects in deep siliconetching,Proceedings of SPIE2000,Vol.4174,pp.90-97))。更具体地对于一个相同的蚀刻条件，当蚀刻宽度增加时蚀刻的深度增加(图1a和1b)。该现象的已知名称为ARDE或者长宽比。
为了克服该问题，必须相对于每个蚀刻的宽度适配蚀刻速度和/或时间。由于这个原因，蚀刻和/或所使用的蚀刻掩模的参数与以相同宽度和相同深度的蚀刻为特征的单一类型的图案相关联。换言之，包括相同深度但不同宽度的子图案的图案的形成由于有不同宽度的子图案，所以需要相同数量的特定蚀刻步骤。一个可选方式是将子图案形成在包括蚀刻停止层的基板中，诸如在前述参考中所表示的(C.Gui等)。这就是当期望在一个相同的基板中形成相同深度但不同宽度的图案时，为何横纵比(aspectratio)的现象被认为是主要缺点、寄生(parasitic)现象。
发明人令人惊讶地能够使用该寄生现象来发展新颖的方法，用于在不包括任何蚀刻停止层的基板中制造复杂图案。
根据本发明的第一子图案的宽度因此被故意置于横纵比现象所发生的值的范围内，所述值的范围在0.1μm和500μm之间。因此蚀刻X的深度Px取决于它的宽度Ix。
子图案的深度Px可以在几纳米与几百微米之间变化，例如在10nm和1mm之间。
优选地，为了形成第一子图案，使用促进横纵比现象的具有强各向异性(即高垂直状态)的蚀刻技术。这些技术是例如活性离子蚀刻(RIE)或深活性离子蚀刻(DRIE)。
放置在允许基板蚀刻的构件与所述基板之间的一个或多个掩模，或另外对着所述基板的第一面12放置的一个或多个掩模可以允许第一子图案的形成。掩模被用于保护期望在刻蚀过程期间保持的第一面12的区域。使用一个或多个掩模更显著地适合于在特定的方向具有更大功效的蚀刻技术。
根据本发明的实施方式的第一实例，穿过基板10的第一面12形成多于两个不同宽度的子图案(图2a)。根据灵敏ARDE或者横纵比现象，基板10中蚀刻或沟槽的深度取决于它们的宽度(图2b)。
优选地，材料的移除沿与面12垂直的方向执行。因此子图案之间的隔墙PSX的宽度(沿着矢量)是一致的或相似的以促进其随后的移除。
可选地，墙壁可以相对于面12以不同角度放置，但是有利地以及优选地，用于上述原因，它们与彼此平行或者基本上平行。
隔墙的去除或者移除可以经由湿式化学蚀刻或者经由干式等离子蚀刻，通过各向同性蚀刻执行，或者当在单晶或者多晶硅中进行蚀刻时，通过所形成的氧化物的氧化以及选择蚀刻执行。在本情形中，通过化学蚀刻移除隔墙PS21-26。
将子图案21到27分界的隔墙的移除实现了期望的复杂图案20的露出(图2c)。图案的底部通过阶梯M21到M27划界，图案的深度对应于前述蚀刻21到27的宽度I21-27。有利的是，这些墙壁应当是最小宽度的，图案轮廓的精细度取决于此。
当通过各向同性蚀刻(即蚀刻速度沿各个方向均相同)移除墙壁时，子图案的底部同样被蚀刻。这是为什么隔墙优选地尽可能得薄，以限制该现象并且更好地控制期望的复杂图案的轮廓。换言之，根据蚀刻的各向异性特性，将隔墙的宽度选为尽可能窄，使得它们的迅速移除在随后可以限制该移除步骤对复杂图案的最终轮廓的影响。根据一个示例，并且特别地，如果使用硅和深活性离子蚀刻(DRIE)，隔墙的宽度可以在0.1和5μm之间或者在1和5μm之间，用于几百微米的深蚀刻。
可选以及特别地，如果使用硅基板，可以利用通过该氧化物层的选择蚀刻的移除，通过更大或者更少的氧化来执行使复杂图案的底部平滑的步骤。
本发明因此允许复杂图案20的形成，控制了复杂图案20在与第一面12垂直的平面中的轮廓。
以下提出上述制配方法的几种变形。
将具有相同宽度的蚀刻以及与彼此平行的相邻的子图案32、34、36、38的组布置和/或组合在一起，从而形成期望的复杂图案(图3a和3b)。
隔开子图案的墙壁的移除允许不同宽度和深度的阶梯M32、M34、M36、M38的露出。因此可以在基板10中形成期望的宽度和深度的复杂图案30(图4a和4b)。换言之，复杂图案30的宽度取决于子图案的数目，并且它的深度通过上述子图案的宽度确定。通过基于这两个参数运作，然后可以在通常在微电子学领域中使用的类型的基板中形成复杂图案，而形成的复杂图案不取决于基板的结构，并且特别是不取决于包含在上述基板中的蚀刻停止层位置。
例如，子图案的宽度可以在外围蚀刻和中心蚀刻之间增加(图5a和5b)。以这种方式，在隔墙的移除之后，复杂图案40可以形成为在与基板10的面12垂直的平面中具有尖顶的轮廓(图5c)。
为形成诸如在图6g中示出的复杂图案50，例如可以制造子图案G1到G4的集(图6a和6b)。子图案的集可以由形成间断的圆周的几次圆形蚀刻组成(图6a)，或者另外子图案可以彼此连通，以形成连续的圆形蚀刻(图6b)。换言之，形成圆形子图案的集的蚀刻之间的隔墙可被移除，以得到连续的相同形状的蚀刻。在两种情形中，优选地，子图案G1到G4的集通过不变宽度的隔墙分开。
根据用于形成诸如在图6g和6h中示出的复杂图案50的一个可选方式，在基板10的第一面12的几个子图案F1到F5可以形成几个彼此缠绕的框架(图6c)。这些框架或者蚀刻的宽度可以沿着两个正交轴线(AA’)和(BB’)不同地变化。因此基板10中蚀刻的轮廓相对于这两个轴线是不相同的(图6e和6f)。在隔开子图案的墙壁的移除之后，获得复杂图案50，复杂图案50具有沿着上述轴线不同的轮廓(图6g和6h)。
上述复杂图案同样可以由几个矩形轮廓线的子图案获得，所述子图案在它们的末端连接在一起，从而形成连续的蚀刻，蚀刻的轮廓在第一面12是螺旋状的形状(图6d)。在隔开蚀刻的墙壁的移除之后，获得上述复杂图案50(图6g和6h)。
前述示例不是限制的；例如在基板的一个相同的面形成的子图案可以具有不同轮廓和/或配置。
发明人令人惊讶地能够利用直到现在都被认为是寄生现象的物理现象(即横纵比)，来发展用于独立于基板的结构形成复杂图案的新颖的方法。
上述新颖的方法因此克服制配利用复杂图案蚀刻的基板的成问题的、复杂的步骤。通过消除这些技术性困难，所述方法变得简单化，并且因此更迅速得执行。
本发明的优势之一是其与在使用当前使用在微电子学领域中的蚀刻技术的先有技术中相比更简易实现。横纵比的现象发生在显微镜尺度上，并且本发明从而更加容易地以及迅速地适用于该领域中应用的大部分蚀刻技术。
Claims (15)
1.一种用于在基板(10)的第一面(12)中蚀刻期望的复杂图案(20、30、40、50)的方法，包括以下步骤：
穿过所述基板(10)的所述第一面(12)同时蚀刻至少第一和第二子图案，所蚀刻的子图案通过至少一个隔墙分开，在所述第一面(12)，所述第一子图案的宽度大于所述第二子图案的宽度，并且在与所述第一面(12)垂直的方向上，所述第一子图案的深度大于所述第二子图案的深度；
移除或者消除所述隔墙以露出所期望的复杂图案(20、30、40、50)的步骤。
2.根据权利要求1所述的用于蚀刻复杂图案的方法，通过掩模蚀刻至少第一和第二子图案，所述掩模的开口与形成在所述基板(10)的所述第一面(12)中的第一和第二子图案的尺寸对应。
3.根据权利要求1或2所述的用于蚀刻复杂图案的方法，在所述基板(10)的所述第一面(12)的所述子图案的宽度在几纳米与几微米之间，优选地，在0.1μm与500μm之间。
4.根据权利要求1到3中任一项所述的用于蚀刻复杂图案的方法，所述子图案的深度在几纳米与几微米之间，优选地，在0.1μm与500μm之间。
5.根据权利要求1到4中任一项所述的用于蚀刻复杂图案的方法，几组不同形状的子图案可以分组在一起和/或交替和/或按合适的方式组合，以得到所期望的复杂图案，在所述移除步骤之前，这些子图案通过隔墙例如从第一组子图案和第二组子图案分开。
6.根据权利要求1到5中任一项所述的用于蚀刻复杂图案的方法，所述子图案在所述第一面(12)的轮廓是正方形和/或矩形和/或圆形的和/或卵形形状。
7.根据权利要求1到6中任一项所述的用于蚀刻复杂图案的方法，其中，至少第一和第二蚀刻的子图案连通在一起，以形成至少一个蚀刻，该蚀刻的深度在与所述第一面(12)垂直的方向变化。
8.根据权利要求1到7中任一项所述的用于蚀刻复杂图案的方法，其中，至少第一和第二蚀刻的子图案连通在一起，以形成连续的蚀刻，该蚀刻的宽度在所述第一面(12)变化。
9.根据前述权利要求中任一项所述的用于蚀刻复杂图案的方法，所述连续的蚀刻形成螺旋形。
10.根据权利要求1到9中任一项所述的用于蚀刻复杂图案的方法，与所述第一面(12)平行或者基本上平行的平面中所述隔墙的厚度在几纳米到几微米之间，优选地，在0.1与5μm之间。
11.根据权利要求1到10中任一项所述的用于蚀刻复杂图案的方法，与所述第一面(12)平行或者基本上平行的平面中所述隔墙的厚度一致或相似以促进所述墙的移除。
12.根据权利要求1到11中任一项所述的用于蚀刻复杂图案的方法，所述子图案的蚀刻通过各向异性刻蚀执行。
13.根据权利要求12所述的用于蚀刻复杂图案的方法，所述蚀刻通过干式处理执行。
14.根据权利要求1到13中任一项所述的用于蚀刻复杂图案的方法，所述隔墙的所述移除通过各向同性蚀刻执行。
15.根据权利要求1到14中任一项所述的用于蚀刻复杂图案的方法，所述基板是单层或者多层的，每层由以下材料之一形成：硅石和/或硅和/或锗。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1250098 | 2012-01-05 | ||
| FR1250098A FR2985602B1 (fr) | 2012-01-05 | 2012-01-05 | Procede de gravure d'un motif complexe |
| PCT/EP2013/050040 WO2013102637A1 (fr) | 2012-01-05 | 2013-01-03 | Procede de gravure d'un motif complexe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104039687A true CN104039687A (zh) | 2014-09-10 |
Family
ID=47505023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380004918.7A Pending CN104039687A (zh) | 2012-01-05 | 2013-01-03 | 用于蚀刻复杂图案的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9187320B2 (zh) |
| EP (1) | EP2800722A1 (zh) |
| CN (1) | CN104039687A (zh) |
| FR (1) | FR2985602B1 (zh) |
| WO (1) | WO2013102637A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2974895B1 (fr) | 2011-05-02 | 2013-06-28 | Commissariat Energie Atomique | Gyrometre a capacites parasites reduites |
| US9385132B2 (en) | 2011-08-25 | 2016-07-05 | Micron Technology, Inc. | Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices |
| FR2985602B1 (fr) | 2012-01-05 | 2014-03-07 | Commissariat Energie Atomique | Procede de gravure d'un motif complexe |
| US9005463B2 (en) * | 2013-05-29 | 2015-04-14 | Micron Technology, Inc. | Methods of forming a substrate opening |
| FR3008965B1 (fr) | 2013-07-26 | 2017-03-03 | Commissariat Energie Atomique | Structure d'encapsulation comprenant un capot renforce mecaniquement et a effet getter |
| FR3018916B1 (fr) | 2014-03-19 | 2017-08-25 | Commissariat Energie Atomique | Capteur de mesure de pression differentielle microelectromecanique et/ou nanoelectromecanique |
| HK1199605A2 (zh) * | 2014-04-23 | 2015-07-03 | Master Dynamic Ltd | 製造微型元件的方法，並且通過這種方法形成組件 |
| FR3021814B1 (fr) | 2014-08-08 | 2018-06-15 | Commissariat Energie Atomique | Connecteur pour la connexion en matrice entre un boitier et un support, comportant un corps principal plie |
| FR3030876B1 (fr) | 2014-12-22 | 2017-12-15 | Commissariat Energie Atomique | Procede de realisation de motifs |
| CN106477514B (zh) * | 2015-08-28 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | Mems器件及其形成方法 |
| FR3061902B1 (fr) * | 2017-01-19 | 2019-04-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'une structure mems et/ou nems comportant au moins deux elements suspendus a un support a des distances differentes dudit support |
| US11181668B2 (en) | 2018-07-13 | 2021-11-23 | University Of Notre Dame Du Lac | High contrast gradient index lens antennas |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991014281A1 (en) * | 1990-03-16 | 1991-09-19 | Westonbridge International Limited | Etching method for obtaining at least one cavity in a substrate and substrate obtained by such method |
| CN1177021A (zh) * | 1997-08-06 | 1998-03-25 | 复旦大学 | 多层硅微机械结构的掩模－无掩模腐蚀技术 |
| US20050224449A1 (en) * | 2002-03-05 | 2005-10-13 | Jerwei Hsieh | Corner compensation method for fabricating MEMS and structure thereof |
| JP2009269120A (ja) * | 2008-05-07 | 2009-11-19 | Seiko Epson Corp | シリコン構造体の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19926769A1 (de) * | 1999-06-13 | 2000-12-14 | Max Planck Gesellschaft | Verfahren zur Herstellung von dünnwandigen Strukturen in leitenden Materialien und nach dem Verfahren hergestellte Strukturen |
| US6884732B2 (en) * | 2001-10-15 | 2005-04-26 | The Regents Of The University Of Michigan | Method of fabricating a device having a desired non-planar surface or profile and device produced thereby |
| US7229745B2 (en) * | 2004-06-14 | 2007-06-12 | Bae Systems Information And Electronic Systems Integration Inc. | Lithographic semiconductor manufacturing using a multi-layered process |
| US7307025B1 (en) * | 2005-04-12 | 2007-12-11 | Lam Research Corporation | Lag control |
| US8647945B2 (en) * | 2010-12-03 | 2014-02-11 | International Business Machines Corporation | Method of forming substrate contact for semiconductor on insulator (SOI) substrate |
| FR2974895B1 (fr) | 2011-05-02 | 2013-06-28 | Commissariat Energie Atomique | Gyrometre a capacites parasites reduites |
| FR2985602B1 (fr) | 2012-01-05 | 2014-03-07 | Commissariat Energie Atomique | Procede de gravure d'un motif complexe |
| FR3008965B1 (fr) | 2013-07-26 | 2017-03-03 | Commissariat Energie Atomique | Structure d'encapsulation comprenant un capot renforce mecaniquement et a effet getter |
-
2012
- 2012-01-05 FR FR1250098A patent/FR2985602B1/fr not_active Expired - Fee Related
-
2013
- 2013-01-03 CN CN201380004918.7A patent/CN104039687A/zh active Pending
- 2013-01-03 US US14/370,529 patent/US9187320B2/en not_active Expired - Fee Related
- 2013-01-03 EP EP13700005.5A patent/EP2800722A1/fr not_active Withdrawn
- 2013-01-03 WO PCT/EP2013/050040 patent/WO2013102637A1/fr active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991014281A1 (en) * | 1990-03-16 | 1991-09-19 | Westonbridge International Limited | Etching method for obtaining at least one cavity in a substrate and substrate obtained by such method |
| CN1177021A (zh) * | 1997-08-06 | 1998-03-25 | 复旦大学 | 多层硅微机械结构的掩模－无掩模腐蚀技术 |
| US20050224449A1 (en) * | 2002-03-05 | 2005-10-13 | Jerwei Hsieh | Corner compensation method for fabricating MEMS and structure thereof |
| JP2009269120A (ja) * | 2008-05-07 | 2009-11-19 | Seiko Epson Corp | シリコン構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2800722A1 (fr) | 2014-11-12 |
| WO2013102637A1 (fr) | 2013-07-11 |
| US20140342557A1 (en) | 2014-11-20 |
| US9187320B2 (en) | 2015-11-17 |
| FR2985602A1 (fr) | 2013-07-12 |
| FR2985602B1 (fr) | 2014-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104039687A (zh) | 用于蚀刻复杂图案的方法 | |
| KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
| KR101455454B1 (ko) | 반도체 디바이스 및 반도체 디바이스 제조 방법 | |
| US8481400B2 (en) | Semiconductor manufacturing and semiconductor device with semiconductor structure | |
| US8445324B2 (en) | Method of wafer-level fabrication of MEMS devices | |
| TWI331984B (en) | Method for fabricating micromachined structures | |
| US10513431B2 (en) | Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof | |
| JP2006075981A (ja) | トレンチされたキャビティを有するセンサエレメント | |
| US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
| JP6235023B2 (ja) | シリコンエッチング法 | |
| US7851875B2 (en) | MEMS devices and methods of manufacture thereof | |
| Kiihamäki et al. | Depth and profile control in plasma etched MEMS structures | |
| US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
| Westerik et al. | Sidewall patterning—a new wafer-scale method for accurate patterning of vertical silicon structures | |
| US20180170748A1 (en) | Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities | |
| KR101981702B1 (ko) | 마이크로 스케일 실리콘 구조물과 통합되는 실리콘 나노 와이어 제조방법 | |
| US20140322918A1 (en) | Micro-posts having improved uniformity and a method of manufacture thereof | |
| CN105719961A (zh) | 堆叠纳米线制造方法 | |
| KR101374057B1 (ko) | ３차원 ｍｅｍｓ 구조체 및 그 제조 방법 | |
| US20110049651A1 (en) | Three-dimensional mems structure and method of manufacturing the same | |
| WO2024091178A1 (en) | Semiconductor structure and method of forming the same | |
| Hirose et al. | A simultaneous vertical and horizontal self-patterning method for deep three-dimensional microstructures | |
| Kant et al. | Suspended microstructures made using silicon migration | |
| CN112158796A (zh) | 一种具有粗糙表面的硅片的制备方法以及硅片 | |
| SE513072C2 (sv) | Förfarande för tillverkning av kaviteter under membran |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140910 |