KR101374057B1 - ３차원 ｍｅｍｓ 구조체 및 그 제조 방법 - Google Patents

３차원 ｍｅｍｓ 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR101374057B1
KR101374057B1 KR1020100042320A KR20100042320A KR101374057B1 KR 101374057 B1 KR101374057 B1 KR 101374057B1 KR 1020100042320 A KR1020100042320 A KR 1020100042320A KR 20100042320 A KR20100042320 A KR 20100042320A KR 101374057 B1 KR101374057 B1 KR 101374057B1
Authority
KR
South Korea
Prior art keywords
etching
etching mask
substrate
forming
mask
Prior art date
Application number
KR1020100042320A
Other languages
English (en)
Other versions
KR20110021635A (ko
Inventor
제창한
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/853,522 priority Critical patent/US8603848B2/en
Publication of KR20110021635A publication Critical patent/KR20110021635A/ko
Application granted granted Critical
Publication of KR101374057B1 publication Critical patent/KR101374057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Micromachines (AREA)

Abstract

3차원 MEMS 구조체 및 그 제조 방법이 개시된다. 본 발명의 일 실시예에 따르면, 부양 구조물을 갖는 3차원 MEMS 구조체를 제조하는 방법에 있어서, 기판 상에 제1 식각 마스크를 증착하는 단계; 상기 제1 식각 마스크의 2 이상의 영역을 식각하여 상기 기판을 노출시키되, 상기 식각 영역에 1 이상의 단차를 형성하는 단계; 상기 제1 식각 마스크를 통해 상기 노출된 기판의 영역을 일부 식각하여 2 이상의 홈을 형성하는 단계; 상기 홈의 측벽에 제2 식각 마스크를 증착하는 단계; 및 식각 공정을 수행하여 상기 2 이상의 홈의 하부 영역들이 상호 연결되도록 함으로써 일 이상의 부양 구조물를 형성하는 단계를 포함하는 3차원 MEMS 구조체 제조 방법이 제공된다.

Description

３차원 ＭＥＭＳ 구조체 및 그 제조 방법{3 DIMENSION MEMS STRUCTURE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 3차원 MEMS 구조체 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 특수한 웨이퍼를 필요로 하지 않으면서도 간단한 공정에 의해 단차를 갖는 부양 구조물을 형성시킬 수 있는 3차원 MEMS 미세구조체 제작 방법 및 이에 따라 제조 되는 3차원 MEMS 구조체에 관한 것이다.
본 발명은 지식경제부의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-054-04, 과제명: 유비쿼터스용 CMOS 기반 MEMS 복합센서기술개발].
최근 3차원 MEMS(Microelectromechanical System) 구조체에 대한 개발이 활발히 이루어지고 있다. 이러한 3차원 MEMS 구조체는 가속도 센서, 압력 센서, 미세 전자 기계 스위치 또는 바이오 센서 등 각종 초소형 시스템의 제작에 있어서 필수적인 구조체이다.
3차원 MEMS 구조를 기계적인 구동 및 감지 시스템에 사용하기 위해서는 기판으로부터 일정한 간격을 유지하면서 부양해 있음에 따라 자유롭게 움직일 수 있는 부양 구조물에 대한 제작이 필수적이다. 또한, 감지를 위한 전극 또는 미세 스위치와 같은 경우에는 기판에 대해 수직방향으로 단차를 갖는 구조체들이 필요한 경우가 많다.
이렇게 단차를 갖는 MEMS 구조체를 제작하기 위해 여러가지 기술이 개발되어 있다. 그 중 하나는 이방성 식각을 통해 일정 깊이로 일차적 식각을 수행하고, 별도의 식각 마스크를 이용하여 패터닝함으로써 전체적인 식각을 이차적으로 수행하여 단차를 갖는 미세구조체를 제작하는 방식이다. 그러나, 이에 따를 경우 단차가 커지게 되면 식각 마스크를 통한 패터닝에 어려움이 따르게 되어, 단차가 매우 낮은 경우에만 적용 가능하다는 단점이 생긴다. 또한, 단차 공정을 위한 별도의 공정이 추가되어야 하며, 단차를 형성한 후에도 부양 구조물을 생성하기 위한 별도의 공정이 진행되어야 하는 불리함이 있었다.
한편, 또 다른 방식으로서 결정 방향이 특수한 웨이퍼와 식각액을 이용하여 기판을 수평방향으로 이방성 식각 시킴으로써 단차를 형성하는 방법이 소개되어 있으나, 이 또한 특수한 웨이퍼와 식각액을 이용해야 하는 문제점이 있었다.
도 1a 내지 도 1c는 부양 구조물을 갖는 3차원 MEMS 구조체를 제작하는 종래 기술을 설명하기 위한 도면이다.
도 1a는 SOI(Si-on-Insulator) 웨이퍼를 이용하는 기술이다. 기판(10) 상에 존재하는 산화막층에 의해 식각 깊이가 결정되는데 이러한 현상을 이용하여 이방성 식각을 행함으로써 실리콘 층(11)의 식각 깊이를 조절하고 지속적인 이방성 식각을 통해 아랫부분이 식각되어 부양 구조물이 형성될 수 있도록 하는 기술이다. 그러나, 이 기술은 SOI 웨이퍼와 같은 특수 웨이퍼를 필요로 하며, 단차를 갖지 않는 단순한 부양 구조물을 생성시키기 위한 방법이다.
한편, 도 1b를 참조하면, 이방성 식각을 통해 실리콘 기판(20)에 일정 형태의 구조체를 형성하고, 측면 식각 마스크(21)를 증착한 후 등방성 식각을 수행함으로써 부양 구조물(22)을 형성시키는 기술이 소개되어 있다. 그러나, 이 기술에 의하면 부양 구조물(22)에 단차가 형성되지 않아 수직 방향의 구동 또는 감지를 필요로 하는 MEMS 구조체의 제작에는 적용할 수 없다는 문제점이 있다.
한편, 도 1c를 참조하면, 방향성 웨이퍼를 이용하는 기술이 소개되어 있다. 구체적으로, 방향성 웨이퍼에 대해 이방성 건식 식각을 수행하여 기판을 수직 방향으로 식각하여 소정 깊이를 형성시키고, 이방성 습식 식각을 수행하여 특정 방향으로만 식각이 진행되도록 함으로써 선택적으로 구조체의 상부 및 하부를 식각하는 방법이다. 이 기술에 따르면, 단차를 정밀하게 제어할 수 있고 다수의 단차를 갖는 구조체에 대한 제조가 가능하지만 특수한 웨이퍼를 필요로 하며, 다른 공정과의 호환성이 떨어진다는 문제점이 있다.
따라서, 특수한 웨이퍼를 필요로 하지 않으면서도 간단한 공정에 의해 단차를 갖는 부양 구조물을 포함하는 3차원 MEMS 구조체를 제작하는 방법에 대한 개발이 시급한 실정이다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 특수한 웨이퍼 없이도 간단한 공정만으로 일 이상의 단차를 갖는 부양 구조물을 갖는 3차원 MEMS 구조체를 제작할 수 있도록 하는 것을 그 목적으로 한다.
또한, 본 발명의 다른 목적은, 공정 상의 패터닝 과정 또는 식각 과정을 다단계로 진행하고 그 정도를 조절함으로써 전체적인 3차원 MEMS 구조체에 형성되는 단차의 높이를 제어할 수 있도록 하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 부양 구조물을 갖는 3차원 MEMS 구조체를 제조하는 방법에 있어서, 기판 상에 제1 식각 마스크를 증착하는 단계; 상기 제1 식각 마스크의 2 이상의 영역을 식각하여 상기 기판을 노출시키되, 상기 식각 영역에 1 이상의 단차를 형성하는 단계; 상기 제1 식각 마스크를 통해 상기 노출된 기판의 영역을 일부 식각하여 2 이상의 홈을 형성하는 단계; 상기 홈의 측벽에 제2 식각 마스크를 증착하는 단계; 및 식각 공정을 수행하여 상기 2 이상의 홈의 하부 영역들이 상호 연결되도록 함으로써 일 이상의 부양 구조물를 형성하는 단계를 포함하는 3차원 MEMS 구조체 제조 방법이 제공된다.
상기 1 이상의 단차 형성 단계는, 상기 제1 식각 마스크의 상부에 제1 포토레지스트 패턴을 형성한 후 상기 제1 식각 마스크의 2 이상의 영역에 대해 제1 높이만큼 식각을 수행하는 단계; 및 상기 제1 식각 마스크의 노출된 영역 중 적어도 일부에 제2 포토레지스트 패턴을 형성한 후 제2 높이만큼 식각을 수행하는 단계를 포함할 수 있다.
상기 1 이상의 단차 형성 단계는, 상기 제1 식각 마스크의 노출된 영역 중 적어도 일부에 제3 포토레지스트 패턴을 형성한 후 제3 높이만큼 식각을 수행하는 단계를 더 포함할 수 있다.
상기 2 이상의 홈을 형성하는 단계는 이방성 식각 공정에 의해 수행될 수 있다.
상기 제2 식각 마스크 증착 단계는, 상기 홈이 형성된 영역을 포함하는 영역에 상기 제2 식각 마스크를 증착하는 단계; 및 식각 공정을 이용하여 상기 제2 식각 마스크 중 상기 홈의 바닥면에 증착된 부분을 제거하는 단계를 포함할 수 있다.
상기 제2 식각 마스크 증착 단계 이후에, 식각 공정을 통해 상기 제1 식각 마스크의 1 이상의 단차 중 적어도 하나를 제거하여 상기 기판 상면의 일부를 노출시키는 단계가 더 포함될 수 있다.
상기 일 이상의 부양 구조물 형성 단계는, 1차 식각 공정을 수행하여 상기 2 이상의 홈의 하부를 일부 식각하는 단계; 식각 공정을 통해 상기 제1 식각 마스크의 1 이상의 단차 중 적어도 하나를 제거하여 상기 기판 상면의 일부를 노출시키는 단계; 및 2차 식각 공정을 수행하는 단계를 포함할 수 있다.
상기 일 이상의 부양 구조물 형성 단계는, 식각 공정을 통해 상기 제1 식각 마스크의 나머지 단차 중 적어도 하나를 제거하여 상기 기판 상면의 일부를 더 노출시키는 단계; 및 3차 식각 공정을 수행하는 단계를 더 포함할 수 있다.
상기 일 이상의 부양 구조물 형성 단계는, 등방성 식각 공정에 의해 수행될 수 있다.
상기 3차원 MEMS 구조체 제조 방법은, 상기 제1 식각 마스크 및 상기 제2 식각 마스크를 제거하는 단계; 및 상기 기판의 상부에서 보이는 영역에 금속막을 형성시키는 단계를 더 포함할 수 있다.
상기 제1 식각 마스크 및 상기 제2 식각 마스크는 산화물, 질화물 또는 폴리머 물질 중 적어도 하나의 물질로 이루어질 수 있다.
상기 기판은 실리콘 물질로 이루어질 수 있다.
한편, 상술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 부양 구조물을 갖는 3차원 MEMS 구조체로서, 부양 구조물; 및 상기 부양 구조물의 주위에 형성되되, 상기 부양 구조물과 일정 거리 이격된 상태로 형성되는 고정 구조물을 포함하고, 상기 부양 구조물 또는 상기 고정 구조물의 적어도 일부에는 일 이상의 단차가 형성된 3차원 MEMS 구조체가 제공된다.
상기 3차원 MEMS 구조체는 상기 부양 구조물 및 상기 고정 구조물 상부에 형성되는 금속막을 더 포함할 수 있다.
상기 부양 구조물 및 상기 고정 구조물은 실리콘 물질로 이루어질 수 있다.
본 발명에 따르면, 특수한 웨이퍼 등이 없이도 간단한 공정만으로 일 이상의 단차를 갖는 부양 구조물을 갖는 3차원 MEMS 구조체의 제작이 가능하다.
또한, 본 발명에 따르면, 공정 상의 패터닝 과정 또는 식각 과정을 다단계로 진행하고 그 정도를 조절함으로써 전체적인 3차원 MEMS 구조체에 형성되는 단차의 높이를 정밀하게 제어할 수 있다.
도 1a 내지 도 1c는 부양 구조물을 포함하는 3차원 구조체를 형성하는 종래 기술을 설명하기 위한 도면이다.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 3차원 MEMS 구조체의 구성을 나타내는 단면도이다.
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 3차원 MEMS 구조체의 제조 공정을 설명하기 위한 도면이다.
도 4a 내지 도 4h는 본 발명의 제2 실시예에 따른 3차원 MEMS 구조체의 제조 공정을 설명하기 위한 도면이다.
도 5a 내지 도 5f는 본 발명의 제3 실시예에 따른 3차원 MEMS 구조체의 제조 공정을 설명하기 위한 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
[본 발명의 바람직한 실시예]
3차원 MEMS 구조체
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 3차원 MEMS(Microelectromechanical System) 구조체의 구성을 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 본 발명의 3차원 MEMS 구조체는 부양 구조물(201)과 부양 구조물(201) 주위에 형성되되 부양 구조물(201)과 일정 거리 이격되어 형성되는 고정 구조물(202)을 포함하여 구성될 수 있다.
본 발명의 3차원 MEMS 구조체에 있어서는 도 2a에 도시되는 바와 같이 부양 구조물(201)의 적어도 일부에 소정의 높이를 갖는 단차가 형성되어 있을 수도 있고, 도 2b에 도시되는 바와 같이 부양 구조물(201)과 고정 구조물(202) 모두에 단차가 형성되어 있을 수도 있다.
또한, 부양 구조물(201) 및 고정 구조물(202) 상부에는 전기적 연결을 위한 금속막(203)이 형성되어 있을 수 있다.
부양 구조물(201) 및 고정 구조물(202)은 실리콘 물질 등으로 이루어지는 기판(200)에 일정 패턴으로 식각 공정을 수행함으로써 얻어지는 결과물인데, 이하에서는, 이러한 3차원 MEMS 구조체를 제조하는 과정에 대해 상세히 설명하기로 한다.
3차원 MEMS 구조체의 제조 공정
제1 실시예
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 3차원 MEMS 구조체의 제조 과정을 설명하기 위한 도면이다.
먼저, 도 3a에 도시되는 바와 같이, 기판(200) 상부에 제1 식각 마스크(210)를 적층시키고 제1 포토레지스트 패턴(220)을 이용하여 제1 식각 마스크(210)의 일 이상의 영역에 제1 단차(S1)를 형성시킨다. 제1 식각 마스크(210)는 3차원 MEMS 구조체의 상부 부분을 식각하기 위해 마스크로 사용되는 부분이다. 기판(200)은 실리콘 등의 물질로 이루어질 수 있고, 제1 식각 마스크(210)는 산화물, 질화물 또는 폴리머 물질 등으로 이루어질 수 있다. 제1 포토레지스트 패턴(220)은 제거하고자 하는 제1 식각 마스크(210)의 영역이 개방된 형태일 수 있다. 일례로서, 제조하고자 하는 3차원 MEMS 구조체의 최상단면과 동일한 형태일 수 있다. 제1 단차(S1)는 제1 식각 마스크(210)가 일부 제거됨으로써 생성되는데, 제1 식각 마스크(210)의 제거는 리소그래피 공정 또는 식각 공정에 의해 이루어질 수 있다. 제1 식각 마스크(210)는 기판(200)이 노출되지 않도록 일부 높이까지만 제거되는 것이 바람직하다. 이는 제1 식각 마스크(210)에 복수의 단차를 형성하기 위함이다.
다음으로, 도 3b에 도시되는 바와 같이, 제1 식각 마스크(210)의 노출된 영역 중 적어도 일부를 덮는 제2 포토레지스트 패턴(230)을 이용하여 제1 식각 마스크(210)의 적어도 일부를 제거함으로써 제2 단차(S2)를 형성시킨다. 이를 위해, 제2 포토레지스트 패턴(230)은 제1 식각 마스크(210)의 제1 단차(S1)가 형성된 영역 중 적어도 일부를 덮는 형태일 수 있다. 본 발명의 일 실시예에 따르면, 제1 식각 마스크(210)의 제1 단차(S1)는 복수 개의 영역에 형성될 수 있는데, 이러한 경우, 제1 단차(S1)가 형성된 영역에 형성되는 제2 포토레지스트 패턴(230)은 제1 단차(S1)가 형성된 다른 영역과 근접한 위치에 형성될 수 있다. 제2 단차(S2) 또한 리소그래피 공정 또는 식각 공정에 의해 제1 식각 마스크(210)의 제1 단차(S1)가 형성된 영역 중 제2 포토레지스트 패턴(230)이 덮혀지지 않은 영역이 제거됨으로써 형성된다. 이 공정에 의해 기판(200)의 일부가 노출되게 된다. 즉, 제1 포토레지스트 패턴(220) 및 제2 포토레지스트 패턴(230)이 덮혀지지 않은 영역에서는 기판(200)이 노출되게 된다. 결과적으로, 제1 단차(S1)와 제2 단차(S2)의 합은 제1 식각 마스크(210)의 높이와 같아질 수 있다. 한편, 본 발명의 다른 실시예에 따르면, 제1 단차(S1)와 제2 단차(S2)의 합은 제1 식각 마스크(210)의 높이보다 작을 수 있는데, 이러한 실시예에 대해서는 후술하기로 한다.
이어서, 도 3c에 도시되는 바와 같이, 제1 포토레지스트 패턴(220) 및 제2 포토레지스트 패턴(230)을 마스크로 이용하여 기판(200)의 적어도 일부를 제거하고, 제1 포토레지스트 패턴(220)과 제2 포토레지스트 패턴(230)을 제거한다. 제1 포토레지스트 패턴(220)과 제2 포토레지스트 패턴(230)을 그대로 이용하기 때문에, 기판(200)이 제거되는 영역은 도 3b에서 제1 식각 마스크(210)가 제거되었던 영역과 동일해진다. 이러한 공정은 결정 방향에 따라 식각 속도가 다른 이방성 식각 공정에 의해 수행될 수 있다. 이방성 식각을 이용하면 일정 방향의 식각 속도가 다른 방향에 비해 빠르게 나타날 수 있는데 이를 통해 기판(200)에 대한 식각이 도 3c에 도시되는 바와 같이 수직 방향으로 나타날 수 있게 된다. 이 때의 식각 공정은 건식 식각 공정으로 이루어질 수 있다. 이러한 공정에 따라 기판(200)과 제1 식각 마스크(210)가 적층된 구조물의 소정 영역에 일 이상의 홈(H)이 형성되게 된다.
다음으로, 도 3d에 도시되는 바와 같이, 제1 식각 마스크(210)와 기판(200)에 대한 식각 결과 형성된 홈(H)의 측벽에 제2 식각 마스크(240)를 형성시킨다. 이는 기판(200)이 등방성 식각 공정에 의해 부양되는 구조체를 포함하는 형태로 형성될 시에 홈(H)의 측벽이 식각되지 않도록 하기 위함이다. 제2 식각 마스크(240)의 형성 과정에 대해 간단히 설명하면 다음과 같다. 먼저, 소정의 물질로 이루어지는 막을 홈(H)이 형성된 부분에 증착한다. 이에 의하면, 홈(H)의 바닥 부분에도 상기 막이 증착되게 되는데 이를 식각 공정(예를 들면, 이방성 식각 공정)에 의해 제거함으로써 측벽에만 제2 식각 마스크(240)를 형성할 수 있다. 이러한 제2 식각 마스크(240)는 산화물, 질화물 또는 폴리머 물질 등으로 이루어질 수 있다.
한편, 도 3b를 참조하여 설명한 공정에서 형성된 제2 단차(S2)를 식각 공정을 통해 제거하는 과정이 수행될 수 있다. 도 3e는 제2 단차(S2)가 제거된 후의 결과물을 나타내는 도면이다. 이는 제2 단차(S2)가 형성되었던 부분에서 기판(200)의 일부가 노출되도록 하기 위함이다. 즉, 기판(200)의 최상단면 중 제1 식각 마스크(210)가 덮지 않는 부분을 적어도 일부 형성시키기 위한 공정이다. 제2 단차(S2)가 제거됨으로써 홈(H)의 측벽에서 제2 식각 마스크(240)에 의해 덮여지지 않는 영역(N)이 생기게 된다.
다음으로, 도 3f에 도시되는 바와 같이 식각 공정을 통해 부양 구조물(201)과 부양 구조물(201) 주위에 형성되는 고정 구조물(202)을 갖는 형상를 형성시킨다. 이는 도 3e에 도시된 구조체에 등방성 식각 공정을 행함으로써 수행된다. 구체적으로 설명하면, 모든 결정 방향에 대하여 동일한 식각 속도를 갖는 등방성 식각 공정을 이용하게 되면, 홈(H)의 밑바닥면과 제2 단차(S2)를 없앰으로써 노출된 기판(200)의 영역을 기점으로 하여 전방향에 걸쳐 식각이 이루어지게 된다. 홈(H)의 밑바닥면에는 식각에 의해 소정의 공간이 형성되게 되는데, 일 이상의 홈(H)의 하부 영역에 생기는 이러한 공간들이 하나의 공간으로 서로 합쳐질 때까지 식각을 수행하게 되면, 도 3f에 도시되는 바와 같은 결과물이 생성될 수 있다. 이 때, 부양 구조물(201)에는 소정 높이(d)를 갖는 단차가 형성되게 된다. 단차의 높이(d)는 홈(H)의 하부 영역이 식각에 의해 제거된 높이(d)와 동일해질 수 있다. 이는 도 3d를 참조하여 설명한 공정, 즉, 제2 단차(S2)를 없앰으로써 기판(200)의 상면 중 일부가 제1 식각 마스크(210)에 의해 덮여지지 않고 노출되도록 하는 공정을 수행함에 따른 것이다. 단차(d)의 높이는 식각 공정의 시간 또는 속도 등을 조절함으로써 제어될 수 있다. 등방성 식각은 등방석 기상 식각을 통해 수행될 수 있다.
부양 구조물(201)을 포함하는 3차원 MEMS 구조체가 형성된 후에는 도 3g에 도시되는 바와 같이 제1 식각 마스크(210) 및 제2 식각 마스크(240)를 제거하고, 도 3h에 도시되는 바와 같이 전기적 연결을 위한 금속막(203)을 3차원 MEMS 구조체의 상부에서 보이는 면에 형성시킴으로써 공정을 마무리 할 수 있다.
제2 실시예
도 4a 내지 도 4h는 본 발명의 제2 실시예에 따른 3차원 MEMS 구조체의 제조 과정을 설명하기 위한 도면이다.
도 4a 내지 도 4d에 도시되는 공정은 도 3a 내지 도 3d를 참조하여 설명한 본 발명의 제1 실시예에 따른 3차원 MEMS 구조체의 제조 과정과 동일하므로 여기서는 상세한 설명을 생략하기로 한다.
본 발명의 제2 실시예가 제1 실시예와 다른 점은 등방성 식각을 2회에 걸쳐서 수행한다는 점이다. 이하, 도 4e 내지 도 4h를 참조하여 상세히 설명하기로 한다.
도 4e를 참조하면, 본 발명의 제2 실시예에 따른 3차원 MEMS 구조체의 제조 과정에 있어서는 제2 단차(S2)를 없애는 공정을 수행하기 전에 1차 등방성 식각 공정을 수행한다. 이에 따라 홈(H)의 바닥면이 일부 식각된다. 1차 등방성 식각으로 생성되는 홈(H)의 하부 영역 높이(d1)는 필요에 따라 조절 가능하다. 이는 추후 생성될 부양 구조물(201; 도 4f 참조)의 단차 높이(d2)를 조절하기 위함이다. 이 때, 등방성 식각은 등방성 기상 식각에 의해 수행될 수 있다.
1차 등방성 식각 공정 후에는 도 4f에 도시되는 바와 같이 제1 식각 마스크(210)에 있어서 제2 단차(S2)가 형성된 부분을 일부 식각하여 기판(200)의 상부면 중 적어도 일부가 노출되도록 한 후, 2차 등방성 식각 공정을 수행한다. 2차 등방성 식각 공정에 의해 홈(H)의 바닥면과 제2 단차(S2)가 형성되었던 부분은 소정 높이(d2)만큼 식각되어, 홈(H)은 하부 영역을 따라 다른 홈(H)과 연결되게 되고, 부양 구조물(201)이 형성되게 된다. 높이(d2)는 필요에 따라 조절 가능하다. 이에 따라, 기판(200)은 소정 높이(d3=d1+d2)를 갖는 하부 식각 공간 및 소정 높이(d2)를 갖는 단차가 형성된 부양 구조물(201)을 포함하게 된다.
본 발명의 제2 실시예에 따르면 부양 구조물(201)에 형성되는 단차의 높이(d2)가 부양 구조물(201) 생성을 위한 홈(H)의 식각 깊이(d3)와 다르게 형성될 수 있다. 따라서, 제1 등방성 식각에 의해 형성되는 공간의 깊이(d1)를 적절히 조절함으로써 단차의 높이(d2)를 조절할 수 있다. 예를 들어, 단차의 높이(d2)를 낮게 형성하고자 하는 경우에는, 제1 등방식 식각에 의해 형성되는 공간의 높이(d1)를 부양 구조물(201) 생성을 위한 홈(H)의 최소 식각 깊이(d3)에 근접하게 형성시킴으로써 부양 구조물(201)에 형성되는 단차의 높이(d2)를 낮출 수 있다.
제2 실시예에서도 역시 도 4g에 도시되는 바와 같이 제1 식각 마스크(210) 및 제2 식각 마스크(240)를 제거하고, 도 4h에 도시되는 바와 같이 전기적 연결을 위한 금속막(203)을 3차원 MEMS 구조체의 상부에서 보이는 면에 형성시킴으로써 부양 구조물(201)과 고정 구조물(202)을 포함하는 3차원 MEMS 구조체의 제조 공정을 마무리 할 수 있다.
제3 실시예
도 5a 내지 도 5f는 본 발명의 제3 실시예에 따른 3차원 MEMS 구조체의 제조 과정을 설명하기 위한 도면이다.
도 5a에 도시되는 결과물을 얻는 과정은, 도 3a 및 도 3b를 참조하여 설명한 바와 동일하다. 즉, 제1 포토레지스트 패턴(220)을 이용하여 제1 식각 마스크(210)를 일부 식각하고, 일부 식각된 제1 식각 마스크(210)의 영역 중 일부에 제2 포토레지스트 패턴(230)을 형성하는 과정은 제1 실시예 및 제2 실시예에서와 동일하다. 그러나, 더 많은 단차 생성을 위해 제2 포토레지스트 패턴(230)을 형성한 후의 식각 공정에 있어서는 기판(200)이 노출되지 않을 때까지만 수행한다. 식각의 깊이는 필요에 따라 얼마든지 조절할 수 있으며, 여기서의 식각은 이방성 식각 공정을 통해 이루어짐은 전술한 바와 같다.
다음으로, 도 5b에 도시되는 바와 같이 제3 포토레지스트 패턴(250)을 제1 식각 마스크(210)의 노출된 영역 중 적어도 일부에 형성시키고 이를 이용하여 식각 공정을 다시 수행한다. 여기서, 기판(200)이 노출되도록 식각을 수행할 수도 있고 그렇지 않을 수도 있다. 기판(200)이 노출되도록 식각을 수행하면 부양 구조물(201; 도 5f참조)과 고정 구조물(202; 도 5f 참조)에 하나씩의 단차가 형성된 형태를 갖는 3차원 MEMS 구조체가 형성되게 되고, 기판(200)이 노출되지 않도록 식각을 수행한 후, 별도의 포토레지스트 패턴을 이용하여 반복적으로 식각을 재차 수행한다면 더 많은 단차를 갖는 부양 구조물 또는 고정 구조물을 갖는 3차원 MEMS 구조체를 얻을 수 있다. 이러한 과정을 반복함으로써, 복수 개의 단차를 갖는 제1 식각 마스크(210)가 얻어질 수 있게 된다.
그 후, 도 5c에 도시되는 바와 같이 제1 포토레지스트 패턴(220), 제2 포토레지스트 패턴(230) 및 제3 포토레지스트 패턴(250)을 마스크로 이용하여 기판(200)의 적어도 일부를 제거하고, 제1 포토레지스트 패턴(220), 제2 포토레지스트 패턴(230), 제3 포토레지스트 패턴(250)을 제거한다. 이러한 공정에 따라 기판(200)과 제1 식각 마스크(210)가 적층된 구조물의 소정 영역에 일 이상의 홈(H)이 형성되게 된다.
다음으로, 도 5d에 도시되는 바와 같이, 홈(H)의 측벽에 제2 식각 마스크(240)를 형성시키고, 제1 등방성 식각 공정을 수행한다. 이에 따라 홈(H)의 하부 방향으로 소정의 높이(d1)를 갖는 공간이 형성되게 된다. 기판(200)의 나머지 영역은 제1 식각 마스크(210)에 의해 보호되기 때문에 식각이 되지 않는다. 다음으로, 도 5e에 도시되는 바와 같이, 제1 식각 마스크(210)의 단차가 형성된 2이상의 부분 중 1이상의 부분에 존재하는 단차를 제거하여 기판(200)이 노출되도록 한 후, 2차 등방성 식각 공정을 수행한다. 소정 높이(d2)만큼 식각을 수행하게 되면, 홈(H)의 하부 영역에 형성되는 공간의 깊이는 d1+d2 가 된다. 또한, 제1 식각 마스크(210)의 단차 제거로 인해 노출된 기판(200)의 상부 역시 d2의 높이만큼 식각 된다.
그 후, 도 5f에 도시되는 바와 같이 제1 식각 마스크(210)에 있어서 제거되지 않은 단차를 제거한 후, 3차 등방성 식각 공정을 수행하여, 홈(H)의 하부 영역 식각 부분이 서로 연결되도록 함으로써 부양 구조물(201)을 생성해낸다. 이 때, 소정 높이(d3)만큼 식각을 수행했다면, 홈(H) 하부 영역 깊이는 d1+d2+d3이 되고, 2차 등방성 식각 공정에 의해 d2의 깊이만큼 식각된 기판(200)의 상부 부분에는 d2+d3만큼의 깊이를 갖는 단차가 형성되게 되며, 3차 등방성 식각 공정 전 단차가 제거된 기판(200)의 상부 부분은 d3의 깊이만큼 식각되게 된다. 이에 따라 부양 구조물(201) 뿐만 아니라, 부양 구조물(201)을 제외한 나머지 고정 구조물(202)에도 단차가 형성될 수 있게 되며, 부양 구조물(201)에 형성된 단차의 높이, 고정 구조물(202)에 형성된 단차의 높이 및 홈(H)이 식각됨에 따라 형성된 영역의 높이가 모두 다르게 형성될 수 있다. 1차 등방성 식각, 2차 등방성 식각, 3차 등방성 식각의 정도를 조절함으로써 부양 구조물(201) 및 고정 구조물(202)에 형성되는 단차의 높이를 조절할 수 있다.
한편, 도 5d 내지 도 5f에서는 1차 등방성 식각 공정, 제1 식각 마스크(210)에 형성되어 있는 2개의 단차 중 하나를 제거하는 공정, 2차 등방성 식각 공정, 제1 식각 마스크(210)의 단차 중 나머지 하나를 제거하는 공정, 3차 등방성 식각 공정이 순차적으로 수행되는 경우를 예로 들었으나, 상기 공정들의 순서의 전후는 얼마든지 바뀔 수 있다. 예를 들면, 제1 식각 마스크(210)에 형성되어 있는 2개의 단차 중 하나를 제거하는 공정이 먼저 이루어질 수도 있고, 2개의 단차가 동시에 제거될 수도 있다. 또한, 2개의 단차가 동시에 제거된 후에 등방성 식각이 1회에 걸쳐서만 수행될 수도 있다. 이는 부양 구조물(201) 및 고정 구조물(202)에 형성시키고자 하는 단차의 높이에 따라 변형된 순서로 진행될 수 있다.
제3 실시예에서도 역시 제1 식각 마스크(210) 및 제2 식각 마스크(240)를 제거하고, 전기적 연결을 위한 금속막을 3차원 MEMS 구조체의 상부에서 보이는 면에 형성시킴으로써 공정을 마무리 할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
200: 기판
201: 부양 구조물
202: 고정 구조물
203: 금속막
210: 제1 식각 마스크
220: 제1 포토레지스트 패턴
230: 제2 포토레지스트 패턴
240: 제2 식각 마스크
250: 제3 포토레지스트 패턴

Claims (15)

  1. 기판 상에 제1 식각 마스크를 증착하는 단계;
    상기 제1 식각 마스크의 2 이상의 영역을 식각하여 상기 기판을 노출시키되, 상기 식각 영역에 1 이상의 단차를 형성하는 단계;
    상기 제1 식각 마스크를 통해 상기 노출된 기판의 영역을 일부 식각하여 2 이상의 홈을 형성하는 단계;
    상기 홈의 측벽에 제2 식각 마스크를 증착하는 단계; 및
    식각 공정을 수행하여 상기 2 이상의 홈의 하부 영역들이 상호 연결되도록 함으로써 일 이상의 부양 구조물를 형성하는 단계
    를 포함하는 3차원 MEMS 구조체 제조 방법.
  2. 제1항에 있어서,
    상기 1 이상의 단차 형성 단계는,
    상기 제1 식각 마스크의 상부에 제1 포토레지스트 패턴을 형성한 후 상기 제1 식각 마스크의 2 이상의 영역에 대해 제1 높이만큼 식각을 수행하는 단계; 및
    상기 제1 식각 마스크의 노출된 영역 중 적어도 일부에 제2 포토레지스트 패턴을 형성한 후 제2 높이만큼 식각을 수행하는 단계를 포함하는 3차원 MEMS 구조체 제조 방법.
  3. 제2항에 있어서,
    상기 1 이상의 단차 형성 단계는,
    상기 제1 식각 마스크의 노출된 영역 중 적어도 일부에 제3 포토레지스트 패턴을 형성한 후 제3 높이만큼 식각을 수행하는 단계를 더 포함하는 3차원 MEMS 구조체 제조 방법.
  4. 제1항에 있어서,
    상기 2 이상의 홈을 형성하는 단계는 이방성 식각 공정에 의해 수행되는 3차원 MEMS 구조체 제조 방법.
  5. 제1항에 있어서,
    상기 제2 식각 마스크 증착 단계는,
    상기 홈이 형성된 영역을 포함하는 영역에 상기 제2 식각 마스크를 증착하는 단계; 및
    식각 공정을 이용하여 상기 제2 식각 마스크 중 상기 홈의 바닥면에 증착된 부분을 제거하는 단계를 포함하는 3차원 MEMS 구조체 제조 방법.
  6. 제1항에 있어서,
    상기 제2 식각 마스크 증착 단계 이후에,
    식각 공정을 통해 상기 제1 식각 마스크의 1 이상의 단차 중 적어도 하나를 제거하여 상기 기판 상면의 일부를 노출시키는 단계를 더 포함하는 3차원 MEMS 구조체 제조 방법.
  7. 제1항에 있어서,
    상기 일 이상의 부양 구조물 형성 단계는,
    1차 식각 공정을 수행하여 상기 2 이상의 홈의 하부를 일부 식각하는 단계;
    식각 공정을 통해 상기 제1 식각 마스크의 1 이상의 단차 중 적어도 하나를 제거하여 상기 기판 상면의 일부를 노출시키는 단계; 및
    2차 식각 공정을 수행하는 단계를 포함하는 3차원 MEMS 구조체 제조 방법.
  8. 제7항에 있어서,
    상기 일 이상의 부양 구조물 형성 단계는,
    식각 공정을 통해 상기 제1 식각 마스크의 나머지 단차 중 적어도 하나를 제거하여 상기 기판 상면의 일부를 더 노출시키는 단계; 및
    3차 식각 공정을 수행하는 단계를 더 포함하는 3차원 MEMS 구조체 제조 방법.
  9. 제1항에 있어서,
    상기 일 이상의 부양 구조물 형성 단계는, 등방성 식각 공정에 의해 수행되는 3차원 MEMS 구조체 제조 방법.
  10. 제1항에 있어서,
    상기 제1 식각 마스크 및 상기 제2 식각 마스크를 제거하는 단계; 및
    상기 기판의 상부에서 보이는 영역에 금속막을 형성시키는 단계를 더 포함하는 3차원 MEMS 구조체 제조 방법.
  11. 제1항에 있어서,
    상기 제1 식각 마스크 및 상기 제2 식각 마스크는 산화물, 질화물 또는 폴리머 물질 중 적어도 하나의 물질로 이루어지는 3차원 MEMS 구조체 제조 방법.
  12. 제1항에 있어서,
    상기 기판은 실리콘 물질로 이루어지는 3차원 MEMS 구조체 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020100042320A 2009-08-25 2010-05-06 ３차원 ｍｅｍｓ 구조체 및 그 제조 방법 KR101374057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/853,522 US8603848B2 (en) 2009-08-25 2010-08-10 Three-dimensional MEMS structure and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090078465 2009-08-25
KR20090078465 2009-08-25

Publications (2)

Publication Number Publication Date
KR20110021635A KR20110021635A (ko) 2011-03-04
KR101374057B1 true KR101374057B1 (ko) 2014-03-12

Family

ID=43930490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042320A KR101374057B1 (ko) 2009-08-25 2010-05-06 ３차원 ｍｅｍｓ 구조체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101374057B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462391B1 (en) 1998-06-04 2002-10-08 Cornell Research Foundation, Inc. Suspended moving channels and channel actuators for microfluidic applications and method for making
US20020164833A1 (en) 2001-05-07 2002-11-07 Dong-Il Cho Method of fabricating an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer
KR20060121068A (ko) * 2005-05-23 2006-11-28 (주)에스엠엘전자 다양한 단차를 갖는 미세 구조물의 제조 방법
KR20070119247A (ko) * 2006-06-14 2007-12-20 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462391B1 (en) 1998-06-04 2002-10-08 Cornell Research Foundation, Inc. Suspended moving channels and channel actuators for microfluidic applications and method for making
US20020164833A1 (en) 2001-05-07 2002-11-07 Dong-Il Cho Method of fabricating an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer
KR20060121068A (ko) * 2005-05-23 2006-11-28 (주)에스엠엘전자 다양한 단차를 갖는 미세 구조물의 제조 방법
KR20070119247A (ko) * 2006-06-14 2007-12-20 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20110021635A (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
US8445324B2 (en) Method of wafer-level fabrication of MEMS devices
JP4431502B2 (ja) エピタキシによって半導体デバイスを形成する方法
CN104039687A (zh) 用于蚀刻复杂图案的方法
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US7524767B2 (en) Method for manufacturing a micro-electro-mechanical structure
KR101462389B1 (ko) 웨이퍼를 제조하는 방법
JP2005335059A (ja) 垂直段差構造物の製作方法
KR100732698B1 (ko) 다양한 단차를 갖는 미세 구조물의 제조 방법
KR100817813B1 (ko) 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법
KR101374057B1 (ko) ３차원 ｍｅｍｓ 구조체 및 그 제조 방법
US8603848B2 (en) Three-dimensional MEMS structure and method of manufacturing the same
KR101981702B1 (ko) 마이크로 스케일 실리콘 구조물과 통합되는 실리콘 나노 와이어 제조방법
JP2005153062A (ja) 半導体構造の製造方法
WO2024091178A1 (en) Semiconductor structure and method of forming the same
KR100227787B1 (ko) 실리콘 미소 구조체 제조 방법
KR101539197B1 (ko) Ｚ축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서
Mori Silicon-on-insulator (SOI) technology for micro-electromechanical systems (MEMS) and nano-electromechanical systems (NEMS) sensors
CN112520687A (zh) 用于微机械系统的制造方法和微机械系统
KR20180131891A (ko) 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 및 그 제조방법
KR20110077900A (ko) 3축 가속도 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee