KR100732698B1 - 다양한 단차를 갖는 미세 구조물의 제조 방법 - Google Patents
다양한 단차를 갖는 미세 구조물의 제조 방법 Download PDFInfo
- Publication number
- KR100732698B1 KR100732698B1 KR1020050043356A KR20050043356A KR100732698B1 KR 100732698 B1 KR100732698 B1 KR 100732698B1 KR 1020050043356 A KR1020050043356 A KR 1020050043356A KR 20050043356 A KR20050043356 A KR 20050043356A KR 100732698 B1 KR100732698 B1 KR 100732698B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- etching
- etching mask
- mask layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 53
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052796 boron Inorganic materials 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 238000007667 floating Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 119
- 238000005530 etching Methods 0.000 claims description 88
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 5
- 238000009736 wetting Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
본 발명은 단결정 실리콘 기판 상에 상이한 단차를 갖는 미세 구조물을 형성하는 방법에 관한 것이다. 본 발명에서는 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층을 형성한 후, 다양한 단차를 미세 구조물을 바닥면으로부터 부유시켜 형성한다. 다양한 단차의 미세 구조물을 동시에 구현할 수 있다. 또한, 미세구조물의 단차가 다양하므로, 상기 미세구조물을 이용하여 수직 및 수평 방향의 운동에 대하여 구동 또는 검지할 수 있다.
Description
도 1a 및 도 1b는 본 발명에 따른 가속도계의 사시도 및 단면도.
도 2a 내지 도 2k는 본 발명에 따른 미세구조물 제조 방법의 제1실시예의 공정 단면도.
도 3a 내지 도 3i는 본 발명에 따른 미세구조물 제조 방법의 제2실시예의 공정 단면도.
도 4는 본 발명에 따라 제작된 미세 구조물의 전자 현미경 사진.
본 발명은 단결정 실리콘 기판 상에 상이한 단차의 미세 구조물을 형성하는 방법에 관한 것이다. 본 발명에서는 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층을 형성한 후, 다양한 단차를 갖는 미세 구조물을 바닥면으로부터 부유시켜 형성한다. 다양한 단차의 미세 구조물을 동시에 구현할 수 있다. 또한, 미세구조물의 단차가 다양하므로, 상기 미세구조물을 이용하여 수직 및 수평 방향의 운동에 대하여 구동 또는 검지할 수 있다.
반도체 제작 공정을 이용하여, 수직 방향 및 수평 방향의 운동에 대한 구동 또는 검지가 가능한 미세구조물을 제작하는 MEMS 기술에 있어서, 다양한 단차를 가지는 미세 구조물을 제작하는 기술이 매우 중요하다.
종래의 여러 단결정 실리콘 몸체 가공 기술들은 고감도 센서를 제작하기 위한 고종횡비(high aspect ratio) 구조물 제작에 중점을 두고 개발되었다. 단결정 실리콘 기판을 이용하여 3차원 미세 구조물을 제작하기 위한 방법으로는 기판 본딩 또는 SCREAM 방법 등이 알려져 있다.
기판 본딩 방법으로는 각각의 기판에 구조물을 형성한 다음 마지막 단계에서 두 개의 기판을 본딩하여 3차원 구조물을 제작하는 방법이다. 이 방법은 본딩 과정이 복잡하여 까다롭고 두 기판 사이의 정렬오차가 항상 존재하며, 또한 두 기판 사이의 스트레스에 의해 구조물의 변형 또는 손상 가능성이 크다.
SCREAM 방법은 반응성 이온 식각방법을 통하여 미세구조물의 단차를 정의하고, 부유시킨다. 그러나, 다양한 단차를 가지는 미세 구조물 제작은 어려우며 구조물의 뒷면이 거칠어 기계적 특성이 우수하지 않다.
이러한 종래기술의 문제점들을 해결하기 위하여, SBM 기술(Surface Bulk Micromachining, 대한민국 공개특허공보 제1999-79113호) 또는 ESBM 기술(Extended Sacrificial Bulk Micromachining, 대한민국 공개특허공보 제2002-85211호)이 제안되었다.
상기 SBM 기술은 기계적 특성이 우수한 두꺼운 단차의 구조물을 제작할 수 있으며, 상기 ESBM 기술은 SBM 기술을 확장하여 서로 다른 2가지 단차의 고종횡비 구조물을 제작할 수 있다.
상기 ESBM 기술 역시 수직 방향의 움직임을 구현하기 위해서는 휨 방식의 구조물이 아닌 비틀림 방식의 구조물을 제작하여야만 한다. 그러나, 비틀림 방식의 수직 구동 방식은 대변위 구동을 위하여 일정한 면적을 필요로 하므로 소자 크기의 최소화에 한계가 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본발명에 따르면, 휨 방식의 미세 구조물을 제작하기 위하여 박층의 미세구조물을 포함하여, 여러 가지 단차의 미세구조물을 동시에 제작할 수 있다. 본 발명에서는 고농도의 붕소로 도핑된 실리콘 층을 박층의 미세 구조물로 형성한다.
따라서, 본 발명의 목적은 단결정 실리콘 기판 상에 상이한 단차를 갖는 미세 구조물을 형성하는 방법을 제공하기 위한 것이다. 또한, 본 발명의 목적은 상이한 단차를 갖는 미세 구조물이 형성된 MEMS 소자에 관한 것이다.
본 발명은 단결정 실리콘 기판 상에 상이한 단차의 미세 구조물을 형성하는 방법에 관한 것이다.
더욱 구체적으로 본 발명은,
단결정 실리콘 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층을 상기 기판 상에 형성하는 단계(a);
상기 기판 상에 제1식각마스크층을 형성하는 단계(b);
상기 제1식각마스크층 상에 제2식각마스크층을 형성하는 단계(c);
상기 제1식각마스크층을 사용하여 상기 기판을 소정 깊이로 식각하는 단계(d);
상기 제1식각마스크층을 제거하는 단계(e);
상기 식각에 의하여 형성된 트렌치의 측벽에 보호막을 형성하는 단계(f);
상기 제2식각마스크층을 사용하여 상기 기판을 소정 깊이로 추가로 식각하는 단계(g);
상기 기판을 습식식각하여 상기 추가로 식각된 트렌치의 바닥면에 캐비티(cavity)를 형성시킴으로써, 상이한 단차를 갖는 미세구조물을 상기 바닥면으로부터 부유시키는 단계(h); 및
상기 측벽 보호막, 제2식각마스크 및 제1식각마스크를 제거하는 단계(i)를 포함한다.
또한, 본 발명은 단결정 실리콘 기판 상에 상이한 단차의 미세 구조물이 형성된 MEMS 소자로서, 상기 기판의 상부에는 고농도의 붕소가 도핑된 실리콘층을 포함하며, 상기 고농도의 붕소가 도핑된 실리콘층의 일부는 상기 기판의 바닥면으로부터 부유하여 상기 고농도의 붕소가 도핑된 실리콘층의 두께로 미세구조물의 단차를 형성하는 MEMS 소자에 관한 것이다.
이하에서는, 도면을 참조하여 본 발명의 실시예를 구체적으로 설명한다. 그 러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.
도 1a 및 도 1b는 본 발명에 따른 미세구조물 제작방법을 사용하여 제조된 가속도계의 사시도 및 A-A' 라인을 절취한 단면도이다. 상기 가속도계는 구동전극, 검지전극(240), 및 내부질량체 등을 포함하며, 상기 내부질량체는 얇은 두께의 스프링(210)에 의하여 기준전극과 연결된다. 상기 검지전극과 내부질량체는 콤 구조에 의하여 서로 맞물려 있다. 즉 검지전극의 콤구조(220)과 내부질량체의 콤구조(230)가 서로 맞물려 있는 구조이다. 가속도계가 운동하는 경우, 상기 콤구조(220, 230) 사이의 용량성 성분의 변화를 검지하여 가속도를 측정할 수 있다.
도 1b에 도시되어 있는 바와 같이, 상기 콤 구조(220, 230)는 상이한 단차층을 갖는 것이 바람직하며, 상기 스프링(210)은 얇은 단차를 갖는 것이 바람직하다.
도 2a 내지 도 2k는 상기 ESBM 기술을 응용하여 상기 도 1a 및 도 1b에 도시된 가속도계를 제조하기 위한 공정 단면도이다.
먼저, 단결정 실리콘(110, 112) 및 절연막(114)으로 이루어진 SOI 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층(120)을 약 5㎛ 내지 10㎛의 두께로 형성한다(도 2a).
이후, 상기 기판 상에 제1산화막, 예를 들어, TEOS 층(130)을 형성한다. 이후, 포토레지스트(135)를 형성하고, 패터닝한다(도 2b).
이후, 상기 포토레지스트(135)를 사용하여, TEOS로 이루어진 제1식각마스크층(130)을 형성한다. 이때, 상기 제1식각마스크층(130)의 적어도 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 빔이 형성되는 부분(도 2k의 210) 및 그 둘레를 마스킹하도록 형성된다.
이후, 상기 기판 상에 제2산화막, 예를 들어, TEOS 층(140)을 형성한다(도 2c).
이후, 포토레지스트(145)를 형성하고, 패터닝한다(도 2d).
이후, 상기 포토레지스트(145)를 사용하여, TEOS로 이루어진 제2식각마스크층(140)을 형성한다(도 2e). 이 때, 상기 제2식각마스크층의 적어도 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 빔이 형성되는 부분(도 2k의 210) 및 그 둘레를 마스킹하는 상기 제1식각마스크층(130)의 일부분 중에서, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 빔이 형성되는 부분(도 2k의 210)만을 마스킹하기 위하여 형성된다.
이후, 상기 기판 상에 포토레지스트(155)를 형성한 후 패터닝한다(도 2f).
이후, 상기 패터닝된 포토레지스트 층(155)을 식각 마스크로 사용하여 소정 깊이로 식각한다. 상기 식각 깊이에 의하여 상기 콤구조(220) 및 콤구조(230) 사이의 단차의 크기가 결정된다. 이후, 얇은 두께의 미세구조물(얇은 빔)이 형성되는 부분과 그 주변을 제외한 제1식각마스크를 식각한 후, 상기 포토레지스트 층을 제거한다(도 2g). 상기 과정에서 상기 포토레지스트(155)는 그 아래의 제1식각마스크층(130)을 보호한다. 따라서, 얇은 두께의 미세구조물(얇은 빔)이 형성되는 부분과 그 주변의 제1식각마스크층은 식각되지 아니하고, 나머지 부분의 제1식각마스크층이 식각된다.
이후, 남아있는 제1식각마스크층(130) 및 제2식각마스크층(140)를 사용하여 소정 깊이로 추가로 식각하고, 상기 남아있는 제1식각마스크층(130)의 패턴을 제거한다. 이 때, 상기 제2식각마스크층(140)에 의하여 마스킹되지 않은 부분의 제1식각마스크층의 패턴이 제거된다. 이후, 상기 식각에 의하여 형성되는 트렌치의 측벽에 보호막(160)을 형성한다(도 2h).
여기에서, 상기 식각에 의하여 형성된 트렌치 중 일부(161)는, 상기 제1식각마스크층으로 인하여, 도 2h에 도시되어 있는 바와 같이, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 미세구조물(도 2k의 210)이 형성되는 부분을 마스킹하는 제2식각마스크층(141)과 떨어져서 형성되어 있다.
따라서, 상기 보호막(160) 중 적어도 일부분(163)은 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 미세구조물(도 2k의 210)이 형성되는 부분을 마스킹하는 상기 제2식각마스크층(141)으로부터 소정 거리(d) 떨어진 곳에 형성되어 있는 트렌치(161)의 측벽(162) 상에 형성되게 된다.
여기에서, 상기 트렌치의 측벽에 보호막(160)을 형성하는 공정은 이미 공지된 기술로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자("당업자")는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 트렌치의 측벽에 보호막(160)을 형성할 수 있다.
여기에서, 상기 식각에 의하여 형성된 트렌치 중 일부(161)는, 상기 제1식각마스크층으로 인하여, 도 2h에 도시되어 있는 바와 같이, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 미세구조물(도 2k의 210)이 형성되는 부분을 마스킹하는 제2식각마스크층(141)과 떨어져서 형성되어 있다.
따라서, 상기 보호막(160) 중 적어도 일부분(163)은 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 미세구조물(도 2k의 210)이 형성되는 부분을 마스킹하는 상기 제2식각마스크층(141)으로부터 소정 거리(d) 떨어진 곳에 형성되어 있는 트렌치(161)의 측벽(162) 상에 형성되게 된다.
여기에서, 상기 트렌치의 측벽에 보호막(160)을 형성하는 공정은 이미 공지된 기술로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자("당업자")는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 트렌치의 측벽에 보호막(160)을 형성할 수 있다.
이후, 상기 제2식각마스크층(140)을 사용하여 상기 SOI 기판의 절연층(1140)이 드러나도록 추가로 식각한다(도 2i).
이후, 상기 기판을 예를 들어, 알칼리 수용액으로 습식식각하여, 상기 SOI 기판의 절연층 상에 캐비티를 형성시킴으로써, 다양한 단차를 갖는 미세구조물을 상기 절연층(114)으로부터 부유시킨다(도 2j).
여기에서, 캐비티 형성시, 상기 제2식각마스크층(141)에 의하여 마스킹되고, 보호막(163)으로부터 소정 거리(d) 떨어진 곳에 위치한 고농도 붕소 도핑 실리콘 층 부분(121)이 두께가 얇은 미세구조물(도 2k의 210)을 구성하게 된다.
또한, 상기 제1식각마스크층(130) 또는 제2식각마스크층(140)에 의하여 마스킹되고, 수평적으로 인접하여 보호막(160)이 형성되는 부분이 다양한 단차를 갖는 미세구조물(도 2k의 220, 230)을 구성하게 된다.
이후, 상기 측벽 보호막(160), 제2식각마스크(140), 제1식각마스크(130) 및 노출된 절연층(114)을 제거한다(도 2k).
여기에서, 상기 측벽 보호막(160), 제2식각마스크(140), 제1식각마스크(130) 및 노출된 절연층(114)을 제거하는 공정은 이미 공지된 기술로서, 당업자는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 상기 측벽 보호막(160), 제2식각마스크(140), 제1식각마스크(130) 및 노출된 절연층(114)을 제거할 수 있다.
여기에서, 상기 측벽 보호막(160), 제2식각마스크(140), 제1식각마스크(130) 및 노출된 절연층(114)을 제거하는 공정은 이미 공지된 기술로서, 당업자는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 상기 측벽 보호막(160), 제2식각마스크(140), 제1식각마스크(130) 및 노출된 절연층(114)을 제거할 수 있다.
이러한 공정을 통하여, 박층의 스프링 구조(210), 및 상이한 단차의 콤 구조(220, 230)를 동시에 형성할 수 있다.
도 3a 내지 도 3i는 SBM 기술을 응용하여 MEMS 소자를 제조하기 위한 공정 단면도이다.
먼저, 단결정 실리콘 기판(110) 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층(120)을 형성한다(도 3a).
이후, 상기 기판(110) 상에 제1식각마스크층(130)을 패터닝하여 형성한다(도 3b). 이때, 상기 제1식각마스크층(130)의 적어도 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분(도 3i의 210) 및 그 둘레를 마스킹하도록 형성된다.
이후, 상기 제1식각마스크층(130) 상에 제2식각마스크층(140)을 패터닝하여 형성한다(도 3c). 이때, 상기 제2식각마스크층의 적어도 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분(도 3i의 210) 및 그 둘레를 마스킹하는 상기 제1식각마스크층(130)의 일부분 중에서, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분(도 3i의 210)만을 마스킹하기 위하여 형성된다.
이후, 상기 제1식각마스크층(130)을 사용하여 상기 기판(110)을 소정 깊이로 식각한다(도 3d). 이때, 식각되는 깊이에 의하여 미세 구조물(도 3i의 225)의 단차가 결정된다.
이후, 상기 제1식각마스크층(130)을 제거한다(도 3e). 이때, 상기 제2식각마스크층(140)에 의하여 마스킹되지 않은 부분의 제1식각마스크층(130)이 제거된다.
이후, 상기 식각에 의하여 형성된 트렌치의 측벽에 보호막(160)을 형성한다(도 3f).
여기에서, 상기 식각에 의하여 형성된 트렌치 중 일부(161)는, 상기 제1식각마스크층으로 인하여, 도 3f에 도시되어 있는 바와 같이, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 미세 구조물(도 3i의 210)이 형성되는 부분을 마스킹하는 제2식각마스크층(141)과 떨어져서 형성되어 있다.
따라서, 상기 보호막(160) 중 적어도 일부분(163)은 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물(도 3i의 210)이 형성되는 부분을 마스킹하는 상기 제2식각마스크층(141)으로부터 소정 거리(d) 떨어진 곳에 형성되어 있는 트렌치(161)의 측벽(162) 상에 형성되게 된다.
여기에서, 상기 트렌치의 측벽에 보호막(160)을 형성하는 공정은 이미 공지된 기술로서, 당업자는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 트렌치의 측벽에 보호막(160)을 형성할 수 있다.
여기에서, 상기 식각에 의하여 형성된 트렌치 중 일부(161)는, 상기 제1식각마스크층으로 인하여, 도 3f에 도시되어 있는 바와 같이, 상기 고농도의 붕소가 도핑된 실리콘 층의 두께로 얇은 미세 구조물(도 3i의 210)이 형성되는 부분을 마스킹하는 제2식각마스크층(141)과 떨어져서 형성되어 있다.
따라서, 상기 보호막(160) 중 적어도 일부분(163)은 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물(도 3i의 210)이 형성되는 부분을 마스킹하는 상기 제2식각마스크층(141)으로부터 소정 거리(d) 떨어진 곳에 형성되어 있는 트렌치(161)의 측벽(162) 상에 형성되게 된다.
여기에서, 상기 트렌치의 측벽에 보호막(160)을 형성하는 공정은 이미 공지된 기술로서, 당업자는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 트렌치의 측벽에 보호막(160)을 형성할 수 있다.
이후, 상기 제2식각마스크층(140)을 사용하여 상기 기판(110)을 소정 깊이로 추가로 식각한다(도 3g).
이후, 상기 기판(110)을 예를 들어, 알칼리수용액으로 습식식각하여, 상기 추가로 식각된 트렌치의 바닥면에 캐비티(cavity)를 형성한다. 이와 같이 캐비티를 형성시킴으로써, 상이한 단차를 갖는 미세구조물(도 3i의 210, 225)을 상기 바닥면으로부터 부유시킨다(도 3h).
여기에서, 캐비티 형성시, 상기 제2식각마스크층(140)에 의하여 마스킹되고, 보호막(163)으로부터 소정 거리(d) 떨어진 곳에 위치한 고농도 붕소 도핑 실리콘 층 부분(121)이 박층의 미세구조물(도 3i의 210)을 구성하게 된다.
또한, 상기 제2식각마스크층(140)에 의하여 마스킹되고, 수평적으로 인접하 여 보호막(160)이 형성되는 부분이 상기 보호막의 높이에 해당되는 단차를 갖는 미세구조물(도 3i의 225)을 구성하게 된다.
이후, 측벽 보호막(160), 제2식각마스크(140) 및 제1식각마스크(130)를 제거한다.
여기에서, 상기 측벽 보호막(160), 제2식각마스크(140) 및 제1식각마스크(130)을 제거하는 공정은 이미 공지된 기술로서, 당업자는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 상기 측벽 보호막(160), 제2식각마스크(140) 및 제1식각마스크(130)을 제거할 수 있다.
여기에서, 상기 측벽 보호막(160), 제2식각마스크(140) 및 제1식각마스크(130)을 제거하는 공정은 이미 공지된 기술로서, 당업자는 관련 문헌을 참조하여 이를 수행할 수 있다. 예를 들어, SBM 기술 또는 ESBM 기술과 관련하여 앞서 소개한 문헌인 대한민국 공개특허공보 제1999-79113호 또는 제2002-85211호를 참조하여 당업자는 상기 측벽 보호막(160), 제2식각마스크(140) 및 제1식각마스크(130)을 제거할 수 있다.
이러한 과정을 통하여, 박층의 스프링 구조(210), 및 이보다 두꺼운 미세구조물(225)을 동시에 형성할 수 있다.
도 4는 본 발명에 따라 제작된 미세 구조물을 전자 현미경으로 촬영한 사진이다.
본 발명은 단결정 실리콘 기판 상에 상이한 단차의 미세 구조물을 형성하는 방법에 관한 것이다. 본 발명에서는 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층을 형성한 후, 다양한 단차를 갖는 미세 구조물을 바닥면으로부터 부유시켜 형성한다. 다양한 단차의 미세 구조물을 동시에 구현할 수 있다. 또한, 미세구조물의 단차가 다양하므로, 상기 미세구조물을 이용하여 수직 및 수평 방향의 운동에 대하여 구동 또는 검지할 수 있다.
Claims (11)
- 단결정 실리콘 기판 상에 상이한 단차의 미세 구조물을 형성하는 방법으로서,상기 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층을 상기 기판 상에 형성하는 단계(a);상기 기판 상에 제1식각마스크층을 적층한 후 패터닝하여 제1식각마스크층을 형성하는 단계(b);상기 기판 상에 제2식각마스크층을 적층한 후 패터닝하여 상기 제1식각마스크층 상에 제2식각마스크층을 형성하는 단계(c);상기 제1식각마스크층을 식각 마스크로 사용하여 상기 기판을 소정 깊이로 식각하는 단계(d);상기 제1식각마스크층 중에서 상기 제2식각마스크층에 의하여 마스킹되지 않은 부분을 제거하는 단계(e);상기 단계(d)에서 수행한 식각에 의하여 형성된 트렌치의 측벽에 보호막을 형성하는 단계(f);상기 제2식각마스크층을 식각 마스크로 사용하여 상기 기판을 소정 깊이로 추가로 식각하는 단계(g);상기 기판을 습식식각하여 상기 추가로 식각된 트렌치의 바닥면에 캐비티(cavity)를 형성시킴으로써, 상이한 단차를 갖는 미세구조물을 상기 바닥면으로부터 부유시키는 단계(h); 및상기 측벽 보호막, 제2식각마스크 및 제1식각마스크를 제거하는 단계(i)를 포함하는 것을 특징으로 하는 미세 구조물 형성 방법.
- 제 1 항에 있어서, 상기 단계(b)에서 상기 제1식각마스크층의 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분 및 그 둘레를 마스킹하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 단계(c)에서 상기 제2식각마스크층의 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분 및 그 둘레를 마스킹하는 상기 제1식각마스크층의 일부분 중에서, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분만을 마스킹하기 위하여 형성되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 단계(d)에서 식각되는 깊이에 의하여 상기 미세 구조물 중 어느 하나의 단차가 결정되는 것을 특징으로 하는 방법.
- 삭제
- 제 3 항에 있어서, 상기 단계(f)에서 형성되는 보호막의 일부분은, 상기 고농도의 붕소가 도핑된 실리콘 층의 단차로 미세 구조물이 형성되는 부분을 마스킹하는 상기 제2식각마스크층으로부터 소정 거리(d) 떨어진 곳에 형성되어 있는 트렌치 측벽 상에 형성되는 것을 특징으로 하는 방법.
- 삭제
- 제 6 항에 있어서, 상기 단계(h)에서 캐비티 형성시, 상기 제2식각마스크층에 의하여 마스킹되고, 수평적으로 인접하여 보호막이 형성되는 부분은 상기 보호막의 단차로 미세구조물이 형성되는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 단계(h)에서 알칼리수용액을 사용하여 습식식각하는 것을 특징으로 하는 방법.
- 단결정 실리콘 층을 포함하는 SOI 기판 상에 다양한 단차를 갖는 미세 구조물을 형성하는 방법으로서,상기 기판 상에 붕소를 주입하여 고농도의 붕소가 도핑된 실리콘 층을 기판 상에 형성하는 단계(a);상기 기판 상에 제1산화막을 형성한 후 패터닝하여, 제1식각마스크층을 형성하는 단계(b);상기 기판 상에 제2산화막을 형성한 후 패터닝하여, 제2식각마스크층을 형성 하는 단계(c);얇은 빔이 형성되는 부분 및 그 둘레에 위치하는 제1식각마스크층을 보호하기 위하여, 상기 기판 상에 포토레지스트를 형성한 후 패터닝하는 단계(d);상기 패터닝된 포토레지스트 층을 식각 마스크로 사용하여 소정 깊이로 식각하는 단계(e);상기 얇은 빔이 형성되는 부분 및 그 둘레에 위치하는 제1식각마스크층을 제외한 나머지 제1식각마스크층을 제거하고, 상기 포토레지스트 층을 제거하는 단계(f);상기 제1식각마스크를 사용하여 소정 깊이로 추가 식각하는 단계(g);상기 제1산화막의 패턴을 제거하는 단계(h);상기 식각에 의하여 형성되는 트렌치의 측벽에 보호막을 형성하는 단계(i);상기 제2식각마스크층을 사용하여 상기 SOI 기판의 절연층이 드러나도록 추가로 식각하는 단계(j);상기 기판을 습식식각하여, 상기 SOI 기판의 절연층 상에 캐비티를 형성시킴으로써, 다양한 단차를 갖는 미세구조물을 상기 절연층으로부터 부유시키는 단계(k); 및상기 측벽 보호막, 제2식각마스크, 제1식각마스크 및 노출된 절연층을 제거하는 단계(l)를 포함하는 것을 특징으로 하는 미세 구조물 형성 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050043356A KR100732698B1 (ko) | 2005-05-23 | 2005-05-23 | 다양한 단차를 갖는 미세 구조물의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050043356A KR100732698B1 (ko) | 2005-05-23 | 2005-05-23 | 다양한 단차를 갖는 미세 구조물의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060121068A KR20060121068A (ko) | 2006-11-28 |
| KR100732698B1 true KR100732698B1 (ko) | 2007-06-28 |
Family
ID=37707026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050043356A KR100732698B1 (ko) | 2005-05-23 | 2005-05-23 | 다양한 단차를 갖는 미세 구조물의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100732698B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8603848B2 (en) | 2009-08-25 | 2013-12-10 | Electronics And Telecommunications Research Institute | Three-dimensional MEMS structure and method of manufacturing the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758641B1 (ko) * | 2006-04-28 | 2007-09-13 | 재단법인서울대학교산학협력재단 | Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자 |
| KR101374057B1 (ko) * | 2009-08-25 | 2014-03-12 | 한국전자통신연구원 | ３차원 ｍｅｍｓ 구조체 및 그 제조 방법 |
| KR101285226B1 (ko) * | 2012-06-27 | 2013-07-11 | 연세대학교 산학협력단 | 공차 보상 기능을 갖는 나노/마이크로 롤러 베어링 및 그 제조방법 |
| KR20160120558A (ko) * | 2015-04-08 | 2016-10-18 | 주식회사 스탠딩에그 | 3축 관성 측정 시스템의 제조 방법 및 이를 이용한 3축 관성 측정 시스템 |
| WO2017061636A1 (ko) * | 2015-10-06 | 2017-04-13 | 주식회사 스탠딩에그 | Mems 장치의 제조 방법, mems 패키지 및 사용자 단말기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020006750A (ko) * | 2000-07-13 | 2002-01-26 | 조동일 | 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세각속도계 |
-
2005
- 2005-05-23 KR KR1020050043356A patent/KR100732698B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020006750A (ko) * | 2000-07-13 | 2002-01-26 | 조동일 | 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세각속도계 |
Non-Patent Citations (1)
| Title |
|---|
| 특허공보 2002-0006750호(2002.01.26.) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8603848B2 (en) | 2009-08-25 | 2013-12-10 | Electronics And Telecommunications Research Institute | Three-dimensional MEMS structure and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060121068A (ko) | 2006-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
| US7785481B2 (en) | Method for fabricating micromachined structures | |
| KR100732698B1 (ko) | 다양한 단차를 갖는 미세 구조물의 제조 방법 | |
| US20090181489A1 (en) | Microphone manufacturing method | |
| US8603920B2 (en) | Manufacturing method of semiconductor device including etching step | |
| US20180148318A1 (en) | Planar processing of suspended microelectromechanical systems (mems) devices | |
| US6694504B2 (en) | Method of fabricating an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer | |
| KR101462389B1 (ko) | 웨이퍼를 제조하는 방법 | |
| US20070017289A1 (en) | Three-dimensional acceleration sensor and method for fabricating the same | |
| JP2008049438A (ja) | 半導体装置の製造方法、半導体装置、及び感圧センサ | |
| IT202000011755A1 (it) | Procedimento di fabbricazione di un dispositivo micro-elettro-meccanico, in particolare sensore di movimento con comando/rilevazione di tipo capacitivo, e relativo dispositivo mems | |
| US9070699B2 (en) | Micromachined structures | |
| JP4146850B2 (ja) | 垂直段差構造物の製作方法 | |
| US8691611B2 (en) | Method for creating a micromechanical membrane structure and MEMS component | |
| KR100817813B1 (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
| Iliescu et al. | One-mask process for silicon accelerometers on Pyrex glass utilising notching effect in inductively coupled plasma DRIE | |
| US8603848B2 (en) | Three-dimensional MEMS structure and method of manufacturing the same | |
| US7468327B2 (en) | Methods of fabricating a micromechanical structure | |
| KR100416763B1 (ko) | 수직변위 측정 및 구동 구조체와 그 제조방법 | |
| US9382113B2 (en) | Method for fabricating a self-aligned vertical comb drive structure | |
| JP4781081B2 (ja) | 加速度センサチップ及びその製造方法 | |
| KR100658202B1 (ko) | 마이크로 구조물의 부양체 및 그 제조방법 | |
| KR100701151B1 (ko) | 미세기전집적시스템용 부양 구조물 제조 방법 | |
| KR100613604B1 (ko) | Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법 | |
| KR101374057B1 (ko) | ３차원 ｍｅｍｓ 구조체 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130605 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150603 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170519 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180525 Year of fee payment: 12 |