CN117342516A - 一种mems垂直电极结构的制造方法 - Google Patents
一种mems垂直电极结构的制造方法 Download PDFInfo
- Publication number
- CN117342516A CN117342516A CN202311411001.0A CN202311411001A CN117342516A CN 117342516 A CN117342516 A CN 117342516A CN 202311411001 A CN202311411001 A CN 202311411001A CN 117342516 A CN117342516 A CN 117342516A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- monocrystalline silicon
- etching
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000003303 reheating Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/04—Electrodes
Abstract
本发明公开一种MEMS垂直电极结构的制造方法，通过在SOI单晶硅圆片上淀积多层硬掩模，刻蚀多个直抵硅衬底层的沟槽，再热氧化沟槽，在沟槽表面形成第二SiO2层，再淀积多晶硅并无掩模返刻多晶硅，形成多晶硅电极，再释放MEMS结构，最后热氧化，并腐蚀形成第二空腔等工艺步骤，形成MEMS垂直电极结构；单晶硅电极和多晶硅电极通过一次光刻/刻蚀的图形决定，实现二者的自对准，电极间距由第二SiO2层的厚度决定，多晶硅电极底部低于单晶硅电极底部的高度差由第二沟槽的深度决定，单晶硅电极顶部高于多晶硅电极顶部的高度差由无掩模回蚀多晶硅的量决定，根据本发明的方法制造的MEMS垂直电极结构具有尺寸精度高、加工重复性好、性能一致性好、加工工艺简单等优点。
Description
技术领域
本发明属于微电子晶圆加工的技术领域，具体是涉及一种硅基MEMS垂直电极结构的制造方法。
背景技术
MEMS(Micro-Electro-Mechanical System，微机电系统)器件以其底成本、小体积、低功耗、环境适应性强的优点，被广泛应用于以手机为代表的消费电子、以汽车为代表的普通工业设备及以人造卫星为代表的高端工业设备中。MEMS芯片中通常具有可动结构、支撑可动结构的固定结构和弹簧结构、电极以及为可动结构提供自由活动空间的腔体。大部分MEMS芯片由Si材料构成，称为硅基MEMS。其中有一些MEMS芯片需要驱动结构，为MEMS可动结构提供运动动力，这些动力包括静电力、磁力、流体压力、压电力等等，其中最广泛的是静电力，例如MEMS振荡器、MEMS陀螺仪、谐振式MEMS加速度计、MEMS微镜、MEMS光衰减器、谐振式MEMS压力传感器、MEMS致动器、MEMS RF开关等都要用到静电力机械驱动结构。一般静电力由电极和电极间的电压差提供，通过平行板电极或叉指电极驱动可动结构上相应的电极，使可动结构产生可控制的运动。可动结构的运动方向根据MEMS器件的功能要求可以是水平方向的，也可以是垂直方向的，水平方向的驱动结构比较容易加工，垂直方向的驱动结构加工工艺复杂。平行板电极驱动距离小，线性度差，所以一些MEMS器件，如光衰减器、微镜、以及某些三轴陀螺仪需要用到垂直方向的梳齿电极驱动结构。另外，一些MEMS传感器的信号通过可动结构的位移来感测信号，如MEMS陀螺仪、MEMS加速度计等，它们的芯片设计中也需用到要垂直电极结构。
现有的一种MEMS垂直电极结构(以下所述的垂直电极结构均指MEMS电极沿垂直于MEMS芯片底板方向运动的电极结构)是电极与电极在上部形成一个高度差，下部无高度差，当该结构用于驱动时，电极只能向上单方向运动；当该结构用于检测时，也只能测单方向的信号，而且线性度差。
图1所示的垂直电极结构被广泛应用于MEMS光衰减器、MEMS微镜等产品中，可动电极273位于固定电极271的上方，两者在水平方向无重叠，垂直方向的间距差为D，由于该结构通过二次光刻对准/刻蚀工艺形成，或者通过双单晶硅圆片键合工艺形成，考虑到对准精度，水平方向的电极间距g1与g2不一定相等，从而产生电极在水平方向的运动分量，而且驱动力与电极间距成反比，间距越大，驱动力就越小，而且该结构制造工艺复杂，可动电极273可沿垂直方向运动，当该结构用于驱动时，可动电极273只能向下单方向运动，线性度差，无法用于精确检测。
专利US10077184B2、US20050013087A1描述的是在弹簧上加上不同热膨胀系数的材料，引起弹簧在垂直方向翘起，形成不同电极在垂直方向的高度差。这类技术的加工精度重复性差，所制作的器件的温度特性差。专利US7469588B2、US9493344B2通过叉指电极在垂直方向的电隔离形成全悬挂式的垂直方向感应电极，无法用于垂直方向的驱动。
另外一种MEMS垂直电极结构是在单晶硅片上刻蚀深槽，淀积多晶硅，然后再键合另一个单晶圆片的方法，制作出的结构中相邻垂直电极上下部都有高度差，性能好，但是制造工艺比较复杂，加工成本也较高。
发明内容
本发明要解决的技术问题是克服现有技术存在的不足，提供一种MEMS垂直电极结构的制造方法，加工工艺简单，电极间距控制精确、性能好、成本低。
为解决上述技术问题，本发明还提供了一种MEMS垂直电极结构的制造方法，包括以下步骤：
(1)在SOI单晶硅圆片的结构层表面生长第一Si3N4层和第一SiO2层，通过涂胶、对准、曝光、显影、刻蚀加工工序，在结构层上形成第一光刻胶图形、第一SiO2电极区图形、第一Si3N4电极区图形、第一SiO2外围区图形和第一Si3N4外围区图形，并在这些图形间形成了第一窗口，露出结构层表面；
(2)深硅刻蚀除去第一窗口对应的结构层，形成第一沟槽、单晶硅电极和单晶硅外围；继续刻蚀，在衬底硅层上刻蚀出衬底凹槽，露出衬底凹槽表面，形成第二沟槽和衬底柱；
(3)清洗并热氧化，在第二沟槽内壁生成第二SiO2层；
(4)通过CVD生长原位掺杂的多晶硅，再无掩模回蚀多晶硅，形成多晶硅电极，多晶硅电极上表面低于结构层上表面；
(5)淀积第二Si3N4层；
(6)在第二Si3N4层上涂覆第二光刻胶，再无掩模回蚀第二光刻胶，露出第二Si3N4层，并留下多晶硅电极表面的第二光刻胶图形；
(7)除去第二Si3N4层、第一SiO2层、第二SiO2层和部分埋氧层，在多晶硅电极和单晶硅电极间形成第二窗口，同时在单晶硅电极与衬底柱之间形成空隙；
(8)在单晶硅电极、多晶硅电极、衬底柱和衬底凹槽裸露面氧化生长第三SiO2层；
(9)在无光刻胶掩模的情况下，用反应离子刻蚀第三SiO2层，在硅衬底层表面形成第三窗口；
(10)透过第三窗口各向同性腐蚀硅衬底层，形成第二空腔；
(11)除去第三SiO2层、第一Si3N4层16和第二Si3N4层，释放MEMS结构，形成MEMS垂直电极结构。
具体地，步骤(4)也可以先通过CVD工艺生长多晶硅种子层，再通过外延工艺生长多晶硅；步骤(6)中第二光刻胶的厚度为多晶硅电极上方最厚；步骤(9)中反应离子刻蚀的刻蚀气体是C5F8、C5HF7或C3F6。
而且，步骤(3)生成的第二SiO2层的厚度决定了单晶硅电极和多晶硅电极间的水平间距；步骤(2)中的第二沟槽的深度决定了多晶硅电极底部低于单晶硅电极底部的高度差；步骤(4)中无掩模回蚀多晶硅的量决定了单晶硅电极顶部高于多晶硅电极顶部的高度差。
本发明的制造方法通过在SOI(Silicon on Isolation)单晶硅圆片的结构层上淀积多层硬掩模，刻蚀多个直抵SOI圆片硅衬底层的沟槽，再热氧化沟槽，在沟槽表面形成第二SiO2层，在沟槽内淀积多晶硅，无掩模返刻多晶硅，淀积第二Si3N4层，涂覆光刻胶，无掩模返刻光刻胶，释放MEMS结构，热氧化，各向异性刻穿沟槽底部氧化层，各向同性腐蚀形成下空腔等工艺步骤，形成MEMS垂直电极结构；单晶硅电极和多晶硅电极通过一次光刻/刻蚀的图形决定，实现二者的自对准，电极间水平方向的电极间距(以下简称电极间距)由步骤(3)热氧化生成的第二SiO2层的厚度决定；多晶硅电极底部低于单晶硅电极底部的高度差由步骤(2)形成的第二沟槽的深度决定；单晶硅电极顶部高于多晶硅电极顶部的高度差由步骤(4)无掩模回蚀多晶硅的量决定。根据本发明的方法制造的MEMS垂直电极结构具有尺寸精度高、加工重复性好、性能一致性好、不需要圆片与圆片键合的工艺、加工工艺简单的优点，而且工艺简单、良率高，实际成本反而更低。
在真空中，叉指电极的驱动力其中n是叉指数量，ε是真空介电常数，L是固定叉指电极和可动叉指电极重叠的长度，g是叉指电极间的间距，V是驱动电压，考虑到与叉指设计结构参数相关的边缘电场效应，实际驱动力比上述公式计算的数值稍大。
在现有技术中，电极间距一般由深硅刻蚀工序形成，现有的可量产的深硅刻蚀技术的深宽比为30:1，所谓深宽比就是MEMS结构层的厚度与MEMS结构间水平方向的间距之比，因此，根据现有技术所制作的垂直电极，其电极间距受制于MEMS结构的厚度，比如60μm厚的MEMS结构层，其电极间距无法做到小于2μm。但在本发明中，因为电极间距由氧化层厚度决定，不取决于MEMS结构层的厚度，同样以60μm厚的MEMS结构层为例，电极间距可以做到0.5μm。当垂直电极用于MEMS结构的驱动电极时，垂直方向的驱动力与电极间距成反比，电极间距越小，驱动力就越大；同理，垂直电极用于MEMS结构的检测电极时，垂直方向的灵敏度与电极间距成反比，电极间距越小，灵敏度则越大；更大的好处还在于在检测过程中，电极间距保持不变，只有电极和电极的重叠面积发生变化，线性度好、检测量程大；另外，电极与电极垂直方向的高度差由刻蚀形成，上下端都有高度差，该高度差可以根据设计需要进行调节，所以，根据本发明的方法制作的MEMS垂直电极，驱动力更强、驱动行程更大、线性度也更好。
本发明的MEMS垂直电极结构，由单晶硅电极、多晶硅电极、空腔、单晶硅衬底、氧化层和边缘区构成，单晶硅电极与多晶硅电极间具有间隙G，多晶硅电极顶部低于单晶硅电极顶部D1，单晶硅电极底部高于多晶硅电极底部D2；D1、D2可以相等，也可以不相等；垂直电极与衬底间存在有空腔，为电极自由运动提供空间。
本发明的MEMS垂直电极结构可以用于检测功能结构在垂直方向的位移信号，也可用于驱动MEMS功能结构在垂直方向运动。在用作检测电极时，MEMS功能结构在垂直方向的位移通过电极与电极间的电容信号变化测出；在用作驱动电极时，在电极与电极间施加不同极性的电压时，电极向上运动；施加相同极性的电压时，电极向下运动。
附图说明
图1是现有的垂直电极结构的示意图。
图2和图3是步骤(1)处理后的SOI圆片的剖示图。
图4—图6是步骤(2)处理后的SOI圆片的剖示图。
图7是步骤(3)处理后的SOI圆片的剖示图。
图8和图9是步骤(4)处理后的SOI圆片的剖示图。
图10是步骤(5)处理后的SOI圆片的剖示图。
图11和图12是步骤(6)处理后的SOI圆片的剖示图。
图13和图14是步骤(7)处理后的SOI圆片的剖示图。
图15是步骤(8)处理后的SOI圆片的剖示图。
图16是步骤(9)处理后的SOI圆片的剖示图。
图17和图18是步骤(10)处理后的SOI圆片的剖示图。
图19是制作完成的MEMS垂直电极结构的剖示图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
实施例一
一种自对准多晶硅单晶硅混合MEMS垂直电极的制造方法，包括以下步骤：
(1)取一个重掺杂的SOI单晶硅圆片10，SOI单晶硅圆片10由硅衬底层11，埋氧层(SiO2)12和单晶硅结构层15组成，结构层15作为MEMS结构的单晶硅电极材料层，厚度一般在10～100μm，电阻率为0.001～0.1Ω*CM，埋氧层12的厚度一般在0.5～2μm，硅衬底层11的厚度一般在300～750μm，电阻率伟0.001～10Ω*CM；在结构层15表面通过LPCVD(低压化学气相沉积)的方法生长0.1～2μm第一Si3N4层16，在第一Si3N4层16上通过LPCVD或PECVD(等离子增强化学气相沉积)的方法生长0.5～4μm厚的第一SiO2层18，如图2所示，这两层薄膜材料用作后续工艺步骤的刻蚀掩模；
在第一SiO2层18表面通过涂胶、对准、曝光、显影、刻蚀等加工工序，在结构层15上形成第一光刻胶图形20、第一SiO2电极区图形18a、第一Si3N4电极区图形16a、第一SiO2外围区图形18b和第一Si3N4外围区图形16b，如图3所示，此时在这些图形间形成了第一窗口22，露出单晶硅结构层15的表面15c。
(2)深硅刻蚀除去第一窗口22对应的结构层15，一直刻蚀到埋氧层12表面，形成第一沟槽24、单晶硅电极15a和单晶硅外围15b，如图4所示；在刻蚀过程中，光刻胶也会按一定速率被刻蚀掉，特别是图形边缘部分，如果结构层15的厚度较厚，第一光刻胶图形20保护不足，则会露出第一SiO2层18，这也没有问题，由于SiO2的刻蚀速率很低，第一SiO2层18作为深硅刻蚀的硬掩模，可以保护其下面的第一Si3N4层16和结构层15不被刻蚀；
继续刻蚀埋氧层12，露出衬底上表面11a，如图5所示，此时如果没有第一光刻胶20的保护，第一SiO2层18也会被刻蚀，所以通常第一SiO2层18的厚度比埋氧层12的厚度要厚，但是即使第一SiO2层18被刻蚀掉，露出的第一Si3N4层16也能保护其下的结构层15不被刻蚀。
继续刻蚀，在硅衬底层11上刻蚀出衬底凹槽27，露出衬底凹槽表面11b，形成第二沟槽28，第二沟槽28的深度决定了多晶硅电极底部低于单晶硅电极底部的高度差；衬底凹槽27的深度D0为1～30μm；位于第一SiO2电极区图形18a下方的部分硅衬底层11未被蚀刻，形成衬底柱26，如图6所示。
(3)用O2等离子工艺加湿法清洗除去残留的第一光刻胶20和刻蚀过程中产生的聚合物等，再热氧化，在第二沟槽28内壁生长0.5～4μm厚的第二SiO2层30，其他区域由于有第一Si3N4电极区图形16a和第一Si3N4外围区图形16b的保护不会被氧化，如图7所示，第二SiO2层30的厚度决定了单晶硅电极与多晶硅电极间的水平间距。
(4)通过CVD生长原位掺杂的多晶硅34(或者先通过CVD工艺生长多晶硅种子层，再通过外延工艺生长多晶硅34)，多晶硅34填满第三沟槽32，如图8所示；
无掩模回蚀多晶硅34，形成多晶硅电极34a，如图9所示，多晶硅电极34a的上表面36低于结构层上表面15c，无掩模回蚀多晶硅34的量决定了多晶硅电极34a顶部低于单晶硅电极顶部的高度差，第二SiO2层30也露出一部分30a，在这过程中，结构层15由于上方有第一SiO2层18和第一Si3N4层16的保护，不会被刻蚀。
(5)通过CVD工艺淀积第二Si3N4层38，其厚度为0.1～1μm，第二Si3N4层38覆盖了多晶硅电极34a表面、第一SiO2层18上方以及第二SiO2层露出部分30a，如图10所示。
(6)通过喷涂或喷涂+旋涂的工艺，在第二Si3N4层38上涂覆一层第二光刻胶40，其厚度在多晶硅电极34a上方最厚，在台阶处的第二光刻胶40a最薄，如图11所示；
通过以O2为主要刻蚀气体的等离子刻蚀工艺，无掩模回蚀部分第二光刻胶40，只留下多晶硅电极34a表面的第二光刻胶图形40b，其他地方的第二光刻胶40被全部刻蚀掉，露出第二Si3N4层38，如图12所示。
(7)通过含氟气体的反应离子刻蚀工艺，刻蚀掉无第二光刻胶图形40b保护的第二Si3N4层38，留下多晶硅电极34a上方有第二光刻胶40保护的第二Si3N4层38，形成第二Si3N4硬掩模图形38a，如图13所示；
用HF溶液或气态HF腐蚀SiO2(包括全部第一SiO2层18、部分埋氧层12和全部第二SiO2层30)，在多晶硅电极34a和单晶硅电极15a间形成第二窗口45，用于后续工艺中在衬底凹槽表面11b上制作腐蚀硅衬底层的窗口，如图14所示，由于HF溶液或气态HF腐蚀是各向同性的，单晶硅电极15a尺寸较小，HF从单晶硅电极15a两边向中间腐蚀SiO2，单晶硅电极15a与衬底柱26之间的埋氧层12被完全除去，形成空隙42；单晶硅外围15b的尺寸比较大，而且HF只从一个方向腐蚀埋氧层12，所以外围埋氧层12仅被刻蚀掉一部分，单晶硅外围15b通过剩余的埋氧层12b固定在硅衬底层11上。此时单晶硅电极15a的侧面15e和底面15f、多晶硅电极34a的侧面34e和底面34f、衬底柱26及衬底凹槽表面11b都裸露出来；单晶硅电极15a表面有第一Si3N4电极区图形16a，多晶硅电极34a表面有第二Si3N4硬掩模图形38a，单晶硅外围15b表面有第一Si3N4外围区图形16b。
(8)热氧化，在单晶硅电极15a的侧面15e和底面15f、多晶硅电极34a的侧面34e和底面34f、衬底柱26以及衬底凹槽表面11b都生长有第三SiO2层47，其厚度在0.05～0.5μm之间；由于单晶硅电极15a表面有第一Si3N4电极区图形16a，多晶硅电极34a表面有第二Si3N4硬掩模图形38a，单晶硅外围15b表面有第一Si3N4外围区图形16b，所以它们的表面都没有生成第三SiO2层47，如图15所示。
(9)用C5F8、C5HF7或C3F6等为主要刻蚀气体的反应离子刻蚀SOI圆片10，反应离子49沿垂直于衬底凹槽表面11b的方向轰击第三SiO2层47，在硅衬底层11表面刻蚀出第三窗口50，其他部位因为有第一Si3N4电极区图形16a、第二Si3N4硬掩模图形38a和第一Si3N4外围极区图形16b的保护，没有被刻蚀，如图16所示。
(10)用XeF2透过第三窗口50腐蚀硅衬底层11，形成一个个互相独立的第一空腔52，如图17所示。XeF2腐蚀硅的反应属于向同性反应，随着反应的继续进行，第一空腔52不断扩大，并互相贯通，直至将衬底柱26完全腐蚀掉，同时衬底凹槽表面11b也被腐蚀掉，形成第二空腔54，单晶硅外围15b下面的硅衬底层11也被腐蚀掉一部分，如图18所示，在XeF2气体中，Si3N4和SiO2的腐蚀速度很慢，多晶硅电极34a和单晶硅电极15a四周因为有第二Si3N4硬掩模图形38a、第一Si3N4电极区图形16a和第三SiO2层47的保护，不会被腐蚀。
(11)用HF溶液或气态HF除去第三SiO2层47，然后再用CH3F或CH2FCHF2等反应气体的等离子设备或反应离子设备腐蚀Si3N4，也可以用加热的H3PO4溶液腐蚀Si3N4，除去第一Si3N4层16和第二Si3N4层38，释放MEMS结构，形成如图19所示的MEMS垂直电极结构。
本实施例制造的MEMS垂直电极结构，如图19所示，由单晶硅电极15a、多晶硅电极34a、第二空腔54、单晶硅衬底11、埋氧层12和单晶硅外围15b构成；第二空腔54位于单晶硅衬底11中，第二空腔54可为单晶硅电极15a和多晶硅电极34a沿垂直方向自由活动提供空间；第二空腔54的底部不平坦，但多晶硅电极34a底部与硅衬底11之间的间距D3大于电极可动行程，所以不影响MEMS结构的功能和可靠性；单晶硅电极15a与相邻的多晶硅电极34a间具有间隙G1和G2，G1和G2的大小由制造过程中的步骤(3)生长的第二SiO2层30的厚度决定，不取决于光刻对位和深硅刻蚀，所以G1和G2大小相等，控制精度好，这也是本发明能够实现自对准的原因；多晶硅电极34a顶部低于单晶硅电极15a顶部，高度差为D1，单晶硅电极15a底部高于多晶硅电极34a底部，高度差为D2，D1和D2的大小可以相等，也可以不相等；多晶硅电极34a和单晶硅电极15a可以沿垂直方向自由运动；单晶硅外围15b、埋氧层12和硅衬底11起到保护MEMS结构的作用。
以上所述仅是本发明的最佳实施方式。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明的技术方案进行若干变形或者等同替换，也应视为属于本发明的保护范围。
Claims (6)
1.一种MEMS垂直电极结构，其特征在于：由单晶硅电极、多晶硅电极、第二空腔、单晶硅衬底、埋氧层和单晶硅外围构成；第二空腔位于单晶硅衬底中，单晶硅电极与相邻的多晶硅电极间具有间隙G1和G2，G1和G2大小相等；多晶硅电极顶部低于单晶硅电极顶部，高度差为D1，单晶硅电极底部高于多晶硅电极底部，高度差为D2，多晶硅电极和单晶硅电极可以沿垂直方向自由运动，单晶硅外围、埋氧层和硅衬底起到保护MEMS结构的作用。
2.一种MEMS垂直电极结构的制造方法，其特征在于，包括以下步骤：
(1)在SOI单晶硅圆片的结构层表面生长第一Si3N4层和第一SiO2层，通过涂胶、对准、曝光、显影、刻蚀加工工序，在结构层上形成第一光刻胶图形、第一SiO2电极区图形、第一Si3N4电极区图形、第一SiO2外围区图形和第一Si3N4外围区图形，并在这些图形间形成了第一窗口，露出结构层表面；
(2)深硅刻蚀除去第一窗口对应的结构层，形成第一沟槽、单晶硅电极和单晶硅外围；继续刻蚀，在衬底硅层上刻蚀出衬底凹槽，露出衬底凹槽表面，形成第二沟槽和衬底柱；
(3)清洗并热氧化，在第二沟槽内壁生成第二SiO2层；
(4)通过CVD生长原位掺杂的多晶硅，再无掩模回蚀多晶硅，形成多晶硅电极，多晶硅电极上表面低于结构层上表面；
(5)淀积第二Si3N4层；
(6)在第二Si3N4层上涂覆第二光刻胶，再无掩模回蚀第二光刻胶，露出第二Si3N4层，并留下多晶硅电极表面的第二光刻胶图形；
(7)除去第二Si3N4层、第一SiO2层、第二SiO2层和部分埋氧层，在多晶硅电极和单晶硅电极间形成第二窗口，同时在单晶硅电极与衬底柱之间形成空隙；
(8)在单晶硅电极、多晶硅电极、衬底柱和衬底凹槽裸露面氧化生长第三SiO2层；
(9)在无光刻胶掩模的情况下，用反应离子刻蚀第三SiO2层，在硅衬底层表面形成第三窗口；
(10)透过第三窗口各向同性腐蚀硅衬底层，形成第二空腔；
(11)除去第三SiO2层、第一Si3N4层16和第二Si3N4层，释放MEMS结构，形成MEMS垂直电极结构。
3.根据权利要求2所述的MEMS垂直电极结构的制造方法，其特征在于：步骤(9)中反应离子刻蚀的刻蚀气体是C5F8、C5HF7或C3F6。
4.根据权利要求2所述的MEMS垂直电极结构的制造方法，其特征在于：步骤(3)生成的第二SiO2层的厚度决定了单晶硅电极和多晶硅电极间的水平间距。
5.根据权利要求4所述的MEMS垂直电极结构的制造方法，其特征在于：步骤(2)中的第二沟槽的深度决定了多晶硅电极底部低于单晶硅电极底部的高度差。
6.根据权利要求5所述的MEMS垂直电极结构的制造方法，其特征在于：步骤(4)中无掩模回蚀多晶硅的量决定了单晶硅电极顶部高于多晶硅电极顶部的高度差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311411001.0A CN117342516A (zh) | 2023-10-28 | 2023-10-28 | 一种mems垂直电极结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311411001.0A CN117342516A (zh) | 2023-10-28 | 2023-10-28 | 一种mems垂直电极结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117342516A true CN117342516A (zh) | 2024-01-05 |
Family
ID=89362897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311411001.0A Pending CN117342516A (zh) | 2023-10-28 | 2023-10-28 | 一种mems垂直电极结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117342516A (zh) |
-
2023
- 2023-10-28 CN CN202311411001.0A patent/CN117342516A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445053B1 (en) | Micro-machined absolute pressure sensor | |
| TWI637900B (zh) | 多層微機械結構的製造方法 | |
| US7943525B2 (en) | Method of producing microelectromechanical device with isolated microstructures | |
| WO2000016041A2 (en) | Formation of suspended beams using soi substrates, and application to the fabrication of a vibrating gyrometer | |
| AU2001280660A1 (en) | Micro-machined absolute pressure sensor | |
| EP3145857B1 (en) | Method of manufacturing a mems structure and use of the method | |
| KR100373739B1 (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
| EP1433199A1 (en) | Method for forming a cavity structure on soi substrate and cavity structure formed on soi substrate | |
| TWI636949B (zh) | 多層微機械結構 | |
| CN110342453B (zh) | 一种基于双光栅检测的微机电陀螺仪及其加工封装方法 | |
| KR100817813B1 (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
| US20230061430A1 (en) | Method for manufacturing an integrated system including a capacitive pressure sensor and an inertial sensor, and integrated system | |
| CN117342516A (zh) | 一种mems垂直电极结构的制造方法 | |
| CN218841706U (zh) | 自对准多晶硅单晶硅混合mems垂直梳齿电极 | |
| US8430255B2 (en) | Method of accurately spacing Z-axis electrode | |
| KR100416763B1 (ko) | 수직변위 측정 및 구동 구조체와 그 제조방법 | |
| KR100231711B1 (ko) | 마이크로 자이로스코프의 제작방법 | |
| CN115784143A (zh) | 自对准多晶硅单晶硅混合mems垂直电极及其制造方法 | |
| KR100620288B1 (ko) | 갭 필러를 이용한 진공 부유 구조체 및 이의 형성방법 | |
| JPH04302175A (ja) | 半導体加速度センサの製造方法 | |
| KR100643402B1 (ko) | 마이크로 센서의 부양체 및 그 제조방법 | |
| KR100658202B1 (ko) | 마이크로 구조물의 부양체 및 그 제조방법 | |
| Hsieh et al. | Toward the micromachined vibrating gyroscope using (111) silicon wafer process | |
| Iliescu et al. | Two masks process for high aspect ratio inertial sensors with ajustable range [ajustable read adjustable] | |
| Dan Cho et al. | Tactical Grade MEMS Gyroscopes Fabricated by the SBM Process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |