KR101462389B1

KR101462389B1 - 웨이퍼를 제조하는 방법

Info

Publication number: KR101462389B1
Application number: KR1020080071856A
Authority: KR
Inventors: 제임스 에프 디트리
Original assignee: 허니웰 인터내셔널 인코포레이티드
Priority date: 2007-07-23
Filing date: 2008-07-23
Publication date: 2014-11-17
Also published as: US7563720B2; KR20090010930A; US20090026559A1; EP2019081A2; JP5441371B2; EP2019081B1; EP2019081A3; JP2009027176A

Abstract

도핑되지 않은 실리콘층을 둘러싸는 두 개의 도핑된 층을 가지며 MEMS 장치에 사용하기 위한 웨이퍼가 개시된다. 도핑되지 않은 코어 주위에 두 개의 도핑된 층을 제공함으로써, 실리콘의 격자 구조에서의 압력이 견고하게 도핑된 층에 비해 감소된다. 따라서, 휘어짐 및 구부러짐과 관련된 문제가 감소된다. 웨이퍼는 딥 리액티브 이온 에칭에 의해 패터닝된 산화층을 포함할 수도 있다. 제1 딥 리액티브 이온 에칭은 층들에 트랜치를 형성한다. 트랜치의 벽은 붕소 원자로 도핑된다. 제2 딥 리액티브 이온 에칭은 트랜치의 하벽을 제거한다. 웨이퍼는 실리콘 기판으로부터 분리되고 적어도 하나의 글래스 웨이퍼에 본딩된다.

MEMS, 웨이퍼, 도핑, 붕소, 딥 리액티브 이온 에칭

Description

웨이퍼를 제조하는 방법{METHOD OF PRODUCING WAFER}

본 발명은 MEMS(micro-electromechanical system) 장치로 사용하기 위한 웨이퍼 및 웨이퍼를 제조하는 방법에 관한 것으로, 보다 상세하게는, 큰 에피택셜 층 두께를 요하는 MEMS 장치를 위한 웨이퍼 및 도핑되지 않은 층의 양측에 도핑되지 않은 코어 및 고도로 도핑된 층을 이용함으로써 상기 웨이퍼를 제조하는 방법에 관한 것이다.

많은 종래의 MEMS 장치를 제조하는 방법들은 붕소 원자가 다량 도핑된 실리콘층을 사용한다. 다량 도핑된 실리콘은 에칭 과정 동안 도핑되지 않은 실리콘보다 훨씬 느리게 용해되기 때문에, 다량 도핑된 실리콘은 에칭 과정의 영향의 큰 제어를 필요로 한다.

도핑 과정 동안, 붕소 원자는 실리콘층의 크리스털 격자에 추가될 수 있다. 붕소 원자가 실리콘 크리스털 격자 구조에 추가될 때, 상기 구조내에서 더 작은 붕소 원자가 큰 실리콘 원자를 대체한다. 이는 크리스털 격자 구조에서 구조적인 압 력을 야기한다. 구조적인 압력의 양은 다량 도핑된 실리콘층의 두께와 함께 증가한다. MEMS 장치는 일반적으로 두꺼운 에피택셜 층, 어떤 경우에는 20μm 이상을 요한다.

때때로, 큰 에피택셜 층 두께를 갖는 웨이퍼를 제조할 때, 다량 도핑된 실리콘층의 높은 구조적인 압력에 의해 어떤 문제들이 야기된다. 예를 들면, 다량 붕소가 도핑된 실리콘층에서 붕소 원자의 작은 크기로 인해 생성되는 구조적인 압력은, 도핑된 실리콘층의 크리스털 격자 구조가 도핑되지 않은 웨이퍼의 격자 구조와 정렬함에 따라, 웨이퍼가 구부러지거나 휘어지는 것을 야기할 수도 있다. 이는 웨이퍼가 손상되거나 사용에 부적합하게 되는 것을 야기할 수도 있다. 다량 도핑된 실리콘층의 구조적인 압력은 다량 도핑된 실리콘층의 두께와 함께 증가하기 때문에, 웨이퍼를 제조하는데 사용될 수 있는 에피택셜 층의 두께에는 상한이 있다. 즉, 웨이퍼가 MEMS 장치의 제작 공차(manufacturing tolerance) 요구조건 내에 남을 수 있도록, 구조적인 압력에 의해 야기되는 휘어짐의 정도가 충분히 작은 두께여야 한다.

그러나, 회전 센서(gyroscopic sensor)와 같은 특정 종류의 MEMS 장치들은, 종래의 방법에 의해 상술한 휘어짐의 문제를 경험하지 않고 제조될 수 있는 에피택셜 층 두께보다 더 큰 에피택셜 두께를 요한다. 두꺼운 에피택셜 층을 요하는 용인 가능한 반도체 회로를 제조할 수 있기 위해 웨이퍼의 휘어짐을 최소화하는 현재의 방법은 가격이 비싸고 시간이 많이 소요된다.

큰 에피택셜 층 두께를 갖는 웨이퍼를 제조하는 방법 중 하나는, 압력의 균 형을 맞추기 위해 웨이퍼의 뒷면에 제2 에피택셜 층을 증착하는 것이다. 그러나, 뒷면의 에피택셜 층을 추가하는 과정은 추가적인 비용과 재료를 수반하고 추가적인 제조 시간을 요한다. 또한, 이 방법을 사용하더라도 제조되는 에피택셜 층의 두께에는 상한이 존재한다.

큰 에피택셜 층 두께를 갖는 웨이퍼를 제조하는 다른 방법은, 도핑된 에피택셜 층에 게르마늄 원소를 증착하는 것이다. 게르마늄 원소는 실리콘 원소보다 크기가 크기 때문에, 게르마늄 원소의 큰 크기는 작은 붕소 원소에 의해 야기되는 에피택셜 층에서의 압력을 감소시킨다. 그러나, 이 과정은 웨이퍼를 제조하는데 추가의 시간 및 추가의 다른 재료인 게르마늄을 요하며, 웨이퍼가 구부러지거나 휘어지는 문제는 여전히 제어하기 힘들다. 또한, 이 방법을 사용하더라도 제조되는 에피택셜 층의 두께에는 상한이 존재한다.

따라서, 뒷면의 에피택셜 층을 추가함에 의해 제조되는 웨이퍼의 비용은, 큰 에피택셜 두께를 요하지 않고 뒷면의 에피택셜 층의 증착을 요하지 않는 웨이퍼들보다 크게 높다.

다량 도핑된 에피택셜 층을 갖는 MEMS 장치를 제조할 때 직면하는 추가적인 문제는 비틀림이다. 에피택셜 층에서의 어떠한 비균일성이라도, 웨이퍼가 제조되는 실리콘 기판으로부터 제거되는 웨이퍼가 뒤틀리는 것을 야기할 수도 있다. 이러한 비균일성은 잘 이해되지 않고 쉽게 통제되지 않는다. 에피택셜 층에서의 과도한 비틀림은, MEMS 장치의 물리적 형태에서 찌그러짐은 장치의 질의 저하를 야기하기 때문에, 웨이퍼가 사용에 부적합하게 되게 할 수도 있다. 이는 결함이 있는 웨이퍼가 식별되어 제조 스팩을 만족시키는 웨이퍼 군으로부터 제거되어야 한다는 점에서, 제조 과정에 추가의 비용을 더한다.

따라서, 두꺼운 에피택셜 층을 요하는 MEMS 장치를 제조하는 개선된 방법이 요구된다.

본 발명은 MEMS 장치에서 사용하기 위한 웨이퍼 및 웨이퍼를 제조하는 방법에 관한 것이다. 상기 웨이퍼에는 다량 도핑된 제1 실리콘층, 도핑되지 않은 실리콘층, 및 다량 도핑된 제2 실리콘층이 증착된다. 상기 구조는, MEMS 장치를 제조하는 종래의 방법에서 사용되는 것보다 작은 도핑된 실리콘층의 두께 때문에, 웨이퍼 상에서 더 작은 압력을 유발한다. 따라서, 에피택셜 층은 웨이퍼의 크리스털 격자 구조를 갖는 크리스털 격자 구조와 정렬을 시도할 때 웨이퍼 상에서 더 작은 압력을 가한다. 웨이퍼에서의 더 작은 격자 압력은 웨이퍼의 구부러짐과 같은 MEMS 장치의 제조와 관련된 문제를 감소시킬 수 있다. 또한, 본 발명의 웨이퍼를 제조하는 방법은, 실리콘층이 웨이퍼의 한쪽 면에만 형성될 필요가 있기 때문에 현재 알려진 방법보다 비용이 적게 소요된다.

산화층을 패터닝하기 위한 포토레지스트 층의 사용은, 웨이퍼가 딥 리액티브 이온 에칭(deep reactive ion etching)에 의해 두 번 에칭될 수 있도록 허용하는 마스크를 생성한다. 포토레지스트는 자외선에 노출됨에 의해 광학적으로 패터닝되고, 광학 패터닝에 의해 포토레지스트가 제거된 위치에서 산화층이 에칭된다. 잔여 포토레지스트는 습식 스트립(wet strip), 플라즈마 에싱(plasma ashing), 또는 다른 종래의 방법에 의해 제거된다. 웨이퍼는, 웨이퍼의 실리콘층에서 트랜치를 생성하는 딥 리액티브 이온 에칭에 노출된다. 트랜치는 트랜치의 측벽과 바닥에 다량 도핑된 실리콘층을 형성하기 위해 도핑된다. 트랜치 하부의 도핑된 층은, 제1 딥 리액티브 이온 에칭을 위해 산화층에 의해 형성된 동일 패턴을 사용하여 제2 딥 리액티브 이온 에칭에 의해 제거된다. 이후, 산화층은 제거되고, 웨이퍼는 글래스 웨이퍼에 본딩되며, 도핑되지 않은 실리콘 기판은 제거된다. 다른 예에서는, 글래스 웨이퍼는 웨이퍼의 상부 및 하부 표면에 본딩된다.

본 발명은 다량의 붕소 도핑으로 인한 격자 압력에 기한 과도한 구부러짐 또는 휘어짐 없이 큰 에피택셜 층을 견딜 수 있는 웨이퍼를 생성하는 비용 효율이 높은 방법이다.

다른 측면 및 이점들뿐만 아니라 상기 측면 및 이점들은 첨부하는 도면을 참조하여 다음의 상세한 설명을 읽음으로써 당업자에게 명백해 질 것이다. 또한, 과제 해결 수단은 예에 불과하며 청구된 본 발명의 범위를 제한하지 않는다.

이하, 바람직한 실시예가 첨부된 도면을 참조하여 기술된다. 여러 도면에서 동일 참조 번호는 동일 소자를 나타낸다.

마이크로 전기 기계 시스템(micro-electromechanical system; MEMS) 장치에서 사용하기 위한 웨이퍼 및 상기 웨이퍼를 제조하는 방법이 기재된다. 도 1a 내지 도 1h는 도핑되지 않은 코어 실리콘층 주위에 두 개의 고도로 도핑된 층을 갖는 웨이퍼를 제조 및 패터닝하는 방법을 도시한다. 도 2 내지 도 7 및 도 8 내지 도 14는, MEMS 장치에서 사용하기 위한 큰 에피택셜 층 두께를 요하는 웨이퍼를 제조하기 위해 웨이퍼를 처리하는 방법의 두 개의 실시예를 도시한다.

도 1a는 실리콘 기판(103) 및 하부 도핑된 실리콘층(105)을 도시한다. 하부 실리콘층(105)은 실리콘 기판(103)상에 위치하며, 실리콘 및 붕소 원자를 포함하는 가스(106)를 실리콘 기판(103)에 가함으로써 증착될 수 있다. 실리콘 및 붕소 원자는 실리콘 기판(103)상에 증착되어 하부 도핑된 실리콘층(105)을 형성한다. 붕소 및 실리콘 원자의 상대적인 농도는 원하는 도핑 역치를 얻을 수 있도록 변경될 수 있으며, 웨이퍼의 고객 또는 제조자에 의해 결정될 수 있다. 하부 도핑된 실리콘층(105)에서의 붕소 원자의 일반적인 농도는 5x10¹⁹cm^-3과 5x10²⁰cm^-3사이이다. 하부 도핑된 실리콘층(105)은 임의의 두께일 수 있으며, 바람직하게는 1μm이하이다.

도 1b는 하부 도핑된 실리콘층(105) 및 도핑되지 않은 실리콘 코어 층(107)을 갖는 실리콘 기판(103)을 도시한다. 도핑되지 않는 실리콘 코어 층(107)은 실리콘 원자를 포함하는 가스(108)를 가함으로써 증착된다. 도핑되지 않은 실리콘 코어 층(107)은, 도 1c에 도시된 바와 같이, 원하는 두께의 에피택셜 층(113)을 얻기 위 해 필요한 두께로 증착될 수 있다.

도 1c는 실리콘 기판(103), 하부 도핑된 실리콘층(105), 도핑되지 않은 실리콘 코어 층(107) 및 상부 도핑된 실리콘층(109)을 도시한다. 상부 도핑된 실리콘층(109)은, 도 1a와 관련하여 기재한 바와 같이, 도핑되지 않은 실리콘 코어 층(107)에 실리콘 및 붕소 원자를 포함하는 가스(106)를 가함으로써 증착될 수 있다. 상부 도핑된 실리콘층(109)은 임의의 두께일 수 있으며, 바람직하게는 1μm이하이다.

웨이퍼의 층들이 증착되고 있는 동안, 붕소 원자는 상부 및 하부 도핑된 실리콘층(109, 105)에 인접하는 실리콘층들(103, 107)로 확산될 수도 있다. 도핑 농도 및 상부 및 하부 도핑된 실리콘층(109, 105)의 두께는 모두 상기 "도핑 누출(doping leak)" 문제를 보완하기 위해 적합하게 될 수 있다.

도 1d는 실리콘 기판(103), 하부 도핑된 실리콘층(105), 도핑되지 않은 실리콘 코어 층(107), 상부 도핑된 실리콘층(109) 및 산화층(111)을 포함하는 에칭되지 않은 웨이퍼를 도시한다. 하부 도핑된 실리콘층(105), 도핑되지 않은 실리콘 코어 층(107) 및 상부 도핑된 실리콘층(109)이 에피택셜 층(113)을 형성한다.

산화층(111)은 이산화실리콘의 합성물일 수도 있다. 산화층(111)은 딥 리액티브 이온 에칭을 위한 마스크로서 기능을 하며, 이는 도 2와 관련하여 추가로 설명한다. 산화층(111)은 종래의 방법에 의해 증착될 수도 있다.

도 1e에 도시된 바와 같이, 포토레지스트 층(115)이 산화층(111) 상에 증착된다. 포토레지스트(115)는 양 또는 음의 포토레지스트일 수 있고, 종래 알려진 임 의의 종류의 포토레지스트일 수 있다.

도 1f에 도시된 바와 같이, 포토레지스트(115)는 딥 리액티브 이온 에칭을 위한 원하는 패턴을 얻기 위해 포토레지스트(115)에 자외선을 가함으로써 패터닝되며, 이는 도 2와 관련하여 추가로 설명한다.

도 1g는 패터닝된 포토레지스트 층(115) 및 패터닝된 산화층(111)을 갖는 에칭되지 않은 웨이퍼를 도시한다. 산화층(111)은 산화층(111)을 플라즈마 에칭 또는 플루오르화 수소산 용액일 수도 있는 버퍼드 산화 에칭(buffered oxide etch)으로 에칭함으로써 패터닝된다. 에칭은 포토레지스트(115)가 남아있지 않은 영역에서 산화층(111)을 제거한다. 이러한 방법으로, 산화층(111)은 산화 패턴(117)으로 패터닝되며, 이는 실리콘층들(105, 107, 109)의 딥 리액티브 이온 에칭을 위한 패턴으로서 기능하는데, 이는 도 2와 관련하여 추가로 설명한다.

도 1h는 에칭되지 않은 웨이퍼를 도시한다. 잔여 포토레지스트(115)는 습식 스트립 또는 플라즈마 에싱과 같은 종래의 방법에 의해 제거될 수 있고, 산화 패턴(117)의 형태로 에칭된 산화층(111)을 남긴다. 이 상태의 에칭되지 않은 웨이퍼는 에칭되지 않은 웨이퍼의 실리콘층들(105, 107, 109)을 패터닝하기 위해 딥 리액티브 이온 에칭에 의해 원하는 패턴으로 에칭될 수 있는데, 이는 도 2와 관련하여 추가로 설명한다.

도 2는 딥 리액티브 이온 에칭 후의 웨이퍼(201)를 도시한다. 다른 에칭 방법 역시 사용될 수도 있다. 산화 패턴(117)은 남아있는 영역의 웨이퍼(201)를 보호하고 에칭되어야 할 웨이퍼(201)의 부분만을 딥 리액티브 이온 에칭에 노출시킨다. 딥 리액티브 이온 에칭은 웨이퍼(201)에서 트랜치(207)를 생성한다. 트랜치(207)의 깊이는 웨이퍼(201)가 딥 리액티브 이온 에칭 과정에 노출된 시간의 길이에 따라 달라진다.

본 실시예는 트랜치(207)가 하부 도핑된 실리콘층(105)의 아래 및 실리콘 기판(103) 안쪽으로 확장된 것을 보여준다. 그러나, 트랜치(207)의 깊이는 도 2에 도시된 깊이보다 감소되어, 하부 도핑된 실리콘층(105)을 통과함이 없이 하부 도핑된 실리콘층(105)으로만 확장될 수도 있다. 트랜치(207)는 트랜치 측벽(203)과 트랜치 하벽(205)을 갖는다. 트랜치 하벽(205)은 평평할 수도 있고 둥글 수도 있다.

도 3은 에칭된 표면의 도핑 후의 웨이퍼(201)를 도시한다. 트랜치 측벽(203) 및 트랜치 하벽(205)은, 트랜치 측벽(203)과 트랜치 하벽(205)에 붕소 원자를 가하고 트랜치 측벽(203)과 트랜치 하벽(205)에 열을 가함으로써 도핑될 수 있다. 트랜치 측벽(203)과 트랜치 하벽(205)은 원하는 도핑 역치 및 도핑된 층의 두께를 얻도록 도핑되며, 이는 웨이퍼의 고객 또는 제조자에 의해 결정될 수도 있다. 열이 트랜치 측벽(203)과 트랜치 하벽(205)에 가해지는 동안, 붕소 원자는 실리콘의 크리스털 격자 구조로 확산된다. 일 실시예에서, 트랜치 측벽(203)과 트랜치 하벽(205)은 1000℃ 및 1200℃ 사이의 온도로 도핑될 수도 있다. 도핑된 실리콘층에서 일반적인 붕소 원자의 농도는 5x10¹⁹cm^-3과 5x10²⁰cm^-3사이이다. 도핑 과정 후, 트랜치 측벽(203)과 트랜치 하벽(205)은 도핑된 트랜치 측벽(303)과 도핑된 트랜치 하벽 (305)을 포함하는 도핑된 층을 가진다.

도 4는 트랜치 하벽 에칭(403)을 형성하기 위해 에칭된 도핑된 트랜치 하벽(305)을 갖는 웨이퍼(201)를 도시한다. 산화층(111)이 트랜치 측벽(203) 및 트랜치 하벽(205)의 도핑 후에 남아있기 때문에, 웨이퍼(201)는 원래의 산화 패턴 (117)에 따라 다시 패터닝될 수도 있다. 산화층(111)의 존재는, 도핑된 트랜치 하벽(305)을 제거하기 위해 트랜치 하벽(205)이 딥 리액티브 이온 에칭 과정에 의해 다시 에칭될 수 있도록 허용한다.

도핑된 트랜치 하벽(305)은 딥 리액티브 이온 에칭 과정을 통해 제거되고 실리콘 기판(103)이 노출된다. 도 2와 관련하여 설명한 바와 같이, 트랜치(207)가 하부 도핑된 실리콘층(105) 아래로 확장되도록 에칭되기 때문에, 트랜치 측벽(203)을 도핑하는 과정은 실리콘 기판(103)으로 확장될 수도 있는 도핑된 트랜치 측벽(303)을 생성한다. 도핑된 트랜치 하벽(305)이 에칭될 때, 도핑된 트랜치 측벽(303)은 남아있는 하부 도핑된 실리콘층(105)을 지나서 확장될 수도 있다. 이러한 하부 도핑된 실리콘층(105)을 지난 확장은 도핑된 도파관을 형성한다.

도 5에 도시된 바와 같이, 산화층(111)의 잔여 부분은 버퍼드 산화 에칭으로 산화 패턴(117)을 에칭함으로써 제거된다.

도 6에 도시된 바와 같이, 글래스 웨이퍼(407)는 웨이퍼(201)에 본딩된다. 글래스 웨이퍼(407)는 애노딕 본딩(anodic bonding)에 의해 상부 도핑된 실리콘층 (109)에 본딩될 수도 있다. 애노딕 본딩에서, 글래스 웨이퍼(407)를 상부 도핑된 실리콘층(109)에 지지하기 위해 압력이 글래스 웨이퍼(407)에 가해지고, 글래스 웨이퍼(407)에 열 및 전압이 가해진다. 이는 글래스 웨이퍼(407)를 상부 실리콘층 (109)에 지지하는 정전하 본딩(electrostatic bonding)을 형성한다. 글래스 웨이퍼(407)는 다른 종래의 수단에 의해 본딩될 수도 있다.

글래스 웨이퍼(407)는 글래스 웨이퍼(407)의 횡단면에 오목부(409)를 갖는다. 오목부(409)는 글래스 웨이퍼(407)가 상부 도핑된 실리콘층(109)의 일부에 본딩되도록 허용하고, 웨이퍼(201)의 다른 부분이 글래스 웨이퍼(407)에 접착되지 않도록 허용한다. 이러한 방법으로, 글래스 웨이퍼(407)에 고정되지 않은 웨이퍼(201)의 부분이 MEMS 장치의 움직임에 대응하여 움직일 수도 있다. 웨이퍼 (201)의 고정되지 않은 부분의 움직임은 MEMS 장치의 움직임 또는 가속에 대한 정보를 얻기 위해 센싱될 수도 있다.

도 7에 도시된 바와 같이, 실리콘 기판(103)은 제거된다. 실리콘 기판(103)은 에틸렌디아민 피로카텍올 처리("EDP 처리")에 의해 하부 도핑된 실리콘층(105)으로부터 제거될 수도 있다. 이는 웨이퍼(701)를 형성한다. 웨이퍼(701)는 MEMS 장치 또는 가속도계 또는 큰 에피택셜 층 두께를 요하는 다른 장치로서 사용될 장치에 삽입될 수도 있다.

대안으로, 웨이퍼(201)는 에칭된 트랜치가 하부 도핑된 실리콘층(105)을 지나서 확장하지 않도록 처리될 수도 있다. 본 실시예에서, 웨이퍼는 도 1a 내지 도 1h와 관련하여 위에서 설명한 바에 따라 제조된다. 이후, 도 8에 도시된 바와 같이, 도 1h의 웨이퍼는 딥 리액티브 이온 에칭에 노출되고, 이는 딥 리액티브 이온 에칭에 노출된 표면을 에칭한다. 이러한 방법으로, 산화 패턴(117)은 에칭되어야 할 웨이퍼(201)의 부분만을 딥 리액티브 이온 에칭에 노출시킨다.

딥 리액티브 이온 에칭은 웨이퍼(801)에서 트랜치(807)를 형성한다. 트랜치 (807)는 트랜치 측벽(803)과 트랜치 하벽(805)을 갖는다. 본 실시예는 트랜치(807)가 하부 도핑된 실리콘층(105) 안에서 끝나는 것을 도시한다.

도 9는 트랜치 측벽(803) 및 트랜치 하벽(805)이 붕소 원자로 도핑된 후의 웨이퍼(801)를 도시한다. 도 2와 관련하여 상술한 바와 같이, 붕소 원자가 트랜치(807)의 표면에 가해지고, 열이 원하는 도핑 역치로 웨이퍼(801)에 가해진다. 도핑 과정 후, 트랜치 측벽(803)은 도핑된 트랜치 측벽(903)을 포함하는 도핑된 층을 갖는다. 트랜치 하벽(805)은 하부 도핑된 실리콘층(105)으로 만들어지기 때문에 원래 도핑되었으나, 도핑 과정 동안, 트랜치 하벽(805)의 도핑된 부분은 도핑 농도에 있어 증가할 수도 있고 붕소 원자는 실리콘 기판(103) 더 안으로 확산할 수도 있다.

도 10은 트랜치 하벽(805)이 에칭되어 실리콘 기판(103)을 노출시키는 웨이퍼(801)를 도시한다. 트랜치 측벽(803) 및 트랜치 하벽(805)의 도핑 후에 산화층 (111)이 남아있기 때문에, 웨이퍼(801)는 원래의 산화 패턴(117)에 따라 다시 패터닝될 수도 있다. 도핑된 트랜치 하벽(805)이 딥 리액티브 이온 에칭 과정에 의해 제거된 후, 실리콘 기판(103)이 노출된다. 도 8과 관련하여 설명한 바와 같이, 트랜치(807)는 다량 도핑된 실리콘층(105)의 너비 안에서 끝나도록 에칭되기 때문에, 도핑된 트랜치 하벽(805)을 제거하는 것은 하부의 다량 도핑된 실리콘층(105)과 만나도록 확장되고 도 4와 관련하여 설명한 바와 같이 도핑된 도파관(405)을 포함하지 않는 도핑된 트랜치 측벽(903)을 형성한다.

도 11에 도시된 바와 같이, 산화층(111)의 잔여 부분은 버퍼드 산화 에칭으로 산화 패턴(117)을 제거함에 의해 제거된다.

도 12에 도시된 바와 같이, 클래스 웨이퍼(407)는 웨이퍼(801)에 본딩된다. 글래스 웨이퍼(407)는 도 6과 관련하여 설명한 바와 같이 애노딕 본딩에 의해 상부 도핑된 실리콘층(109)에 본딩될 수도 있다.

도 13에 도시된 바와 같이, 실리콘 기판(103)은 제거된다. 실리콘 기판(103)은 에틸렌디아민 피로카텍올 처리("EDP 처리")에 의해 하부 도핑된 실리콘층(105)으로부터 제거될 수도 있다.

도 14에 도시된 바와 같이, 제2 글래스 웨이퍼(407)는 웨이퍼(801)에 본딩된다. 제2 글래스 웨이퍼(407)는 도 6 및 도 12와 관련하여 설명한 바와 같이 웨이퍼 (801)에 본딩될 수도 있다. 이는 웨이퍼(1401)를 형성한다.

웨이퍼(1401)에 도핑된 도파관(405)이 존재하지 않기 때문에, 제1 및 제2 글래스 웨이퍼(407)는 웨이퍼(1401)의 양측에 본딩될 수도 있다. 이러한 방법으로, 웨이퍼(801)의 부착되지 않은 부분의 움직임이 제1 및 제2 글래스 웨이퍼(407) 모두와 관하여 센싱될 수도 있고, 이로 인해 MEMS 장치의 정확성을 향상된다.

도핑된 도파관(405)의 부재는, 붕소 쉘 실리콘 구조(1401)의 균형이 두 개의 글래스 웨이퍼(407)가 붕소 쉘 실리콘 구조(1401)의 양측에 본딩될 수 있도록 허용하고 따라서 더 정확한 판독을 제공하기 때문에, 몇몇 응용에서 유리할 수 있다. 그러나, 도핑된 도파관(405)을 갖지 않는 웨이퍼(801)의 획득은 에칭 깊이의 매우 충분한 제어를 요한다.

도핑되지 않은 실리콘 코어 층(107) 주위의 하부 도핑된 실리콘층(105) 및 상부 도핑된 실리콘층(109)을 사용하는 것은, 이 구조가 실리콘의 크리스털 격자에 더 작은 내부 압력을 가지므로 큰 에피택셜 층을 요하는 MEMS 장치의 생산에 있어 향상된 효율을 제공한다. 이러한 감소된 크리스털 격자 압력은 제조된 웨이퍼를 사용 불가능하게 할 수도 있는 비틀림 및 휘어짐의 문제를 감소시킨다. 또한, 크리스털 격자 압력의 영향을 제어하기 위해 웨이퍼의 뒷면에 지지 에피택셜 층을 증착할 필요가 없다. 이는 생산에 필요한 비용 및 시간을 크게 절감시킨다.

설명된 실시예들은 단지 예에 불과한 것으로, 본 발명의 범위를 제한하는 것으로 받아들여서는 안 된다. 예를 들어, 다른 재료 또는 제조 과정이 사용될 수도 있다. 청구항은 그 효과가 기재되지 않는 한 기재된 순서 또는 소자로 제한되어서는 안 된다. 따라서, 하기의 청구항의 범위 및 사상 내에 속하는 모든 실시예 및 그 균등물이 본 발명으로 청구된다.

도 1a는 일 실시예에 따른 실리콘 기판 및 하부 도핑된 실리콘층의 측면도,

도 1b는 일 실시예에 따른 실리콘 기판, 하부 도핑된 실리콘층, 및 도핑되지 않은 실리콘 코어 층의 측면도,

도 1c는 일 실시예에 따른 실리콘 기판, 하부 도핑된 실리콘층, 및 도핑되지 않은 실리콘 코어 층 및 상부 도핑된 실리콘층을 포함하는 에칭되지 않는 웨이퍼의 측면도,

도 1d는 일 실시예에 따른 산화층을 갖는 에칭되지 않은 웨이퍼의 측면도,

도 1e는 일 실시예에 따른 산화층 및 포토레지스트 층을 갖는 에칭되지 않은 웨이퍼의 측면도,

도 1f는 일 실시예에 따른 산화층 및 패터닝된 포토레지스트 층을 갖는 에칭되지 않은 웨이퍼의 측면도,

도 1g는 일 실시예에 따른 에칭된 산화층을 갖는 에칭되지 않은 웨이퍼의 측면도,

도 1h는 일 실시예에 따른 에칭된 산화층을 갖고 포토레지스트 층이 제거된 에칭되지 않은 웨이퍼의 측면도,

도 2는 일 실시예에 따른 딥 리액티브 이온 에칭 후의 웨이퍼의 측면도,

도 3은 일 실시예에 따른 에칭된 표면의 도핑 후의 웨이퍼의 측면도,

도 4는 일 실시예에 따른 에칭된 트랜치 하벽을 갖는 웨이퍼의 측면도,

도 5는 일 실시예에 따른 에칭된 트랜치 하벽을 갖고 산화층이 제거된 웨이 퍼의 측면도,

도 6은 일 실시예에 따른 에칭된 트랜치 하벽을 갖고 산화층이 제거되고 글래스 웨이퍼에 본딩된 웨이퍼의 측면도,

도 7은 일 실시예에 따른 실리콘 기판이 제거된 후의 웨이퍼의 측면도,

도 8은 일 실시예에 따른 딥 리액티브 이온 에칭 후의 웨이퍼의 측면도,

도 9는 일 실시예에 따른 에칭된 표면의 도핑 후의 웨이퍼의 측면도,

도 10은 일 실시예에 따른 에칭된 트랜치 하벽을 갖는 웨이퍼의 측면도,

도 11은 일 실시예에 따른 에칭된 트랜치 하벽을 갖고 산화층이 제거된 웨이퍼의 측면도,

도 12는 일 실시예에 따른 에칭된 트랜치 하벽을 갖고 산화층이 제거되고 글래스 웨이퍼에 본딩되며 도핑된 도파관이 없는 웨이퍼의 측면도,

도 13은 일 실시예에 따른 실리콘 기판 제거 후의 웨이퍼의 측면도, 그리고

도 14는 일 실시예에 따른 웨이퍼의 양측에 본딩된 클래스 웨이퍼를 갖는 웨이퍼의 측면도이다.

Claims

실리콘 기판을 제공하는 단계;

상기 실리콘 기판 상에 하부 도핑된 실리콘층을 증착하는 단계;

상기 하부 도핑된 실리콘층 상에 도핑되지 않은 실리콘 코어 층을 증착하는 단계;

상기 도핑되지 않은 실리콘 코어 층 상에 상부 도핑된 실리콘층을 증착하는 단계;

상기 상부 도핑된 실리콘층 상에 산화층을 증착하는 단계;

상기 산화층 상에 패턴으로 포토레지스트 층을 증착하는 단계;

상기 포토레지스트 층에 의해 보호되지 않은 상기 산화층을 에칭하는 단계;

상기 상부 도핑된 실리콘층으로부터 에칭된 상기 산화층을 제거하는 단계;

제1 글래스 웨이퍼를 잔여의 상기 상부 도핑된 실리콘층의 하나 이상의 표면에 본딩하는 단계; 및

상기 하부 도핑된 실리콘층으로부터 상기 실리콘 기판을 제거하는 단계

를 포함하는,

마이크로 전기 기계 시스템에서 사용하기 위한 웨이퍼를 제조하는 방법.
제1항에 있어서,

에칭된 상기 산화층을 사용하여 딥 리액티브 이온 에칭을 패터닝하는 단계를 더 포함하며,

상기 딥 리액티브 이온 에칭은 상기 웨이퍼에 하나 이상의 트랜치를 형성하며, 상기 하나 이상의 트랜치는 상기 하부 도핑된 실리콘층, 상기 도핑되지 않은 실리콘 코어 층 및 상기 상부 도핑된 실리콘층을 통해 확장하거나; 또는

상기 딥 리액티브 이온 에칭은 상기 웨이퍼에 하나 이상의 트랜치를 형성하며, 상기 하나 이상의 트랜치는 상기 도핑되지 않은 실리콘 코어 층 및 상기 상부 도핑된 실리콘층을 통해 확장하고, 상기 하부 도핑된 실리콘층에서 끝나는,

마이크로 전기 기계 시스템에서 사용하기 위한 웨이퍼를 제조하는 방법.
제2항에 있어서,

상기 하나 이상의 트랜치의 측벽 및 하벽의 하나 이상을 도핑하는 단계를 더 포함하고,

제2 딥 리액티브 이온 에칭이 상기 하나 이상의 트랜치의 하벽을 에칭하는,

마이크로 전기 기계 시스템에서 사용하기 위한 웨이퍼를 제조하는 방법.
제1항에 있어서,

제2 글래스 웨이퍼를 잔여의 상기 하부 도핑된 실리콘층의 하나 이상의 표면에 본딩하는 단계를 더 포함하고,

상기 하부 도핑된 실리콘층 및 상기 상부 도핑된 실리콘층은 각각 붕소로 도핑되는,

마이크로 전기 기계 시스템에서 사용하기 위한 웨이퍼를 제조하는 방법.
삭제
삭제
삭제
삭제
삭제
삭제