JPH09223690A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09223690A JPH09223690A JP2945196A JP2945196A JPH09223690A JP H09223690 A JPH09223690 A JP H09223690A JP 2945196 A JP2945196 A JP 2945196A JP 2945196 A JP2945196 A JP 2945196A JP H09223690 A JPH09223690 A JP H09223690A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor device
- layer
- manufacturing
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】作業性が良く、かつ、良好な歩留まりを有する
半導体装置の製造方法を提供する。 【解決手段】半導体装置の製造方法において、シリコン
基板１の表面に絶縁層２を形成した後、絶縁層２上にシ
リコン層３を形成する工程と、このシリコン層３の一部
を選択的にエッチングする工程と、このエッチングによ
って除去されたシリコン層３の一部を介して、絶縁層２
の湿式エッチングを適量行い、絶縁層２の一部を残した
状態で湿式エッチングを停止する工程と、残された絶縁
層２の一部をドライエッチングによって除去する工程と
を具備する。
半導体装置の製造方法を提供する。 【解決手段】半導体装置の製造方法において、シリコン
基板１の表面に絶縁層２を形成した後、絶縁層２上にシ
リコン層３を形成する工程と、このシリコン層３の一部
を選択的にエッチングする工程と、このエッチングによ
って除去されたシリコン層３の一部を介して、絶縁層２
の湿式エッチングを適量行い、絶縁層２の一部を残した
状態で湿式エッチングを停止する工程と、残された絶縁
層２の一部をドライエッチングによって除去する工程と
を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】近年、装置の小型、軽量化のために、サ
ーフェースマイクロマシーニング技術を利用したものが
研究、開発されている。サーフェースマイクロマシーニ
ング技術を用いて例えばシリコンを基板とする半導体装
置を製造する場合、いわゆる宙づり構造を形成するため
に犠牲層のエッチングが行われる。ところが、通常の方
法によってこの宙づり構造を形成すると、エッチング溶
液や洗浄時の水の表面張力によって空間部がなくなって
マイクロ構造の一部が基板等に接着してしまうという問
題がある。そこで、米国特許第５３１４５７２号はフォ
トレジストを補強材として用いてこのような問題を解決
することを開示している。
ーフェースマイクロマシーニング技術を利用したものが
研究、開発されている。サーフェースマイクロマシーニ
ング技術を用いて例えばシリコンを基板とする半導体装
置を製造する場合、いわゆる宙づり構造を形成するため
に犠牲層のエッチングが行われる。ところが、通常の方
法によってこの宙づり構造を形成すると、エッチング溶
液や洗浄時の水の表面張力によって空間部がなくなって
マイクロ構造の一部が基板等に接着してしまうという問
題がある。そこで、米国特許第５３１４５７２号はフォ
トレジストを補強材として用いてこのような問題を解決
することを開示している。
【０００３】
【発明が解決しようとする課題】しかしながら、フォト
レジストは概して粘度が高いため、通常の方法ではすべ
ての空間部を埋めることができない。そこで、真空引き
を長時間行なうことによってすべての空間部を埋めるこ
とが考えられるが、この場合、作業性が低下するという
問題がある。また、作業性を重視した場合は空間部を埋
める作業が不完全になって歩留まりが悪くなるという問
題が発生する。
レジストは概して粘度が高いため、通常の方法ではすべ
ての空間部を埋めることができない。そこで、真空引き
を長時間行なうことによってすべての空間部を埋めるこ
とが考えられるが、この場合、作業性が低下するという
問題がある。また、作業性を重視した場合は空間部を埋
める作業が不完全になって歩留まりが悪くなるという問
題が発生する。
【０００４】本発明の半導体装置の製造方法はこのよう
な課題に着目してなされたものであり、その目的とする
ところは、作業性が良く、かつ、良好な歩留まりを有す
る半導体装置の製造方法を提供することにある。
な課題に着目してなされたものであり、その目的とする
ところは、作業性が良く、かつ、良好な歩留まりを有す
る半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に記載の発明に
よれば、犠牲層となる絶縁層の湿式エッチングが適量行
われた後、この絶縁層の一部が残された状態で前記湿式
エッチングが停止され、前記残された絶縁層の一部がド
ライエッチングによって除去される。このような製造方
法によれば、水やフォトレジストを使用しないので水の
表面張力やフォトレジストの性質に起因する問題が発生
しない。したがって、作業性が向上するとともに、歩留
まりも改善される。
よれば、犠牲層となる絶縁層の湿式エッチングが適量行
われた後、この絶縁層の一部が残された状態で前記湿式
エッチングが停止され、前記残された絶縁層の一部がド
ライエッチングによって除去される。このような製造方
法によれば、水やフォトレジストを使用しないので水の
表面張力やフォトレジストの性質に起因する問題が発生
しない。したがって、作業性が向上するとともに、歩留
まりも改善される。
【０００６】請求項２に記載の発明によれば、前記絶縁
層のエッチングされていない部分の幅が前記シリコン層
のエッチングされていない部分の幅のほぼ１／３以下に
なったときに、前記湿式エッチングが停止される。この
ような製造方法によれば、請求項１と同等の効果が得ら
れる。
層のエッチングされていない部分の幅が前記シリコン層
のエッチングされていない部分の幅のほぼ１／３以下に
なったときに、前記湿式エッチングが停止される。この
ような製造方法によれば、請求項１と同等の効果が得ら
れる。
【０００７】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を詳細に説明する。まず、図１を参照して本実
施形態の概略を説明する。図１において、シリコン基板
１にリンをドープした後、熱酸化によって犠牲層となる
絶縁層としてのＰＳＧ膜２を形成し、この後、ＣＶＤ
（化学気相成長法）によってポリシリコン層３を形成す
る。その後、ポリシリコン層３の必要な部分のみをフォ
トレジストで保護しつつ、その他の部分４をエッチング
によって除去する。次に、フッ酸溶液を用いてエッチン
グされた部分４に対応するＰＳＧ膜２の部分５を湿式エ
ッチングする。
施の形態を詳細に説明する。まず、図１を参照して本実
施形態の概略を説明する。図１において、シリコン基板
１にリンをドープした後、熱酸化によって犠牲層となる
絶縁層としてのＰＳＧ膜２を形成し、この後、ＣＶＤ
（化学気相成長法）によってポリシリコン層３を形成す
る。その後、ポリシリコン層３の必要な部分のみをフォ
トレジストで保護しつつ、その他の部分４をエッチング
によって除去する。次に、フッ酸溶液を用いてエッチン
グされた部分４に対応するＰＳＧ膜２の部分５を湿式エ
ッチングする。
【０００８】ある程度、例えば、ＰＳＧ膜２が細いピラ
ー（柱）状になった時点で、当該湿式エッチング作業を
停止し、水洗い、乾燥工程を経たのち、ドライエッチン
グによってＰＳＧ膜２を除去する。このようにして宙づ
り構造が形成される。
ー（柱）状になった時点で、当該湿式エッチング作業を
停止し、水洗い、乾燥工程を経たのち、ドライエッチン
グによってＰＳＧ膜２を除去する。このようにして宙づ
り構造が形成される。
【０００９】上記した製造方法によれば、宙づり構造の
形成時に水やフォトレジストを使用しないので水の表面
張力やフォトレジストの性質に起因する問題が発生しな
い。また、比較的簡単な工程で宙づり構造を形成するこ
とができることより、作業性が良く、かつ、良好な歩留
まりを有する半導体装置の製造方法を提供することがで
きる。
形成時に水やフォトレジストを使用しないので水の表面
張力やフォトレジストの性質に起因する問題が発生しな
い。また、比較的簡単な工程で宙づり構造を形成するこ
とができることより、作業性が良く、かつ、良好な歩留
まりを有する半導体装置の製造方法を提供することがで
きる。
【００１０】以下に図２（ａ）〜２（ｅ）、図３を参照
して、本発明の第１実施形態を詳細に説明する。まず、
図２（ａ）に示すように、シリコン基板１に対してリン
をドープした後、熱酸化によってＰＳＧ膜２を形成し、
その後、ＣＶＤによってポリシリコンを堆積させてポリ
シリコン層３を形成する。
して、本発明の第１実施形態を詳細に説明する。まず、
図２（ａ）に示すように、シリコン基板１に対してリン
をドープした後、熱酸化によってＰＳＧ膜２を形成し、
その後、ＣＶＤによってポリシリコンを堆積させてポリ
シリコン層３を形成する。
【００１１】次に、ポリシリコン層３上にフォトレジス
ト４を塗布した後、フォトリソグラフィによってポリシ
リコン層３上の必要な部分のみを保護する（図２
（ｂ））。その後、保護されていないその他の部分に対
応するポリシリコン層３の部分５をエッチングによって
除去する（図２（ｃ））。
ト４を塗布した後、フォトリソグラフィによってポリシ
リコン層３上の必要な部分のみを保護する（図２
（ｂ））。その後、保護されていないその他の部分に対
応するポリシリコン層３の部分５をエッチングによって
除去する（図２（ｃ））。
【００１２】次に、ポリシリコン層３の除去された部分
５を介して、フッ酸溶液を用いてＰＳＧ膜２を湿式エッ
チングする。そして、６で示す部分がエッチングされて
ＰＳＧ膜２がピラー状になったとき、例えば、ＰＳＧ膜
２のエッチングされていない部分の幅ａがポリシリコン
層３の残された部分の幅Ａのほぼ１／３以下になったと
きに、当該湿式エッチングを停止して、フォトレジスト
を除去して水洗い、乾燥処理を行なう（図２（ｄ））。
５を介して、フッ酸溶液を用いてＰＳＧ膜２を湿式エッ
チングする。そして、６で示す部分がエッチングされて
ＰＳＧ膜２がピラー状になったとき、例えば、ＰＳＧ膜
２のエッチングされていない部分の幅ａがポリシリコン
層３の残された部分の幅Ａのほぼ１／３以下になったと
きに、当該湿式エッチングを停止して、フォトレジスト
を除去して水洗い、乾燥処理を行なう（図２（ｄ））。
【００１３】次に、この状態の半導体装置をドライエッ
チング装置に設置してＣＨＦ3 ガス等を導入し、ＰＳＧ
膜２のピラー部分をエッチングによって除去する。この
ようにして、宙づり構造の半導体装置が形成される（図
２（ｅ））。なお、７で示される部分はアンカとしてシ
リコン基板１と結合されている部分である。
チング装置に設置してＣＨＦ3 ガス等を導入し、ＰＳＧ
膜２のピラー部分をエッチングによって除去する。この
ようにして、宙づり構造の半導体装置が形成される（図
２（ｅ））。なお、７で示される部分はアンカとしてシ
リコン基板１と結合されている部分である。
【００１４】図３は上記した製造方法によって形成され
た半導体装置の外観斜視図である。図３において、１１
はシリコン基板１から浮いている部分である。また、図
示しないが、アンカ７はポリシリコン層３の延長部に位
置してシリコン基板１と結合している。
た半導体装置の外観斜視図である。図３において、１１
はシリコン基板１から浮いている部分である。また、図
示しないが、アンカ７はポリシリコン層３の延長部に位
置してシリコン基板１と結合している。
【００１５】以下に本発明の第２実施形態を説明する。
第２実施形態では、図２（ａ）において、ＨＣｌを少量
含む酸素雰囲気中で、シリコン基板１を高温酸化して酸
化膜２′を形成した後、ＣＶＤによってポリシリコンを
堆積させてポリシリコン層３を形成する。この後の処理
は前記した第１実施形態と同様である。なお、この実施
形態では酸化膜２′のドライエッチングにＣＦ4 ＋Ｈ2
ガスを用いている。
第２実施形態では、図２（ａ）において、ＨＣｌを少量
含む酸素雰囲気中で、シリコン基板１を高温酸化して酸
化膜２′を形成した後、ＣＶＤによってポリシリコンを
堆積させてポリシリコン層３を形成する。この後の処理
は前記した第１実施形態と同様である。なお、この実施
形態では酸化膜２′のドライエッチングにＣＦ4 ＋Ｈ2
ガスを用いている。
【００１６】以下に、本発明の第３実施形態を説明す
る。第３実施形態では、図２（ａ）において、酸化膜
２′を具備したシリコン基板１と図示せぬ別のシリコン
基板とを高温で熱処理し、貼り合わせ基板を形成する。
後は前記した工程と同様の工程を用いて宙づり構造を形
成する。なお、この実施形態では酸化膜２′のドライエ
ッチングに気相エッチング（Vapour Phase Etching）を
用いた。このエッチングはＨＦの蒸気を用いるものであ
る。
る。第３実施形態では、図２（ａ）において、酸化膜
２′を具備したシリコン基板１と図示せぬ別のシリコン
基板とを高温で熱処理し、貼り合わせ基板を形成する。
後は前記した工程と同様の工程を用いて宙づり構造を形
成する。なお、この実施形態では酸化膜２′のドライエ
ッチングに気相エッチング（Vapour Phase Etching）を
用いた。このエッチングはＨＦの蒸気を用いるものであ
る。
【００１７】図４は本発明を加速度センサに応用した第
４実施形態を示す図である。本実施形態では、Ｎ+ ポリ
シリコンにホウ素を拡散させてＰ層を形成しアイソレー
ションとする。そして、第１実施形態で述べた方法を用
いてポリシリコン層からなる宙づり構造部１３を作製す
る。なお、参照数字１５、１６、１７、１８で示す部分
はピラー部として残る下基板との固定部である。１９は
バネ部として作用する部分である。さらに、参照数字２
０、２１、２２、２３は信号を取り出すための電極部で
ある。
４実施形態を示す図である。本実施形態では、Ｎ+ ポリ
シリコンにホウ素を拡散させてＰ層を形成しアイソレー
ションとする。そして、第１実施形態で述べた方法を用
いてポリシリコン層からなる宙づり構造部１３を作製す
る。なお、参照数字１５、１６、１７、１８で示す部分
はピラー部として残る下基板との固定部である。１９は
バネ部として作用する部分である。さらに、参照数字２
０、２１、２２、２３は信号を取り出すための電極部で
ある。
【００１８】以上の構成からなる加速度センサは固定部
１５と宙づり構造部１３の左部、固定部１６と宙づり構
造部１３の右部との間に、それぞれ空間部（ギャップ）
Ａ、Ｂを挟んでコンデンサを形成することになる。この
とき、Ｇ方向に加速度が働くと宙づり構造部１３がＧ方
向に動き、固定部１５との間のギャップＡが変化、増加
して容量ＣA が減少する。
１５と宙づり構造部１３の左部、固定部１６と宙づり構
造部１３の右部との間に、それぞれ空間部（ギャップ）
Ａ、Ｂを挟んでコンデンサを形成することになる。この
とき、Ｇ方向に加速度が働くと宙づり構造部１３がＧ方
向に動き、固定部１５との間のギャップＡが変化、増加
して容量ＣA が減少する。
【００１９】逆に、固定部１６との間のギャップＢは減
少して容量ＣB が増加する。この容量の変化を図５に示
すような回路によって発振させ、周波数として取り出
す。すなわち、発振周波数をカウンタＡ（３０）、カウ
ンタＢ（３１）で各々計数してカウント値ＮA と、カウ
ント値ＮB を得、減算部３２で２つのカウント値の差
（ＮA −ＮB ）を求めてこれを出力とする。図６はこの
ときの出力と加速度との関係を示す図である。
少して容量ＣB が増加する。この容量の変化を図５に示
すような回路によって発振させ、周波数として取り出
す。すなわち、発振周波数をカウンタＡ（３０）、カウ
ンタＢ（３１）で各々計数してカウント値ＮA と、カウ
ント値ＮB を得、減算部３２で２つのカウント値の差
（ＮA −ＮB ）を求めてこれを出力とする。図６はこの
ときの出力と加速度との関係を示す図である。
【００２０】上記した実施形態によれば、宙づり構造の
形成時に水やフォトレジストを使用しないので水の表面
張力やフォトレジストの性質に起因する問題が発生しな
い。したがって、作業性が向上するとともに、歩留まり
も改善される。
形成時に水やフォトレジストを使用しないので水の表面
張力やフォトレジストの性質に起因する問題が発生しな
い。したがって、作業性が向上するとともに、歩留まり
も改善される。
【００２１】なお、上記した実施形態では、ＰＳＧ膜２
のエッチングされていない部分の幅ａがポリシリコン層
３の残された部分の幅Ａのほぼ１／３以下になったとき
に、エッチングを停止するようにしたが、これはポリシ
リコン層３とＰＳＧ膜２との間のエッチング選択比に応
じて変更可能である。また、酸化膜としてＰＳＧ膜を形
成したが、通常の酸化膜やＳｉＮ膜を用いた場合であっ
ても同様の効果が得られる。
のエッチングされていない部分の幅ａがポリシリコン層
３の残された部分の幅Ａのほぼ１／３以下になったとき
に、エッチングを停止するようにしたが、これはポリシ
リコン層３とＰＳＧ膜２との間のエッチング選択比に応
じて変更可能である。また、酸化膜としてＰＳＧ膜を形
成したが、通常の酸化膜やＳｉＮ膜を用いた場合であっ
ても同様の効果が得られる。
【図１】本実施形態の概略を説明するための図である。
【図２】本発明の第１実施形態に係る製造工程を示す図
である。
である。
【図３】第１実施形態による製造方法によって形成され
た半導体装置の外観斜視図である。
た半導体装置の外観斜視図である。
【図４】本発明を加速度センサに応用した第４実施形態
を示す図である。
を示す図である。
【図５】加速度の大きさを周波数として検出するための
回路の構成を示す図である。
回路の構成を示す図である。
【図６】加速度と出力との関係を示す図である。
１…シリコン基板、２…ＰＳＧ膜、３…ポリシリコン
層、４…フォトレジスト。
層、４…フォトレジスト。
Claims (2)
- 【請求項１】 半導体装置の製造方法において、 半導体基板の表面に犠牲層となる絶縁層を形成した後、
絶縁層上にシリコン層を形成する工程と、 このシリコン層の一部を選択的にエッチングする工程
と、 このエッチングによって除去された前記シリコン層の一
部を介して、前記絶縁層の湿式エッチングを適量行い、
前記絶縁層の一部を残した状態で前記湿式エッチングを
停止する工程と、 前記残された絶縁層の一部をドライエッチングによって
除去する工程と、を具備したことを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記絶縁層のエッチングされていない部
分の幅が前記シリコン層のエッチングされていない部分
の幅のほぼ１／３以下になったときに、前記湿式エッチ
ングを停止することを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2945196A JPH09223690A (ja) | 1996-02-16 | 1996-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2945196A JPH09223690A (ja) | 1996-02-16 | 1996-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09223690A true JPH09223690A (ja) | 1997-08-26 |
Family
ID=12276484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2945196A Pending JPH09223690A (ja) | 1996-02-16 | 1996-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09223690A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008519695A (ja) * | 2004-11-09 | 2008-06-12 | フリースケール セミコンダクター インコーポレイテッド | ばね解放ブリッジを備えたマイクロ電気機械（ｍｅｍ）装置およびその製造方法 |
| JP2014213420A (ja) * | 2013-04-26 | 2014-11-17 | 三菱電機株式会社 | マイクロデバイスの製造方法 |
-
1996
- 1996-02-16 JP JP2945196A patent/JPH09223690A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008519695A (ja) * | 2004-11-09 | 2008-06-12 | フリースケール セミコンダクター インコーポレイテッド | ばね解放ブリッジを備えたマイクロ電気機械（ｍｅｍ）装置およびその製造方法 |
| JP2014213420A (ja) * | 2013-04-26 | 2014-11-17 | 三菱電機株式会社 | マイクロデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4603740B2 (ja) | 精密機械的な構造要素、及びその製造方法 | |
| TWI395257B (zh) | 在高深寬比微機電系統中寬溝槽及窄溝槽之形成 | |
| US4857477A (en) | Process for fabricating a semiconductor device | |
| US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
| KR100515423B1 (ko) | 회전속도센서제조방법 | |
| JP3493068B2 (ja) | 結晶性材料からなる加速度センサおよびこの加速度センサの製造方法 | |
| US6679995B1 (en) | Method of micromechanical manufacturing of a semiconductor element, in particular an acceleration sensor | |
| JPH08510598A (ja) | 表面の微小機械的構造の製造方法 | |
| JPS6055655A (ja) | 梁構造体を有する半導体装置 | |
| KR100237000B1 (ko) | 희생층을 사용한 미소구조체 제조 방법 | |
| US20060046329A1 (en) | Method for manufacturing a silicon sensor and a silicon sensor | |
| KR101462389B1 (ko) | 웨이퍼를 제조하는 방법 | |
| EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
| KR20000050852A (ko) | 마이크로 관성 센서의 제작 방법 | |
| JPH0943061A (ja) | 剛直な浮遊微小構造素子の製造方法およびそのような素子を備えるデバイス | |
| JPH09223690A (ja) | 半導体装置の製造方法 | |
| JPH10163505A (ja) | 半導体慣性センサ及びその製造方法 | |
| JP4174853B2 (ja) | 半導体力学量センサの製造方法及び半導体圧力センサの製造方法 | |
| WO2003015183A1 (fr) | Procede de fabrication d'une structure a couches minces | |
| JP2879733B2 (ja) | シリコン微細機械素子の製造方法 | |
| JPH02303048A (ja) | 半導体装置およびその製造方法 | |
| JPH11340189A (ja) | マイクロマシン製造における凹部又は貫通孔の形成方法 | |
| US6713403B2 (en) | Method for manufacturing semiconductor device | |
| JP3966155B2 (ja) | 可動部を有する構造体の製造方法 | |
| JPH0744213B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |