CN109573937B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109573937B CN109573937B CN201710908186.4A CN201710908186A CN109573937B CN 109573937 B CN109573937 B CN 109573937B CN 201710908186 A CN201710908186 A CN 201710908186A CN 109573937 B CN109573937 B CN 109573937B
- Authority
- CN
- China
- Prior art keywords
- cavity
- channel
- substrate
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 173
- 230000000903 blocking effect Effects 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 239000003518 caustics Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 137
- 230000004888 barrier function Effects 0.000 description 27
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
Abstract
本申请提供一种半导体器件及其形成方法，其中半导体器件包括：位于半导体衬底的正面的第一腔；位于第一腔的底面的连接通道和阻挡部，其中，至少部分连接通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部；器件层，支撑于正面且面对第一腔；位于半导体衬底的背面的第二腔，从正面到背面的方向上，第二腔与连接通道交叠并共用开口。其中开口在阻挡部的投影位于阻挡部的范围内，阻挡部对开口形成遮挡，使得在形成第二腔时，从所述开口流入的腐蚀性物质，使得腐蚀性物质无法直接冲击器件层，避免器件层遭到腐蚀而受损，确保半导体器件性能良好。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
微机电系统(MEMS，Micro-Electro-Mechanical System)是以半导体制造技术为基础发展起来的先进的制造技术平台。例如，压力传感器为MEMS的一个应用。
现有一种利用MEMS工艺的半导体器件的形成方法包括：
首先，在半导体衬底中形成位于正面的压力腔，及支撑在半导体衬底正面并面向压力腔的器件层；
接着，在半导体衬底的背面一侧刻蚀半导体衬底，形成位于背面的第二腔，第二腔连通压力腔，可以释放压力腔的压力，促使器件层复位。
在刻蚀半导体衬底以形成第二腔过程中，通常会出现过刻蚀现象，造成刻蚀剂损伤器件层，从而影响产品性能及良率。
发明内容
本发明解决的问题是，现有利用MEMS工艺的半导体器件的形成工艺存在产品性能不佳且良率下降的问题。
为解决上述问题，本发明提供一种半导体器件，包括：
位于半导体衬底的正面的第一腔；
位于所述第一腔的底面的连接通道和阻挡部，其中，至少部分所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；
器件层，支撑于所述正面且面对所述第一腔；
位于所述半导体衬底的背面的第二腔，所述第二腔与连接通道共用开口，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
可选地，所述连接通道包括：
位于所述第一腔的底面的第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以得到所述阻挡部；
与所述第一通道远离所述底面的一端连接的第二通道，从所述正面到背面的方向上，所述连接通道通过第二通道与所述第二腔共用开口。
可选地，所述半导体衬底包含具有所述正面的第一衬底、具有所述背面的第二衬底和位于所述第一衬底与第二衬底之间的牺牲层；
所述第一腔位于所述第一衬底的正面；
所述第一通道位于所述第一腔的底面；
所述第二通道位于所述牺牲层中；
所述第二腔位于所述第二衬底的背面。
本发明还提供一种半导体器件的形成方法，包括：
在半导体衬底的正面形成第一腔；
在所述第一腔的底面形成连接通道，其中，至少部分所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部；
形成器件层，所述器件层支撑于所述正面且面对所述第一腔；
在所述半导体衬底的背面形成第二腔，所述第二腔与所述连接通道共用开口，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
可选地，在所述第一腔的底面形成连接通道，包括：
在所述第一腔的底面形成第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；
在所述半导体衬底中形成与所述第一通道远离所述底面的一端连接的第二通道，所述连接通道通过第二通道与所述第二腔共用所述开口。
可选地，若所述半导体衬底包含具有所述正面的第一衬底、具有所述背面的第二衬底和位于所述第一衬底与第二衬底之间的牺牲层，则在半导体衬底的正面形成第一腔，包括：
在所述第一衬底的正面形成所述第一腔；
则在所述第一腔的底面形成第一通道，包括：
在所述第一腔的底面形成露出所述牺牲层的第一通道；
则在所述半导体衬底中形成与所述第一通道远离所述底面的一端连接的第二通道，包括：
在所述牺牲层中形成所述第二通道；
则在所述半导体衬底的背面形成第二腔，包括：
在所述第二衬底的背面形成所述第二腔。
可选地，在所述牺牲层中形成所述第二通道，包括：
通过所述第一通道，对所述牺牲层进行各向同性刻蚀，得到所述第二通道。
可选地，在所述牺牲层中形成所述第二通道，包括：
通过所述第二腔，对所述牺牲层进行各向同性刻蚀，得到所述第二通道。
可选地，所述半导体衬底的形成方法包括：
在所述第二衬底背向所述背面的一侧形成牺牲层；
利用外延生长工艺，在所述第二衬底背向所述背面的一侧形成第一衬底，所述第一衬底覆盖所述牺牲层。
可选地，在所述第二衬底背向所述背面的一侧形成牺牲层，包括：
在所述第二衬底背向所述背面的一侧形成牺牲材料层；
对所述牺牲材料层进行图形化，得到所述牺牲层。
可选地，在所述第二衬底背向所述背面的一侧形成牺牲材料层，包括：
利用化学气相沉积或热氧化生长工艺，形成所述牺牲材料层。
可选地，所述形成方法还包括：
在形成所述器件层之前，对所述半导体衬底进行热氧化至得到氧化层，其中，所述器件层通过覆盖所述正面的氧化层与所述第一衬底连接。
可选地，若所述氧化层还覆盖所述第二衬底背向所述背面的一侧表面，则在所述第二衬底的背面形成第二腔，包括：
对所述第二衬底和覆盖所述第二衬底背向所述背面的一侧表面的氧化层进行刻蚀，得到所述第二腔。
与现有技术相比，本发明的技术方案具有以下优点：
半导体器件包括：位于半导体衬底的正面的第一腔、位于第一腔底面的连接通道和阻挡部、支撑于正面并面对第一腔的器件层、位于半导体衬底的背面的第二腔。其中，至少部分所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部，并且第二腔与连接通道交叠。由于开口在所述阻挡部的投影位于所述阻挡部的范围内，因此在半导体衬底的背面形成第二腔时，阻挡部对开口形成直接阻挡。因此，从开口流入的腐蚀性物质无法冲击器件层，避免器件层遭到腐蚀而受损，确保得到的半导体器件良率较佳，性能良好。在实际应用中，若通过对半导体衬底的背面进行刻蚀来得到第二腔，则阻挡部可以阻挡刻蚀剂高速冲击器件层，确保器件层免受冲击而受损。
附图说明
图1是本说明书实施例提出的一种半导体器件的形成方法的流程图；
图2-图10是本说明书第一实施例提出的一种半导体器件在形成过程中各个阶段的结构图；
图11-图12是本说明书第二实施例提出的一种半导体器件在形成过程中各个阶段的结构图；
图13-图16是本说明书第三实施例提出的一种半导体器件在形成过程中各个阶段的结构图；
图17-图23是本说明书第四实施例提出的一种半导体器件在形成过程中各个阶段的结构图。
具体实施方式
为解决现有技术存在的问题，本说明书实施例提出一种半导体器件及形成方法，通过在半导体衬底中形成位于正面的第一腔、位于第一腔的底面的连接通道，其中，至少部分连接通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部；在正面形成器件层之后，在半导体衬底的背面形成第二腔，第二腔与所述连接通道共用开口，从正面到背面的方向上，开口在阻挡部的投影位于阻挡部的范围内，使得阻挡部可以对开口形成遮挡。这样，在形成第二腔过程中，阻挡部可以对从开口流入的腐蚀物质形成阻挡，避免器件层遭到腐蚀而受损，确保半导体器件良率较佳，且性能良好。在实际应用中，若刻蚀半导体衬底的背面而得到第二腔，则阻挡部可以阻挡刻蚀剂直接对器件层形成高速冲击而造成过刻蚀而受损。
需要说明的是，本说明书实施例提出的半导体器件可以是压力传感器、温度传感器、加速度传感器等，在此不再一一列举。在这种情况下，器件层可以是具有弹性的应变膜。依据工作原理，这种半导体器件可以是压阻式、电容式等，在此不再一一列举。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1为本说明书第一实施例提供的一种半导体器件的形成方法的流程图，该形成方法如下所示。这里，对半导体器件的具体类型不作限制。
第一实施例
参照图2，提供半导体衬底10，半导体衬底10包含背向设置的正面101和背面102。
在本说明书实施例中，半导体衬底10为绝缘体上硅衬底，包含具有正面101的第一衬底11、具有背面102的第二衬底12和位于第一衬底11与第二衬底12之间的牺牲层13。在这种情况下，牺牲层13的材料可以包含氧化硅。
参照图3，执行图1所示步骤S1：在半导体衬底10的正面101形成第一腔10a，第一腔10a位于半导体衬底10的正面101，并背向背面102。
在半导体衬底10为绝缘体上硅衬底的情况下，在半导体衬底10中形成第一腔10a，包括：在第一衬底11的正面101形成第一腔10a。
具体地，在第一衬底11的正面101中形成第一腔10a，包括：
在第一衬底11的正面101形成图形化的掩膜层(图中未示出)，图形化的掩膜层定义位于正面101的第一腔10a的位置；
以图形化的掩膜层为掩膜，刻蚀预设深度的第一衬底11至得到第一腔10a；
去除图形化的掩膜层。
其中，图形化的掩膜层的材料可以为光刻胶或其他掩膜材料，在此不作具体限制。在图形化的掩膜层的材料为光刻胶的情况下，可以先在正面101涂覆光刻胶，之后利用曝光、显影技术，得到图形化的掩膜层。
在这里，第一腔10a的预设深度不作具体限定，可以根据半导体器件的类型及性能进行设置。其中，刻蚀预设深度的第一衬底11，可以包括：利用干法刻蚀或湿法刻蚀，刻蚀预设深度的第一衬底11。
参照图1，执行步骤S2：在第一腔的底面形成连接通道，其中，至少部分所述连接通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部。
在本说明书实施例中，在第一腔的底面形成位于第一腔的底面的连接通道，具体阐述如下。
参照图4，在第一腔10a的底面103(参照图3)形成露出牺牲层13的第一通道11a，连接通道通过第一通道11a的侧壁与第一腔10a的剩余部分底面1031连接在一起，以形成阻挡部14。在第一腔10a的底面103(参照图3)中，其中一部分底面因形成第一通道11a而被去除，而未被去除的剩余部分底面1031、和第一通道11a的一侧侧壁连接在一起，形成了阻挡部14。
在本说明书实施例中，阻挡部14可以占用剩余部分底面的一部分(如图4所示1031)；或者，阻挡部14可以占用剩余部分底面的全部，在此不作具体限定。在实际应用中，阻挡部14的位置及尺寸可以根据最终要形成的第二腔的位置及尺寸来确定。
在本说明书实施例中，在第一腔10a的底面103形成第一通道11a，包括：
在第一衬底11上形成图形化的掩膜层(图中未示出)，图形化的掩膜层定义位于底面103的第一通道11a的位置，其窗口露出一部分底面，对图形化的掩膜层的材料不作具体限定；
以图形化的掩膜层为掩膜，刻蚀第一衬底11至露出牺牲层13，得到第一通道11a；
去除图形化的掩膜层。
在本说明书实施例中，可以利用各向异性干法刻蚀工艺，刻蚀第一衬底11以得到第一通道11a。其中，各向异性干法刻蚀工艺使得第一通道11a的侧壁竖直，第一通道11a具有一致的深宽比。例如，各向异性干法刻蚀可以选择深反应离子刻蚀(Deep Reactive IonEtching，缩写：DRIE)，DRIE是基于氟基气体的高深宽比硅刻蚀技术，可以得到侧壁相貌良好的第一通道11a。对于深反应离子刻蚀工艺参数，在此不作具体限定，可根据第一通道11a的深宽比进行设置。
在本说明书实施例中，第一通道11a包括分布在阻挡部14两侧的至少两个子通道，从而阻挡部14同时定义两侧子通道的部分侧壁，两侧子通道为阻挡部14所隔开。
另外，两侧子通道与第一腔10a的侧壁可以至少部分连接或不连接，这可以是根据阻挡部14的位置和尺寸而确定，在此不作具体限制。
在本说明书实施例中，阻挡部每一侧的子通道个数可以为至少一个；或者，在阻挡部的其中一侧形成有第一通道，而在另一侧可以不形成有第一通道；或者，多个第一通道可以围绕阻挡部分布，从而形成形状规则或不规则的阻挡部。
因此，第一通道可以包括围绕阻挡部分布的至少两个子通道，这里第一通道中包含的子通道的数量和排布方式不作具体限定。这里阻挡部14的位置及尺寸可根据待形成的第二腔(图中未示出)的位置确定，在此不作具体限定。
在本说明书实施例中，这两侧子通道可以为平行设置的两条长条形通孔，使得阻挡部14为矩形。通孔还可以是方形、圆形等其他形状，从而得到对应形状的阻挡部14。
参照图5，在牺牲层13中形成第二通道13a，从而在半导体衬底10中形成与第一通道11a远离底面1031的一端连接的第二通道13a。这样，第一通道11a和第二通道13a连通在一起，组成连接通道10b，连接通道10b可以包含第一通道11a和第二通道13a。
在本说明书实施例中，在从正面101到背面102的方向A上，连接通道10b通过第二通道13a与阻挡部14交叠。其中，在牺牲层13中形成连通第一通道11a的第二通道13a，包括：
通过第一通道11a，对牺牲层13进行各向同性刻蚀，得到连通第一通道11a的第二通道13a。其中，各向同性刻蚀使得刻蚀剂在纵向及横向上均对牺牲层13形成腐蚀，尤其是刻蚀剂在横向上腐蚀牺牲层13，使得第二通道13a与阻挡部14在方向A上交叠。
在本说明书实施例中，各向同性刻蚀可以选择湿法刻蚀，利用液体流动性，实现各向同性刻蚀。各向同性刻蚀可以选择干法刻蚀，例如酸性腐蚀气体可以在各个方向上腐蚀牺牲层13。
在本说明书实施例中，刻蚀剂对牺牲层13的刻蚀选择比大于对第一衬底11和第二衬底12的刻蚀选择比，因此刻蚀剂对第一衬底11和第二衬底12的腐蚀可以被忽略。并且，当第二通道13a露出第二衬底12时，刻蚀剂可以继续横向刻蚀牺牲层13，直至达到所需尺寸的第二通道13a。
其中，在牺牲层13的材料选择氧化硅的情况下，刻蚀剂可以选择氢氟酸溶液，对氢氟酸溶液的浓度、温度等参数，在此不做具体限定，可根据需要进行设置。
在本说明书实施例中，若阻挡部14下方的牺牲层部分被全部去除，则在从正面101到背面102的方向A上，与阻挡部14两侧各第一通道11a连接的第二通道13a连通，使得阻挡部14呈悬空状态。
在本说明书实施例中，若阻挡部14下方的牺牲层部分被部分去除，则在从正面101到背面102的方向A上，在从正面101到背面102的方向A上，与阻挡部14两侧各第一通道11a连接的第二通道13a不连通，阻挡部14下方剩余牺牲层可以对阻挡部14形成支撑。
在可选实施例中，参照图6，形成氧化层15。
在本说明书实施例中，可以对半导体衬底10进行热氧化至得到氧化层15。在热氧化过程中，半导体衬底10中，第一衬底11和第二衬底12裸露的表面均被热氧化，这包括：第一衬底11的正面101、第一腔10a的侧壁及剩余部分底面1031、阻挡部14的表面、第二衬底12背向背面102的表面均被氧化而生成氧化硅，该氧化硅即为氧化层15。
并可知，氧化层15与牺牲层13的材料相同，可以均为氧化硅。因此，如图6所示，氧化层15和牺牲层13可以使用同一图形形式显示。
对热氧化过程中的参数，可根据氧化层15的厚度和成分进行确定，在此不作具体限定。
在本说明书实施例中，可以利用化学气相沉积工艺形成氧化层15。对于化学气相沉积过程中的参数，在此不作具体限定。
参照图1，执行步骤S3：形成器件层，器件层支撑于正面且面对第一腔。
在本说明书实施例中，下面详细介绍形成器件层的具体步骤。
参照图7，在第一衬底11上形成绝缘体上硅16，绝缘体上硅16可以通过氧化层15支撑于正面101且面对第一腔10a，第一腔10a的开口被绝缘体上硅16所封闭，使得第一腔10a与连接通道10b形成真空腔。
在本说明书实施例中，采用硅-硅键合技术，将绝缘体上硅16与氧化层15连接在一起。对硅-硅键合技术的具体参数，在此不作具体限定，可以根据需要进行设置。
参照图8，利用化学机械研磨工艺或者刻蚀工艺，对绝缘体上硅16(参照图7)进行研磨至得到预设厚度的器件层160，使得器件层160通过覆盖正面101的氧化层15与第一衬底11连接。
对化学机械研磨过程或刻蚀过程的工艺参数，在此不作具体限定，可根据最终需要的预设厚度、器件性能等进行设定。
若本说明书实施例记载的半导体器件为压力传感器，器件层160可以是弹性应变膜，能够受压发生弹性变形，并在压力释放后回复原位。
若本说明书实施例记载的半导体器件为其他类型传感器、或者其他类型器件时，器件层160可以是对应结构，不限于图7记载的结构形式，在此不作具体限定。
在本说明书实施例中，图7所示绝缘体上硅16可被替换其他材料。例如，根据半导体器件的具体类型或者预先设计，选择器件层160的材料，在此不作具体限定。
另外，需要说明的是，在说明书实施例中，可以不形成氧化层，使器件层直接与第一衬底的正面键合。
参照图1，执行步骤S4：在半导体衬底的背面形成第二腔，从正面到背面的方向上，第二腔与连接通道交叠并共用开口，其中，开口在阻挡部的投影位于阻挡部的范围内。
在本说明书实施例中，在半导体衬底的背面形成第二腔，包括：在第二衬底的背面形成所述第二腔。
具体地，参照图9，使用深反应离子刻蚀方法刻蚀第二衬底12，若事先对半导体衬底10进行热氧化形成氧化层15(参照图8)，则第二衬底12漏出第二衬底12背向背面102的一侧表面的氧化层15；
参照图10，继续刻蚀覆盖氧化层15，得到第二腔10c。连接通道10b通过第二通道13a与第二腔10c交叠并共用开口10c1，使得第二腔10c通过连接通道10b与第一腔10a连通。其中，可以利用气态HF或者氢氟酸溶液，刻蚀氧化层15。可选地，第一腔10a侧壁、阻挡部14的表面、第一通道11a侧壁的氧化层部分也遭到刻蚀去除。
若第二衬底12背向背面102的表面未形成氧化层，则在半导体衬底形成位于背面的第二腔，包括：
对背面102进行图形化，直接刻蚀第二衬底12至得到连通连接通道10b的第二腔10c。
若半导体器件为压阻式压力传感器，第二腔10c具有连通连接通道10b的一端开口10c1，和位于背面102且连通外界大气的另一端开口10c2。因此，则在形成第二腔10c之后，器件层160被释放，因此器件层160受压之后，能够发生有效的弹性变形。
在本说明书实施例中，在从正面101到背面102的方向A上，当第二通道13a与阻挡部14之间具有交叠时，能够实现第二腔10c的开口10c1与第二通道13a交叠。同时，当开口10c1在阻挡部14的投影位于阻挡部14的范围内时，开口10c1可以被阻挡部14所遮盖。因此，在刻蚀第二衬底12和氧化层以使得开口10c1与第二通道13a连通时，阻挡部14可以对从开口10c1流出的刻蚀剂或刻蚀气体形成有效阻挡，阻挡刻蚀剂或刻蚀气体直接作用于器件层160，从而避免器件层160遭到过刻蚀损伤，确保半导体器件性能良好。
同时，第二腔10c通过连接通道10b与第一腔10a连通，因此不会影响半导体器件的正常工作。
第二实施例
与第一实施例相比，第二实施例的不同之处在于：
在牺牲层中形成第二通道，包括：
参照图11，在形成器件层1600之后，在第二衬底120中形成第二腔100c，第二腔100c露出牺牲层130；
参照图12，通过第二腔100c，刻蚀牺牲层130至得到连通第一通道110a和第二腔100c的第二通道130a，并露出阻挡部140。
在本说明书实施例中，第二通道130a在第二腔100c形成之后形成，使得刻蚀剂或刻蚀气体从第二腔100c流入，对牺牲层130进行腐蚀。
除与第一实施例的不同之处之外，第二实施例的其他方案可以参考第一实施例，在此不再详述。
第三实施例
与第一实施例、第二实施例相比，第三实施例的不同之处在于：
在本说明书实施例中，半导体衬底的形成方法可以包括：
在第二衬底背向背面的一侧形成牺牲层；
利用外延生长工艺，在第二衬底背向背面的一侧形成第一衬底，第一衬底覆盖牺牲层。
在本说明书实施例中，利用外延生长工艺形成半导体衬底，可以降低生产成本。
下面，结合附图详细介绍本说明书实施例的技术方案。
参照图13，提供第二衬底22。
参照图14，在第二衬底22背向背面220的一侧形成牺牲材料层23。其中，可以利用化学气相沉积或热氧化生长工艺，形成牺牲材料层23。若使用热氧化生长工艺，则在背面220也会形成牺牲材料层，在此不作具体限制。
参照图15，在第二衬底22背向背面220的一侧，对牺牲材料层23(参照图14)进行图形化，至得到牺牲层230。
参照图16，利用外延生长工艺，在第二衬底22背向背面220的一侧形成第一衬底21。在这个过程中，牺牲层230起到掩膜效果，使得未被牺牲层230覆盖的第二衬底22部分上的第一衬底部分高于牺牲层230上的第一衬底部分，因此在外延生长工艺后，可以对第一衬底进行平坦化处理，例如化学机械研磨，使得第一衬底21的正面210平坦。
这样，第一衬底21与第二衬底22形成一体结构，牺牲层230可以封存于第一衬底21和第二衬底22之间。
除与第一实施例、第二实施例的不同之处之外，第三实施例的其他方案可以参考第一实施例、第二实施例，在此不再详述。
第四实施例
与第一实施例、第二实施例和第三实施例相比，第四实施例的不同之处在于：半导体衬底为单层衬底，使得连接通道的形成方法不同。
参照图17，形成掩膜层31，掩膜层31覆盖第一腔30a的底面303和侧壁304、半导体衬底30的正面301。
参照图18，对掩膜层31(参照图17)进行图形化，从而形成图形化的掩膜层310，图形化的掩膜层310定义位于第一腔30a的底面303的连接通道的位置。
参照图19，以图形化的掩膜层310为掩膜，对第一腔30a的底面303进行各向异性干法刻蚀，得到第一通道30b和阻挡部32。
参照图20，在第一通道30b的侧壁形成保护层304。
其中，在第一通道30b的侧壁形成保护层304，包括：
利用化学气相沉积或热氧化工艺，在第一通道30b的侧壁和底面形成保护材料层；
去除位于第一通道30b的底面的保护材料层，剩余第一通道30b的侧壁的保护材料层作为保护层304。
参照图21，以保护层304和图形化的掩膜层310为掩膜，并通过第一通道30b对半导体衬底30进行各向同性刻蚀，得到与第一通道30b远离底面303的一端连接的第二通道30c，并且从正面301到背面302的方向B，第二通道30c与阻挡部32交叠。其中，第一通道30b和第二通道30c连接在一起，得到连接通道。
其中，保护层304使得腐蚀剂不能直接横向腐蚀阻挡部32，从而避免阻挡部32对应的底面303被至少部分腐蚀而使得图形化的掩膜层的边缘因失去支撑而掉落。其中，第一通道30b位置的半导体部分遭到各向同性刻蚀后，得到的第二通道30c横向扩展至阻挡部32下方，阻挡部32两侧的第二通道30c连接在一起，这样连接通道包括第一通道30b和第二通道30c。
在本说明书实施例中，半导体衬底30可以选择单晶硅或多晶硅等单质材料，对于最终连接通道30b的形状可以为其他形状，在此不作具体限定。
在本说明书实施例中，各向同性刻蚀可以选择湿法刻蚀。其中，腐蚀溶液可以选择各种盐类溶液(如CN基、NH基等)和/或酸性溶液(例如氢氟酸溶液)，但是由于受到能否获得高纯试剂，以及希望避免金属离子的玷污这两个因素的限制，因此广泛采用HF—HNO3溶液。对于腐蚀溶液的浓度、温度等具体参数，可根据刻蚀剂的类型、第二通道的尺寸进行选择，在此不作具体限定。
在本说明书实施例中，参照图22，在半导体衬底30的正面301一侧形成器件层33，器件层33与图形化的掩膜层310连接，并面对第一腔30a。
可选地，在形成器件层33之前，可以去除保护层304(参照图21)。
参照图23，在半导体衬底30的背面302一侧形成第二腔30d，第二腔30d与第二通道30c的侧壁连接，从而与连接通道连通，并面向阻挡部32。这样，阻挡部32可以对刻蚀剂形成有效阻挡，防止器件层33受损。
在本说明书实施例中，图形化的掩膜层310不仅起到掩膜作用，还起到连接器件层33的作用。在这种情况下，图形化的掩膜层310的材料可以是氧化硅、氮氧化硅等硬掩膜材料。
除与第一实施例、第二实施例、第三实施例的不同之处之外，第四实施例的其他方案可以参考第一实施例、第二实施例和第三实施例，在此不再详述。
本说明书实施例还提供一种半导体器件，如下所示。
实施例一
参照图10，半导体器件包括：
位于半导体衬底10的正面101的第一腔10a；
位于第一腔10a的底面的连接通道10b，其中，至少部分连接通道10b的侧壁与第一腔10a的剩余部分底面1031连接在一起，以形成阻挡部14；
器件层160，支撑于正面101且面对第一腔10a；
位于半导体衬底10的背面的第二腔10c，从正面101到背面102的方向A上，第二腔10c与连接通道10b交叠并共用开口10c1，其中，开口10c1在阻挡部14的投影位于阻挡部14的范围内。
可选地，连接通道10b包括：
位于第一腔10a的底面的第一通道11a，连接通道10b通过第一通道11a的侧壁与第一腔10a的剩余部分底面1031连接在一起，以得到阻挡部14；
与第一通道11a远离底面1031的一端连接的第二通道13a，从正面101到背面102的方向A上，连接通道10b通过第二通道13a与阻挡部14之间交叠，且通过第二通道13a与第二腔10c交叠并共用开口10c1。
可选地，半导体衬底10包含具有正面101的第一衬底11、具有背面102的第二衬底12和位于第一衬底11与第二衬底12之间的牺牲层13；
第一腔10a位于第一衬底11的正面101；
第一通道11a位于第一腔10a的底面；
第二通道13a位于牺牲层13中；
第二腔10c位于第二衬底12的背面102。
本说明书实施例记载的半导体器件，利用第一实施例的形成方法所形成，由于器件层160未被过刻蚀损伤，因此具有良好性能及良率。
实施例二
与实施例一相比，实施例二的不同之处在于：
参照图23，半导体衬底30为单层衬底，连接通道包括位于单层衬底中的第一通道30b和第二通道30c。其中，从正面301到背面302的方向B上，第一通道30b的侧壁305和剩余部分底面303连接在一起，得到阻挡部32。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体器件，其特征在于，包括：
位于半导体衬底的正面的第一腔；
位于所述第一腔的底面的连接通道和阻挡部，其中，至少部分第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；所述连接通道至少包括第一通道；
器件层，支撑于所述正面且面对所述第一腔；位于所述半导体衬底的背面的第二腔，所述第一腔与所述第二腔通过所述第一通道连通，所述第一通道的一端与所述第一腔连通，所述第一通道的另一端与所述第二腔连通；所述连接通道与所述第二腔交叠并共用开口，以使所述第二腔通过所述连接通道与所述第一腔连通；从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
2.如权利要求1所述的半导体器件，其特征在于，所述连接通道包括：
位于所述第一腔的底面的第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以得到所述阻挡部；
与所述第一通道远离所述底面的一端连接的第二通道，从所述正面到背面的方向上，所述连接通道通过第二通道与所述第二腔共用开口。
3.如权利要求2所述的半导体器件，其特征在于，所述半导体衬底包含具有所述正面的第一衬底、具有所述背面的第二衬底和位于所述第一衬底与第二衬底之间的牺牲层；
所述第一腔位于所述第一衬底的正面；
所述第一通道位于所述第一腔的底面；
所述第二通道位于所述牺牲层中；
所述第二腔位于所述第二衬底的背面。
4.一种半导体器件的形成方法，其特征在于，包括：
在半导体衬底的正面形成第一腔；
在所述第一腔的底面形成连接通道，其中，至少部分第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部；所述第一通道的一端位于所述第一腔的底面；所述通道至少包括第一通道；
形成器件层，所述器件层支撑于所述正面且面对所述第一腔；
在所述半导体衬底的背面形成第二腔，所述第一腔与所述第二腔通过所述第一通道连通，所述第一通道的一端与所述第一腔连通，所述第一通道的另一端与所述第二腔连通；所述连接通道与所述第二腔交叠并共用开口，以使所述第二腔通过所述连接通道与所述第一腔连通；从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
5.如权利要求4所述的形成方法，其特征在于，在所述第一腔的底面形成连接通道，包括：
在所述第一腔的底面形成第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；
在所述半导体衬底中形成与所述第一通道远离所述底面的一端连接的第二通道，所述连接通道通过第二通道与所述第二腔共用所述开口。
6.如权利要求5所述的形成方法，其特征在于，若所述半导体衬底包含具有所述正面的第一衬底、具有所述背面的第二衬底和位于所述第一衬底与第二衬底之间的牺牲层，则在半导体衬底的正面形成第一腔，包括：
在所述第一衬底的正面形成所述第一腔；
则在所述第一腔的底面形成第一通道，包括：
在所述第一腔的底面形成露出所述牺牲层的第一通道；
则在所述半导体衬底中形成与所述第一通道远离所述底面的一端连接的第二通道，包括：
在所述牺牲层中形成所述第二通道；
则在所述半导体衬底的背面形成第二腔，包括：
在所述第二衬底的背面形成所述第二腔。
7.如权利要求6所述的形成方法，其特征在于，在所述牺牲层中形成所述第二通道，包括：
通过所述第一通道，对所述牺牲层进行各向同性刻蚀，得到所述第二通道。
8.如权利要求6所述的形成方法，其特征在于，在所述牺牲层中形成所述第二通道，包括：
通过所述第二腔，对所述牺牲层进行各向同性刻蚀，得到所述第二通道。
9.如权利要求6所述的形成方法，其特征在于，所述半导体衬底的形成方法包括：
在所述第二衬底背向所述背面的一侧形成牺牲层；
利用外延生长工艺，在所述第二衬底背向所述背面的一侧形成第一衬底，所述第一衬底覆盖所述牺牲层。
10.如权利要求9所述的形成方法，其特征在于，在所述第二衬底背向所述背面的一侧形成牺牲层，包括：
在所述第二衬底背向所述背面的一侧形成牺牲材料层；
对所述牺牲材料层进行图形化，得到所述牺牲层。
11.如权利要求10所述的形成方法，其特征在于，在所述第二衬底背向所述背面的一侧形成牺牲材料层，包括：
利用化学气相沉积或热氧化生长工艺，形成所述牺牲材料层。
12.如权利要求6所述的形成方法，其特征在于，所述形成方法还包括：
在形成所述器件层之前，对所述半导体衬底进行热氧化至得到氧化层，其中，所述器件层通过覆盖所述正面的氧化层与所述第一衬底连接。
13.如权利要求12所述的形成方法，其特征在于，若所述氧化层还覆盖所述第二衬底背向所述背面的一侧表面，则在所述第二衬底的背面形成第二腔，包括：
对所述第二衬底和覆盖所述第二衬底背向所述背面的一侧表面的氧化层进行刻蚀，得到所述第二腔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710908186.4A CN109573937B (zh) | 2017-09-29 | 2017-09-29 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710908186.4A CN109573937B (zh) | 2017-09-29 | 2017-09-29 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109573937A CN109573937A (zh) | 2019-04-05 |
| CN109573937B true CN109573937B (zh) | 2023-11-03 |
Family
ID=65914785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710908186.4A Active CN109573937B (zh) | 2017-09-29 | 2017-09-29 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109573937B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448642A (zh) * | 2014-08-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105990129A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106957044A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101928371B1 (ko) * | 2012-07-18 | 2018-12-12 | 삼성전자주식회사 | 나노공진기 및 그의 제조 방법 |
-
2017
- 2017-09-29 CN CN201710908186.4A patent/CN109573937B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448642A (zh) * | 2014-08-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105990129A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106957044A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109573937A (zh) | 2019-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| CN110636422B (zh) | 半导体器件及其形成方法 | |
| US9029212B2 (en) | MEMS pressure sensors and fabrication method thereof | |
| JP2003039395A5 (zh) | ||
| US8709848B2 (en) | Method for etched cavity devices | |
| US9598279B2 (en) | Semiconductor structures and fabrication methods thereof | |
| US8853803B2 (en) | Micro-electromechanical system devices | |
| KR101462389B1 (ko) | 웨이퍼를 제조하는 방법 | |
| CN103288043B (zh) | 高纵横比mems器件及其形成方法 | |
| US8324073B2 (en) | Method for producing an electro-mechanical microsystem | |
| US7976714B2 (en) | Single SOI wafer accelerometer fabrication process | |
| KR101001666B1 (ko) | 마이크로 수직 구조체의 제조 방법 | |
| CN105329846A (zh) | 一种mems工艺中的刻蚀方法 | |
| US20150291414A1 (en) | Mems device having conductive microstructures laterally surrounded by oxide material | |
| US11018218B2 (en) | Narrow gap device with parallel releasing structure | |
| CN109573937B (zh) | 半导体器件及其形成方法 | |
| CN105628054B (zh) | 惯性传感器及其制作方法 | |
| CN109573940B (zh) | 半导体器件及其形成方法 | |
| US6905615B2 (en) | Method of manufacturing a micromechanical component | |
| CN109573938B (zh) | 半导体器件及其形成方法 | |
| CN113562688B (zh) | 微机电系统传感器芯片制备方法及其制备的传感器芯片 | |
| US10843921B2 (en) | Electrical connection to a micro electro-mechanical system | |
| KR100613604B1 (ko) | Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법 | |
| CN117897036A (zh) | 一种半导体器件及其制造方法 | |
| CN105439081A (zh) | Mems器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |