CN109573938B

CN109573938B - 半导体器件及其形成方法

Info

Publication number: CN109573938B
Application number: CN201710908601.6A
Authority: CN
Inventors: 焦继伟; 刘京
Original assignee: Shanghai Industrial Utechnology Research Institute
Current assignee: Shanghai Industrial Utechnology Research Institute
Priority date: 2017-09-29
Filing date: 2017-09-29
Publication date: 2020-07-03
Anticipated expiration: 2037-09-29
Also published as: CN109573938A

Abstract

本申请提供一种半导体器件及其形成方法，其中形成方法包括：在单晶硅衬底的正面形成第一腔；在第一腔的底面形成连接通道；形成器件层，器件层支撑于正面；在单晶硅衬底的背面形成第二腔，第二腔与连接通道共用开口，开口在阻挡部的投影位于阻挡部的范围内；在第一腔的底面形成连接通道，包括：在第一腔的底面形成预备通道，预备通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部；通过预备通道，对单晶硅衬底进行各向异性湿法刻蚀，得到连接通道，连接通道与阻挡部交叠。利用本技术方案，阻挡部对开口形成遮挡，阻挡从开口进入的腐蚀性物质，使腐蚀性物质无法直接冲击器件层，确保半导体器件性能良好。

Description

半导体器件及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。

背景技术

微机电系统(MEMS，Micro-Electro-Mechanical System)是以半导体制造技术为基础发展起来的先进的制造技术平台。例如，压力传感器为MEMS的一个应用。

现有一种利用MEMS工艺的半导体器件的形成方法包括：

首先，在单晶硅衬底中形成位于正面的压力腔，及支撑在单晶硅衬底正面并面向压力腔的器件层；

接着，在单晶硅衬底的背面一侧刻蚀单晶硅衬底，形成位于背面的第二腔，第二腔连通压力腔，可以释放压力腔的压力，促使器件层复位。

在刻蚀单晶硅衬底以形成第二腔过程中，通常会出现过刻蚀现象，造成刻蚀剂损伤器件层，从而影响产品性能及良率。

发明内容

本发明解决的问题是，现有利用MEMS工艺的半导体器件的形成工艺存在产品性能不佳且良率下降的问题。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

在单晶硅衬底的正面形成第一腔；

在所述第一腔的底面形成连接通道；

形成器件层，所述器件层支撑于所述正面且面对所述第一腔；

在所述单晶硅衬底的背面形成第二腔，所述第二腔与所述连接通道共用开口，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内；

在所述第一腔的底面形成预备通道，所述预备通道的所述侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部；

通过所述预备通道，对所述单晶硅衬底进行各向异性湿法刻蚀，得到连接通道，从所述正面到背面的方向，所述连接通道与所述阻挡部交叠。

可选地，所述正面为(100)晶面或(111)晶面；其中，在对所述单晶硅衬底进行各向异性湿法刻蚀的过程中，腐蚀溶液对(111)晶面的腐蚀速率小于对其他晶面的腐蚀d速率。

可选地，腐蚀溶液包括EPW溶液、联胺溶液、KOH溶液、NaOH溶液、TMAH溶液中的一种或多种。

可选地，在所述第一腔的底面形成连接通道，包括：

形成图形化的掩膜层，所述图形化的掩膜层定义所述预备通道的位置；

以所述图形化的掩膜层为掩膜，对所述单晶硅衬底进行各向异性干法刻蚀，得到所述预备通道。

可选地，若所述正面为(111)晶面，在所述第一腔的底面形成预备通道，还包括：

在所述第一腔的底面形成第一子通道；

在所述第一子通道的侧壁形成保护层；

以所述保护层为掩膜，通过所述第一子通道对所述单晶硅衬底进行各向异性干法刻蚀，得到与所述第一子通道连接的第二子通道，所述预备通道包括所述第一子通道和第二子通道；

对所述单晶硅衬底进行各向异性湿法刻蚀，包括：

以所述保护层为掩膜，对所述单晶硅衬底进行各向异性湿法刻蚀，得到第三子通道，所述连接通道包括第一子通道和第三子通道。

可选地，所述连接通道包括围绕所述阻挡部分布的子通道，所述阻挡部定义各所述子通道的所述侧壁；

其中所述第二腔通过所述开口与各所述子通道连通。

可选地，所述连接通道包括分布在所述阻挡部两相反侧的子通道。

本发明还提供一种半导体器件，包括：

位于单晶硅衬底的正面的第一腔；

位于所述第一腔的底面的连接通道和阻挡部，其中，至少部分所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；

器件层，支撑于所述正面且面对所述第一腔；

位于所述单晶硅衬底的背面的第二腔，所述第二腔与所述连接通道共用开口，从所述正面到背面的方向上，所述连接通道与阻挡部交叠，且所述开口在所述阻挡部的投影位于所述阻挡部的范围内。

可选地，所述正面为(100)晶面或(111)晶面。

可选地，所述连接通道包括围绕所述阻挡部分布的至少两个子通道，所述阻挡部定义各所述子通道的至少部分所述侧壁；

其中所述第二腔通过所述开口与各所述子通道连通。

与现有技术相比，本发明的技术方案具有以下优点：

在第一腔的底面形成连接通道过程中，首先在第一腔的底面形成预备通道，预备通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部；接着通过预备通道，对单晶硅衬底进行各向异性湿法刻蚀，得到连接通道，从所述正面到背面的方向，连接通道与所述阻挡部交叠。这样，在形成第二腔过程中，第二腔与连接通道共用开口，并且从正面到背面的方向，开口在阻挡部的投影位于阻挡部的范围内，阻挡部可以对从开口流入的腐蚀物质形成阻挡，避免器件层遭到腐蚀而受损，确保半导体器件性能良好。

附图说明

图1是本说明书实施例提出的一种半导体器件的形成方法的流程图；

图2-图10是本说明书第一实施例提出的一种半导体器件在形成过程中各个阶段的结构图；

图11-图16是本说明书第二实施例提出的一种半导体器件在形成过程中各个阶段的结构图。

具体实施方式

为解决现有技术存在的问题，本说明书实施例提出一种半导体器件及形成方法。具体地，提供单晶硅衬底；在单晶硅衬底的正面形成第一腔；在第一腔的底面形成连接通道；形成器件层，器件层支撑于正面且面对第一腔；在单晶硅衬底的背面形成第二腔，第二腔与所述连接通道共用开口，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。其中，在第一腔的底面形成连接通道，包括：在第一腔的底面形成预备通道，预备通道的所述侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部；通过预备通道，对单晶硅衬底进行各向异性湿法刻蚀，得到连接通道，从正面到背面的方向，连接通道与所述阻挡部交叠。开口在阻挡部的投影位于阻挡部的范围内，使得阻挡部可以对开口形成遮挡。这样，在形成第二腔过程中，阻挡部可以对从开口流入的腐蚀性物质形成阻挡，避免器件层遭到腐蚀而受损，确保半导体器件性能良好。在实际应用中，如果通过对半导体衬底的背面进行刻蚀来得到第二腔，则阻挡部可以阻挡刻蚀剂对器件层造成高速冲击而受损。

需要说明的是，本说明书实施例提出的半导体器件可以是压力传感器、温度传感器、加速度传感器等，在此不再一一列举。在这种情况下，器件层可以是具有弹性的应变膜。依据工作原理，这种半导体器件可以是压阻式、电容式等，在此不再一一列举。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1为本说明书第一实施例提供的一种半导体器件的形成方法的流程图，该形成方法如下所示。这里，对半导体器件的具体类型不作限制。

第一实施例

参照图2，提供单晶硅衬底10，单晶硅衬底10包含背向设置的正面101和背面102。其中，单晶硅衬底10的表面，包括正面101和背面102在内，归入一晶面，例如可以为晶面(100)或者晶面(111)。

参照图2，执行图1所示步骤S1：在单晶硅衬底10的正面101形成第一腔10a，第一腔10a位于单晶硅衬底10的正面101，并深入单晶硅衬底10的正面101以下部分深度，第一腔10a的侧壁与单晶硅衬底10的正面101连接。

在本说明书实施例中，在单晶硅衬底10的正面101形成第一腔10a，包括：

在单晶硅衬底10上形成图形化的掩膜层(图中未示出)，图形化的掩膜层定义位于正面101的第一腔10a的位置；

以图形化的掩膜层为掩膜，刻蚀预设深度的单晶硅衬底10，至得到第一腔10a；

去除图形化的掩膜层。

其中，图形化的掩膜层的材料可以为光刻胶或其他掩膜材料，在此不作具体限制。在图形化的掩膜层的材料为光刻胶的情况下，可以先在正面101涂覆光刻胶，之后利用曝光、显影技术，得到图形化的掩膜层。

在这里，第一腔10a的预设深度不作具体限定，可以根据半导体器件的类型及性能进行设置。其中，刻蚀预设深度的单晶硅衬底10，可以包括：利用干法刻蚀或湿法刻蚀，刻蚀预设深度的单晶硅衬底10。

参照图1，执行步骤S2：在第一腔的底面形成连接通道。具体地，详细阐述在第一腔的底面形成连接通道的方法。

参照图4，形成掩膜层11，掩膜层11覆盖第一腔10a的底面103和侧壁104、单晶硅衬底10的正面101。

其中，掩膜层11的材料可以是氧化硅、氮化硅或氮氧化硅等硬掩膜材料。

参照图5，对掩膜层11(参照图4)进行图形化，从而形成图形化的掩膜层110，图形化的掩膜层110定义位于第一腔10a的底面103的连接通道的位置。

其中，对掩膜层11进行图形化，可以包括：利用光刻、刻蚀工艺，对掩膜层11进行图形化，得到图形化的掩膜层110。

参照图6，以图形化的掩膜层110为掩膜，刻蚀单晶硅衬底10，在第一腔10a的底面103(参照图5)形成预备通道10b，预备通道10b的侧壁与第一腔10a的剩余部分底面1031连接在一起，以形成阻挡部12。

在第一腔10a的底面103(参照图5)中，其中一部分底面因形成预备通道10b而被去除，而未被去除的剩余部分底面1031、和第预备通道10b的一侧侧壁连接在一起，形成了阻挡部12。

在本说明书实施例中，阻挡部12可以占用剩余部分底面的一部分(如图6所示1031)；或者，阻挡部12可以占用剩余部分底面的全部，在此不作具体限定。在实际应用中，阻挡部12的位置及尺寸可以根据最终要形成的第二腔的位置及尺寸来确定。

在本说明书实施例中，可以对第一腔10a的底面进行各向异性干法刻蚀，得到与第一腔10a的剩余部分底面1031连接的预备通道10b，预备通道10b深入第一腔10a的剩余部分底面1031以下预设深度。其中，在各向异性干法刻蚀过程中，可根据单晶硅衬底10的材料选择刻蚀剂，在此不再赘述。

在本说明书实施例中，各向异性干法刻蚀可以得到侧壁接近陡直的预备通道10b。

参照图7，基于单晶硅衬底10的正面101的晶面类型，通过预备通道10b(参照图6)对半导体衬底10进行各向异性湿法刻蚀，腐蚀溶液对不同晶面，其刻蚀选择比具有差异，使得预备通道10b的侧壁遭到腐蚀，在单晶硅衬底10中形成连接通道10c，连接通道10c与阻挡部12在从正面101到背面102的方向A上交叠。

具体地，若单晶硅衬底10的表面为(100)晶面，则单晶硅衬底10的正面101、预备通道10b的底面及侧壁归入同一晶面族{100}，因此单晶硅衬底10的正面101、预备通道10b的底面及侧壁均遭到腐蚀，直至腐蚀至(111)晶面。其中，在对单晶硅衬底10进行各向异性湿法刻蚀的过程中，腐蚀溶液对(111)晶面的腐蚀速率小于对其他(100)晶面、(010)晶面、(001)晶面的腐蚀速率，例如腐蚀溶液对单晶硅衬底10的腐蚀过程截止至(111)晶面。

其中，若预备通道10b的底面为(100)晶面，则预备通道10b的侧壁为(001)晶面或(010)晶面，因此腐蚀溶液对(001)晶面及(010)晶面的腐蚀过程截止至{111}晶面族的不同晶面，因此连接通道10c由分别对应{111}晶面族8个(111)晶面的8个壁面定义而成，其截面可如图7所示。

在本说明书实施例中，事先形成预备通道10b的目的是，可以避免腐蚀溶液直接横向腐蚀图形化的掩膜层110边缘附近的单晶硅衬底10的正面，防止图形化的掩膜层110因失去支撑而掉落。这样，图形化的掩膜层110具有良好稳定性。

在本说明书实施例中，利性腐蚀溶液对单晶硅衬底10进行各向异性湿法刻蚀，腐蚀溶液对不同类型晶面具有不同刻蚀选择比。具体地，腐蚀溶液可以包括EPW(乙二胺、邻苯二酚和水)溶液、联胺溶液、KOH溶液、NaOH溶液、TMAH(四甲基氢氧化铵)溶液中的一种或多种，其中EPW溶液和联胺溶液为有机腐蚀剂，KOH溶液、NaOH溶液、TMAH溶液为无机碱性腐蚀液。对于腐蚀溶液的浓度、温度等具体参数，可根据腐蚀溶液的类型、连接通道10c的尺寸进行选择，在此不作具体限定。

在本说明书实施例中，连接通道10c包括分布在阻挡部12两侧的至少两个子通道，从而阻挡部12同时定义两侧子通道的部分侧壁，两侧子通道为阻挡部12所隔开。

另外，两侧子通道与第一腔10a的侧壁可以至少部分连接或不连接，这可以是根据阻挡部12的位置和尺寸而确定，在此不作具体限制。

在本说明书实施例中，阻挡部每一侧的子通道个数可以为至少一个；或者，在阻挡部的其中一侧形成有连接通道，而在另一侧可以不形成有连接通道；或者，多个连接通道可以围绕阻挡部分布，从而形成形状规则或不规则的阻挡部。

因此，连接通道可以包括围绕阻挡部分布的至少两个子通道，这里连接通道中包含的子通道的数量和排布方式不作具体限定。这里阻挡部12的位置及尺寸可根据待形成的第二腔(图中未示出)的位置确定，在此不作具体限定。

在本说明书实施例中，这两侧子通道可以为平行设置的两条长条形通孔，使得阻挡部12为矩形。通孔还可以是方形、圆形等其他形状，从而得到对应形状的阻挡部12。

参照图1，并执行步骤S3：形成器件层，器件层支撑于正面且面对第一腔。

在本说明书实施例中，下面详细介绍形成器件层的具体步骤。

参照图8，在单晶硅衬底10上形成绝缘体上硅13。若在单晶硅衬底10的正面101形成有图形化的掩膜层110，则绝缘体上硅13支撑于图形化的掩膜层110，并面对第一腔10a，第一腔10a的开口被绝缘体上硅13所封闭，使得第一腔10a与连接通道10c形成真空腔。

在本说明书实施例中，采用硅-硅键合技术，将绝缘体上硅13与图形化的掩膜层110连接在一起。对硅-硅键合技术的具体参数，在此不作具体限定，可以根据需要进行设置。

参照图9，利用化学机械研磨工艺或者刻蚀工艺，对绝缘体上硅13(参照图8)进行研磨至得到预设厚度的器件层130，使得器件层130通过覆盖正面101的图形化的掩膜层110与单晶硅衬底10连接。

若本说明书实施例记载的半导体器件为压力传感器，器件层130可以是弹性应变膜，能够受压发生弹性变形，并在压力释放后回复原位。

若本说明书实施例记载的半导体器件为其他类型传感器、或者其他类型器件时，器件层130可以是对应结构，不限于图8记载的结构形式，在此不作具体限定。

在本说明书实施例中，图8所示绝缘体上硅13可被替换为其他材料。例如，根据半导体器件的具体类型或者预先设计，选择器件层130的材料，在此不作具体限定。

另外，需要说明的是，若在形成连接通道之后，图形化的掩膜层被去除，则器件层可以直接与单晶硅衬底的正面键合，连接在一起。

参照图10，并执行图1所示步骤S4：在单晶硅衬底10的背面102形成第二腔10d，第二腔10d与连接通道10c共用开口10d1，从正面101到背面102的方向A上，开口10d1在阻挡部12的投影位于阻挡部12的范围内。

在本说明书实施例中，在从正面101到背面102的方向A上，连接通道10c与阻挡部12交叠，因此在定义开口10d1的图形窗口时，可使图形窗口与连接通道10c交叠，并在阻挡部12上的投影位于阻挡部12的范围内，这样通过图形窗口刻蚀单晶硅衬底10的背面102时，可以得到开口10d1。

在本说明书实施例中，可以使用深反应离子刻蚀方法刻蚀单晶硅衬底10，至第二腔10d与连接通道10c的侧壁连接，使得开口10d1与连接通道10c连通。若连接通道10c包含至少两个子通道，至此，各子通道通过开口10d1连通。

若半导体器件为压阻式压力传感器，则在形成第二腔10d之后，第二腔10d具有连通连接通道10c的一端开口10d1，和位于背面102且连通外界大气的另一端开口10d2。因此，则在形成第二腔10d之后，器件层130被释放，因此器件层130受压之后，能够发生有效的弹性变形。

在本说明书实施例中，当开口10d1在阻挡部12的投影位于阻挡部12的范围内时，开口10d1可以被阻挡部12所遮盖。因此，在刻蚀单晶硅衬底10以使得开口10d1与连接通道10c连通时，阻挡部12可以对从开口10d1流入的腐蚀性物质形成有效阻挡，阻挡刻蚀剂或刻蚀气体直接作用于器件层130，从而避免器件层130遭到过刻蚀损伤，确保半导体器件性能良好。

同时，第二腔10d通过连接通道10c与第一腔10a连通，因此不会影响半导体器件的正常工作。

第二实施例

在本说明书实施例中，在单晶硅衬底的表面为(111)晶面时，那么详细介绍半导体器件的形成方法。

其中，若单晶硅衬底的表面为(111)晶面，则在第一腔的底面形成预备通道的步骤不同。

参照图11，以图形化的掩膜层210为掩膜，对单晶硅衬底20进行各向异性干法刻蚀，在第一腔20a的底面203形成第一子通道200a。

参照图12，在所述第一子通道200a的侧壁及底面形成保护材料层24。具体地，可以利用化学气相沉积或热氧化工艺，形成保护材料层24，因此保护材料层24可以为氧化层。

参照图13，去除第一子通道200a底面的保护材料层部分，剩余第一子通道200a侧壁的保护材料层部分作为保护层240。

在本说明书实施例中，可以直接控制干法刻蚀进行回刻蚀，而不利用光刻就可刻蚀去除第一子通道200a的底面的保护材料层部分。此时，在形成保护材料层部分过程中，覆盖图形化的掩膜层210的保护材料层部分也可被去除，但图形化的掩膜层210可以保留。

在本说明书实施例中，可以利用先光刻、再刻蚀步骤，去除第一子通道200a底面的保护材料层部分。

参照图14，再以图形化的掩膜层210和保护层240为掩膜，通过第一子通道200a对单晶硅衬底20进行各向异性干法刻蚀，得到与第一子通道200a连接的第二子通道200b，预备通道20b包括第一子通道200a和第二子通道200b。

参照图15，以图形化的掩膜层210和保护层240为掩膜，通过预备通道20b，对单晶硅衬底20进行各向异性湿法刻蚀，使得第二子通道的形状发生改变而得到第三子通道200c，连接通道20c包括第一子通道200a和横向扩展的第三子通道200c。

在各向异性湿法刻蚀过程中，若单晶硅衬底20的正面201为(111)晶面，则第三子通道200c的底面为(1-1-1)晶面，两者属于同一{111}晶面族，而第三子通道200c的侧壁属于同时与(1-1-1)和晶面(111)晶面共边的其他晶面族。由于各向异性湿法刻蚀腐蚀液对{111}晶面族的刻蚀速率小于对其他晶面的刻蚀速率，因此腐蚀溶液对第三子通道200c的底面的刻蚀速率较小，而对第三子通道200c的侧壁形成有效腐蚀，直至分别达到平行排布的(1-11)晶面和(11-1)晶面，因此第三子通道200c可以包括两个平行且相对的侧壁204。

由于第二子通道200b(参照图14)的底面被腐蚀速率可以忽略不计，因此第三子通道200c的深度与第二子通道200b基本相同，连接通道20c的深度与预备通道20b(参照图14基本一致。

其中，在第三子通道200c的两平行且相对的侧壁204中，从正面201到背面202的方向B上，位于右侧的侧壁204与剩余部分底面203之间交叠并连接，限定阻挡部22，使得连接通道20c通过第三子通道200c与阻挡部22交叠。

参照图16，在单晶硅衬底20的正面201一侧形成器件层23，器件层23与图形化的掩膜层210连接，并面对第一腔20a。

之后，在单晶硅衬底20的背面202一侧形成第二腔20d，第二腔20d与连接通道20c的侧壁连接，从而与连接通道20c连通，并面向阻挡部22。这样，阻挡部22可以对刻蚀剂形成有效阻挡，防止器件层23受损。

本说明书实施例还提供一种半导体器件，如下所示。

实施例一

参照图10，半导体器件包括：

位于单晶硅衬底的正面101的第一腔10a；

位于第一腔10a的底面的连接通道10c和阻挡部12，其中，至少部分连接通道10c的侧壁与第一腔10a的剩余部分底面1031连接在一起，以形成阻挡部12；

器件层130，支撑于正面101且面对第一腔10a；

位于单晶硅衬底10的背面102的第二腔10d，第二腔10d与连接通道10c共用开口10c1，从正面101到背面102的方向A上，连接通道10c与阻挡部12交叠具有远离背面102，且开口10c1在阻挡部12的投影位于阻挡部12的范围内。

可选地，单晶硅衬底10的正面101为(100)晶面。

可选地，连接通道10c包括围绕阻挡部12分布的至少两个子通道，阻挡部12定义各子通道的至少部分侧壁；

其中第二腔10d通过开口10c1与各子通道连通。

可选地，连接通道10c包括分布在阻挡部12两相反侧的子通道。。

实施例二

与实施例一相比，实施例二的不同之处在于：

单晶硅衬底的正面为(111)晶面，因此连接通道的形状不同于实施例一。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体器件的形成方法，其特征在于，包括：

在单晶硅衬底的正面形成第一腔；

在所述第一腔的底面形成连接通道；

在所述单晶硅衬底的背面形成第二腔，所述第二腔与所述连接通道共用开口；

其中，在所述第一腔的底面形成连接通道，包括：

在所述第一腔的底面形成预备通道，所述预备通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部；

通过所述预备通道，对所述单晶硅衬底进行各向异性湿法刻蚀，得到连接通道，从所述正面到背面的方向，所述连接通道与所述阻挡部交叠；

其中，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。

2.如权利要求1所述的形成方法，其特征在于，所述正面为(100)晶面或(111)晶面；其中，在对所述单晶硅衬底进行各向异性湿法刻蚀的过程中，腐蚀溶液对(111)晶面的腐蚀速率小于对其他晶面的腐蚀速率。

3.如权利要求2所述的形成方法，其特征在于，所述腐蚀溶液包括EPW溶液、联胺溶液、KOH溶液、NaOH溶液、TMAH溶液中的一种或多种。

4.如权利要求1所述的形成方法，其特征在于，在所述第一腔的底面形成连接通道，包括：

5.如权利要求1-3中任一项所述的形成方法，其特征在于，若所述正面为(111)晶面，在所述第一腔的底面形成预备通道，还包括：

在所述第一腔的底面形成第一子通道；

在所述第一子通道的侧壁形成保护层；

对所述单晶硅衬底进行各向异性湿法刻蚀，包括：

6.如权利要求1所述的形成方法，其特征在于，所述连接通道包括围绕所述阻挡部分布的子通道，所述阻挡部定义各所述子通道的所述侧壁；

其中所述第二腔通过所述开口与各所述子通道连通。

7.如权利要求1或6所述的形成方法，其特征在于，所述连接通道包括分布在所述阻挡部两相反侧的子通道。

8.一种半导体器件，其特征在于，包括：

位于单晶硅衬底的正面的第一腔；

器件层，支撑于所述正面且面对所述第一腔；

9.如权利要求8所述的半导体器件，其特征在于，所述正面为(100)晶面或(111)晶面。

10.如权利要求8所述的半导体器件，其特征在于，所述连接通道包括围绕所述阻挡部分布的至少两个子通道，所述阻挡部定义各所述子通道的至少部分所述侧壁；其中所述第二腔通过所述开口与各所述子通道连通。

11.如权利要求8或10所述的半导体器件，其特征在于，所述连接通道包括分布在所述阻挡部两相反侧的子通道。