CN107074531A - 用于制造机电设备的方法及对应设备 - Google Patents

用于制造机电设备的方法及对应设备 Download PDF

Info

Publication number
CN107074531A
CN107074531A CN201580056216.2A CN201580056216A CN107074531A CN 107074531 A CN107074531 A CN 107074531A CN 201580056216 A CN201580056216 A CN 201580056216A CN 107074531 A CN107074531 A CN 107074531A
Authority
CN
China
Prior art keywords
substrate
depressed part
insulating barrier
layer
mechanical structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580056216.2A
Other languages
English (en)
Inventor
若埃尔·科莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tronics Microsystems SA
Original Assignee
Tronics Microsystems SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tronics Microsystems SA filed Critical Tronics Microsystems SA
Publication of CN107074531A publication Critical patent/CN107074531A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0051—For defining the movement, i.e. structures that guide or limit the movement of an element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0194—Transfer of a layer from a carrier wafer to a device wafer the layer being structured
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/051—Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了一种机电设备，其特征在于其包括：‑由插置在两个固体层(10,30)之间的绝缘层(31)形成的层叠件，‑悬空在预定深度的凹陷部(4)上方的预定厚度的微机械结构(60,61)，所述凹陷部(4)和所述微机械结构(60,61)形成所述层叠件的所述两个固体层(10,30)之一(10)，并且所述绝缘层(31)形成所述凹陷部(4)的底部。

Description

用于制造机电设备的方法及对应设备
背景技术
本发明涉及机电系统的领域，这些机电系统由微米范围尺寸的元件(也称MEMS，即“微机电系统”的首字母缩略词)和/或纳米范围尺寸的元件(也称NEMS，即“纳米机电系统”的首字母缩略词)形成。更具体地讲，本发明涉及制造这种系统的方法。
现有技术
通常，为了在保证测量的良好灵敏度的同时减小机电系统的尺寸，有利的是将微机电元件和纳米机电元件组合在一起。此类机电系统目前被称为M&NEMS，即“微机电系统和纳米机电系统”。
此类M&NEMS包括力传感器，诸如加速计、陀螺测试仪或还有磁力仪。此类力传感器通常呈现包括移动质量块的设备的形式，该移动质量块由可变形元件诸如弹簧机械地保持。该移动质量块进一步机械地联接到用于测量质量块的位移的可变形结构，诸如测量梁。该测量梁可例如为应变仪，或也为谐振器。质量块-梁组件以悬空方式保持在凹陷部上方。
例如，就加速计而言，在传感器位移期间，惯性力施加到移动质量块并引起测量梁上的应变。通常，就谐振器式测量梁而言，质量块所施加的应变引起谐振器频率的变化，并且就变阻式测量梁而言，质量块所施加的应变引起电阻的变化。可从这些变化推导出加速度。
因此应当理解，有利的是将微米范围厚度的移动质量块和纳米范围厚度的测量梁组合在一起。具体地讲，移动元件的显著质量能够使惯性力最大化，从而引起测量梁的足够应变。此外，通过优选较小厚度的梁，使质量块施加到梁的应变最大化。因此这种布局还具有提高力传感器的灵敏度的优点。
文献EP 1 840 582公开了这样一种力传感器，即，移动质量块的厚度大于梁的厚度的传感器，并且还提供了基于SOI(“绝缘体上的硅”)技术制造这种传感器的方法。
根据该文献所述的第一制造方法，首先在SOI衬底的表面层中蚀刻应变仪，接着覆盖上保护层。然后在该表面层上执行硅外延，从而获得对于检验主体的形成而言所需厚度的层。然而，外延生长技术实施起来很复杂且昂贵，并且不能提供非常大的硅层厚度。由于该限制，很难获得检验主体的及因此其质量块的最佳尺寸，以使施加到计量器的应变最大化。
根据该文献所述的第二制造方法，首先在SOI衬底中蚀刻移动质量块。然后沉积纳米范围厚度的多晶硅层以便形成应变仪。然而，小厚度的多晶硅层仍然难以控制，并且它们的机械特性和电特性不如单晶硅层那样好。此外，这种薄层的沉积可经历应变，诸如能够影响计量性能的变形。因此，用此方法难以得到具有优化传感器灵敏度的机械特征和电特征的计量器。
另一种解决方案可包括使用两个不同SOI衬底单独形成移动质量块和计量器，然后将这两个衬底密封在一起。然而，在密封期间可发生不同元件(特别是在移动质量块、计量器和凹陷部之间)的失准，从而增大改变传感器的总体灵敏度的风险。
发明内容
在这种背景下，本发明的目的尤其在于提供用于制造机电设备的解决方案，该解决方案摆脱了此前所提及的限制。
因此，本发明的目的在于制造机电设备的方法，该机电设备包括悬空在预定深度的凹陷部上方的预定厚度的至少一个微机械结构(或有源主体)。
根据本发明，该制造方法包括将第一衬底的第一表面密封到第二衬底。第一衬底仅由固体层形成，并且第二衬底由至少一个固体层和绝缘层形成。此外，执行该密封，使得第二衬底的绝缘层插置在第一衬底与第二衬底的固体层之间。
对这两个衬底密封之后在第一衬底中形成具有所述预定深度的凹陷部。该凹陷部的形成特别通过蚀刻第一衬底的第二表面来获得，该第二表面与第一衬底的第一表面相对。具体地讲，面向凹陷部的第一衬底的其余部分的厚度基本上等于所述预定厚度。换句话讲，凹陷部的最终深度和微机械结构的最终厚度由该蚀刻限定。
然后通过将第一衬底的第二表面密封到第三衬底来封闭凹陷部。第三衬底由固体层和绝缘层形成。具体地讲，该第三衬底的绝缘层被布置成与第一衬底的第二表面直接接触以封闭凹陷部，这可通过另一次密封来获得。
然后去除第二衬底的固体层和绝缘层。最后，经由第一衬底的第二表面的单次蚀刻，获得凹陷部的开启和微机械结构的形成。
微机械结构意指具有微米范围尺寸的厚度的结构。此外，凹陷部的预定深度也优选地具有微米范围尺寸。
因此，本发明的制造方法是一种简单而廉价的解决方案，其能够克服以上提及的对准问题，因为凹陷部的开启和微米范围结构的形成是借助于单个蚀刻步骤同时获得的。特别通过以下方式使该单次蚀刻成为可能：在相同的单层衬底(通常称为本体)中相继形成将来的凹陷部和将来的微机械结构。这可通过以下方式成为可能：使用另外两个明显不同的衬底，一个用作支撑衬底以限定凹陷部的底部，另一个用作处理衬底或用作载体。
由该制造方法提供的另一个优点在于由此获得的机电设备的凹陷部的底部覆盖有绝缘层，一般为氧化物层。该绝缘层的存在特别具有这样的优点：防止发生因特别用于开启凹陷部的化学工艺而引起的不平整性。换句话讲，由于该绝缘层，在为开启凹陷部而实施的蚀刻方法期间不会蚀刻凹陷部的底部。因此，所得设备更干净，即，其包含更少能够阻塞有源主体或在测量期间造成干扰的灰尘。此外，降低了凹陷部的内表面脱气的风险，这能够确保封装设备的包装中的时间稳定压力。
有利地，该制造方法还可包括在将第一衬底密封到第二衬底之前，在第一衬底的第一表面上形成对准标记。
通常，此类对准标记用作指示器，以确保为形成凹陷部和微机械结构而实施的蚀刻方法中所用的掩模的正确定位。此类对准标记可特别呈现预定结构(游标、直角尺、条形码…)的形式，并且通常例如通过蚀刻技术获得。
该方法还可包括在形成凹陷部之前，在第一衬底的第二表面上暴露对准标记。
具体地讲，在将第一衬底密封到第二衬底的步骤期间覆盖对准标记，然后在蚀刻凹陷部的步骤之前暴露对准标记，以使它们在第一衬底的第二表面侧上可见。
可通过对第一衬底的第二表面进行光刻和蚀刻来恢复对准标记。
在实施过程中，该制造方法还可包括在形成凹陷部之前，减薄第一衬底。
实际上，所用第一衬底的固体层通常可具有几百微米(例如，450μm)的初始厚度。此外，用于形成凹陷部和微机械结构的固体层的可用厚度例如小于数百微米，例如，50μm。在这种情况下，则有必要提供先减薄固体层的步骤以避免过深的蚀刻。因此，该减薄能够使所获得的第一衬底的剩余厚度基本上等于添加到凹陷部的预定深度的微机械结构的预定厚度。该剩余厚度通常对应于所述可用厚度。在实施过程中，该减薄可通过磨削或化学蚀刻、化学-机械蚀刻或干法蚀刻获得。
根据一种变型，该制造方法还可包括在形成凹陷部的同时，在凹陷部的内部形成至少一个阻挡件，该阻挡件从第一衬底朝第三衬底延伸。
在实施过程中，凹陷部和阻挡件(或阻挡器)的形成可通过以下方式获得：
-第一光刻，之后是第一蚀刻，以在第一衬底中部分地蚀刻凹陷部并限定阻挡件的高度。因此，该第一蚀刻的深度基本上等于阻挡件的自由端与限定凹陷部底部的第三衬底的绝缘层之间的所需距离(例如，1μm)；以及
-第二光刻和第二蚀刻，以决定性地形成阻挡件以及凹陷部。
因此，并非在凹陷部的底部上形成，而是在有源主体上、特别是在MEMS结构上形成阻挡件。
根据机电设备还包括纳米机械结构的另一个实施例，制造方法还可包括在将第一衬底密封到第二衬底之前，在第一衬底的第一表面上形成具有预定深度的至少一个凹坑。凹坑的底部特别覆盖有电介质层。此外，在该其他实施例中，凹陷部的形成还包括形成将凹陷部连接到凹坑的通孔。
凹坑特别用于标记将来的纳米机械结构的位置。纳米机械结构意指具有纳米范围尺寸的厚度的结构。在实施过程中，凹坑可呈现中空的形式，并且在形成对准标记之前形成。可通过对第一衬底的第一表面的双重光刻来获得标记，以便：
-为第一衬底的第一表面上的每个纳米范围结构限定浅孔，例如浅于1μm，每个孔限定将形成的将来的纳米机械结构的位置；以及
-用电介质保护每个孔的底部。
有利地，第二衬底由绝缘层形成，该绝缘层插置在固体层与比固体层要薄的层之间。此外，第一衬底的第一表面优选地被布置成与第二衬底的薄层直接接触。
在实施过程中，第二衬底因此由绝缘层(例如，氧化物层)形成，该绝缘层插置在固体层与称为有源层的薄层之间，该固体层为微米范围厚度且通常用于处理所形成的设备，并且该薄层为纳米范围厚度且通常由硅制成。
因此，将第一衬底密封到第二衬底的步骤特别会导致第二衬底的纳米范围有源层直接密封到第一衬底的微米范围固体层。
根据一种变型，为开启凹陷部并形成微机械结构而执行单次蚀刻还包括在第二衬底的薄层中形成纳米机械结构，该纳米机械结构面向通孔。换句话讲，在开启凹陷部并形成微机械结构的同时，在第二衬底的薄层中形成纳米机械结构。
在实施过程中，为同时开启凹陷部并形成微机械结构而实施的蚀刻步骤还可用于形成纳米机械结构。换句话讲，经由同一次蚀刻，获得凹陷部及微机械结构和纳米机械结构。
当然，在单个蚀刻步骤之前，还可以提供这样的步骤，该步骤旨在去除第二衬底的固体层和绝缘层，而仅留下有源层。
根据一种变型，还可以提供对第二衬底的薄层进行掺杂的步骤。在实施过程中，可通过不同掺杂技术，诸如通过扩散，或通过等离子体浸没或离子束离子注入，获得薄层的掺杂。
本发明的目的还在于机电设备，该机电设备包括：
-由插置在两个固体层之间的绝缘层形成的层叠件，
-悬空在预定深度的凹陷部上方的预定厚度的微机械结构，凹陷部和微机械结构形成层叠件的两个固体层之一，并且绝缘层形成凹陷部的底部。
根据一种变型，机电设备还可包括凹陷部内部的至少一个阻挡件，该阻挡件从微机械结构朝绝缘层延伸。
根据一个实施例，固体层包括微机械结构并插置在绝缘层与比固体层要薄的层之间。此外，根据该实施例，该设备还可包括形成于薄层中的纳米机械结构以及将纳米机械结构连接到凹陷部的通孔。
在实施过程中：
-纳米机械结构可为可变形测量元件，诸如应变仪、可变形膜，或也为纳米机械谐振器；
-微机械结构可由移动质量块形成，该移动质量块联接到可变形元件，诸如弹簧、膜或纳米机械结构；
-纳米机械结构可具有小于1μm的厚度；
-微机械结构可具有小于100μm且大于5μm的厚度；
-微机械结构和纳米机械结构的厚度之比为大约100；
-固体层和薄层优选地由硅制成，并且绝缘层优选地由氧化物制成。
附图说明
在下面的非限制性描述中将结合附图详细讨论本发明的上述和其他的特征和优点，在附图中：
-图1A至1J是根据本发明的一个实施例的简化视图，示出了制造整合了微米范围尺寸有源结构的机电设备的方法的步骤；并且
-图2A至2K是根据本发明的另一个实施例的简化视图，示出了制造整合了微米范围尺寸有源结构和纳米范围尺寸有源结构的机电设备的方法的步骤。
具体实施方式
图1A至1J示出了根据一个实施例的制造机电设备的方法的不同步骤。具体地讲，期望获得的机电设备在图1J中示出，并且特别整合了悬空在预定深度(例如，5μm)的凹陷部4上方的预定厚度(例如，20μm)的微机械结构60,61。例如，微机械结构60,61是例如由联接到弹簧61的移动质量块60形成的有源主体。在一种变型中，机电设备还可包括阻挡件5，该阻挡件从微机械结构60,61朝凹陷部4的底部延伸。例如，阻挡件5的自由端与凹陷部4的底部之间的间距基本上等于1μm。
更具体地讲，通过在与图1A中所示的第一衬底1对应的相同单层衬底中蚀刻，来形成凹陷部和微机械结构。因此，第一衬底1(通常称为本体)仅由固体层10(例如，具有450-μm厚度的硅层)形成，并且具有两个相对的表面，即，第一表面11和第二表面12。
首先，为了确保将在蚀刻期间使用的掩模的正确定位，在该第一衬底1的第一表面11上形成对准标记13(图1B)。
此外，为了便于处理第一衬底1，将第二衬底2密封到第一衬底1(图1C)。第二衬底2由固体层20(例如，具有450-μm厚度的硅层)和绝缘层21(例如，具有1-μm厚度的氧化物层)形成。具体地讲，第二衬底的绝缘层21被布置成与第一衬底1的第一表面11直接接触。在该阶段，此前形成的对准标记13因此覆盖有第二衬底2。
由于凹陷部和微机械结构必须在第一衬底1中形成，因此首先对第一衬底1进行减薄(图1D)。更具体地讲，该减薄使得第一衬底1的剩余厚度基本上对应于添加到凹陷部4的预定深度的微机械结构60,61的预定厚度。通常，该减薄可例如通过磨削或化学蚀刻来获得。
然后通过对第一衬底1的第二表面12进行光刻和蚀刻，暴露对准标记13(图1E)。因此使对准标记13在第一衬底1的第二表面12的侧面上可见。
在提供阻挡件5的情况下，执行光刻，之后是部分蚀刻(图1F)，以开始在减薄的第一衬底1中蚀刻凹陷部4并限定阻挡件5的高度。换句话讲，该部分蚀刻的深度基本上等于阻挡件5的自由端与凹陷部4的底部之间的所需间距。
当然，当不需要阻挡件5时，可省略该部分蚀刻步骤。
然后执行简单光刻(图1G)，以形成阻挡件5并限定第一减薄衬底1中的凹陷部4的深度。在该阶段，凹陷部4和阻挡件5的尺寸已对应于所需的最终尺寸。此外，与凹陷部4相对的第一衬底的其余部分的厚度基本上等于微机械结构60,61的所需最终厚度。因此，凹陷部4、阻挡件5及微机械结构60,61的厚度由该单次蚀刻限定。
下一步骤包括将第三衬底3密封到第一衬底1以封闭由此形成的凹陷部4(图1H)。第三衬底也由固体层30(例如，具有大于300μm的厚度的硅层)和绝缘层31(例如，具有1-μm厚度的氧化物层)形成。此外，该密封使得第三衬底3的绝缘层31被布置成与第一衬底1的第二表面12直接接触。
然后去除第二衬底2(图1I)并对第一衬底1执行单次蚀刻(图1J)，以同时开启凹陷部4并形成微机械结构60,61。
因此，由此获得的机电设备(图1J)包括由插置在两个固体层10,30之间的绝缘层31形成的层叠件。凹陷部4和微机械结构60,61在层叠件的两个固体层之一10中形成，并且绝缘层31形成凹陷部4的底部。
在另一个实施例中，图2K所示的期望获得的机电设备除了整合上述微机械结构60,61、凹陷部4和阻挡件5之外，还整合预定厚度(例如，250nm)的而且悬空在凹陷部4上方的纳米范围结构7。纳米机械结构7例如为应变仪。制造这种设备的方法在图2A至2K中示出。
如此前所述，凹陷部4、阻挡件5和微机械结构60,61在与此前所用相同的本体中形成(图2A)。
首先，为了标记将来的纳米机械结构的位置，例如通过光刻，在第一衬底1的第一表面11上形成凹坑14(图2B)。预定深度(一般小于1μm)的这种凹坑具有覆盖有电介质层15(例如，氧化物层)的底部。
然后，如此前所述，为了确保蚀刻期间使用的掩模的正确定位，还在第一衬底1的第一表面11上形成对准标记13(图2C)。
此外，为了便于处理第一衬底并密封将限定纳米机械结构的薄层，将第二衬底2密封到第一衬底1(图2D)。第二衬底2由绝缘层21(例如，具有1-μm厚度的氧化物层)形成，该绝缘层插置在固体层20(例如，具有450-μm厚度的硅层)与比固体层20要薄的层22之间。薄层22特别是所谓的“有源”层，通常为纳米范围厚度(例如，250nm)的硅层。在密封期间，第二衬底2的薄层22被布置成与第一衬底1的第一表面11直接接触。在该阶段，对准标记13和凹陷部14覆盖有第二衬底2。
如此前所述，第一衬底1被减薄(图2E)，使得第一衬底1的剩余厚度一般也基本上对应于添加到凹陷部4的预定深度的微机械结构60,61的预定厚度。此外，也通过对第一衬底1的第二表面12进行光刻和蚀刻，暴露对准标记13(图2F)。
相似地，然后执行光刻，之后是部分蚀刻(图2G)，以开始在第一减薄衬底1中蚀刻凹陷部4，并且限定凹陷部4的底部与阻挡件5的自由端之间的间距。当然，当不需要阻挡件时，可省略该部分蚀刻的步骤。
然后执行简单光刻(图2H)，以形成阻挡件5，限定第一减薄衬底1中的凹陷部4的深度，并形成通孔16以便将凹陷部4连接到凹坑14。在实施过程中，铺设在凹坑14的底部处的电介质层15在该光刻期间保护第二衬底的薄层22，然后被去除。
然后将与此前所用的第三衬底相同的第三衬底3密封到第一衬底，以封闭由此形成的凹陷部4(图2I)。该密封使得第三衬底3的绝缘层31被布置成与第一衬底1的第二表面12直接接触。
下一步骤包括去除第二衬底的固体层20和绝缘层21(图2J)，而仅留下薄层22，并且执行单次蚀刻(图2K)以同时开启凹陷部4并形成微机械结构60,61和纳米机械结构7。具体地讲，纳米机械结构7与通孔16相对地形成。
因此，由此获得的机电设备(图2K)包括在相同固体层10中形成的凹陷部4、微机械结构60,61和阻挡件5，以及在被布置在固体层10上的薄层22中形成的纳米机械结构7。此外，绝缘层31形成凹陷部4的底部。
所公开的制造方法因此较简单，虽然使用了三个衬底，但一般具有低成本。它们特别能够获得体积更小且性能更佳的机电MEMS式或M&NEMS式设备，其中至少凹陷部和微机械结构在单个本体中形成。此外，由于凹陷部的底部处存在绝缘层，这避免了在蚀刻期间在凹陷部的底部中出现不平整性，因此延长了这种设备的寿命。最后，所提供的解决方案还提供了通过简单调节蚀刻设备来调整微米范围结构的厚度的可能性。

Claims (12)

1.一种制造机电设备的方法，所述机电设备包括悬空在预定深度的凹陷部(4)上方的预定厚度的至少一个微机械结构(60,61)，其特征在于所述方法包括：
-将第一衬底(1)的第一表面(11)密封到第二衬底(2)，所述第一衬底仅由固体层(10)形成，所述第二衬底(2)由至少一个固体层(20)和绝缘层(21)形成，所述第二衬底(2)的所述绝缘层(21)插置在所述第一衬底(1)与所述第二衬底(2)的所述固体层(20)之间；
-通过蚀刻与所述第一表面(11)相对的所述第一衬底(1)的第二表面(12)，而在所述第一衬底(1)中形成具有所述预定厚度的所述凹陷部(4)，面向所述所形成的凹陷部(4)的所述第一衬底(1)的其余部分的厚度基本上等于所述预定厚度；
-通过将所述第一衬底(1)的所述第二表面(12)密封到第三衬底(3)来封闭所述凹陷部(4)，所述第三衬底由固体层(30)及与所述第一衬底(1)的所述第二表面(12)直接接触的绝缘层(31)形成；
-去除所述第二衬底(2)的所述固体层(20)和所述绝缘层(21)；以及
-对所述第一衬底(1)的所述第二表面(12)执行单次蚀刻，以开启所述凹陷部(4)并形成所述微机械结构(60,61)。
2.根据权利要求1所述的制造方法，其特征在于其还包括在将所述第一衬底(1)密封到所述第二衬底(2)之前，在所述第一衬底(1)的所述第一表面(11)上形成对准标记(13)。
3.根据权利要求2所述的制造方法，其特征在于其还包括在形成所述凹陷部之前，在所述第一衬底(1)的所述第二表面(12)上暴露对准标记(13)。
4.根据权利要求1至3中任一项所述的制造方法，其特征在于其还包括在形成所述凹陷部(4)之前，减薄所述第一衬底(1)。
5.根据权利要求1至4中任一项所述的制造方法，其特征在于其还包括在形成所述凹陷部(4)的同时，形成从所述第一衬底(1)朝所述第三衬底(3)延伸的至少一个阻挡件(5)。
6.根据权利要求1至5中任一项所述的制造方法，其特征
在于其还包括在将所述第一衬底(1)与所述第二衬底(2)密封之前，在所述第一衬底(1)的所述第一表面(11)上形成预定厚度的至少一个凹坑(14)，所述凹坑的底部覆盖有电介质层；
并且在于所述凹陷部(4)的形成还包括形成将所述凹陷部(4)连接到所述凹坑(14)的通孔(16)。
7.根据权利要求6所述的制造方法，其特征在于所述第二衬底由绝缘层(21)形成，所述绝缘层插置在固体层(20)与比固体层(20)要薄的层(22)之间，并且其特征在于所述第一衬底(1)的所述第一表面(11)被布置成与所述第二衬底(2)的所述薄层(22)直接接触。
8.根据权利要求6或7所述的制造方法，其特征在于为开启所述凹陷部(4)并形成所述微机械结构(60,61)而执行所述单次蚀刻还包括在所述第二衬底(2)的所述薄层22)中形成纳米机械结构(7)，所述纳米机械结构(7)面向所述通孔(16)。
9.根据权利要求6至8中任一项所述的制造方法，其特征在于其还包括对所述第二衬底的所述薄层(22)进行掺杂。
10.一种根据权利要求1至9中任一项所述的制造方法形成的机电设备，其特征在于其包括：
-由插置在两个固体层(10,30)之间的绝缘层(31)形成的层叠件，
-悬空在预定深度的凹陷部(4)上方的预定厚度的微机械结构(60,61)，所述凹陷部(4)和所述微机械结构(60,61)形成所述层叠件的所述两个固体层(10,30)之一(10)，并且所述绝缘层(31)形成所述凹陷部(4)的底部。
11.根据权利要求10所述的机电设备，其特征在于其还包括所述凹陷部内部的至少一个阻挡件(5)，所述阻挡件(5)从所述微机械结构朝所述绝缘层(31)延伸。
12.根据权利要求10或11中任一项所述的机电设备，其特征：
在于包括所述微机械结构的所述固体层(10)插置在所述绝缘层(31)与比所述固体层(10)要薄的层(22)之间，
并且在于其还包括形成于所述薄层(22)中的纳米机械结构(7)以及将所述纳米机械结构(7)连接到所述凹陷部(4)的通孔(16)。
CN201580056216.2A 2014-11-10 2015-11-09 用于制造机电设备的方法及对应设备 Pending CN107074531A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1460871 2014-11-10
FR1460871A FR3028257A1 (fr) 2014-11-10 2014-11-10 Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
PCT/EP2015/076110 WO2016075098A1 (fr) 2014-11-10 2015-11-09 Procede de fabrication d'un dispositif electromecanique et dispositif correspondant

Publications (1)

Publication Number Publication Date
CN107074531A true CN107074531A (zh) 2017-08-18

Family

ID=52807874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580056216.2A Pending CN107074531A (zh) 2014-11-10 2015-11-09 用于制造机电设备的方法及对应设备

Country Status (7)

Country Link
US (1) US9944512B2 (zh)
EP (1) EP3218302A1 (zh)
JP (1) JP6305647B2 (zh)
KR (1) KR101847793B1 (zh)
CN (1) CN107074531A (zh)
FR (1) FR3028257A1 (zh)
WO (1) WO2016075098A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117911A1 (de) * 2014-12-04 2016-06-09 Endress + Hauser Gmbh + Co. Kg Druckmesszelle
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
FR3045028B1 (fr) * 2015-12-11 2018-01-05 Tronic's Microsystems Procede de fabrication d'un dispositif micro electromecanique et dispositif correspondant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005177974A (ja) * 2003-09-22 2005-07-07 Matsushita Electric Works Ltd 半導体構造の製造方法
FR2925223A1 (fr) * 2007-12-18 2009-06-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
CN100532248C (zh) * 2003-09-22 2009-08-26 松下电工株式会社 制造具有可动元件的微机电系统的方法
FR2972263A1 (fr) * 2011-03-03 2012-09-07 Tronic S Microsystems Capteur inertiel et procede de fabrication correspondant

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775276B2 (ja) * 2001-10-24 2006-05-17 株式会社デンソー 静電アクチュエータ
JP2003326500A (ja) 2002-05-07 2003-11-18 Masaki Esashi ウエーハプロセス用薄板基板構造とこの薄板基板を用いたｍｅｍｓ素子の製造方法
JP2005153062A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 半導体構造の製造方法
JP4449601B2 (ja) 2004-06-30 2010-04-14 パナソニック電工株式会社 半導体構造の製造方法
DE102005004877A1 (de) * 2005-02-03 2006-08-10 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
FR2898884B1 (fr) 2006-03-27 2008-05-02 Commissariat Energie Atomique Micro-capteur inertiel resonant a epaisseur variable realise en technologies de surface
KR102106074B1 (ko) * 2013-12-05 2020-05-28 삼성전자주식회사 전기 음향 변환기 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005177974A (ja) * 2003-09-22 2005-07-07 Matsushita Electric Works Ltd 半導体構造の製造方法
CN100532248C (zh) * 2003-09-22 2009-08-26 松下电工株式会社 制造具有可动元件的微机电系统的方法
FR2925223A1 (fr) * 2007-12-18 2009-06-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
FR2972263A1 (fr) * 2011-03-03 2012-09-07 Tronic S Microsystems Capteur inertiel et procede de fabrication correspondant

Also Published As

Publication number Publication date
EP3218302A1 (fr) 2017-09-20
FR3028257A1 (fr) 2016-05-13
KR20170086483A (ko) 2017-07-26
US9944512B2 (en) 2018-04-17
JP2018500186A (ja) 2018-01-11
WO2016075098A1 (fr) 2016-05-19
JP6305647B2 (ja) 2018-04-04
US20170305739A1 (en) 2017-10-26
KR101847793B1 (ko) 2018-05-28

Similar Documents

Publication Publication Date Title
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
US8227286B2 (en) Single crystal silicon sensor with additional layer and method of producing the same
US7563633B2 (en) Microelectromechanical systems encapsulation process
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
US8685776B2 (en) Wafer level packaged MEMS device
EP3145857B1 (en) Method of manufacturing a mems structure and use of the method
CN107074531A (zh) 用于制造机电设备的方法及对应设备
KR102163052B1 (ko) 압력 센서 소자 및 그 제조 방법
Graham et al. A method for wafer-scale encapsulation of large lateral deflection MEMS devices
US20060148133A1 (en) Method of forming a MEMS device
EP1734000A2 (en) Method of making a soi silicon structure
US8430255B2 (en) Method of accurately spacing Z-axis electrode
US20160039668A1 (en) Apparatus and method to fabricate mems devce
US10775253B2 (en) Method for producing a micromechanical component with an exposed pressure sensor device and micromechanical component
US20180346325A1 (en) Method for manufacturing a microelectromechanical device and corresponding device
US8936960B1 (en) Method for fabricating an integrated device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20191206

AD01 Patent right deemed abandoned