JP2003326500A - ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法 - Google Patents

ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法

Info

Publication number
JP2003326500A
JP2003326500A JP2002170689A JP2002170689A JP2003326500A JP 2003326500 A JP2003326500 A JP 2003326500A JP 2002170689 A JP2002170689 A JP 2002170689A JP 2002170689 A JP2002170689 A JP 2002170689A JP 2003326500 A JP2003326500 A JP 2003326500A
Authority
JP
Japan
Prior art keywords
substrate
wafer
substrate wafer
manufacturing
thin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002170689A
Other languages
English (en)
Inventor
Masaki Esashi
正喜 江刺
Masaru Miyazaki
勝 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mems Core Co Ltd
Original Assignee
Mems Core Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mems Core Co Ltd filed Critical Mems Core Co Ltd
Priority to JP2002170689A priority Critical patent/JP2003326500A/ja
Publication of JP2003326500A publication Critical patent/JP2003326500A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

(57)【要約】 【課題】 大口径ウエーハプロセス工程に適する基板構
造を提供する。 【解決手段】 本体基板と補助基板が接着層により貼り
合せて一体化した構造を形成して、これをウエーハプロ
セス用薄板基板構造とする。補助基板は耐熱性があり容
易に除去可能な材料である。接着層は耐熱性があり容易
に除去可能な材料である。ウエーハプロセス用薄板基板
構造は本体基板ウエーハを薄板化した構造と、薄板化し
た構造の基板ウエーハに、ウエーハプロセスによって所
要のパターンを形成した構造を特徴とし、これによりパ
ッケージング構造のMEMS素子を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフォトリソグラフィ
技術によりパターンを加工形成する薄型基板の構造に関
し、貼り合せ構造の薄板基板およびこの薄型基板を用い
た素子の製造方法に関する。
【0002】
【従来の技術】ウエーハ基板上にMEMS(Micro
−Electro−Mechanical−Syste
ms)素子を一括形成する製造方法では、通常、Si基
板を用いた半導体素子や集積回路の製造方法に比べて立
体構造などを構築する必要があるため特殊な技術が利用
されている。これにはMEMSでは基板材料としてSi
のほかに金属、ガラス、樹脂など、加工法は深い段差や
貫通孔の形成技術、成膜法は内部応力を制御した厚膜形
成技術などが使われる。
【0003】また、MEMSではウエーハプロセスでパ
ッケージングされた素子構造の構築が可能となり、素子
を低コスト化できる大きな利点があるため実用化開発が
進んでいる。ウエーハプロセス・パッケージングでは、
基本的な技術として、例えば、ガラス基板にフィードス
ルー構造を形成するには基板ウエーハに対して高精度な
貫通孔を高速で加工する技術、上記貫通孔を導電材料で
高精度に埋込む技術、および製造工程の途中でSiやガ
ラス基板ウエーハを薄板に加工してこれにパターンを形
成する技術、あるいはガラスとSiの薄板基板を陽極接
合や熱圧着により接合する技術など多種類の高度な技術
が要求される。上記の製造技術で問題となる点は、基板
ウエーハが大口径になるほどウエーハの機械強度を確保
するために基板の厚さを厚くする必要があることであ
る。厚い基板ウエーハに貫通孔を加工することは、加工
時間が長くなる、孔寸法が大きくなってフィードスルー
を高密度化できない、貫通孔が深いので導電材を埋込み
難くなり、作業時間が長くなる、などの欠点があり、M
EMSでは大口径の基板ウエーハを用いてもSi・LS
Iのように大量生産によるコスト低減の効果が十分に得
られない問題があった。
【0004】基板ウエーハを可能な限り薄板にした場合
は、製造工程の取り扱いで基板が割れる確率が高くな
り、歩留りの低下が避けられない問題があった。このよ
うにMEMSの製造工程では基板の厚さは素子性能に関
係するばかりでなく、製造コストを決める重要な要因で
ある。例えば6インチの大口径ウエーハの製造工程では
約500μm以下の厚さの基板ウエーハでは通常の取り
扱いが困難であった。速度センサや真空度センサ等とし
て大量生産されているMEMSデバイスには薄板基板を
用いる必要があるが、これらの製造工程の中には処理温
度が約350℃と高い陽極接合技術や熱圧着技術があ
り、薄板基板を取り扱うことが問題であった。
【0005】
【発明が解決しようとする課題】本発明はMEMS素子
の製造工程において取り扱える薄板基板の構造を提供す
るもので、本発明で解決しようとする課題は、(1)処
理温度が約400℃に耐える補助基板を有する薄板基板
を取扱う、(2)薄板基板から補助基板の除去を確実に
かつ迅速におこなう、(3)薄板基板に付着した接着層
の除去を確実におこなう、である。
【0006】
【課題を解決するための手段】上記、課題に対して本発
明の基本とすることは、薄板基板は補助基板と接着層に
より貼り合せて一体化した構造を有することを特徴とす
る。本発明の補助基板は耐熱性があり容易にウエットエ
ッチングやプラズマエッチングによって除去可能な材料
から構成されていることを特徴とする。
【0007】この材料は例えばSi、GaAsなどの半
導体結晶基板、石英ガラスやパイレックスガラスなどの
絶縁性基板およびAl、Tiなどの除去が容易な金属基
板のいずれかまたは複合体が好ましい。薄板基板と補助
基板を貼り合せするための本発明の接着層は耐熱性があ
り容易にウエットエッチングやプラズマエッチングによ
って除去可能な材料から構成されていることを特徴とす
る。
【0008】この材料は例えばポリイミド、ポリアミド
などの有機樹脂、シリカ系塗布型絶縁膜形成用樹脂ある
いはAuGe合金などの金属薄層、のいずれかまたは複
合体が好ましい。なお、Si上にSiCなどの薄板を形
成した原子層レベルの接着層もこの発明に含まれる。本
発明のウエーハプロセス用薄板基板構造は、本体基板ウ
エーハと補助基板ウエーハを接着層により一体化した構
造であって、本体基板ウエーハを薄板化した構造と、薄
板化した構造の基板ウエーハに、ウエーハプロセスによ
って所要のパターンを形成した構造を提供するものであ
る。
【0009】本発明のウエーハプロセス用薄板基板構造
は、深孔加工された本体基板ウエーハを薄板化したこと
によって貫通孔が形成された薄板構造と、これらの貫通
孔に導電材料を形成してフィードスルー構造体を有する
ものを提供するものである。
【0010】本発明のウエーハプロセス用薄板基板構造
は、上述した薄板化した構造の基板ウエーハと別の基板
ウエーハとを接合した構造を提供するものである。
【0011】本発明のウエーハプロセス用薄板基板構造
は、接合した構造基板ウエーハから上記補助基板ウエー
ハと上記接着層とを除去した構造を提供するものであ
る。
【0012】本発明のウエーハプロセス用薄板基板構造
は上述した薄板構造基板ウエーハを少なくとも1種類使
って、ウエーハプロセスにおいてパッケージングされた
素子構造基板ウエーハを形成し、これを素子ごとに分割
することによってMEMS素子が得られるための構造を
提供するものである。
【0013】本発明のMEMS素子製造方法は、本体基
板ウエーハと補助基板ウエーハを接着層により貼り合わ
せて一体化する工程と、本体基板ウエーハを所定の厚さ
に加工し、構造体基板ウエーハを形成する工程と、構造
体ウエーハに所定のパターンや電極を形成する工程と、
本基板ウエーハを別の基板に接合する工程と、この接合
した基板ウエーハから上記補助基板と接合層を除去する
工程と、を基本として製作されるMEMS素子の製造方
法を提供するものである。
【0014】本発明のMEMS素子製造方法は、上述し
た製造方法によって製造された基板ウエーハと、別のプ
ロセスによって形成された基板とを接合する工程とか
ら、ウエーハプロセスの中でパッケージングされた素子
構造の基板ウエーハが製作されるMEMS素子の製造方
法を提供するものである。
【0015】本発明のMEMS素子製造方法は、本体基
板ウエーハに深孔加工を形成する工程と、本基板ウエー
ハの加工面と補助基板ウエーハの金属層表面とを接着層
によって貼り合わせて一体化する工程と、上記深孔加工
した基板を深孔が貫通するまで研磨やエッチングによっ
て削る工程と、上記貫通孔の底面が金属層となるように
接着層をエッチングする工程と、電解メッキやほかの手
段によって上記貫通孔に金属材形成する工程と、を基本
としてフィードスルー基板ウエーハで製作されるMEM
S素子の製造方法を提供するものである。
【0016】本発明のMEMS素子製造方法は、上述し
た製造方法によって製造されたフィードスルー付き基板
ウエーハと、別のプロセスによって形成された基板とを
接合する工程と、上記別のプロセスによって形成された
基板から補助基板と接着層を除去する工程と、上記基板
の除去した面に他のプロセスによって形成された基板と
を接合する工程と、上記フィードスルー付き基板ウエー
ハにある補助基板と接着層を除去する工程と、を基本と
してウエーハプロセスの中でパッケージングされた素子
構造の基板で製作されるMEMS素子の製造方法を提供
するものである。
【0017】
【発明の実施の形態】(実施例1)大口径基板ウエーハ
を用いて加速度センサを製造する一実施例を説明する。
この製造工程中に本発明の一実施例による薄板基板ウエ
ーハの構造が含まれている。図1から図8はこの主要製
造工程におけるウエーハ基板の中の素子部分の側断面図
である。
【0018】図1:Siの補助基板ウエーハ1と加速度
センサの構造体を形成するためのSiの本体基板ウエー
ハ31は接着層2を介して接合される。接着層2は液体
状のポリイミドを塗布により少なくとも一方のSi基板
に形成する。これを半乾燥し、両者の基板を接触させて
加圧と加熱により接着する。 図2:Siの本体基板ウエーハを所望の構造体の厚さま
でエッチングにより薄板化しSiの構造体基板ウエーハ
3を形成する。この厚さは、約10−200μmの範囲
である。 図3:Siの構造体基板ウエーハ3上にフォトリソグラ
フィとエッチング技術によりパターン4を形成する。こ
のパターンの深さは、約1−20μmである。 図4:フォトリソグラフィとエッチング技術によりカン
チレバーパターン5を形成する。これにはドライエッチ
ングのDeep RIEで垂直断面形状が得られるよう
Siの貫通孔6を加工してカンチレバーパターン5を形
成する。
【0019】図5:図4で製作した構造体ウエーハ14
とフィードスルー付きガラス基板9を陽極接合により接
合する。フィードスルー付きガラス基板9はガラス基板
10の貫通孔にメタル11を埋込んでガラス基板の表面
と裏面間に電流パスを形成した構造である。 図6:図5で製作した接合基板からSiの補助基板ウエ
ーハ1全部をエッチングによって除去し、ポリイミドの
接着層2を露出させる。Siのエッチングは工程の途中
まではウエットで処理し最終仕上げはドライ処理が好ま
しい。 図7:図6で製作した接合基板からポリイミドの接着層
2をドライエッチングで完全に除去しSi構造体の一部
にカンチレバーパターン5を形成する。 図8:図7で製作した接合基板のSi面とふた用ガラス
基板50を陽極接合により接合する。この気密接合は真
空もしくは減圧ガスの雰囲気で行う。最後に製作した3
層構造は、フィードスルー付きガラス基板9、カンチレ
バー構造体Si薄板基板30、ふた用ガラス基板50か
ら構成されており、この基板ウエーハ70はウエーハプ
ロセス中で各素子がパッケージングされた構造を持つの
でウエーハパッケージング基板ウエーハと呼ばれる。M
EMSの素子は、この基板ウエーハを素子(チップ)に
カットして一括して大量に作られることが特徴である。
以上述べた製造工程の説明で、電極形成などの工程を省
略したが、実際はカンチレバーが上下に振動すると、こ
の上下のガラス面に配置された電極板とカンチレバー電
極による静電容量が変化して、フィードスルーを通して
上部電極42A,42Bにより静電容量が測定される。
加速度計はこのMEMSの素子による加速度センサ、制
御回路および表示部などから構成される。
【0020】本発明による薄板基板は図2から図4まで
の工程で使われている構造のものを基本としている。補
助基板付き薄板基板14は図5のように別の基板9に接
合されたあと、補助基板1と接着層2を本体基板から除
去して構造体薄板基板30が上記の別の基板9に形成さ
れることも本発明の特徴である。このような技術を用い
ることにより4インチ以上の大口径ウエーハの製造工程
でも薄板基板をウエーハのまま、従来と同じように取り
扱うことができるので、本構造の基板および製造方法が
大量生産ラインに適合され、製造コストの大幅な低減に
寄与することができる。
【0021】(実施例2)大口径基板ウエーハを用いて
加速度センサを製造する別の実施例を説明する。この製
造工程中に本発明の別の実施例による薄板基板ウエーハ
の構造が含まれている。図9から図17はこの主要製造
工程におけるウエーハ基板の中の素子部分の側断面図で
ある。
【0022】図9:フィードスルー用ガラス基板21の
表面にNi層22を形成し、これをパターニングして、
Ni層をマスクとしてDeep RIEによりガラスを
約150μmの深さにエッチングして深孔20を加工す
る。 図10:深孔20を加工後、Ni層22をウエットエッ
チングで除去する。 図11:図10で製作したガラス基板ウエーハ40の深
孔加工面と接着層23付きSiの補助基板ウエーハ構造
体41を接触させ、加圧と加熱の条件下で両者を接着す
る。このSiの補助基板ウエーハ構造体41はSiの補
助基板ウエーハ25の表面にメッキ下地用金属層24と
ポリイミドの接着層23が積層された構造である。 図12:図11で製作した基板ウエーハのガラス基板側
を研磨によって削り、フィードスルー用ガラス基板21
の厚さを約100μmにする。この工程によってフィー
ドスルー用ガラス基板21に貫通孔26が形成される。
続いてドライエッチにより貫通孔26底面の露出したポ
リイミドの接着層23を除去し、メッキ下地用金属層2
4を露出させる。
【0023】図13:図12で製作した基板ウエーハ4
2に電解メッキ処理により貫通孔26に銅を埋め込みフ
ィードスルー27を形成する。フィードスルー用ガラス
基板21の表面は陽極接合のために鏡面研磨仕上げをす
る。 図14:図13で製作した基板ウエーハ43と実施例1
の図4で製作した構造体ウエーハ14を接着させ、陽極
接合により両者を接合する。 図15:図14で製作した基板ウエーハの構造体ウエー
ハ側に、貼り合せてあった補助基板1と接着層2をエッ
チングにより除去する。 図16:図15で製作した基板ウエーハ45のSi面側
とふた用ガラス基板50を陽極接合により接合する。 図17:図16で製作した基板ウエーハから基板ウエー
ハ43に貼り合せてあったSiの補助基板ウエーハ構造
体41をエッチングにより除去する。除去する順番はS
iの補助基板ウエーハ25,メッキ下地用金属層24お
よびポリイミドの接着層23である。以上述べた製造工
程の説明では電極形成などを省略したが、カンチレバー
の振動は上下の電極による静電容量変化としてフィード
スルーを通して上部電極43A,43Bにより測定され
る。加速度計はこのMEMSの素子による加速度セン
サ、制御回路および表示部などから構成される。
【0024】この実施例による薄板基板は図11から図
13までの工程で使われている構造のものを基本として
いる。補助基板付き薄板基板43は図14のように別の
基板14に接合され、これに構造体簿板基板30を接合
したあと、さらに図16で示したようにふた用ガラス基
板にも接合される。この実施例による最終的に残る薄板
基板60はフィードスルー付ガラス基板である。このよ
うに4インチ以上の大口径ウエーハの製造工程でも本発
明によるウエーハプロセス用薄板基板構造はウエーハの
まま、従来と同じように取り扱うことができるので、本
構造および製造方法が低コストの大量生産に適合できる
特徴がある。
【0025】(実施例3)大口径基板ウエーハを用いる
フィードスルー付き薄板基板ウエーハの製造方法の他の
実施例を説明する。この製造工程中に本発明の他の実施
例による薄板基板ウエーハの構造が含まれている。図1
8から図22はこの主要製造工程におけるウエーハ基板
の中の素子部分の側断面図である。
【0026】図18:Siの基板ウエーハ90に突起部
パターン91を形成する。突起部の高さは約50から2
00μmで、断面形状は垂直または任意のテーパ角度が
好ましい。また、エッチングの底面は陽極接合や熱圧着
接合に使われることがあるので、精密加工仕上げが好ま
しい。 図19:この基板ウエーハ90に絶縁材料の厚膜層92
を形成する。これはゾル・ゲル法によるSiO2材料、
TEOS原料を用いて内部応力を制御した厚膜のSiO
2材料、気相成長による厚膜のSiC材料、高温、高圧
焼結法によるAlN材料、および熱圧着などのより耐熱
性のよいポリイミドなどの樹脂材などが好ましい。な
お、Si突起部上面が絶縁材料の厚膜層52から露出し
ていることが好ましいので、研磨加工などの仕上げが必
要な場合がある。 図20:図19で形成された基板ウエーハ93と、実施
例2の図11で示したものと同様な接着層23付きSi
の補助基板ウエーハ構造体41を接触させ、加圧と加熱
の条件下で両者を接着する。このSiの補助基板ウエー
ハ構造体41はSiの補助基板ウエーハ25の表面にメ
ッキ下地用金属層24とポリイミドの接着層23が積層
された構造である。 図21:接合された基板ウエーハから基板ウエーハ93
の構造材であるSiをウエットエッチングとドライエッ
チングを組み合わせたプロセスによって完全に除去す
る。これによって補助基板ウエーハで補強された貫通孔
94をもつ薄板ウエーハ100ができる。 図22:貫通孔94に電解メッキにより銅または金のよ
うな導電特性のよい金属層のフィードスルー97を形成
する。この工程で完成したウエーハプロセス用薄板基板
構造ウエーハは、実施例2の図14に示した構造体ウエ
ーハ43と同様であり、カンチレバーなどをもつ、別の
構造体ウエーハ14と接合される。以下の製造工程は、
実施例2の図15から図17までの工程と同様である。
【0027】実施例3のフィードスルー付き薄板基板ウ
エーハの製造方法では、貫通孔加工を必要とせず、加工
しやすいSi材料で型を形成したものをあとから除去す
ることによって貫通孔ができることが特徴である。これ
によって、用途に応じてガラス以外の絶縁材料が選択
(例えば、SiCやAlNは放熱特性が優れる)できる
こと、製造時間の大幅な短縮ができることなどの特徴が
ある。実施例ではSi基板ウエーハをあらかじめ加工し
てから、薄板層を形成した例を述べたが、本発明の趣旨
からして、薄板層をSi基板ウエーハ上に形成してから
所望のパターン形状加工した用い方であってもよい。こ
の方法では、実施例1の図1から図4で述べたカンチレ
バーがいろいろな種類の材料で形成できる特徴がある。
【0028】
【発明の効果】以上説明したように、この発明によれば
本体基板を補助基板に接着したウエーハプロセス用基板
は耐熱性があり、薄板基板構造のまま、別の基板ウエー
ハに陽極接合や熱圧着接合が可能になり、これが大口径
のウエーハを取り扱う製造工程に適用できる特徴があ
る。この結果、大量生産による製造コストの大幅な低減
に寄与される。また、本発明によれば薄板のフィードス
ルー構造の基板が低コストで供給できる特徴がある。
【図面の簡単な説明】
【図1】 実施例1の本体基板ウエーハと補助基板ウエ
ーハを接着層により貼り合せて一体化した構造の断面
図。
【図2】 実施例1、図1の本体基板ウエーハを薄板化
した構造の断面図。
【図3】 実施例1、図2の薄板化した構造体基板ウエ
ーハにパターン形成した構造の断面図。
【図4】 実施例1、図3の薄板化した構造体基板ウエ
ーハに全部のパターンを形成した構造体ウエーハの構造
の断面図。
【図5】 実施例1、図4の構造体ウエーハと、別の工
程で製作したフィードスルー付きガラス基板とを陽極接
合で接合した基板ウエーハの構造の断面図。
【図6】 実施例1、図5の基板ウエーハから補助基板
ウエーハを除去し、接着層が残る場合の基板ウエーハの
構造の断面図。
【図7】 実施例1、図6の基板ウエーハから接着層を
除去し、次工程の接合を行う前の基板ウエーハの構造の
断面図。
【図8】 実施例1、図7の基板ウエーハと別の工程で
製作したふた用ガラス基板とを陽極接合で接合して最終
工程のウエーハプロセスでパッケージングされた素子構
造が完成した基板ウエーハの構造の断面図。
【図9】 実施例2のフィードスルー用ガラス基板の表
面にマスクパターンを形成して深孔加工した構造の断面
図。
【図10】 実施例2、図9の深孔加工したフィードス
ルー用ガラス基板からマスク材を取り去ったガラス基板
ウエーハの構造の断面図。
【図11】 実施例2、図10のガラス基板ウエーハ
と、金属層と接合層をもつ補助基板ウエーハ構造体を貼
り合せて一体化した構造の断面図。
【図12】 実施例2、図11の、貼り合せて一体化し
た基板ウエーハを削ってガラス基板ウエーハに貫通孔を
形成した構造の断面図。
【図13】 実施例2、図12の貫通孔を形成した基板
ウエーハにフィードスルーを形成した構造の断面図。
【図14】 実施例2、図13の完成した基板ウエーハ
と別の工程で製作した構造体ウエーハとを陽極接合で接
合した構造の断面図。
【図15】 実施例2、図14の基板ウエーハからカン
チレバーパターンがある側の補助基板ウエーハと接着剤
とを除去した構造の断面図。
【図16】 実施例2、図15の基板ウエーハとふた用
ガラス基板とを陽極接合で接合した構造の断面図。
【図17】 実施例2、図16の接合した基板ウエーハ
から金属層と接合層をもつ補助基板ウエーハ構造体を除
去して最終工程のウエーハプロセスでパッケージングさ
れた素子構造が完成した基板ウエーハの構造の断面図。
【図18】 実施例3のフィードスルー用基板形成のた
めにSiの突起部パターンを持つ基板ウエーハ50の構
造断面図。
【図19】 実施例3の図18に絶縁材料の厚膜層52
を形成した構造の基板ウエーハの断面図。
【図20】 実施例3、図19の基板ウエーハと、金属
層と接合層をもつ補助基板ウエーハ構造体を貼り合せて
一体化した構造の断面図。
【図21】 実施例3、図20貼り合せて一体化した基
板ウエーハから基板ウエーハを削って絶縁層に貫通孔を
形成した構造の断面図。
【図22】 実施例3、図21の貫通孔を形成した基板
ウエーハにフィードスルーを形成した構造の断面図。
【符号の説明】
1:補助基板ウエーハ 2:接着層 3:構造体基板ウエーハ 5:カンチレバーパターン 9、60:フィードスルー付きガラス基板 14:構造体ウエーハ 21:フィードスルー用ガラス基板ウエーハ 27、97:フィードスルー 30:構造体薄板基板 50:ふた用ガラス基板 70,80:ウエーハプロセス・パッケージング構造の
基板ウエーハ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M112 AA02 BA07 CA21 CA22 CA23 DA01 DA03 DA04 DA05 DA13 DA15 DA18 EA02 EA06 EA11 EA13 EA14 EA20 FA20

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 ウエーハプロセスで使われる基板におい
    て、本体基板ウエーハと補助基板ウエーハを接着層によ
    り貼り合せて一体化した構造であって、本体基板ウエー
    ハを薄板化した構造と、薄板化した構造の基板ウエーハ
    に、ウエーハプロセスによって所要のパターンを形成し
    た構造を有することを特徴としたウエーハプロセス用薄
    板基板構造。
  2. 【請求項2】 請求項1記載のウエーハプロセス用薄板
    基板構造において、深孔加工された本体基板ウエーハを
    用いて薄板化することによって貫通孔が形成される薄板
    構造と、これらの貫通孔に導電材料の形成によってフィ
    ードスルー構造体を有することを特徴としたウエーハプ
    ロセス用薄板基板構造。
  3. 【請求項3】 請求項1と2記載の製造方法で形成した
    ウエーハプロセス用薄板基板構造であって、上記補助基
    板としてSiまたはGaAsなどの半導体ウエーハを、
    また上記接着層としてポリイミドやポリアミドなどの高
    温用樹脂によって構成されることを特徴としたウエーハ
    プロセス用薄板基板構造。
  4. 【請求項4】 請求項1から3記載の製造方法で形成し
    たウエーハプロセス用薄板基板構造であって、これを別
    の基板ウエーハに接合した構造を有することを特徴とし
    たウエーハプロセス用薄板基板構造。
  5. 【請求項5】 請求項4記載のウエーハプロセス用薄板
    基板構造ウエーハの製造方法であって、接合した構造基
    板ウエーハから上記補助基板ウエーハと上記接着層とを
    除去した構造を有することを特徴としたウエーハプロセ
    ス用薄板基板構造。
  6. 【請求項6】 ウエーハプロセスで使われる基板であっ
    て、請求項1から5記載の薄板構造基板ウエーハを少な
    くとも1種類使って、ウエーハプロセスにおいてパッケ
    ージングされた素子構造基板ウエーハを形成し、これを
    素子ごとに分割することによってMEMS素子が得られ
    るものであることを特徴としたウエーハプロセス用薄板
    基板構造。
  7. 【請求項7】 ウエーハプロセスで使われる基板におい
    て薄板付の基板ウエーハであって、ウエーハプロセスに
    よって所要のパターンを形成した構造を有し、これを別
    の基板ウエーハと接合または接着したのち、薄板付き基
    板の基板だけを除いた構造を有することを特徴としたウ
    エーハプロセス用薄板基板構造。
  8. 【請求項8】 本体基板ウエーハと補助基板ウエーハを
    接着層により貼り合わせて一体化する工程と、本体基板
    ウエーハを所定の厚さに加工し、構造体基板ウエーハを
    形成する工程と、構造体ウエーハに所定のパターンや電
    極を形成する工程と、本基板ウエーハを別の基板に接合
    する工程と、この接合した基板ウエーハから上記補助基
    板と接合層を除去する工程と、を基本として製作される
    ことを特徴としたMEMS素子の製造方法。
  9. 【請求項9】 請求項7記載の製造方法によって製造さ
    れた基板ウエーハと、別のプロセスによって形成された
    基板とを接合する工程とから、ウエーハプロセスの中で
    パッケージングされた素子構造の基板ウエーハを製作す
    ることを特徴としたMEMS素子の製造方法。
  10. 【請求項10】 本体基板ウエーハに深孔加工を形成す
    る工程と、本基板ウエーハの加工面と補助基板ウエーハ
    の金属層表面とを接着層によって貼り合わせて一体化す
    る工程と、上記深孔加工した基板を深孔が貫通するまで
    研磨やエッチングによって削る工程と、上記貫通孔の底
    面が金属層となるように接着層をエッチングする工程
    と、電解メッキやほかの手段によって上記貫通孔に金属
    材を形成する工程と、を基本としてフィードスルー基板
    ウエーハを製作することを特徴としたMEMS素子の製
    造方法。
  11. 【請求項11】 請求項9記載の製造方法によって製造
    されたフィードスルー付き基板ウエーハと、別のプロセ
    スによって形成された基板とを接合する工程と、上記別
    のプロセスによって形成された基板ウエーハから補助基
    板と接着層を除去する工程と、上記基板の除去した面に
    他のプロセスによって形成された基板とを接合する工程
    と、上記フィードスルー付き基板ウエーハにある補助基
    板と接着層を除去する工程と、を基本としてウエーハプ
    ロセスの中でパッケージングされた素子構造の基板ウエ
    ーハを製作することを特徴としたMEMS素子の製造方
    法。
JP2002170689A 2002-05-07 2002-05-07 ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法 Pending JP2003326500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002170689A JP2003326500A (ja) 2002-05-07 2002-05-07 ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002170689A JP2003326500A (ja) 2002-05-07 2002-05-07 ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法

Publications (1)

Publication Number Publication Date
JP2003326500A true JP2003326500A (ja) 2003-11-18

Family

ID=29706898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002170689A Pending JP2003326500A (ja) 2002-05-07 2002-05-07 ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法

Country Status (1)

Country Link
JP (1) JP2003326500A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006263888A (ja) * 2005-03-25 2006-10-05 Osaka Industrial Promotion Organization デバイスの製造方法
JP2007532338A (ja) * 2004-04-19 2007-11-15 アナログ デバイシス, インコーポレイテッド 基板を介する導電経路を備えたmemsデバイス
JP2007331095A (ja) * 2006-05-18 2007-12-27 Semiconductor Energy Lab Co Ltd 微小構造体、マイクロマシンおよび半導体装置、ならびに微小構造体およびマイクロマシンの作製方法
US8741682B2 (en) 2006-05-18 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Microstructure, micromachine, and manufacturing method of microstructure and micromachine
JP2018069440A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 中空構造体の製造方法
KR101847793B1 (ko) 2014-11-10 2018-05-28 트로닉스 마이크로시스템즈 전기 기계 장치를 제조하기 위한 방법 및 해당 장치
JP2020505239A (ja) * 2017-01-09 2020-02-20 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh 微小電気機械部品を製造する方法およびウェーハアセンブリ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007532338A (ja) * 2004-04-19 2007-11-15 アナログ デバイシス, インコーポレイテッド 基板を介する導電経路を備えたmemsデバイス
JP4732445B2 (ja) * 2004-04-19 2011-07-27 アナログ デバイシス, インコーポレイテッド 基板を介する導電経路を備えたmemsデバイス
JP2006263888A (ja) * 2005-03-25 2006-10-05 Osaka Industrial Promotion Organization デバイスの製造方法
JP2007331095A (ja) * 2006-05-18 2007-12-27 Semiconductor Energy Lab Co Ltd 微小構造体、マイクロマシンおよび半導体装置、ならびに微小構造体およびマイクロマシンの作製方法
US8741682B2 (en) 2006-05-18 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Microstructure, micromachine, and manufacturing method of microstructure and micromachine
US9130012B2 (en) 2006-05-18 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Microstructure, micromachine, and manufacturing method of microstructure and micromachine
KR101847793B1 (ko) 2014-11-10 2018-05-28 트로닉스 마이크로시스템즈 전기 기계 장치를 제조하기 위한 방법 및 해당 장치
JP2018069440A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 中空構造体の製造方法
JP2020505239A (ja) * 2017-01-09 2020-02-20 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh 微小電気機械部品を製造する方法およびウェーハアセンブリ

Similar Documents

Publication Publication Date Title
US7098117B2 (en) Method of fabricating a package with substantially vertical feedthroughs for micromachined or MEMS devices
US6946314B2 (en) Method for microfabricating structures using silicon-on-insulator material
KR100370398B1 (ko) 전자 및 mems 소자의 표면실장형 칩 규모 패키징 방법
US7647688B1 (en) Method of fabricating a low frequency quartz resonator
TW200848359A (en) Micropackaging method and devices
US8269568B2 (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
EP2377809A1 (en) Method for Manufacturing a Hermetically Sealed Structure
JP2018157159A (ja) パッケージ及びパッケージの製造方法
JP2003326500A (ja) ウエーハプロセス用薄板基板構造とこの薄板基板を用いたmems素子の製造方法
US9711707B2 (en) Method for manufacturing an electronic device
JP2003211399A (ja) マイクロメカニカルデバイスおよびその製造方法
US20210140767A1 (en) Inertial devices with wafer-level integration of higher density proof masses and method of manufacturing
US9266721B2 (en) Eutectic bonding of thin chips on a carrier substrate
Haque et al. Hermetic packaging of resonators with vertical feedthroughs using a glass-in-silicon reflow process
JP2001105399A (ja) マイクロメカニックな構造エレメントを製作する方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP4031171B2 (ja) スルーホール形成方法
JP2007184810A (ja) 圧電振動子の製造方法
Flader et al. Epitaxial encapsulation of fully differential electrodes and large transduction gaps for MEMS resonant structures
JP2001141463A (ja) マイクロ構造物及びその製造方法
JP2009160673A (ja) マイクロデバイスの製造方法
EP1411025B1 (en) Metal wiring method for an undercut
KR100878395B1 (ko) 수정 소자의 제조 방법
TW202205522A (zh) 用於製作堆疊結構之方法
JP2007220780A (ja) 半導体デバイスの製造方法