FR2925223A1 - Procede d'assemblage avec marques enterrees - Google Patents

Procede d'assemblage avec marques enterrees Download PDF

Info

Publication number
FR2925223A1
FR2925223A1 FR0759944A FR0759944A FR2925223A1 FR 2925223 A1 FR2925223 A1 FR 2925223A1 FR 0759944 A FR0759944 A FR 0759944A FR 0759944 A FR0759944 A FR 0759944A FR 2925223 A1 FR2925223 A1 FR 2925223A1
Authority
FR
France
Prior art keywords
substrate
layer
thinning
marks
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0759944A
Other languages
English (en)
Other versions
FR2925223B1 (fr
Inventor
Bernard Aspar
Chrystelle Lagahe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0759944A priority Critical patent/FR2925223B1/fr
Priority to PCT/EP2008/067652 priority patent/WO2009077538A2/fr
Publication of FR2925223A1 publication Critical patent/FR2925223A1/fr
Application granted granted Critical
Publication of FR2925223B1 publication Critical patent/FR2925223B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00Assembling of devices or systems from individually processed components
    • B81C3/002Aligning microparts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/05Aligning components to be assembled
    • B81C2203/051Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

L'invention concerne un procédé de formation d'un assemblage de au moins deux substrats avec au moins une marque d'alignement, comportant les étapes suivantes :a) une étape de formation d'au moins une marque (10) d'alignement sur ou dans un premier substrat (4) ou une couche formée sur ce substrat,b) une première étape d'assemblage de ce premier substrat, ou d'une couche formée sur ce premier substrat, avec un deuxième substrat (2) ou une couche formée sur ce deuxième substrat,c) une étape d'amincissement d'au moins une partie périphérique de l'un au moins des deux substrats, afin de faire apparaître au moins une desdites marques d'alignement.

Description

PROCEDE D'ASSEMBLAGE AVEC MARQUES ENTERREES DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne la réalisation d'une structure multicouche comportant une couche enterrée structurée ainsi que des motifs, appelés marques d'alignement, permettant de positionner des éléments à la surface de la structure, relativement à la couche enterrée. On connaît des structures comportant une couche enterrée structurée, par exemple : - une structure de substrat SOI, dit patterné , pour lequel la couche d'isolant enterrée peut présenter des épaisseurs variables dans différentes zones du substrat, voire même être discontinue (dans ce cas le substrat présente des zones SOI et des zones non û SOI) - une structure de substrat comprenant une 20 couche enterrée formée, en tout ou en partie, de composants, - des structures semi-conductrices ayant des applications CMOS, dans des mémoires, des structures 3D, des circuits optiques, logiques, 25 analogiques, des micro-systèmes, des capteurs... De façon avantageuse, les structures multicouches avec une couche enterrée structurée sont réalisées par assemblage d'un premier substrat avec un second substrat, l'un ou l'autre des substrats (ou les 30 deux) présentant, à sa surface, la couche structurée destinée à être enterrée. L'un ou l'autre de ces substrats peut être ensuite aminci. La fabrication, sur ces structures, de dispositifs ou de composants électroniques, ou microélectroniques, ou optoélectroniques nécessite un positionnement précis de ces dispositifs ou composants, vis-à-vis de la structure enterrée, pour permettre l'obtention des fonctions recherchées. Il est connu, afin de faciliter le bon positionnement de ces dispositifs les uns par rapport aux autres, de disposer des motifs (ou marques d'alignement) sur cette surface. Ces motifs peuvent être formés par exemple par gravure sèche ou humide, par lithographie, dans ou à la surface du substrat.
Cependant ces marques peuvent être enterrées, spécialement lors de la fabrication de structures comportant un empilement de plusieurs couches, quand cet empilement est obtenu par assemblage d'au moins deux structures épaisses. Ainsi pour des couches relativement épaisses et/ou pour certains des matériaux utilisés, ces marques ne sont plus visibles ni même détectables. Il se positionnement des 25 plaque. Le document WO 2005/067054 présente un procédé de fabrication de puces électroniques à partir de plaques semi-conductrices, une couche active et des couches conductrices ou isolantes étant reportées par 30 collage moléculaire sur un substrat support. pose alors le problème du composants à la surface de la Pour palier aux problèmes d'alignement des motifs, ce document propose de graver des tranchées dans un substrat donneur et de les remplir avec un matériau, par exemple du SiO2. Une couche active, issue du substrat support, est alors formée sur un substrat de report, par collage et amincissement du substrat donneur; les tranchées, très profondes au sein de cette couche active, peuvent alors être détectées ou sont rendues visibles à la suite d'une étape d'amincissement. Il se pose le problème de trouver un nouveau procédé de réalisation de marques de positionnement, notamment dans le cas d'une structure multicouches. De préférence, ce nouveau procédé ne présente pas les limitations exposées ci-dessus pour les procédés connus. EXPOSÉ DE L'INVENTION L'invention concerne d'abord un procédé de formation d'un assemblage de au moins deux substrats, dont au moins l'un comporte au moins une marque d'alignement, ce procédé comportant les étapes suivantes . a) une étape de formation d'au moins une marque d'alignement sur ou dans un premier substrat ou 25 une couche formée sur ce substrat, b) une première étape d'assemblage, par exemple par assemblage moléculaire, de ce premier substrat, ou de la surface d'une couche formée sur ce premier substrat, avec un deuxième substrat ou une 30 couche formée sur ce deuxième substrat, c) une étape d'amincissement d'au moins une partie périphérique de l'un au moins des deux substrats, afin de faire apparaître au moins une desdites marques d'alignement.
Par amincissement on entend un amincissement sur toute ou partie du pourtour du substrat, c'est-à-dire un détourage. Selon l'invention, on forme des marques spécifiques au moins sur l'un des deux substrats (donneur et/ou receveur). Ces marques spécifiques sont rendues ensuite visibles par un procédé d'amincissement en périphérie ou de détourage. Selon la présente invention on applique un enlèvement de matière à des structures multicouches, ou comportant un empilement de couches ou de substrats. On fait ainsi apparaître, par cet enlèvement de matière, des motifs d'alignement, qui ont été rendus cachés, non visibles ni détectables après diverses étapes d'assemblage de plaque ou d'empilement de couches. En particulier, un procédé selon l'invention permet de retrouver tout ou partie des motifs d'alignement enterrés lors de la fabrication de ladite structure. L'invention concerne également la structure issue de ce procédé. L'invention permet éventuellement de combiner, en une seule et même étape, un détourage permettant d'éliminer des zones faiblement collées en périphérie des substrats et un enlèvement de matière permettant de faire apparaître des motifs d'alignement 30 ou des motifs, qui sont cachés mais qui sont à retrouver. 25 Les motifs ou marques d'alignement peuvent servir ensuite de repères, par exemple dans la fabrication de structures semi-conductrices. Une couche en oxyde de silicium, ou en nitrure de silicium, ou en polysilicium peut être formée sur le premier substrat et/ou sur le deuxième substrat. Eventuellement les marques peuvent être formées dans ou sur une couche présente en surface d'au moins une de ces deux substrats, par exemple une couche en oxyde de silicium, ou en nitrure de silicium, ou en polysilicium ou une couche métallique, présente sur au moins un des deux substrats receveur ou donneur. La ou les marque(s) peut/peuvent être réalisée(s) par gravure chimique directe du premier substrat et/ou d'une couche formée sur ce premier substrat, ou à travers une couche formée sur le premier substrat. Les marques peuvent se situer en bord de plaques, à une distance de ce bord inférieure à, par exemple, 3 mm. De façon préférée, les marques d'alignement sont locales, plus particulièrement en bord de substrat. Les marques peuvent être par exemple des croix d'alignement. D'une façon générale, on considère en tant que motifs d'alignement, des marques spécifiquement réalisées au sein de la structure, mais aussi tout ou partie d'un composant, dont on se sert pour aider à l'alignement. Cela peut également être des cavités gravées dans la plaque support (avec la couche mince au dessus) dont la structure va servir pour l'alignement. La nature des marques créées, dans ce but, au sein de l'empilement, peut être adaptée en fonction de la méthode d'enlèvement de matière. L'étape c) peut être une étape d'amincissement périphérique, ou de détourage, du premier substrat et/ou du deuxième substrat. Le premier substrat peut être, après étape c), soumis à une étape d'amincissement, ou même une partie de ce substrat peut être détaché, par exemple par fracture de ce substrat. Selon un mode de réalisation, l'étape c) première sous-étape d'amincissement de détourage (par exemple mécanique), les marques enterrées, puis une deuxième d'amincissement périphérique (ou de (par exemple chimique), qui fait apparaître la ou les marques d'alignement. Une sous étape de 20 gravure chimique est de préférence sélective par rapport au matériau de la ou des marque(s) d'alignement ou au matériau du premier substrat et/ou au matériau d'une couche dans laquelle le ou les motifs ou marques sont formés et/ou au matériau d'une couche formée sur 25 le premier ou le deuxième substrat. La première sous-étape d'amincissement permet de laisser une épaisseur de substrat comprise entre 100 }gym et 10 }gym, la deuxième sous-étape d'amincissement permettant de laisser une épaisseur 30 inférieure à 10 }gym ou 20 }gym. comporte une périphérique ou qui laisse sous-étape détourage) L'étape c) peut être réalisée dans les zones fortement collées, afin de bien supprimer les zones périphériques faiblement collées, en plus de faire apparaître les marques d'alignement.
Cette étape c) peut être une étape d'enlèvement de matière, localement et/ou sur toute la périphérie d'un des substrats, tel que le substrat aminci, et éventuellement d'une couche déposée sur ce substrat.
Cette étape c) permet de supprimer toute ou partie de l'épaisseur d'une portion au moins du premier et/ou du deuxième substrat et/ou d'une couche, par exemple transparente, formée sur l'un de ces substrats, et de ne laisser éventuellement qu'une épaisseur suffisamment fine d'une couche transparente, qui laisse les marques visibles. Une couche, transparente ou pas, peut être intercalée entre les deux substrats, sur l'un et/ou l'autre d'entre eux, avant assemblage. Cette couche peut être une couche d'arrêt de gravure, afin d'arrêter spécifiquement une étape d'amincissement et/ou de détourage sur cette couche. Si elle est transparente, elle peut jouer le rôle de couche d'arrêt tout en laissant les marques visibles.
L'invention concerne également un procédé de réalisation d'un empilement d'au moins trois couches ou substrats, muni d'au moins une marque d'alignement, comportant : - un procédé de formation d'un assemblage 30 de au moins deux substrats avec au moins une marque d'alignement, tel que décrit ci-dessus, l'assemblage de ces au moins deux substrats avec au moins un troisième substrat. L'assemblage avec au moins un troisième substrat peut être de type par collage moléculaire.
BRÈVE DESCRIPTION DES DESSINS - les figures 1A à 1E représentent un premier mode de réalisation de l'invention, - les figures 2A à 2C représentent des étapes en vue de la formation de marques dans un 10 substrat, - les figures 3A à 3E représentent une variante du premier mode de réalisation de l'invention, - les figures 4A à 4G représentent encore un autre mode de réalisation de l'invention et une 15 variante de ce mode, - les figures 5A - 5G représentent encore un autre mode de réalisation de l'invention et une variante de ce mode, - les figures 6A - 6B représentent deux 20 configurations de marques, avec divers types d'enlèvement de matière, local et/ou sur toute la périphérie, - les figures 7A - 7C représentent trois assemblages, chacun de deux substrats dont l'un 25 comporte une zone de fragilisation, - les figures 8A - 8C représentent trois empilements, chacun de deux substrats dont l'un est aminci, - les figures 9A - 9C représentent trois empilements, chacun de substrats dont deux ont été reportés sur l'un des empilements précédents. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Dans cette description on emploie le terme substrat, mais le terme plaque pourrait être utilisé en lieu et place du premier. Dans la suite on décrit l'invention dans le cas de l'assemblage de deux substrats, un substrat donneur 2 et un substrat support 4. Ce dernier peut être de type semi-conducteur, par exemple en silicium, ou en SiC, ou en p-SiC, ou en Ge, ou en GaN ou en semi-conducteur de type II V, II IV ; il peut être de type piézoélectrique, ou pyroélectrique ou encore ferroélectrique. En ce qui concerne le substrat 2, il peut être en Si, ou en verre, ou en quartz, ou en saphir, ou en un matériau de type III V, ou en céramique... En effet les structures avec des couches empilées peuvent être issues par exemple d'un transfert de couche d'un substrat donneur vers un substrat récepteur (substrat support). Dans ce cas, le substrat donneur est soit aminci selon les techniques classiques (rectification mécanique, polissage, attaque chimique) soit détaché, par exemple selon un procédé de type Smart CutTM , ou procédé par fracture de substrat. Un plan de fragilisation peut avoir été réalisé lors d'une étape d'implantation, antérieure à l'étape de collage avec le substrat récepteur.
La couche ainsi reportée peut notamment être trop épaisse pour permettre la visualisation et/ou la détection, par des équipements standards de la micro-électronique, des marques d'alignement. Or ces dernières vont permettre de réaliser la suite du procédé sur le substrat. La présente invention s'applique également à des plaques n'impliquant pas de report de couche, dans des situations où on souhaite rendre visible des motifs utiles à l'alignement. Dans la suite, certains substrats sont assemblés par contact adhérent, notamment par collage moléculaire. La technique d'assemblage par contact de type adhérent, par exemple par adhésion moléculaire ou par collage, décrite notamment par Q.Y. Tong dans Silicon Wafer Bonding Technology for VLSI and MEMS applications , Edited by S.S.Iyer and A.J. Auberton - Hervé, 2002, INSPEC, London, Chapter 1, pages 1 - 20. Préalablement à un tel assemblage, des étapes de préparation de surfaces avant collage peuvent être réalisées, telles que polissage, et/ou nettoyage et/ou traitement plasma, pour permettre un bon collage avec une forte énergie de collage. Un traitement thermique peut ensuite être appliqué en vue de renforcer l'interface de collage. Selon la nature des substrats présents, le traitement thermique peut être réalisé entre 200°C et 1200°C pendant quelques dizaines de minutes à quelques heures, selon, également, la compatibilité des couches enterrées.
Le procédé Smart Cut est également mentionné dans la présente description. Il est par exemple décrit dans l'article de B.Aspar et A.J. Auberton - Hervé dans Silicon Wafer Bonding Technology for VLSI and MEMS applications , edited by S.S.Iyer and A.J. Auberton - Hervé, 2002, INSPEC, London, Chapter 3, pages 35 - 52. Un premier mode de réalisation va être décrit en liaison avec les figures 1A - 1E.
Selon ce premier mode de réalisation on sélectionne un substrat donneur 2 (figure 1A) et un substrat support 4 (figure 1B). Le substrat 4 comporte des motifs d'alignement 10, ils sont situées préférentiellement à environ une distance d, d' comprise préférentiellement entre 1 mm et 5 mm du bord de ce substrat, par exemple entre 1.5 mm et 2 mm. On assemble ensuite les deux substrats (figure 1C) par exemple par collage moléculaire. Les motifs 10 disparaissent alors sous le substrat 2. Autrement dit, la plaque ou le substrat receveur 4 ou la couche 50' qui le recouvre (cas de la figure 2C), fonctionnalisé/e ou non, comportant le ou les motifs 10, est assemblé/e, par exemple par contact adhérent, notamment par collage moléculaire, avec le substrat donneur 2. Pour ces techniques d'assemblage, des indications ont déjà été données ci-dessus. On réalise ensuite un enlèvement de matière du substrat donneur 2 afin de faire apparaître les marques d'alignement 10 : par exemple, le substrat 2 subit d'abord un amincissement mécanique (figure 1D) puis un amincissement chimique (figure 1E), comme expliqué plus loin. Sauf pour un éventuel amincissement préliminaire avant assemblage (comme expliqué plus loin) l'étape d'enlèvement de matière (figures 1D et 1E), qui permet de faire apparaître les marques, est appliquée après la mise en contact des deux substrats Cette étape permet d'éliminer la matière située localement et/ou dans la zone périphérique du substrat donneur 2, préalablement collée au substrat support 4 et située à l'aplomb des marques ou motifs enterrés 10 de ce support, pour faire apparaître ces marques ou motifs. Le retrait de matière permet l'élimination soit de toute la périphérie du substrat 2, soit d'une partie seulement de cette périphérie, jusqu'à ce que les marques cachées apparaissent. La largeur L éliminée (figure 1D) est par exemple comprise entre 1 mm et 5 mm. Elle est adaptée de telle sorte que les marques d'alignement puissent être rendues visibles. De préférence, on cherche également à minimiser l'enlèvement de matière, pour ne pas en perdre inutilement. Il est également possible de réaliser un enlèvement partiel de matière du substrat 2 avant son assemblage avec le substrat 4 dans lequel les marques sont réalisées. Cet enlèvement préalable est réalisé en prenant en compte les marques 10, 10' du support 4. Puis il y a assemblage avec le substrat 4 et poursuite de l'amincissement, éventuellement en deux étapes comme déjà indiqué ci-dessus, ceci permet ainsi d'avoir une zone non collée au niveau des marques. La formation des marques 10 va maintenant être expliquée.
Selon une première méthode, un masque est appliqué à la surface 5 du substrat 4, puis une étape de gravure (telle que généralement utilisée en microélectronique) est appliquée, par exemple par gravure sèche ou humide (par exemple encore à la potasse, ou au TMAH (Tétraméthyl ammonium hydroxyde)), permettant de graver le substrat 4 sur une profondeur variant de quelques centaines de nm à quelques micromètres. Une autre méthode, illustrée en figures 2A et 2B, consiste à réaliser une couche d'oxyde 50 par oxydation de la surface 5 du substrat 4, ce dernier étant par exemple en silicium, puis à masquer, par une résine, cette couche d'oxyde ainsi formée. Après photogravure de la résine, et attaque de l'oxyde de silicium 50 dans les zones non masquées, puis élimination du masque, le silicium est gravé selon des procédés de gravure sèche ou humide sélectivement dans les zones 10' (figure 2B), non protégées par l'oxyde afin de former les motifs 10 désirés. L'oxyde 50 est ensuite éliminé. Dans les deux cas les motifs 10 sont réalisés dans l'épaisseur du substrat 4 et affleurent sa surface 5. Selon encore une variante (figure 2C) les marques 10 sont formées, par masquage et gravure, dans une couche superficielle 50', qui n'est pas éliminée 14
par la suite, et elles sont éventuellement prolongées dans le substrat 4. Dans ce cas, les motifs sont réalisés au moins dans l'épaisseur de la couche 50' et affleurent la surface de cette couche.
Quel que soit leur mode de réalisation, la taille ou la largeur 1 des motifs (la largeur 1 de la figure 1B), dans le plan du substrat ou de la couche dans lequel ou laquelle ils sont formés dépend des équipements utilisés pour la reconnaissance des marques d'alignement. Typiquement 1 est comprise entre quelques dizaines et quelques centaines de micromètres, par exemple entre 10 pm ou 50 pm et 500 pm ou 1 mm. La profondeur des motifs est par exemple comprise entre 200 nm et 5 pm.
Ces motifs 10 peuvent ensuite être remplis avec un matériau, par exemple du type pouvant être éliminé sélectivement par rapport au matériau du substrat 4 ou de la couche 50' dans lequel ils ont été formés (au cas où le matériau du motif pourrait gêner la fabrication ultérieure de composants). Par exemple encore, on pourra ainsi déposer dans ces motifs 10 de l'oxyde de silicium, ou du polysilicium (notamment dans le cas d'un substrat 4 en silicium), ou du silicium (par exemple dans le cas d'un substrat 4 en polysilicium) ou du SiC, ou du polySiC, ou du Ge, ou de la silice. Diverses combinaisons peuvent être envisagées en fonction de la nature du substrat, chaque combinaison ayant pour objectif de former des marques qui résistent au procédé de formation standard des structures mais aussi au procédé conforme à l'invention (à la gravure chimique et/ou aux différents amincissements).
Les marques peuvent rester sous forme de cavités ou alors être comblées. Les techniques de dépôt mises en oeuvre afin de combler les motifs 10 et/ou de recouvrir la surface 5 de la plaquette 4 sont les techniques telles que par exemple PECVD, ou LPCVD. Que le substrat 4 soit celui de la figure 1B ou 2B ou 2C, la mise en contact des deux substrats 2, 4 (étape de la figure 1C) est ensuite réalisée. La figure 1C représente le cas du substrat 4 de la figure 1B, mais cette figure et les suivantes peuvent être adaptées sans difficulté au cas du substrat 4 de la figure 2B ou 2C). L'exemple de l'amincissement réalisé en deux étapes, l'une mécanique et l'autre chimique va être maintenant développé. L'étape mécanique permet d'enlever une fraction importante de la périphérie du substrat 2, suivant son épaisseur, l'amincissement chimique permettant d'éliminer une épaisseur résiduelle 12 de ce substrat qui recouvre les marques 10 (figure 1D). Une épaisseur par exemple comprise entre 300 }gym ou 400 }gym et 625 }gym ou lmm est d'abord éliminée mécaniquement afin qu'il subsiste une épaisseur 12 par exemple comprise entre 50 }gym et 500 }gym, par exemple encore de l'ordre de 100 micromètres, du substrat donneur 2, au-dessus du (ou des) motif (s) 10. Cette étape peut être réalisée par des moyens mécaniques, tels que ceux mis en oeuvre par la technique de rectification mécanique du bord de plaque comme la technique de détourage mécanique ( Etch Grinder ).
La deuxième sous - étape d'amincissement permet de graver l'épaisseur résiduelle, par exemple comprise entre 50 }gym et 500 }gym comme indiqué ci-dessus, du substrat donneur 2 jusqu'à atteindre et à faire apparaître le ou les motifs 10. Elle permet éventuellement aussi d'élargir la largeur L sur laquelle la gravure mécanique a permis d'éliminer de la matière. Cette deuxième sous étape permet de retrouver les motifs 10 qui avaient été cachés suite au collage avec le substrat donneur 2. Ces motifs 10 apparaissent alors à la surface 5 du substrat 4, dans la portion de cette surface qui a été dégagée lors de l'étape d'amincissement.
Pour cette deuxième sous étape, une attaque chimique peut être mise en oeuvre. Dans ce cas, la chimie appliquée est de préférence sélective entre la nature du substrat 2 à graver et celles du matériau du motif 10 recherché et du matériau du substrat 4.
Autrement dit, cette étape chimique permet d'attaquer le matériau du substrat 2, mais sans attaquer, ou en attaquant beaucoup moins, le matériau du motif 10 et le matériau du substrat 4 (les rapports (vitesse d'attaque du matériau du substrat 2/vitesse d'attaque du matériau du motif 10) et (vitesse d'attaque du matériau du substrat 2/vitesse d'attaque du matériau du substrat 4) sont chacun par exemple supérieur à 10, typiquement de l'ordre de 1000). La gravure est par exemple réalisée par un traitement chimique à base de TMAH. Par exemple dans le cas de l'attaque sélective du silicium, ce rapport des vitesses de gravure sera supérieur à 3000 par rapport à l'oxyde. Selon une variante, l'amincissement est réalisé en une seule étape, par un amincissement chimique sélectif (sans amincissement mécanique) sur toute l'épaisseur du substrat 2. Une variante du premier mode de réalisation va être expliquée en liaison avec les figures 3A - 3E. Au moins l'un des deux substrats 2, 4 (ici: le substrat 4 à titre d'exemple) comporte en surface une couche intermédiaire 8 destinée à être assemblée avec l'autre substrat. Cette couche 8 peut être une couche d'arrêt, transparente ou non. Les exemples de matériau des substrats 2, 4 et de dimensions d, d', 1, L ainsi que la profondeur des marques peuvent être ceux déjà donnés ci-dessus. La figure 3B représente donc le cas d'un substrat 4 sur lequel une telle couche 8 intermédiaire est formée, après formation des marques 10 comme déjà expliqué ci-dessus. Les deux substrats sont ensuite assemblés, par collage moléculaire comme déjà expliqué ci-dessus. On obtient alors la structure de la figure 3C : la couche 8 est comprise entre les deux substrats 2, 4.
On réalise ensuite un enlèvement de matière du substrat donneur 2 afin de faire apparaître les marques d'alignement 10: par exemple, le substrat 2 subit d'abord un amincissement mécanique comme déjà expliqué ci-dessus en liaison avec la figure 1D.
I1 se peut que la couche 8 soit transparente. Les propriétés de transparence dépendent de la nature du matériau de cette couche et de son épaisseur. Si la couche 8 n'est pas transparente, elle doit être également éliminée au-dessus des marques 10.
Si l'amincissement a lieu en deux étapes, en fonction de l'épaisseur de cette couche 8, elle commencera à être éliminée lors de l'étape d'amincissement mécanique ou seulement lors de l'étape d'amincissement chimique. L'étape d'amincissement chimique est telle qu'elle élimine au moins une partie de la couche 8, mais en n'attaquant pas, ou peu, le matériau des motifs 10 et le matériau du substrat 4. Cette couche peut être une couche d'arrêt de gravure ; sa sélectivité fait alors qu'elle seule va être gravée.
La structure finale est alors celle de la figure 3E. Si la couche 8 est transparente, elle permet d'avoir visuellement accès à la position des marques 10. Dans ce cas, comme indiqué ci-dessus, il n'est pas nécessaire de l'éliminer. L'étape de gravure chimique attaque le substrat 2 mais est sélective par rapport au matériau de cette couche 8. La structure finale est alors celle de la figure 3D. Un deuxième mode de réalisation va être décrit en liaison avec les figures 4A - 4E. Les marques d'alignement 20 sont cette fois situées dans le substrat donneur 2, puis sont transférées vers le substrat support 4. Elles sont rendues visibles après ce transfert.
Le ou les motifs formés dans le substrat donneur 2 se situent préférentiellement en bordure de ce substrat, par exemple à une distance d, d' d'environ 1 à 5 mm de son bord, préférentiellement 1.5 à 3 mm. Cette distance dépend de la zone de collage en bordure car les marques sont dans le donneur : on cherche à ce que les marques soient dans une zone fortement collée pour être retrouvées car, sinon, elles risquent d'être éliminées lors du détourage, qui vise entre autre à éliminer la zone faiblement collée. Cette dernière est latérale, on choisit donc d et d' de sorte que le ou les motifs soient au-delà de cette zone faiblement collée. Deux cas ou variantes peuvent être réalisées, en fonction de la formation des marques d'alignement : soit la marque d'alignement est une tranchée réalisée dans le substrat donneur 2 lui-même; ce premier cas sera traité ci-dessous en liaison avec les figures 4A - 4G, - soit la marque d'alignement est réalisée au sein d'une couche présente à la surface du substrat donneur 2, comme par exemple une couche d'oxyde de silicium, ou de nitrure de silicium, ou de polysilicium ou une couche métallique; ce premier cas sera traité ci-dessous en liaison avec les figures 5A - 5G, Dans le premier cas (illustré en figures 4A - 4E), les marques d'alignement 20 sont réalisées dans le substrat 2 (figure 4A) selon le même principe que celui décrit dans le premier mode de réalisation : formation de motifs qui sont ensuite remplis par les mêmes matériaux que dans le premier mode de réalisation (figure 4B).
L'étape de retrait de matière pour faire apparaître les marques est appliquée après la mise en contact des deux substrats (figure 4C) et assemblage, par exemple de type moléculaire.
L'enlèvement de matière est de préférence réalisé y compris dans les zones fortement collées, afin de bien supprimer les zones périphériques faiblement collées mais aussi la matière dans les zones dans lesquelles se trouvent les motifs. Habituellement, l'étape de détourage est réalisée pour éliminer les zones périphériques faiblement collées. Dans le cadre de l'invention, on veille à former les marques au delà de cette zone, comme expliqué ci-dessus; l'étape de détourage vise alors à éliminer la ou les zones périphériques faiblement collées mais aussi à enlever plus de la matière dans les zones où le collage est plus fort, là où se trouvent les marques. Dans une première sous étape d'amincissement, on enlève ainsi une épaisseur h afin qu'il reste entre 10 pm et 100 pm sur le bord du substrat donneur 2, soit localement soit sur toute la périphérie de la plaque. Il est également possible de réaliser un enlèvement local, combiné à un enlèvement sur toute la périphérie de la plaque, comme expliqué plus loin, en liaison avec les figures 6A - 6C. Cette étape peut être réalisée mécaniquement, des exemples de traitements mécaniques utilisables ont déjà été donnés ci-dessus. Après cette étape (figure 4D), il reste des bords 12 du substrat 2. Les marques 20 sont encore disposées cachées sous ces bords.
Une deuxième sous étape d'amincissement, (figure 4E) permet de supprimer l'épaisseur restante 12 du substrat donneur 2, jusqu'à atteindre et à faire apparaître le ou les motif(s) 20. Cette étape permet de retrouver les motifs 20 qui avaient été cachés suite au collage du substrat donneur 2 avec le substrat 4. Les motifs apparaissent alors en relief par rapport à la surface dégagée 5 du substrat 4. Pour cette sous étape, une attaque chimique peut être mise en oeuvre. Dans ce cas, la chimie appliquée est de préférence sélective entre d'une part le matériau du substrat donneur 2 à graver et d'autre part le matériau à la surface du substrat 4 sous jacent ainsi que celui du motif 20 recherché.
Autrement dit, cette sous - étape chimique permet d'attaquer le matériau du substrat 2, mais sans attaquer, ou en attaquant beaucoup moins, les matériaux du motif 20 (le rapport vitesse d'attaque du matériau du substrat 2/vitesse d'attaque du matériau du motif 20 est par exemple supérieur à 10, typiquement de l'ordre de 1000) et du substrat 4 (le rapport vitesse d'attaque du matériau du substrat 2/vitesse d'attaque du matériau du matériau du substrat 4 est par exemple supérieur à 10, typiquement de l'ordre de 1000). La gravure chimique est par exemple réalisée par un traitement de gravure sèche ou humide (par exemple du TMAH ou du KOH pour l'attaque de silicium ; ces traitements sont très sélectifs par rapport à des matériaux de type SiO2 ou SiN ...) .
Selon une variante de ce cas (figures 4F et 4G), le substrat 2 comporte en fait une couche superficielle transparente 2' dans laquelle les marques 20 vont être réalisées. Après assemblage avec le substrat 4 et élimination de la partie du substrat 2 situé au-dessus de la couche transparente et au-dessus des marque 20, on obtient la structure de la figure 4G. Le caractère transparent de la couche 2' permet de localiser ou de visualiser les marques, sans qu'il y ait nécessité d'enlever la couche transparente 2'. Le cas où une couche superficielle 2' ne serait pas transparente est en fait celui déjà décrit ci-dessus en liaison avec les figures 4A - 4E: il faut alors éliminer la partie de la couche 2' qui masque les marques. Dans le deuxième cas (illustré en figures 5A - 5E), la ou les marques d'alignement 60 sont réalisées dans une couche 6 intermédiaire, qui peut être transparente, présente à la surface du substrat donneur 2, comme par exemple une couche d'oxyde de silicium, ou de nitrure de silicium, ou de polysilicium. Les marques d'alignement 60 sont réalisées dans la couche 6 selon les mêmes techniques que celles décrites dans le premier mode de réalisation (figures 1A - 1E et figures 2A - 2B).
Les motifs 60 peuvent être remplis d'un matériau, pour lequel des exemples ont déjà été donnés ci-dessus. Là encore, l'étape de retrait de matière est appliquée après la mise en contact (figure 5C) des deux substrats, ou plutôt de la couche 6 et du substrat 4.
Un enlèvement de matière est réalisé dans le substrat 2, de préférence au-dessus des zones fortement collées, afin de bien supprimer les zones périphériques faiblement collées, pour les mêmes raisons que celles déjà indiquées ci-dessus. Si on procède en deux sous-étapes, on enlève, dans une première sous étape d'amincissement, une certaine épaisseur h' (par exemple en vue de laisser une épaisseur restante comprise entre 10 pm et 100 pm) du bord du substrat donneur 2, soit localement, soit sur toute la périphérie du substrat. Il est également possible de réaliser un enlèvement local, combiné à un enlèvement sur toute la périphérie du substrat.
Après cette sous-étape, il reste des bords 12 du substrat 2. Les marques 60 sont disposées dans la couche 6, sous ces bords. Une deuxième sous-étape d'amincissement ou de détourage (figure 5E) permet de supprimer l'épaisseur restante 12 du substrat donneur 2, jusqu'à atteindre et à faire apparaître la couche 6 et le ou les motif(s) 60. Cette étape permet de retrouver les motifs 60 qui avaient été cachés suite au collage du substrat donneur 2 avec le substrat 4. Les motifs 60 apparaissent alors dans la couche 6 formée sur le substrat 4. Pour cette deuxième sous -étape, une attaque chimique peut être mise en oeuvre. Dans ce cas, la chimie appliquée est de préférence sélective entre d'une part le matériau du substrat donneur 2 à graver et d'autre part le matériau de la couche 6 et celui des marques 60. Autrement dit, cette étape chimique permet d'attaquer le matériau du substrat 2, mais sans attaquer, ou en attaquant beaucoup moins, les matériaux de la couche 6 et des marques 60 (le rapport (vitesse d'attaque du matériau du substrat 2/vitesse d'attaque du matériau de la couche 6) est par exemple supérieur à 10, typiquement de l'ordre de 1000 ; même chose pour le rapport (vitesse d'attaque du matériau du substrat 2/vitesse d'attaque du matériau des marques 60)). La gravure chimique est par exemple une gravure sèche ou humide (par exemple au TMAH ou au KOH). Selon une variante de ce cas (figures 5F et 5G), le substrat 2 comporte en fait une couche superficielle transparente 2' sur laquelle la couche 6 est réalisée: c'est dans cette dernière que les marques 60 vont être réalisées. Après assemblage avec le substrat 4 et élimination de la partie du substrat 2 situé au-dessus de la couche transparente et au-dessus des marque 60, on obtient la structure de la figure 5G.
Le caractère transparent de la couche 2' permet de localiser les marques. Le cas où une couche de superficielle 2' ne serait pas transparente est en fait celui déjà décrit ci-dessus en liaison avec les figures 5A - 5E: il faut alors éliminer la partie de la couche 2' qui masque les marques. Quel que soit le mode de réalisation de l'invention, l'enlèvement de matière peut être réalisé sur toute la périphérie d'un substrat et/ou localement.
Ainsi les figures 6A et 6B représentent, en vue de dessus, deux configurations différentes, avec des marques 100, 100': - la figure 6A correspond au cas d'un enlèvement de matière sur toute la périphérie de la plaque ; l'amincissement est alors un détourage, - la figure 6B correspond au cas d'un enlèvement de matière, à la fois local et sur toute la périphérie (détourage) de la plaque, Plus spécifiquement, la méthode d'enlèvement de matière peut être réalisée soit avant, soit après l'étape d'amincissement, destinée à réduire l'épaisseur du substrat donneur 2. Selon un mode préféré de réalisation, on enlève la matière périphérique avant l'étape d'amincissement du reste de la plaque à l'épaisseur désirée afin de ne pas créer de zone faiblement collée. Il est également possible de réaliser un enlèvement partiel de matière du substrat 2, suivant son épaisseur, avant assemblage avec le substrat 4. Si cet enlèvement partiel préalable n'est pas réalisé sur tout le pourtour du substrat 2, on peut chercher, lors de la mise en contact des deux substrats 2, 4 à aligner les zones du substrat 2 qui sont préalablement amincies avec les marques du substrat 4. Quel que soit le mode de réalisation envisagé, plusieurs utilisations du substrat multicouche obtenu sont possibles. Ainsi, après l'étape permettant de faire 30 apparaître les marques ou les motifs 10, 20, 60, la structure multicouche peut être utilisée telle quelle pour la fabrication de composants électroniques, et/ou optiques et/ou autres. Selon une autre application, le substrat donneur 2 peut être aminci selon les techniques classiques (polissage, et/ou attaque chimique). Selon encore une autre application, on a formé dans le substrat donneur 2, préalablement à son assemblage ou collage avec le substrat 4, un plan de fragilisation, par exemple par une étape d'implantation atomique ou ionique (hélium et/ou hydrogène par exemple). Il en résulte, après assemblage avec le substrat 4 et mise en évidence des marques 10, 20, 60, l'une des structures représentées en figures 7A, 7B, 7C, respectivement pour le premier mode de réalisation et pour les deux cas envisagés pour le deuxième mode de réalisation. Sur ces 3 figures, la référence 18 désigne le plan de fragilisation résultant de l'implantation réalisée dans le substrat donneur 2. Par un procédé de type Smart CutTM on peut ensuite réaliser une fracture le long de ce plan de fragilisation. Il en résulte un substrat donneur 2' aminci (figures 8A, 8B, 8C). Dans ce substrat aminci on peut par exemple réaliser des composants électroniques, et/ou optiques et/ou autres. On peut aussi, ou en variante, reporter, sur ce substrat aminci 2', une (ou plusieurs) nouvelle(s) couche(s) 100, 100', 200, 200', 600, 600' (figures 9A, 9B, 9C), par exemple par adhérence moléculaire et séparation à partir d'un substrat donneur, par exemple également par technique Smart CutTM ou de fracture de substrat. Au cours de ces étapes, les marques 10, 20, 60 restent visibles et permettent un alignement des composants réalisés et/ou de la nouvelle couche reportée. Ces procédés peuvent être appliqués également aux autres substrats obtenus dans le cas de variantes des divers procédés décrits, en particulier aux substrats des figures 3D, 3E, 4G, 5G avec couche intermédiaire 8, 2', transparente ou pas. Le substrat support 4 peut aussi être l'objet de divers traitements, par exemple il peut être aminci par différentes techniques (rectification mécanique, et/ou polissage et/ou attaque chimique et/ou fracture de substrat).

Claims (10)

REVENDICATIONS
1. Procédé de formation d'un assemblage de 5 au moins deux substrats avec au moins une marque d'alignement, comportant les étapes suivantes a) une étape de formation d'au moins une marque (10, 20, 60) d'alignement sur ou dans un premier substrat (2, 4) ou une couche (50', 6) formée sur ce 10 substrat, b) une première étape d'assemblage de ce premier substrat, ou d'une couche (50', 6, 8) formée sur ce premier substrat, avec un deuxième substrat (4,
2) ou une couche formée sur ce deuxième substrat, c) une étape d'amincissement d'au moins une partie périphérique de l'un au moins des deux substrats, afin de faire apparaître au moins une desdites marques d'alignement. 2. Procédé selon la revendication 1, l'étape c) étant une étape d'amincissement d'au moins une partie périphérique du premier substrat.
3. Procédé selon la revendication 1, 25 l'étape c) étant une étape d'amincissement d'au moins une partie périphérique du deuxième substrat.
4. Procédé selon l'une des revendications 1 à 3, au moins une couche transparente (2', 8) étant 30 formée sur le premier et/ou le deuxième substrat, avant l'étape b). 15 20
5. Procédé selon l'une des revendications 1 à 3, une couche (6) en oxyde de silicium, ou en nitrure de silicium, ou en polysilicium étant formée sur le premier substrat.
6. Procédé selon l'une des revendications 1 à 5, l'assemblage des deux substrats étant un assemblage par adhésion moléculaire.
7. Procédé selon l'une des revendications 1 à 6, la ou les marque (s) étant réalisée (s) par gravure chimique directe du premier substrat et/ou d'une couche (50', 6) formée sur ce premier substrat, ou à travers une couche (50) formée sur le premier substrat.
8. Procédé selon l'une des revendications 1 à 7, le premier substrat étant, après étape c), soumis à une étape d'amincissement.
9. Procédé selon l'une des revendications 1 à 7, le premier substrat étant, après étape c), détaché par fracture de substrat.
10. Procédé selon l'une des revendications 25 1 à 9, l'étape c) comportant une première sous-étape d'amincissement, qui laisse les marques enterrées, puis une deuxième sous-étape d'amincissement, qui fait apparaître la ou les marques d'alignement. 10 15 2011 Procédé selon la revendication 10, la première sous étape étant réalisée de manière mécanique. 12 Procédé selon la revendication 10 ou 11, la deuxième sous-étape étant réalisée de manière chimique. 13 Procédé selon la revendication 12, la sous étape d'amincissement chimique étant sélective par rapport au matériau de la ou des marque(s) d'alignement et/ou au matériau du premier substrat et/ou au matériau d'une couche (50', 6, 2') formée sur le premier substrat. 14. Procédé selon l'une des revendications 10 à 13, la première sous-étape d'amincissement permettant de laisser une épaisseur de substrat comprise entre 100 pm et 10 pm, la deuxième sous-étape d'amincissement permettant de laisser une épaisseur inférieure à 10 pm ou 20 pm. 15. Procédé selon l'une des revendications 1 à 14, l'étape c) étant réalisée afin de supprimer les zones périphériques faiblement assemblées et d'éliminer une partie des zones fortement assemblées. 16. Procédé selon l'une des revendications 1 à 15, l'étape c) étant une étape d'enlèvement de matière, localement et/ou sur toute la périphérie du substrat aminci.17. Procédé selon l'une des revendications 1 à 16, le premier ou le deuxième substrat étant de type semi-conducteur, par exemple en silicium, ou en SiC, ou en p-SiC, ou en Ge, ou en GaN ou en semi- conducteur de type II V, II IV, ou étant en matériau piézoélectrique, ou pyroélectrique ou ferroélectrique, l'autre substrat étant en Si, ou en verre, ou en quartz, ou en saphir, ou en un matériau de type III V, ou en céramique. 18. Procédé selon l'une des revendication 1 à 17, la ou les marques d'alignement étant située(s) à une distance d, d' du premier substrat comprise entre 1 mm et 5 mm du bord de ce substrat. 19. Procédé selon l'une des revendication 1 à 18, la ou les marques d'alignement ayant une largeur 1, dans le plan du substrat ou de la couche dans lequel ou laquelle elles sont formés, comprise entre 10 }gym ou 5 0 }gym e t 5 0 0 }gym ou 1 mm. 20. Procédé de réalisation d'un empilement d'au moins trois couches ou substrats, muni d'au moins une marque d'alignement, comportant : - un procédé de formation d'un assemblage de au moins deux substrats avec au moins une marque d'alignement, selon l'une des revendication 1 à 19, l'assemblage de ces au moins deux substrats avec au moins un troisième substrat (200, 200', 300, 300', 600, 600').21. Procédé selon la revendication 20, l'assemblage avec au moins un troisième substrat (200, 200', 300, 300', 600, 600') étant un assemblage par collage moléculaire.5
FR0759944A 2007-12-18 2007-12-18 Procede d'assemblage avec marques enterrees Expired - Fee Related FR2925223B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0759944A FR2925223B1 (fr) 2007-12-18 2007-12-18 Procede d'assemblage avec marques enterrees
PCT/EP2008/067652 WO2009077538A2 (fr) 2007-12-18 2008-12-16 Procédé d'assemblage avec repères enterrés

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0759944A FR2925223B1 (fr) 2007-12-18 2007-12-18 Procede d'assemblage avec marques enterrees

Publications (2)

Publication Number Publication Date
FR2925223A1 true FR2925223A1 (fr) 2009-06-19
FR2925223B1 FR2925223B1 (fr) 2010-02-19

Family

ID=39616549

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0759944A Expired - Fee Related FR2925223B1 (fr) 2007-12-18 2007-12-18 Procede d'assemblage avec marques enterrees

Country Status (2)

Country Link
FR (1) FR2925223B1 (fr)
WO (1) WO2009077538A2 (fr)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2375442A1 (fr) * 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat semi-conducteur
US8223582B2 (en) 2010-04-02 2012-07-17 Soitec Pseudo-inverter circuit on SeOI
US8305803B2 (en) 2010-01-14 2012-11-06 Soitec DRAM memory cell having a vertical bipolar injector
US8304833B2 (en) 2010-01-14 2012-11-06 Soitec Memory cell with a channel buried beneath a dielectric layer
US8325506B2 (en) 2010-01-14 2012-12-04 Soitec Devices and methods for comparing data in a content-addressable memory
US8358552B2 (en) 2010-03-11 2013-01-22 Soitec Nano-sense amplifier
US8384425B2 (en) 2009-12-08 2013-02-26 Soitec Arrays of transistors with back control gates buried beneath the insulating film of a semiconductor-on-insulator substrate
US8432216B2 (en) 2010-03-03 2013-04-30 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
US8455938B2 (en) 2010-04-22 2013-06-04 Soitec Device comprising a field-effect transistor in a silicon-on-insulator
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
US8575697B2 (en) 2010-03-08 2013-11-05 Soitec SRAM-type memory cell
US8664712B2 (en) 2009-12-08 2014-03-04 Soitec Flash memory cell on SeOI having a second control gate buried under the insulating layer
FR3028257A1 (fr) * 2014-11-10 2016-05-13 Tronic's Microsystems Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
US9490264B2 (en) 2010-01-14 2016-11-08 Soitec Device having a contact between semiconductor regions through a buried insulating layer, and process for fabricating said device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528783A (ja) 2012-06-29 2015-10-01 コーニング インコーポレイテッド 半導体プロセスのためのガラス―セラミック基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
EP1081748A2 (fr) * 1999-08-30 2001-03-07 Lucent Technologies Inc. Arrêts de gravure et marques d'alignement pour des plaquettes soudées
FR2848725A1 (fr) * 2002-12-17 2004-06-18 Commissariat Energie Atomique Procede de formation de motifs alignes de part et d'autre d'un film mince

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
EP1081748A2 (fr) * 1999-08-30 2001-03-07 Lucent Technologies Inc. Arrêts de gravure et marques d'alignement pour des plaquettes soudées
FR2848725A1 (fr) * 2002-12-17 2004-06-18 Commissariat Energie Atomique Procede de formation de motifs alignes de part et d'autre d'un film mince

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384425B2 (en) 2009-12-08 2013-02-26 Soitec Arrays of transistors with back control gates buried beneath the insulating film of a semiconductor-on-insulator substrate
US8664712B2 (en) 2009-12-08 2014-03-04 Soitec Flash memory cell on SeOI having a second control gate buried under the insulating layer
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
US8325506B2 (en) 2010-01-14 2012-12-04 Soitec Devices and methods for comparing data in a content-addressable memory
US9490264B2 (en) 2010-01-14 2016-11-08 Soitec Device having a contact between semiconductor regions through a buried insulating layer, and process for fabricating said device
US8304833B2 (en) 2010-01-14 2012-11-06 Soitec Memory cell with a channel buried beneath a dielectric layer
US8305803B2 (en) 2010-01-14 2012-11-06 Soitec DRAM memory cell having a vertical bipolar injector
US8432216B2 (en) 2010-03-03 2013-04-30 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
US8575697B2 (en) 2010-03-08 2013-11-05 Soitec SRAM-type memory cell
US8625374B2 (en) 2010-03-11 2014-01-07 Soitec Nano-sense amplifier
US8358552B2 (en) 2010-03-11 2013-01-22 Soitec Nano-sense amplifier
US8223582B2 (en) 2010-04-02 2012-07-17 Soitec Pseudo-inverter circuit on SeOI
US8654602B2 (en) 2010-04-02 2014-02-18 Soitec Pseudo-inverter circuit on SeOI
EP2378549A1 (fr) * 2010-04-06 2011-10-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat semi-conducteur
US9035474B2 (en) 2010-04-06 2015-05-19 Soitec Method for manufacturing a semiconductor substrate
EP2375442A1 (fr) * 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat semi-conducteur
US8455938B2 (en) 2010-04-22 2013-06-04 Soitec Device comprising a field-effect transistor in a silicon-on-insulator
FR3028257A1 (fr) * 2014-11-10 2016-05-13 Tronic's Microsystems Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
WO2016075098A1 (fr) * 2014-11-10 2016-05-19 Tronic's Microsystems Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
CN107074531A (zh) * 2014-11-10 2017-08-18 特罗尼克斯微系统公司 用于制造机电设备的方法及对应设备
JP2018500186A (ja) * 2014-11-10 2018-01-11 トロニクス・マイクロシステムズ 電気機械デバイスを製造するための方法及び対応するデバイス
US9944512B2 (en) 2014-11-10 2018-04-17 Tronics Microsystems Method for manufacturing an electromechanical device and corresponding device

Also Published As

Publication number Publication date
WO2009077538A2 (fr) 2009-06-25
WO2009077538A3 (fr) 2009-08-27
FR2925223B1 (fr) 2010-02-19

Similar Documents

Publication Publication Date Title
FR2925223A1 (fr) Procede d'assemblage avec marques enterrees
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
EP1759411B1 (fr) Procede de transfert de plaques
FR2935535A1 (fr) Procedede de detourage mixte.
FR2935536A1 (fr) Procede de detourage progressif
FR2931014A1 (fr) Procede d'assemblage de plaques par adhesion moleculaire
FR2878076A1 (fr) Amincissement d'une plaquette semiconductrice
FR2935537A1 (fr) Procede d'initiation d'adhesion moleculaire
EP1634685A2 (fr) Puce mince en verre pour composant électronique et procédé de fabrication
EP2363879A2 (fr) Procédé de réalisation d'une structure multicouche avec détourage par effets thermomécaniques
WO2002054466A1 (fr) Procede de realisation d'une structure empilee
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
FR2947380A1 (fr) Procede de collage par adhesion moleculaire.
EP3948940B1 (fr) Procédé de transfert de paves d'un substrat donneur sur un substrat receveur
FR2938117A1 (fr) Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
EP1803683A1 (fr) Procede d'elaboration de nanostructures ordonnées
EP1777735A2 (fr) Procédé de récyclage d'une plaquette donneuse épitaxiée
FR2842651A1 (fr) Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
EP2697825B1 (fr) Procédé de fabrication d'un dispositif opto-microélectronique
FR2914493A1 (fr) Substrat demontable.
EP2676288B1 (fr) Procede de realisation d'un support de substrat
FR2959596A1 (fr) Amincissement detourant
FR3055064A1 (fr) Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
EP3844807A1 (fr) Procédé de séparation d'une plaque en composants individuels

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20120831