FR2935536A1 - Procede de detourage progressif - Google Patents

Procede de detourage progressif Download PDF

Info

Publication number
FR2935536A1
FR2935536A1 FR0855875A FR0855875A FR2935536A1 FR 2935536 A1 FR2935536 A1 FR 2935536A1 FR 0855875 A FR0855875 A FR 0855875A FR 0855875 A FR0855875 A FR 0855875A FR 2935536 A1 FR2935536 A1 FR 2935536A1
Authority
FR
France
Prior art keywords
plate
trimming
layer
thickness
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0855875A
Other languages
English (en)
Other versions
FR2935536B1 (fr
Inventor
Marcel Broekaart
Marion Migette
Sebastien Molinari
Eric Neyret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0855875A priority Critical patent/FR2935536B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to CN200980115233.3A priority patent/CN102017092B/zh
Priority to US12/934,026 priority patent/US8679944B2/en
Priority to PCT/EP2009/059961 priority patent/WO2010026007A1/fr
Priority to EP09811094.3A priority patent/EP2324491B1/fr
Priority to KR1020107022381A priority patent/KR101160316B1/ko
Priority to JP2011511037A priority patent/JP5319764B2/ja
Priority to TW098128553A priority patent/TWI443730B/zh
Publication of FR2935536A1 publication Critical patent/FR2935536A1/fr
Application granted granted Critical
Publication of FR2935536B1 publication Critical patent/FR2935536B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne un procédé de détourage d'une structure (500) comprenant une première plaque (200) collée sur une deuxième plaque (300), la première plaque présentant un bord chanfreiné. Le procédé comprend une première étape de détourage (S4) réalisée sur une première profondeur (Pd1) comprenant l'épaisseur (e1) de la première plaque (101) et sur une première largeur (ld1) déterminée à partir du bord de la première plaque (101). Une deuxième étape de détourage (S5) est en outre réalisée sur une deuxième profondeur (Pd2) comprenant au moins l'épaisseur (e1) de la première plaque (101) et sur une deuxième largeur (ld2) inférieure à la première largeur (ld1).

Description

Domaine technique et art antérieur La présente invention se rapporte au domaine de la réalisation des structures ou substrats semi-conducteurs multicouches (également dénommées "multilayer semiconductor wafers") réalisés par transfert d'au moins une couche sur un support. La couche transférée est formée par collage par adhésion moléculaire d'une première plaque sur une deuxième plaque ou support, la première plaque étant en général amincie après collage. La première plaque peut comprendre en outre tout ou partie d'un composant ou d'une pluralité de microcomposants comme c'est le cas dans la technologie d'intégration tridimensionnelle de composants (3D-integration) qui nécessite le transfert d'une ou plusieurs couches de microcomposants sur un support final mais aussi dans le cas de transfert de circuits comme par exemple dans la fabrication d'imageurs éclairés en face arrière. Les bords des plaques utilisées pour former notamment les couches transférées et les supports présentent généralement des chanfreins ou tombées de bord (également connu sous les termes anglais de "edge rounding") dont le rôle est de faciliter leur manipulation et d'éviter les bris de bords qui pourraient se produire si ces bords étaient saillants, de tels bris étant sources de contamination en particules des surfaces des plaques. Les chanfreins peuvent être de forme arrondie et/ou biseautée. Cependant, la présence de ces chanfreins empêche un bon contact entre le support et la plaque au niveau de leur périphérie. Par conséquent, il existe une zone périphérique sur laquelle la couche transférée est peu ou pas collée sur le substrat support. Cette zone périphérique de la couche transférée doit être éliminée car elle est susceptible de se casser de façon non contrôlée et de contaminer la structure par des fragments ou particules indésirables. A cet effet, une fois la plaque collée sur le support et après l'éventuel amincissement de celle-ci, on procède à un détourage de la 1 couche transférée afin de retirer la zone périphérique sur laquelle s'étendent les chanfreins. Le détourage est habituellement réalisé par usinage essentiellement mécanique notamment par abrasion ou meulage ("grinding") à partir de la surface exposée de la couche transférée et jusque dans le support. Cependant, un tel détourage entraîne des problèmes d'écaillage (en anglais "peel off") aussi bien au niveau de l'interface de collage entre la couche transférée et le support que dans la couche transférée elle-même. Plus précisément, au niveau de l'interface de collage, les problèmes d'écaillage correspondent à une délamination de la couche transférée sur certaines zones au voisinage de la périphérie de la couche qui peut être qualifiée de macro écaillage (ou "macro peel off"). L'énergie de collage est plus faible au voisinage de la périphérie de la couche en raison de la présence des chanfreins. Par conséquent, le meulage peut entraîner à cet endroit un décollement partiel de la couche au niveau de son interface de collage avec le substrat support. Un tel décollement est encore plus probable lorsque la couche transférée comprend des composants. En effet, les recuits thermiques haute température, habituellement réalisés après collage pour renforcer l'interface de collage, ne sont pas utilisés dans ce cas car les composants présents dans la couche transférée ne peuvent pas supporter les températures de tels recuits. En outre, lorsque la couche comprend des composants tels que des circuits, des contacts, et en particulier des zones en métal, le meulage peut entraîner une délamination au niveau des motifs des composants présents dans la couche transférée qui peut être qualifiée de micro écaillage (ou "micro peel off"). Ces phénomènes de macro et micro écaillages se produisent à partir d'un certain niveau d'échauffement et/ou de contrainte mécanique 3o dans la structure lors de l'étape de détourage. Ce niveau étant souvent atteint lors d'un détourage complet de la couche transférée.
Résumé de l'invention
L'invention a pour but de remédier aux inconvénients précités, en proposant un procédé de détourage d'une structure comprenant une première plaque collée sur une deuxième plaque, la première plaque présentant un bord chanfreiné, le procédé comprenant : - une première étape de détourage réalisée sur une première profondeur comprenant l'épaisseur de la première plaque, cette première étape de détourage étant en outre réalisée sur une première largeur déterminée à partir du bord de la première plaque, et - au moins une deuxième étape de détourage réalisée sur une deuxième profondeur comprenant au moins l'épaisseur de la première plaque, la deuxième étape de détourage étant en outre réalisée sur une deuxième largeur inférieure à la première largeur.
Ainsi, en réalisant une première étape de détourage au plus près du bord de la première plaque et sur une largeur déterminée, on attaque la première plaque en restant relativement éloigné des composants de cette dernière. On limite ainsi les échauffements et/ou les contraintes dans la structure même en cas d'un détourage profond, c'est-à-dire pénétrant significativement dans la deuxième plaque. En outre, les échauffements et/ou contraintes sont également limités lors de la deuxième étape de détourage, et ce bien que cette deuxième étape de détourage est réalisée à une distance plus éloignée du bord de la première plaque, c'est-à-dire à proximité des composants. En effet, la matière à enlever lors de la deuxième étape de détourage est réduite grâce à la portion déjà enlevée lors de la première étape de détourage. Par conséquent, les deux étapes de détourage du procédé de l'invention permettent de réaliser un détourage complet d'au moins la première plaque en réduisant de façon importante les phénomènes de macro et micro écaillages apparaissant habituellement lors d'un détourage en une seule étape. Selon un aspect de l'invention, la deuxième étape de détourage est réalisée sur une deuxième profondeur inférieure ou égale à la 3 première profondeur sur laquelle est réalisée la première étape de détourage. Selon un autre aspect de l'invention, la partie de l'épaisseur de la deuxième plaque retirée lors de la première étape de détourage est 5 comprise entre 10 et 30 pm. Selon un autre aspect de l'invention, la partie de l'épaisseur de la deuxième plaque retirée lors de la deuxième étape de détourage est comprise entre 0 et 10 pm. Selon encore un autre aspect de l'invention, la première étape de 10 détourage est réalisée sur une première largeur comprise entre 2 mm et 10 mm, préférentiellement entre 2 mm et 6 mm, tandis que la deuxième étape de détourage est réalisée sur une deuxième largeur comprise entre 0,1 mm et 2 mm. La présente invention concerne également un procédé de 15 réalisation d'une structure composite tridimensionnelle comprenant au moins une étape de réalisation d'une couche de composants sur une face d'une première plaque, une étape de collage de la face de la première plaque comportant la couche de composants sur une deuxième plaque et une étape de détourage d'au moins la première plaque réalisée 20 conformément au procédé de détourage de l'invention. L'utilisation du procédé de détourage de l'invention permet de réaliser des structures tridimensionnelles par empilement de deux plaques ou plus en minimisant les risques de délamination à la fois au niveau des interfaces de collage entre les plaques et au niveau des couches de 25 composants. Une des couches de composants peut notamment comporter des capteurs d'images.
Brève description des figures la figure 1 est une vue de dessus d'une structure à détourer, les figures 2A à 2E sont des vues schématiques d'un procédé de détourage conformément à un mode de réalisation de l'invention, 30 la figure 3 est un organigramme des étapes mises en oeuvre lors du procédé illustré dans les figures 2A à 2E, les figures 4A à 4F, sont des vues schématiques montrant la réalisation d'une structure tridimensionnelle mettant en oeuvre le procédé de détourage de la présente invention, la figure 5 est un organigramme des étapes mises en oeuvre lors de la réalisation de la structure tridimensionnelle illustrée dans les figures 4A à 4F, la figure 6 est une vue montrant la surface inférieure de la ~o meule utilisée dans les figures 4D et 4E.
Exposé détaillé de modes de réalisation de l'invention
La présente invention s'applique, d'une manière générale, au 15 détourage d'une structure comprenant au moins deux plaques assemblées entre elles par adhésion moléculaire ou par tout autre type de collage tel que le collage anodique, métallique, ou avec adhésif, des composants pouvant être préalablement formés dans la première plaque qui est ensuite collée sur la deuxième plaque qui constitue un support. Les 20 plaques se présentent sous la forme de tranches ou "wafers" au contour généralement circulaire et peuvent présenter différents diamètres, notamment des diamètres de 100 mm, 200 mm ou 300 mm. On entend ici par "composants" tout type d'éléments réalisés avec des matériaux différents de celui de la plaque et qui sont sensibles aux hautes 25 températures habituellement utilisées pour renforcer l'interface de collage. Ces composants correspondent notamment à des éléments formant tout ou partie d'un composant électronique ou d'une pluralité de microcomposants électroniques, tels que des circuits ou des contacts ou encore des couches actives, qui peuvent être endommagés, voire détruits, 30 s'ils sont exposés à de hautes températures. Les composants peuvent également correspondre à des éléments, motifs ou couches réalisés avec des matériaux ayant des coefficients de dilatation différents de celui de la plaque et qui sont susceptibles, à haute température, de créer dans la plaque des dilatations différentielles pouvant déformer et/ou endommager cette dernière. En d'autres termes, lorsque la première plaque comprend de tels composants, elle ne peut être soumise à des recuits haute température après collage. Par conséquent, l'énergie de collage entre les plaques est limitée, ce qui rend la structure résultante d'autant plus sensible au phénomène de macro écaillage lors du détourage mécanique comme décrit précédemment. Par ailleurs, comme expliqué précédemment, le détourage peut entraîner en outre un micro écaillage correspondant à une délamination dans la première plaque au niveau des composants (décollement dans un ou plusieurs des empilements formant les composants dans la première plaque). Plus généralement, l'invention s'applique particulièrement à des structures assemblées ne pouvant pas subir de recuit de collage haute température, comme c'est le cas également des hétérostructures formés d'un assemblage de plaques présentant des coefficients de dilatation différents (par exemple silicium sur saphir, silicium sur verre, etc.). Elle peut également s'appliquer à des structures type silicium sur isolant (SOI) plus standards, à savoir des structures SOI pour lesquels les deux plaques sont composées de silicium. Pour ce type de structures, l'invention s'applique en particulier à la formation de structures dont la couche supérieure à une épaisseur supérieure à 10 microns, ou qui comprend un empilement de couches de natures différentes. Il a été en effet observé que ces structures étaient susceptibles d'être endommagées au cours de l'étape de détourage lorsque ce dernier est réalisé selon la technique connue de l'art antérieur. A cet effet, la présente invention propose de réaliser un détourage progressif à partir du bord de la première plaque. Plus précisément, comme expliqué ci-après en détail, le procédé de détourage de l'invention est réalisé au moins en deux étapes, à savoir une première étape de détourage effectuée au plus près du bord de la plaque et une deuxième étape de détourage effectuée à une distance plus éloignée du bord de la première plaque, c'est-à-dire sur une portion plus proche des composants de la plaque.
La figure 1 est une vue de dessus montrant une structure 15 comprenant une plaque 10 collée sur un support sous-jacent (non représenté). La plaque 10 comprend des composants 11 formés dans une zone 14, dite "zone utile", qui couvre la majeure partie de la surface de la plaque à l'exception d'une portion annulaire d'exclusion d'une largeur 13 correspondant à la distance entre le bord 10a de la plaque 10 et la frontière de la zone utile 14. La portion annulaire d'exclusion comprend au moins la zone sur laquelle s'étendent les chanfreins de la plaque. Cette portion annulaire peut être divisée en des première et seconde zones annulaires 12 et 13. La première zone annulaire 12 d'une largeur Il est la zone la plus proche du bord 10a de la plaque. C'est sur cette première zone 12 que la première étape de détourage du procédé de l'invention est réalisée. Cette première zone étant relativement éloignée de la zone utile 14 comprenant les composants 11, le détourage peut être réalisé dans la structure sans risque de macro ou micro écaillages. La deuxième zone annulaire 13 d'une largeur 12 inférieure à la largeur Il est quant à elle plus éloignée du bord 10a de la plaque, c'est-à-dire plus proche de la zone utile 14. Toutefois, comme une quantité de matière importante a déjà été retirée lors de la première étape de détourage, les échauffements et les contraintes sont limités lors de la deuxième étape de détourage de la deuxième zone annulaire 13. On limite ainsi les éventuels phénomènes de macro et/ou micro écaillages qui peuvent apparaître lors du détourage. Lors de la deuxième étape de détourage, les échauffements et les contraintes peuvent être encore réduits en procédant à un détourage sur une profondeur inférieure à la profondeur sur laquelle est réalisée la première étape de détourage. Afin de limiter encore les échauffements et les contraintes lors du détourage, le procédé selon l'invention peut également être réalisé en plus de deux étapes, par exemple en trois ou quatre étapes de détourage.
Dans ce cas, chacune des étapes de détourage successives est réalisée sur une largeur inférieure ou identique à celle de l'étape de détourage précédente. La profondeur de détourage de chaque étape est de préférence, mais non exclusivement, inférieure à celle de l'étape de détourage précédente. 2935536 s Un mode de mise en oeuvre d'un procédé de détourage va maintenant être décrit en relation avec les figures 2A à 2E et 3. Comme représentée sur la figure 2A, une structure 100 à détourer est formée par assemblage d'une première plaque 101, du même 5 type que celle de la figure 1, avec une deuxième plaque 102, par exemple en silicium. Les première et deuxième plaques 101 et 102 présentent ici le même diamètre. Elles pourraient toutefois avoir des diamètres différents. Dans l'exemple décrit ici, l'assemblage est réalisé par la technique d'adhésion moléculaire bien connue de l'homme du métier. Pour rappel, le 10 principe du collage par adhésion moléculaire est basé sur la mise en contact direct de deux surfaces, c'est-à-dire sans l'utilisation d'un matériau spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient suffisamment lisses, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour 15 permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres. Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (forces de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux 20 surfaces à coller). L'adhésion entre les deux plaques est réalisée à une température peu élevée pour ne pas endommager les composants et/ou la première plaque. Plus précisément, après la mise en contact des plaques à température ambiante, un recuit de renforcement du collage peut être 25 réalisé mais à une température inférieure à 450°C, température à partir de laquelle certains métaux tels que l'aluminium ou le cuivre commencent à fluer. Une couche de collage 107 de type couche d'oxyde est formée sur la face de collage de la première plaque 101 et/ou sur la seconde 30 plaque avant la mise en contact de celle-ci avec la deuxième plaque 102. La première plaque 101 comporte une couche de composants 103 et présente un bord chanfreiné, à savoir un bord comprenant un chanfrein supérieur 104 et un chanfrein inférieur 105. Sur la figure 2A, les plaques présentent des chanfreins de forme arrondie. Toutefois, les plaques peuvent présenter des chanfreins ou tombées de bord de différentes formes telles qu'une forme en biseau. D'une manière générale, on entend par bord chanfreiné tout bord de plaque dont les arêtes sont abattues de telle sorte qu'il n'y a pas un bon contact entre les deux plaques au voisinage de leur périphérie. Les plaques 101 et 102 sont assemblées l'une contre l'autre par adhésion moléculaire de manière à former la structure 100 (étape Si, figure 2B). En fonction de l'épaisseur initiale de la première plaque 101, celle-ci peut être amincie afin de former une couche transférée 106 d'une épaisseur e1 déterminée (étape S2, figure 2C), par exemple 10 pm environ. L'épaisseur ei est mesurée entre la face supérieure et la face inférieure de la couche ou de la plaque en dehors du bord chanfreiné. Cette étape d'amincissement est réalisée de préférence avant l'opération de détourage. L'amincissement de la première plaque reste toutefois optionnel et il peut être procédé au détourage de la première plaque sans étape d'amincissement préalable. On procède ensuite au détourage de la structure 100 qui consiste à éliminer principalement une portion annulaire de la couche 106 comprenant le chanfrein 105, le chanfrein 104 ayant été éliminé lors de l'amincissement de la première plaque 101. Conformément à l'invention, le détourage débute par une première étape de détourage réalisée sur une largeur Id1 à partir du bord de la première couche 106 qui correspond au bord de la première plaque 101 (étape S3, figure 2D). Pour des plaques d'un diamètre de 100 mm, 200 mm, et 300 mm, la largeur Id1 du détourage est en général comprise entre 2 mm et 10 mm, préférentiellement entre 2 mm et 6 mm. Le détourage est réalisé par action ou usinage mécanique à partir de la face supérieure de la couche 106 (en anglais "edge grinding"). L'action mécanique peut être exercée par une meule ou tout autre outil apte à user mécaniquement le matériau de la couche. Lors de cette première étape de détourage, la structure 100 est attaquée sur une profondeur Pdl, définie à partir d'un plan de référence correspondant à l'interface de collage (ici le plan de contact entre la couche de collage 107 et la face de collage de la deuxième plaque 102).
La profondeur Pdl comprend l'épaisseur el de la couche 106, l'épaisseur ? de la couche de collage 107 et une épaisseur e2 correspondant à une partie de l'épaisseur de la deuxième plaque 102. L'épaisseur p._3 est comprise entre 10 pm et 30 pm. Sur la figure 2D, le flanc de la couche 106 détourée est représenté de manière schématique perpendiculairement au plan du substrat. Cependant, en fonction du type de meule utilisé, le profil du flanc détouré peut présenter des formes différentes non totalement rectilignes comme par exemple une forme légèrement incurvée. En particulier, de tels flancs incurvés sont obtenus lorsque la meule ou roue de détourage est pourvue de gorges ("grooves") sur au moins une de ces faces. Il semble que la présence de telles gorges favorise l'évacuation de la matière éliminée et la circulation du liquide (généralement de l'eau) dispensé sur et à proximité de la roue au cours de l'opération de détourage. Cela conduit à limiter encore plus les échauffement/contraintes en bord de plaque et permet d'améliorer en outre la qualité du détourage. Dans les cas où le flanc de la couche ou plaque détourée ne présente pas un profil quasiment rectiligne, les largeurs des étapes de détourage (comme les largeurs Id1 et Id2) correspondent au moins aux largeurs avec lesquels on attaque la plaque ou la couche (la largeur de détourage pouvant ensuite légèrement diminuer au cours du détourage) Le détourage est ensuite complété par une deuxième étape de détourage également réalisée par action ou usinage mécanique (étape S4, figure 2E). Cette deuxième étape de détourage est effectuée à partir d'une distance déterminée du bord de la couche 106 correspondant à la largeur Id1 du détourage de la première étape. Pour des plaques d'un diamètre de 100 mm, 200 mm, et 300 mm, la largeur Id2 du détourage est en général comprise entre 0,1 mm et 2 mm. Dans cette deuxième étape de détourage, la structure 100 est attaquée sur une profondeur Pd2 comprenant au moins l'épaisseur e1 de la couche 106. La profondeur Pdz peut en outre comprendre une épaisseur e4 correspondant à une partie de l'épaisseur de la deuxième plaque 102. Dans l'exemple décrit ici, l'épaisseur e4 est inférieure à l'épaisseur e,a. Elle est comprise entre 0 pm et 10 pm, par exemple 5 pm. Comme indiquée précédemment, l'épaisseur e4 peut être également supérieure ou égale à l'épaisseur e3. Un domaine particulier mais non exclusif du procédé de détourage de la présente invention est celui de la réalisation de structures tridimensionnelles. Un procédé de réalisation d'une structure tridimensionnelle par transfert sur un support d'une couche de microcomposants formée sur un substrat initial conformément à un mode de réalisation de l'invention est maintenant décrit en relation avec les figures 4A à 4G et 5.
La réalisation de la structure tridimensionnelle débute par la formation d'une première série de microcomposants 204 à la surface d'une première plaque 200 dont le bord présente un chanfrein supérieur 206 et un chanfrein inférieur 205 (figure 4A, étape Si). Dans l'exemple décrit ici, la première plaque 200 est une structure multicouche de type SOI, c'est-à- dire qui comprend une couche de silicium 201 disposée sur un substrat 203 également en silicium une couche d'oxyde enterrée 202 (par exemple une couche de SiO2) étant présente entre la couche 201 et le substrat 203. La plaque 200 a une épaisseur comprise entre 600 et 900 pm environ. Pour une plaque de 200 mm de diamètre (8 pouces), l'épaisseur standard est de 725 pm. Les microcomposants 204 sont formés par photolithographie au moyen d'un masque permettant de définir les zones de formation de motifs correspondant aux microcomposants à réaliser. La face de la première plaque 200 comprenant les microcomposants 204 est ensuite mise en contact intime avec une face d'une deuxième plaque 300 (étape S2, figure 4B) en vue d'un collage par adhésion moléculaire. La plaque 300 présente une épaisseur d'environ 725 pm. De même que la première plaque 200, le bord de la deuxième plaque 300 présente un chanfrein supérieur 301 et un chanfrein inférieur 302.
Une couche d'oxyde 207, par exemple en SiO2, est en outre formée sur la face de la première plaque 200 comprenant les microcomposants 204. Dans l'exemple décrit ici, les première et deuxième plaques 200, 300 ont un diamètre de 200 mm.
Après le collage et tel que représenté sur la figure 4C, la première plaque 200 est amincie afin de retirer une partie de celle-ci présente au-dessus de la couche de microcomposants 204 (étape S3), ici le substrat 203. A ce stade du procédé, on conserve de préférence la couche enterrée 202 afin de protéger les composants d'éventuelles contaminations, particules, etc. La première plaque 200 peut être amincie notamment par une étape de meulage ou de polissage mécano-chimique (CMP) du substrat 203 avec arrêt à 50 microns de l'interface de collage, suivie d'une étape d'attaque chimique jusqu'à la couche d'oxyde enterrée 202, par exemple par gravure au TMAH. L'amincissement peut être également réalisé par clivage ou fracture le long d'un plan de fragilisation formé préalablement dans la plaque 200 par implantation atomique. On peut utiliser avantageusement la couche isolante enterrée 202 pour délimiter l'épaisseur de la plaque 200 restante. Après l'étape d'amincissement, la plaque 200 a une épaisseur e de 10 pm environ. Dans d'autres cas son épaisseur peut varier entre 1 et 15 pm. On obtient alors une structure composite 500 formée de la deuxième plaque 300 et de la couche 201 correspondant à la partie restante de la première plaque 200.
Conformément à l'invention, on procède à la première étape de détourage mécanique de la structure 500 qui consiste à éliminer une portion annulaire de la plaque 200 (étape S4, figure 4D). Cette première étape de détourage est réalisée au moyen d'une meule 400, la structure 500 étant maintenue sur un plateau rotatif (non représenté), Comme représentée sur la figure 6, la meule 400 présente une face inférieure structurée par la présence de gorges 410. Comme indiquée précédemment, il a été observé qu'une meule présentant une telle face structurée permet de limiter les échauffements et les contraintes. Le détourage peut bien entendu être aussi réalisé avec des meules ne présentant pas de telles faces structurées. Lors de cette première étape de détourage, la structure 500 est attaquée sur une largeur !di comprise entre 2 mm et 10 mm et sur une profondeur Pd1 comprenant l'épaisseur el de la partie restante de la première plaque 200, l'épaisseur e2 de la couche d'oxyde 207 et une épaisseur e3 correspondant à une partie de l'épaisseur de la deuxième plaque 300, cette épaisseur g3 étant comprise entre 10 pm et 30 pm. Le détourage est ensuite complété par la deuxième étape de détourage effectuée à partir d'une distance déterminée du bord de la plaque 200 correspondant à la largeur Id1 du détourage de la première étape et sur une largeur IdZ comprise entre 0,1 mm et 2 mm (étape S5, figure 4E). Dans cette deuxième étape de détourage, la structure 500 est attaquée sur une profondeur PdZ comprenant l'épaisseur et de la partie restante de la première plaque 200, l'épaisseur eZ de la couche d'oxyde 207 et une épaisseur e4 correspondant à une partie de l'épaisseur de la deuxième plaque 300 comprise entre 0 pm et 10 pm, par exemple 5 pm. Une fois le détourage de la structure 500 terminé, on forme, après avoir préalablement retiré la couche 202, une deuxième couche de microcomposants 214 au niveau de la surface exposée de la couche 201 (figure 4F, étape S6). Dans l'exemple décrit ici, les microcomposants 214 sont formés en alignement avec les microcomposants 204 enterrés. A cet effet on utilise un masque de photolithographie similaire à celui utilisé pour former les microcomposants 204. Dans une variante, la structure tridimensionnelle est formée par un empilement de couches, c'est-à-dire par transfert d'une ou plusieurs couches supplémentaires sur la couche 201, chaque couche supplémentaire étant en alignement avec la ou les couches directement adjacentes. Chaque couche supplémentaire est détourée progressivement suivant le procédé de détourage selon l'invention. En outre, avant chaque transfert d'une couche supplémentaire, on peut déposer sur la couche exposée une couche d'oxyde, par exemple une couche d'oxyde TEOS, afin de faciliter l'assemblage et protéger les zones détourées (pour lesquelles le matériau de la plaque sous-jacente est exposé) des attaques chimiques ultérieures. Alternativement, une opération de détourage unique peut être opérée après que l'ensemble des couches aient été transférées. Dans ce cas, les épaisseurs e1 et e2 de matériaux éliminés au cours de l'étape de détourage suivant l'invention, correspondent aux épaisseurs comprises entre la surface supérieure de la couche supérieure de l'empilement, et l'interface d'arrêt de l'étape de détourage au niveau de ou dans la plaque support. Selon un mode de réalisation particulier, une des couches de microcomposants peut notamment comporter des capteurs d'images.
Selon un autre mode de réalisation, des composants ont été préalablement formées dans la deuxième plaque support avant son assemblage avec la première plaque constituant la couche transférée. Selon encore un autre mode de réalisation, les étapes de détourage peuvent comprendre une première étape d'enlèvement grossier, par exemple à l'aide d'une meule comme celle représentée sur la figure 4D, suivi d'une étape d'enlèvement plus fin, par exemple à l'aide d'un outil de polissage de bord de plaque ("edge polish"). Cela permet d'obtenir, après détourage, un bord de plaque présentant une rugosité moindre et moins susceptible de présenter des particules résiduelles.15

Claims (4)

  1. REVENDICATIONS1. Procédé de détourage d'une structure (100) comprenant une première plaque (101) collée sur une deuxième plaque (102), la première plaque présentant un bord chanfreiné (104, 105), caractérisé en ce qu'il comprend une première étape de détourage réalisée sur une première profondeur (Pd1) comprenant l'épaisseur (e1) de la première plaque (101) ladite première étape de détourage étant en outre réalisée sur une première largeur (Id1) déterminée à partir du bord de la première plaque (101), et au moins une deuxième étape de détourage réalisée sur une deuxième profondeur (Pd2) comprenant au moins l'épaisseur (e1) de la première plaque (101), ladite deuxième étape de détourage étant en outre réalisée sur une deuxième largeur (Id2) inférieure à la première largeur (Idi).
  2. 2. Procédé selon la revendication 1, caractérisé en ce que ladite deuxième profondeur (Pd2) est inférieure à la première profondeur (Pd1).
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que la partie de l'épaisseur de la deuxième plaque (102) retirée lors de la première étape de détourage est comprise entre 10 et 30 pm.
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la partie de l'épaisseur de la deuxième plaque (102) retirée Fors de la deuxième étape de détourage est comprise entre 0 et 10 Pm. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la première étape de détourage est réalisée sur une première largeur (Id1) comprise entre 2 mm et 10 mm, préférentiellement entre 2 et 6 mm.6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la deuxième étape de détourage est réalisée sur une deuxième largeur (Id2) comprise entre 0,1 mm et 2 mm. 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la première plaque (101) comprend des composants (103). 8. Procédé selon l'une quelconque des revendications 1 à 7, 10 caractérisé en ce qu'au moins une des étapes de détourage est réalisée avec une meule comportant des gorges sur sa surface inférieure. 9. Procédé de réalisation d'une structure composite tridimensionnelle (500) comprenant au moins une étape de réalisation 15 d'une couche de composants (204) sur une face d'une première plaque (200), une étape de collage de la face de la première plaque (200) comportant la couche de composants (204) sur une deuxième plaque (300) et une étape de détourage d'au moins la première plaque (200) réalisée conformément au procédé de détourage selon l'une quelconque 20 des revendications 1 à 8. 10. Procédé selon la revendication 9, caractérisé en en ce qu'il comprend, après l'étape de collage, une étape d'amincissement de la première plaque (200). 11. Procédé selon la revendication 9 ou 10, caractérisé en ce qu'il comprend en outre une étape de réalisation d'une deuxième couche de microcomposants (214) sur la face de la première plaque (200) opposée à la face comportant la première couche de composants (204). 12. Procédé selon l'une quelconque des revendication 9 à 11, caractérisé en ce qu'il comprend, avant l'étape de collage, une étape de formation d'une couche d'oxyde (207) sur la face de la première plaque (200) comportant la première couche de composants (204). 25 30 513. Procédé selon l'une quelconque des revendications 9 à 12, caractérisé en ce que la première plaque (200) est une structure de type SOI. 14. Procédé selon l'une quelconque des revendications 9 à 13, caractérisé en ce qu'au moins la première couche de composants (204) comporte des capteurs d'images.
FR0855875A 2008-09-02 2008-09-02 Procede de detourage progressif Active FR2935536B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0855875A FR2935536B1 (fr) 2008-09-02 2008-09-02 Procede de detourage progressif
US12/934,026 US8679944B2 (en) 2008-09-02 2009-07-31 Progressive trimming method
PCT/EP2009/059961 WO2010026007A1 (fr) 2008-09-02 2009-07-31 Procédé de finition progressive
EP09811094.3A EP2324491B1 (fr) 2008-09-02 2009-07-31 Procédé de finition progressive
CN200980115233.3A CN102017092B (zh) 2008-09-02 2009-07-31 顺序冲切方法
KR1020107022381A KR101160316B1 (ko) 2008-09-02 2009-07-31 점진적인 트리밍 방법
JP2011511037A JP5319764B2 (ja) 2008-09-02 2009-07-31 漸進トリミング法
TW098128553A TWI443730B (zh) 2008-09-02 2009-08-25 一漸近式修整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0855875A FR2935536B1 (fr) 2008-09-02 2008-09-02 Procede de detourage progressif

Publications (2)

Publication Number Publication Date
FR2935536A1 true FR2935536A1 (fr) 2010-03-05
FR2935536B1 FR2935536B1 (fr) 2010-09-24

Family

ID=40409956

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0855875A Active FR2935536B1 (fr) 2008-09-02 2008-09-02 Procede de detourage progressif

Country Status (8)

Country Link
US (1) US8679944B2 (fr)
EP (1) EP2324491B1 (fr)
JP (1) JP5319764B2 (fr)
KR (1) KR101160316B1 (fr)
CN (1) CN102017092B (fr)
FR (1) FR2935536B1 (fr)
TW (1) TWI443730B (fr)
WO (1) WO2010026007A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962141A1 (fr) * 2010-06-30 2012-01-06 Soitec Silicon On Insulator Technologies Procédé de désoxydation d'une structure multicouche a l'acide fluorhydrique
FR2968123A1 (fr) * 2010-11-30 2012-06-01 Centre Nat Rech Scient Procédé de fabrication de films minces supportes
EP3945544A1 (fr) * 2020-07-31 2022-02-02 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé d'assemblage de plaques par collage moléculaire

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2200077B1 (fr) * 2008-12-22 2012-12-05 Soitec Procédé pour la liaison de deux substrats
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP5279775B2 (ja) * 2010-08-25 2013-09-04 株式会社東芝 半導体装置の製造方法
JP6087046B2 (ja) * 2011-03-01 2017-03-01 太陽誘電株式会社 薄膜素子の転写方法及び回路基板の製造方法
JP5859742B2 (ja) * 2011-04-28 2016-02-16 京セラ株式会社 複合基板
JP5976999B2 (ja) * 2011-05-30 2016-08-24 京セラ株式会社 複合基板
US8461019B2 (en) * 2011-07-19 2013-06-11 Disco Corporation Method of processing device wafer
JP5946260B2 (ja) * 2011-11-08 2016-07-06 株式会社ディスコ ウエーハの加工方法
US9676114B2 (en) * 2012-02-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer edge trim blade with slots
US8580655B2 (en) 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
TWI663025B (zh) * 2012-09-24 2019-06-21 日商荏原製作所股份有限公司 Grinding method and grinding device
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
SG11201508969QA (en) * 2013-05-01 2015-12-30 Shinetsu Chemical Co Method for producing hybrid substrate, and hybrid substrate
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
JP6344971B2 (ja) * 2014-05-16 2018-06-20 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
KR102632041B1 (ko) * 2015-09-04 2024-02-01 난양 테크놀러지컬 유니버시티 기판을 인캡슐레이션하는 방법
US9721907B2 (en) * 2015-11-18 2017-08-01 Infineon Technologies Ag Wafer edge shape for thin wafer processing
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
JP6890495B2 (ja) * 2017-07-26 2021-06-18 株式会社ディスコ ウェーハの加工方法
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
JP7237464B2 (ja) * 2018-05-24 2023-03-13 キオクシア株式会社 半導体装置の製造方法
JP7258489B2 (ja) 2018-08-21 2023-04-17 株式会社岡本工作機械製作所 半導体装置の製造方法及び製造装置
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP7237557B2 (ja) * 2018-12-14 2023-03-13 株式会社東京精密 貼り合わせウェーハのエッジトリミング加工方法
CN110189985B (zh) * 2019-06-19 2020-10-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN110459555A (zh) * 2019-08-29 2019-11-15 长春长光圆辰微电子技术有限公司 背照式图像传感器晶圆边缘无硅膜缺陷的工艺制程方法
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法
JP7313775B2 (ja) * 2019-10-18 2023-07-25 株式会社ディスコ ウェーハの加工方法
CN111015815B (zh) * 2019-12-30 2021-08-10 苏州科阳光电科技有限公司 一种多层复合材料的切割方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US11127635B1 (en) * 2020-05-05 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing
US12080544B2 (en) * 2021-04-21 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked wafer structure and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964436A2 (fr) * 1998-06-04 1999-12-15 Shin-Etsu Handotai Company Limited Procédé de fabrication d'une plaquette SOI et plaquette SOI
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US20070072393A1 (en) * 2003-10-14 2007-03-29 Tracit Technologies Method for preparing and assembling substrates
EP1887613A1 (fr) * 2005-05-31 2008-02-13 Shin-Etsu Handotai Co., Ltd Procede de fabrication de tranche liee et appareil destine a rectifier la circonference exterieure de la tranche liee
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658135B2 (ja) * 1988-03-08 1997-09-30 ソニー株式会社 半導体基板
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH045485A (ja) 1990-04-20 1992-01-09 Hitachi Ltd ロータリ圧縮機
JPH0485827A (ja) * 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JPH04263425A (ja) 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US5223001A (en) 1991-11-21 1993-06-29 Tokyo Electron Kabushiki Kaisha Vacuum processing apparatus
KR0126455B1 (ko) 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
JP3352129B2 (ja) * 1992-12-04 2002-12-03 株式会社東芝 半導体基板の製造方法
JP3089519B2 (ja) 1993-03-01 2000-09-18 日本電信電話株式会社 衛星通信方式
JPH0799295A (ja) 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP2662495B2 (ja) 1993-06-28 1997-10-15 住友シチックス株式会社 接着半導体基板の製造方法
JPH0778868A (ja) * 1993-09-06 1995-03-20 Toshiba Corp 誘電体分離基板の製造方法
JPH08107193A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
US5696327A (en) 1994-11-23 1997-12-09 Regents Of The University Of Minnesota Method and apparatus for separating a thin film from a substrate
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH0917984A (ja) 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10209408A (ja) * 1997-01-27 1998-08-07 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3352902B2 (ja) * 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10242439A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Shilicon Corp 張り合わせシリコンウェーハおよびその製造方法
JP3132425B2 (ja) 1997-06-20 2001-02-05 日本電気株式会社 衛星イントラネットサービスにおける通信時間短縮方式
US6207005B1 (en) 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
JP3216583B2 (ja) 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
WO1999010927A1 (fr) 1997-08-29 1999-03-04 Farrens Sharon N Procede de soudage de tranches in situ par plasma
DE69917819T2 (de) 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US6117695A (en) 1998-05-08 2000-09-12 Lsi Logic Corporation Apparatus and method for testing a flip chip integrated circuit package adhesive layer
US6008113A (en) 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JPH11354761A (ja) 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
JP3321455B2 (ja) 1999-04-02 2002-09-03 株式会社アークテック 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置
US20020187595A1 (en) 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
EP1170801B1 (fr) * 1999-10-14 2006-07-26 Shin-Etsu Handotai Company Limited Procede de production de tranches collees
JP3632531B2 (ja) 1999-11-17 2005-03-23 株式会社デンソー 半導体基板の製造方法
US6616332B1 (en) 1999-11-18 2003-09-09 Sensarray Corporation Optical techniques for measuring parameters such as temperature across a surface
JP3646921B2 (ja) * 2000-03-06 2005-05-11 三菱住友シリコン株式会社 張り合わせ誘電体分離ウェーハの製造方法
WO2001073831A1 (fr) 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4822577B2 (ja) 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
KR20030033084A (ko) 2000-09-27 2003-04-26 스트라스바흐, 인코포레이티드 배면연마 테이프를 남겨두고 웨이퍼를 배면연마하는 방법
WO2003008938A2 (fr) 2001-07-16 2003-01-30 Siemens Aktiengesellschaft Procede permettant de determiner l'adherence d'un revetement applique sur un composant
US6736017B2 (en) 2001-08-24 2004-05-18 Symyx Technologies, Inc. High throughput mechanical rapid serial property testing of materials libraries
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US6958255B2 (en) 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
JPWO2005022610A1 (ja) 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
JP4744855B2 (ja) 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
JP4700680B2 (ja) 2004-03-05 2011-06-15 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア 超薄膜を分離するガラスによって調節された応力波及びナノエレクトロニクス素子の作製
US7442992B2 (en) 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4107316B2 (ja) 2005-09-02 2008-06-25 株式会社日立プラントテクノロジー 基板貼合装置
US7705342B2 (en) 2005-09-16 2010-04-27 University Of Cincinnati Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes
KR100755368B1 (ko) 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP4721435B2 (ja) 2006-04-06 2011-07-13 本田技研工業株式会社 接着部の剥離検査方法
US7473909B2 (en) 2006-12-04 2009-01-06 Axcelis Technologies, Inc. Use of ion induced luminescence (IIL) as feedback control for ion implantation
FR2912839B1 (fr) 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
JP5718235B2 (ja) 2008-11-16 2015-05-13 ズース マイクロテク，リソグラフィー，ゲエムベーハー ウェハーの接合を強くするウェハーボンディングのための方法及び装置
EP2200077B1 (fr) 2008-12-22 2012-12-05 Soitec Procédé pour la liaison de deux substrats
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
EP0964436A2 (fr) * 1998-06-04 1999-12-15 Shin-Etsu Handotai Company Limited Procédé de fabrication d'une plaquette SOI et plaquette SOI
US20070072393A1 (en) * 2003-10-14 2007-03-29 Tracit Technologies Method for preparing and assembling substrates
EP1887613A1 (fr) * 2005-05-31 2008-02-13 Shin-Etsu Handotai Co., Ltd Procede de fabrication de tranche liee et appareil destine a rectifier la circonference exterieure de la tranche liee
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962141A1 (fr) * 2010-06-30 2012-01-06 Soitec Silicon On Insulator Technologies Procédé de désoxydation d'une structure multicouche a l'acide fluorhydrique
FR2968123A1 (fr) * 2010-11-30 2012-06-01 Centre Nat Rech Scient Procédé de fabrication de films minces supportes
WO2012072702A1 (fr) * 2010-11-30 2012-06-07 Centre National De La Recherche Scientifique (C.N.R.S) Procédé de fabrication de films minces supportés
EP3945544A1 (fr) * 2020-07-31 2022-02-02 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé d'assemblage de plaques par collage moléculaire
FR3113182A1 (fr) * 2020-07-31 2022-02-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé d'assemblage de plaques par collage moléculaire

Also Published As

Publication number Publication date
EP2324491B1 (fr) 2013-06-05
US8679944B2 (en) 2014-03-25
KR101160316B1 (ko) 2012-06-26
JP2011524083A (ja) 2011-08-25
FR2935536B1 (fr) 2010-09-24
EP2324491A1 (fr) 2011-05-25
CN102017092A (zh) 2011-04-13
TWI443730B (zh) 2014-07-01
US20110097874A1 (en) 2011-04-28
TW201027609A (en) 2010-07-16
JP5319764B2 (ja) 2013-10-16
CN102017092B (zh) 2012-10-03
WO2010026007A1 (fr) 2010-03-11
KR20100130619A (ko) 2010-12-13

Similar Documents

Publication Publication Date Title
FR2935536A1 (fr) Procede de detourage progressif
FR2935535A1 (fr) Procedede de detourage mixte.
FR2957190A1 (fr) Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
EP1831923B1 (fr) Procede de detourage d'une structure obtenue par assemblage de deux plaques
EP1324385B1 (fr) Procédé de report de couches minces semi-conductrices à partir d'une plaquette donneuse.
EP1634685A2 (fr) Puce mince en verre pour composant électronique et procédé de fabrication
FR2860842A1 (fr) Procede de preparation et d'assemblage de substrats
FR2942911A1 (fr) Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
FR2954585A1 (fr) Procede de realisation d'une heterostructure avec minimisation de contrainte
EP2348527A1 (fr) Procédé de recuit d'une structure
FR2925223A1 (fr) Procede d'assemblage avec marques enterrees
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
EP2572374B1 (fr) Procédé de réalisation d'un support de substrat
EP2333815A1 (fr) Procédé de détourage d'un substrat chanfreiné.
EP2302671A1 (fr) Procédé de collage et de transfert d'une couche
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
EP4128324A1 (fr) Structure demontable utilisee pour le transfert ou la manipulation de couches, et procede de transfert d'une couche mettant en ?uvre ladite structure demontable
FR2842651A1 (fr) Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2857502A1 (fr) Substrats pour systemes contraints
EP2676288B1 (fr) Procede de realisation d'un support de substrat
FR2959596A1 (fr) Amincissement detourant
FR2842646A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
EP4298660B1 (fr) Procédé de préparation du résidu d'un substrat donneur ayant subi un prélèvement d'une couche par délamination
FR2842649A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120907

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17