FR2942911A1 - Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique - Google Patents

Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique Download PDF

Info

Publication number
FR2942911A1
FR2942911A1 FR0951452A FR0951452A FR2942911A1 FR 2942911 A1 FR2942911 A1 FR 2942911A1 FR 0951452 A FR0951452 A FR 0951452A FR 0951452 A FR0951452 A FR 0951452A FR 2942911 A1 FR2942911 A1 FR 2942911A1
Authority
FR
France
Prior art keywords
substrate
thermal expansion
trenches
coefficient
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0951452A
Other languages
English (en)
Other versions
FR2942911B1 (fr
Inventor
Cyrille Colnat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0951452A priority Critical patent/FR2942911B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to EP09804133A priority patent/EP2406818A1/fr
Priority to CN200980157864.1A priority patent/CN102341900B/zh
Priority to KR1020117019000A priority patent/KR101292111B1/ko
Priority to US13/148,353 priority patent/US8754505B2/en
Priority to JP2011553293A priority patent/JP5462289B2/ja
Priority to SG2011055365A priority patent/SG173490A1/en
Priority to PCT/EP2009/067919 priority patent/WO2010102686A1/fr
Publication of FR2942911A1 publication Critical patent/FR2942911A1/fr
Application granted granted Critical
Publication of FR2942911B1 publication Critical patent/FR2942911B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Products (AREA)

Abstract

Procédé de réalisation d'une hétérostructure (200) comprenant le collage d'au moins un premier substrat (110) ayant un premier coefficient de dilatation thermique sur un deuxième substrat (120) ayant un second coefficient de dilatation thermique, le premier coefficient de dilatation thermique étant différent du deuxième coefficient de dilatation thermique. Avant le collage, des tranchées (111) sont réalisées dans un des deux substrats à partir de la surface de collage (110a) du substrat (110). Les tranchées (111) sont remplies avec un matériau (130) ayant un troisième coefficient de dilatation thermique compris entre les premier et deuxième coefficients de dilatation thermique.

Description

Domaine technique et art antérieur
La présente invention concerne la réalisation de structures hétérogènes formées par collage d'au moins un premier substrat ayant un premier coefficient de dilatation thermique sur un deuxième substrat ayant un second coefficient de dilatation thermique différent du premier coefficient de dilatation thermique. De telles hétérostructures sont utilisées notamment en microélectronique ou en optoélectronique. Lors de l'assemblage de deux substrats de coefficients de dilatation thermique différents, par exemple différents d'au moins 10% ou 20% à température ambiante (20°C), ou lors de tout traitement ultérieur des deux substrats assemblés, des phases de montée en température peuvent avoir lieu, par exemple pour renforcer l'interface de collage. Lors de montées en température, les variations de comportement d'un des deux substrats par rapport à l'autre engendrent des contraintes et/ou des déformations dans l'hétérostructure qui augmentent la défectivité de cette dernière et la qualité du collage entre les substrats. Ces contraintes peuvent en outre résulter en une cassure de l'un au moins des deux substrats, par un phénomène de relâchement de contraintes, et ce dès que la température atteint quelques centaines de degrés (par exemple une température comprise entre 200°C et 600°C). D'une manière générale, des variations de température, par exemple à partir de 200°C et au-delà, peuvent, du fait des différences de coefficients de dilatation thermique, provoquer des contraintes, mais aussi la délamination ou le détachement des substrats ou couches en présence, et/ou des déformations plastiques et/ou des fractures et/ou une cassure de l'un ou des substrats ou couches en présence. 1 Il se pose, par conséquent, le problème de trouver un procédé permettant d'éviter ces effets dans une telle hétérostructure lors de montées en température. Le document US 6 858 517 décrit un procédé de réalisation d'une hétérostructure par assemblage d'un premier et d'un deuxième substrats ayant chacun des coefficients de dilatation thermique différents. Afin de réduire les déformations et les contraintes engendrées du fait de la différence de coefficients de dilatation thermique entre les premier et deuxième substrats, ce document enseigne le collage, sur l'un des deux substrats, d'un troisième substrat en un matériau identique à l'un des deux substrats ou ayant un coefficient de dilatation thermique voisin de ces derniers. En outre, le document US 7 067 393 décrit la réalisation d'une structure hétérogène formée par assemblage de deux substrats ayant des coefficients de dilatation différents, des motifs présentant une élasticité dans le plan d'assemblage des substrats étant réalisés sur l'un des deux substrats afin d'absorber les contraintes thermoélastiques dans l'assemblage lors des montées en température.
Résumé de l'invention
Un des buts de l'invention est de remédier aux inconvénients précités en proposant une solution permettant de réaliser une hétérostructure dont la conception est apte à réduire les contraintes et/ou les déformations au sein de cette dernière lors des traitements thermiques. A cet effet, la présente invention propose un procédé de réalisation d'une hétérostructure comprenant le collage d'au moins un premier substrat ayant un premier coefficient de dilatation thermique sur un deuxième substrat ayant un second coefficient de dilatation thermique, le premier coefficient de dilatation thermique étant différent du deuxième coefficient de dilatation thermique, procédé dans lequel on réalise, avant le collage, des tranchées dans au moins un des deux substrats à partir de la surface de collage du substrat et on remplit les tranchées avec un matériau ayant un troisième coefficient de dilatation thermique compris entre les premier et deuxième coefficients de dilatation thermique.
Ainsi, grâce à la présence dans les tranchées d'un matériau ayant un coefficient de dilatation thermique compris entre ceux des premier et deuxième substrats collés, on réalise, au moins localement au niveau de l'interface de collage entre les deux substrats, une adaptation de coefficient de dilatation thermique dans la structure. En effet, chaque substrat comportant un tel matériau au niveau de sa surface de collage présente dans cette région un coefficient de dilatation thermique moyen plus proche de celui de l'autre substrat, et, par conséquent, plus adapté. On réduit ainsi significativement les déformations et/ou contraintes habituellement observées entre les deux substrats collés lors des traitements thermiques. L'hétérostructure réalisée conformément au procédé de l'invention peut être alors soumise à des traitements thermiques à température élevée, ce qui permet notamment d'augmenter et d'uniformiser l'énergie de collage entre les deux substrats. Les tranchées permettent également de réduire la défectivité dans l'hétérostructure en piégeant des éléments sources de défauts. Les tranchées permettent notamment de piéger les bulles au niveau de l'interface de collage entre les deux substrats. Le premier substrat peut être notamment en un matériau choisi parmi au moins le silicium, le germanium (coefficient de dilatation thermique d'environ 5,8 10-6.K-1), l'arséniure de gallium (AsGa coefficient de dilatation thermique d'environ 5,8 10-6.K-1) et le nitrure de gallium (GaN) tandis que le deuxième substrat peut être notamment en un matériau choisi parmi au moins le saphir, un verre borosilicate (coefficient de dilatation thermique d'environ 3,3 10-6.K-1) et le silicium. Selon un mode de mise en oeuvre particulier du procédé de l'invention, des tranchés sont réalisées à la fois dans le premier et le deuxième substrats à partir de leur surface de collage, les tranchées étant remplies avec le matériau ayant ledit troisième coefficient de dilatation thermique. Dans ce cas, les tranchées formées dans le premier substrat sont de préférence alignées, dans une direction perpendiculaire au plan du substrat, avec les tranchées formées dans le deuxième substrat lorsque les deux substrats sont collés. Selon un aspect de l'invention, des composants sont formés sur au moins un des premier et deuxième substrats. Dans ce cas, les tranchées sont de préférence réalisées dans des zones déterminées en fonction de l'emplacement des composants et en particulier dans des zones destinées à la séparation desdits composants comme, par exemple, des zones correspondant à des chemins de découpe. La présente invention vise également une hétérostructure comprenant au moins un premier substrat ayant un premier coefficient de dilatation thermique collé sur un deuxième substrat ayant un second coefficient de dilatation thermique, le premier coefficient de dilatation thermique étant différent du deuxième coefficient de dilatation thermique, caractérisé en ce qu'au moins un des deux substrats comporte sur sa surface de collage avec l'autre substrat des tranchées et en ce que les tranchées comprennent un matériau ayant un troisième coefficient de dilatation thermique compris entre les premier et deuxième coefficients de dilatation thermique. Le premier substrat peut être notamment en un matériau choisi parmi au moins le silicium, le germanium, l'arséniure de gallium et le nitrure de gallium (GaN) tandis que le deuxième substrat peut être notamment en un matériau choisi parmi au moins le saphir, un verre borosilicate et le silicium. Selon un mode de réalisation particulier, le premier et le deuxième substrats comportent chacun des tranchés sur leur surface de collage, les tranchées comprenant le matériau ayant ledit troisième coefficient de dilatation thermique. Les tranchées du premier substrat sont de préférence alignées avec les tranchées du deuxième substrat.
Selon un autre mode de réalisation particulier, au moins un des premier et deuxième substrats comporte des composants. Les composants peuvent être disposés dans des zones délimitées par les tranchées.
Brève description des figures
D'autres caractéristiques et avantages de l'invention ressortiront de la description suivante de modes particuliers de réalisation de l'invention, donnés à titre d'exemples non limitatifs, en référence aux dessins annexés, sur lesquels : - les figures 1A à IF, sont des vues schématiques montrant la réalisation d'une hétérostructure mettant en oeuvre un procédé selon l'invention, la figure 2 est un organigramme des étapes mises en oeuvre lors de la réalisation de l'hétérostructure illustrée dans les figures 1A à 1F, la figure 3 montre un autre exemple de réalisation de tranchées sur la surface de collage d'un substrat conformément à un mode de réalisation de l'invention.
Exposé détaillé de modes de réalisation de l'invention
Le procédé de la présente invention s'applique d'une manière générale à la réalisation d'hétérostructures formées par assemblage d'au moins un premier substrat avec un deuxième substrat, les substrats ayant des coefficients de dilatation thermique différents. Le procédé de l'invention propose de réaliser des tranchées dans au moins un des deux substrats à assembler, les tranchées étant réalisées sur la face de collage du substrat et remplies avec un matériau ayant un coefficient de dilatation thermique compris entre ceux des deux substrats.
Chaque substrat peut être constitué d'une structure monocouche (un seul matériau) pouvant comporter des motifs et/ou des composants, ou d'une structure multicouche (empilement de couches de différents matériaux). Dans ce dernier cas, c'est le coefficient de dilatation thermique du matériau de la couche la plus proche de l'interface de collage qui est pris en compte pour le choix du coefficient de dilatation thermique du matériau de remplissage des tranchées.
A titre d'exemples non limitatifs, le procédé de l'invention s'applique notamment à la réalisation d'hétérostructures formées par assemblage de deux substrats constitués respectivement, par exemple, de saphir et de silicium, ou de nitrure de gallium et de silicium. D'une manière générale, le procédé de l'invention s'applique avantageusement à l'assemblage de deux substrats présentant une différence de coefficient de dilatation thermique supérieure ou égale à 10% (par rapport au coefficient de dilatation thermique le plus faible). On décrit, en référence aux figures 1A à 1F et 2, un procédé de réalisation d'une hétérostructure de type SOS (silicium sur saphir) à partir d'un substrat initial 110 (Top) en silicium et d'un substrat support 120 (Base) en saphir (AI2O3). Les substrats sont des plaques pouvant avoir notamment des diamètres de 150 mm, 200 mm et 300 mm. Conformément à l'invention, des tranchées ou gorges 111 sont formées dans le substrat 110 à partir de sa surface 110a qui est destinée à être mise en contact avec le substrat support lors de l'assemblage (étape S1, figure 1A). Les tranchées 111 peuvent être formées par gravure sèche chimique, photolithographie, ou tout autre technique adaptée. Dans l'exemple décrit ici, le substrat initial 110 est une structure monocouche de silicium. Toutefois, le substrat 110 peut être également constitué d'une structure multicouche telle qu'une structure de type SOI (Silicium sur Isolant) comprenant une couche de silicium sur un support également en silicium, une couche d'oxyde enterrée, par exemple en SiO2, étant disposée entre la couche et le support en silicium.
Une fois les tranchées 111 réalisées, on remplit celles-ci avec un matériau 130 (étape S2, figure 1B) dont le coefficient de dilatation thermique est compris entre celui du silicium et celui du saphir constituant ainsi un matériau d'adaptation de coefficient de dilatation thermique. Plus précisément, on choisit un matériau 130 ayant un coefficient de dilatation thermique inférieur à 5.10-6/°C (coefficient de dilatation thermique du saphir) et supérieur à 3,6.10-6/°C (coefficient de dilatation thermique silicium). Le matériau 130 peut être notamment choisi parmi le silicium-germanium (SiGe), le germanium, un nitrure tel que le nitrure de silicium (Si3N4) et un oxyde tel que l'oxyde BPSG ("Boro-Phospho-Silicate Glass"). Le remplissage des tranchées peut notamment être réalisé par un dépôt sur l'ensemble de la surface du substrat, par exemple, par dépôt chimique en phase vapeur assisté par plasma (PECVD). Dans ce cas, le matériau est déposé dans les tranchées mais également en excès sur les parties du substrat situées entre les tranchées, ce qui crée une topologie de surface. On procède ensuite à une planarisation (polissage) sur la surface du substrat afin de retirer la topologie et préparer la surface du substrat pour le collage. Cette planarisation peut être sélective, c'est-à-dire que l'enlèvement de matière peut être stoppé lorsque le matériau déposé en excès est complètement retiré et que le tissu de planarisation entre en contact avec les parties de matériau sous-jacent du substrat situées entre les tranchées.
Les tranchées peuvent être oxydées avant d'être remplies avec le matériau 130. On procède ensuite à l'assemblage du substrat initial 110 avec le substrat support 120 par collage par adhésion moléculaire ou par d'autres techniques (par exemple par utilisation de colles) (étape S3, figure 1C).
Dans le cas d'un collage par adhésion moléculaire, les surfaces 110a et 120a, respectivement des substrats 110 et 120, sont mises en contact intime et une pression est appliquée sur l'un des deux substrats afin d'initier la propagation d'une onde de collage entre les surfaces en contact.
Comme bien connu en soi, le principe du collage par adhésion moléculaire, encore appelé collage direct, est basé sur la mise en contact direct de deux surfaces, c'est-à-dire sans l'utilisation d'un matériau spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient suffisamment lisses, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres. Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (forces de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux surfaces à coller).
Avant de procéder au collage du substrat initial 110 sur le substrat support 120, la surface de collage 120a du substrat support en saphir qui a été préalablement polie, typiquement par polissage CMP, peut être préparée. Cette préparation peut notamment consister en un nettoyage chimique réalisé, par exemple, par un nettoyage RCA, un nettoyage type "CARO" ou "Piranhaclean" (H2SO4:H2O2). Le nettoyage peut être suivi d'un brossage ("scrubber"). Afin d'accroître encore l'énergie de collage, la surface 120a du substrat 120 peut être activée par un traitement plasma. La surface 110a du substrat initial 110 peut être recouverte d'une couche d'oxyde thermique, formée par exemple par oxydation de la surface du substrat. La surface 110a du substrat initial 110, recouverte ou non d'une couche d'oxyde, peut également être activée par traitement plasma. L'activation des surfaces de collage des substrats 110 et 120 peut être réalisée en exposant celles-ci à un plasma à base d'oxygène, d'azote, d'argon ou autres. L'activation d'une surface de collage par traitement plasma est bien connue de l'homme du métier et ne sera pas décrite ici plus en détail par souci de simplification. Une fois les substrats 110 et 120 assemblés l'un contre l'autre, on obtient une hétérostructure 200 comprenant un réseau de tranchées enterrées 111 remplies du matériau 130 (figure ID). Grâce à la présence du matériau 130 dans le substrat initial 110 au niveau de sa surface de collage avec le substrat support 120, le substrat initial 110 présente localement au voisinage de l'interface de collage un coefficient de dilatation thermique moyen supérieur à celui du silicium et, par conséquent, plus proche de celui du saphir constituant le substrat support 120. Cette adaptation locale du coefficient de dilatation thermique permet de réduire les contraintes thermoélastiques et les dilatations différentielles habituellement engendrées lors des montées en température entre deux matériaux ayant des coefficients de dilatation thermique différents. Dans l'exemple décrit ici, la réalisation de l'hétérostructure se poursuit par l'amincissement du substrat initial 110 de manière à former une couche transférée 112 correspondant à une portion de ce dernier (étape S4, figure 1E). L'amincissement du substrat peut être réalisé par toute technique connue telle que notamment une gravure sèche (gravure ionique réactive (ou "Reactive Ionic Etching"), encore appelée gravure plasma) et/ou une gravure humide (gravure chimique avec par exemple une solution de TMAH dans le cas du silicium), un polissage mécanique (meulage), un polissage mécano-chimique (CMP) (technique de polissage bien connue qui met en oeuvre un tissu associé à une solution de polissage), ou encore par la technologie bien connue Smart Cut (implantation ionique du substrat pour former une zone de fragilisation le long de laquelle le substrat est fracturé). Avant de procéder à l'amincissement du substrat initial 110, le collage, ou plus particulièrement l'énergie de collage, peut être renforcé par un recuit de stabilisation de collage. Grâce à l'adaptation locale du coefficient de dilatation thermique décrite ci-dessus, ce recuit peut être réalisé à des températures élevées, ce qui permet d'obtenir une énergie de collage importante entre les substrats. Selon un aspect de l'invention, l'hétérostructure 200 peut être utilisée pour la réalisation de composants. Dans ce cas, des microcomposants 114 (formant tout ou partie d'un composant électronique, optoélectroniques, etc., ou d'une pluralité de microcomposants électroniques, tels que des circuits ou des contacts ou encore des couches actives) sont formés sur la couche transférée 112 (étape S5, figure 1F). Les microcomposants 114 sont formés par photolithographie au moyen d'un masque permettant de définir les zones de formation de motifs correspondant aux microcomposants 114 à réaliser. Lorsque des composants ou d'autres éléments (motifs, matériaux, etc.) doivent être formés sur l'hétérostructure selon l'invention, les tranchées sont de préférence réalisées dans des parties sacrificielles de la couche 120 qui sont déterminées en fonction de l'emplacement prévu des composants (motif général de la photolithographie). Ces parties sacrificielles servent notamment à délimiter les zones de couche utile, c'est-à-dire les zones dans lesquelles il est prévu de former des composants ou des circuits. Les parties sacrificielles correspondent notamment à des régions de séparation entre les composants ou circuits et/ou à des chemins de découpe. Comme illustrées sur la figure 1E, les tranchées 111 ont été réalisées de manière à délimiter des zones 113 dans lesquelles les microcomposants 114 sont destinés à être réalisés. Ainsi, les composants sont formés dans des parties de la couche 120 ne comportant que du silicium (dans le sens de l'épaisseur de la couche 120).
Chaque microcomposant 114 peut, par exemple, être extrait en procédant à une découpe le long des tranchées 111. Les tranchées permettent également de réduire la défectivité dans l'hétérostructure en piégeant des éléments sources de défauts. Les tranchées permettent notamment de piéger les bulles au niveau de l'interface de collage entre les deux substrats. Dans le cas où les tranchées sont réalisées dans des parties sacrificielles du substrat comme décrit ci-dessus, les bulles sont alors piégées dans des zones en dehors des zones utiles du substrat, c'est-à-dire des zones dans lesquelles des microcomposants sont destinés à être réalisés.
La forme, la largeur, la profondeur et le nombre des tranchées sont variables et déterminées notamment en fonction du coefficient de dilatation thermique moyen que l'on souhaite obtenir au voisinage de l'interface de collage. La figure 3 illustre une variante de réalisation dans laquelle un substrat 300, destiné à être assemblé avec un autre substrat ayant un coefficient de dilatation thermique différent, comporte des tranchées concentriques 301. Ces tranchées sont remplies avec un matériau 302 dont le coefficient de dilatation est compris entre ceux des deux substrats. Les tranchées peuvent être formées et remplies sur la surface de collage de l'un ou des deux substrats. Dans le cas où les tranchées sont présentes dans les deux substrats, elles sont de préférence réalisées de façon à ce que les tranchées formées dans le premier substrat soient alignées avec les tranchées formées dans le deuxième substrat lorsque les deux substrats sont assemblés. Toujours dans ce cas, les tranchées formées dans le premier substrat peuvent être remplies avec un premier matériau et les tranchées formées dans le deuxième substrat peuvent être remplies avec un second matériau différent du premier, les premier et second matériaux de remplissage ayant un coefficient de dilatation compris entre ceux des deux substrats.20

Claims (12)

  1. REVENDICATIONS1. Procédé de réalisation d'une hétérostructure (200) comprenant le collage d'au moins un premier substrat (110) ayant un premier coefficient de dilatation thermique sur un deuxième substrat (120) ayant un second coefficient de dilatation thermique, le premier coefficient de dilatation thermique étant différent du deuxième coefficient de dilatation thermique, caractérisé en ce que, avant le collage, des tranchées (111) sont réalisées dans au moins un des deux substrats à partir de la surface de collage (110a) dudit au moins un substrat (110) et en ce que les tranchées (111) sont remplies avec un matériau (130) ayant un troisième coefficient de dilatation thermique compris entre les premier et deuxième coefficients de dilatation thermique.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que le premier substrat (110) est en un matériau choisi parmi au moins le silicium, le germanium, l'arséniure de gallium et le nitrure de gallium et en ce que le deuxième substrat (120) est en un matériau choisi parmi au moins le saphir, un verre borosilicate et le silicium.
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que des tranchées sont réalisées à la fois dans le premier et le deuxième substrats (110, 120) à partir de leur surface de collage, les tranchées étant remplies avec le matériau (130) ayant ledit troisième coefficient de dilatation thermique.
  4. 4. Procédé selon la revendication 3, caractérisé en ce que les tranchées (111) formées dans le premier substrat (110) sont alignées avec les tranchées formées dans le deuxième substrat (120) lorsque les deux substrats sont collés.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que des composants (114) sont formés sur au moins un des premier et deuxième substrats (110, 120).
  6. 6. Procédé selon la revendication 5, caractérisé en ce que les tranchées (111) sont réalisées dans des zones déterminées en fonction de l'emplacement des composants (114).
  7. 7. Hétérostructure (200) comprenant au moins un premier substrat (110) ayant un premier coefficient de dilatation thermique collé sur un deuxième substrat (120) ayant un second coefficient de dilatation thermique, le premier coefficient de dilatation thermique étant différent du deuxième coefficient de dilatation thermique, caractérisé en ce qu'au moins un des deux substrats (110) comporte sur sa surface de collage (110a) avec l'autre substrat (120) des tranchées (111) et en ce que les tranchées comprennent un matériau (130) ayant un troisième coefficient de dilatation thermique compris entre les premier et deuxième coefficients de dilatation thermique.
  8. 8. Hétérostructure selon la revendication 7, caractérisé en ce que le premier substrat (110) est en un matériau choisi parmi au moins le silicium, le germanium, l'arséniure de gallium et le nitrure de gallium et en ce que le deuxième substrat (120) est en un matériau choisi parmi au moins le saphir, un verre borosilicate et le silicium.
  9. 9. Hétérostructure selon la revendication 7 ou 8, caractérisé en ce que le premier et le deuxième substrats (110, 120) comporte chacun des tranchées sur leur surface de collage, les tranchées comprenant le matériau ayant ledit troisième coefficient de dilatation thermique.30
  10. 10. Hétérostructure selon la revendication 9, caractérisé en ce que les tranchées (111) du premier substrat (110) sont alignées avec les tranchées du deuxième substrat (120).
  11. 11. Hétérostructure selon l'une quelconque des revendications 7 à 10, caractérisé en ce qu'au moins un des premier et deuxième substrats (110, 120) comporte des composants (114).
  12. 12. Hétérostructure selon la revendication 11, caractérisé en ce que les composants (114) sont disposés dans des zones délimitées par les tranchées.
FR0951452A 2009-03-09 2009-03-09 Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique Expired - Fee Related FR2942911B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0951452A FR2942911B1 (fr) 2009-03-09 2009-03-09 Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
CN200980157864.1A CN102341900B (zh) 2009-03-09 2009-12-24 制造热膨胀系数局部适应的异质结构的方法
KR1020117019000A KR101292111B1 (ko) 2009-03-09 2009-12-24 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
US13/148,353 US8754505B2 (en) 2009-03-09 2009-12-24 Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
EP09804133A EP2406818A1 (fr) 2009-03-09 2009-12-24 Procédé de fabrication d'une hétérostructure avec adaptation locale du coefficient d'expansion thermique
JP2011553293A JP5462289B2 (ja) 2009-03-09 2009-12-24 熱膨張係数が局所的に適合するヘテロ構造の生成方法
SG2011055365A SG173490A1 (en) 2009-03-09 2009-12-24 A method of producing a heterostructure with local adaptation of the thermal expansion coefficient
PCT/EP2009/067919 WO2010102686A1 (fr) 2009-03-09 2009-12-24 Procédé de fabrication d'une hétérostructure avec adaptation locale du coefficient d'expansion thermique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0951452A FR2942911B1 (fr) 2009-03-09 2009-03-09 Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique

Publications (2)

Publication Number Publication Date
FR2942911A1 true FR2942911A1 (fr) 2010-09-10
FR2942911B1 FR2942911B1 (fr) 2011-05-13

Family

ID=40940589

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0951452A Expired - Fee Related FR2942911B1 (fr) 2009-03-09 2009-03-09 Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique

Country Status (8)

Country Link
US (1) US8754505B2 (fr)
EP (1) EP2406818A1 (fr)
JP (1) JP5462289B2 (fr)
KR (1) KR101292111B1 (fr)
CN (1) CN102341900B (fr)
FR (1) FR2942911B1 (fr)
SG (1) SG173490A1 (fr)
WO (1) WO2010102686A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016198542A1 (fr) * 2015-06-12 2016-12-15 Soitec Hétérostructure et procédé de fabrication
EP3401964A1 (fr) * 2013-09-30 2018-11-14 Commissariat à l'Energie Atomique et aux Energies Alternatives Dispositif optoelectronique à diodes électroluminescentes
EP3326195B1 (fr) * 2015-07-17 2022-09-14 Soitec Procédé de fabrication d'un substrat

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2600400A4 (fr) * 2010-07-30 2015-03-18 Kyocera Corp Substrat composite, composant électronique, procédé de production d'un substrat composite, et procédé de fabrication du composant électronique
IN2014CN02652A (fr) 2011-10-21 2015-06-26 Koninkl Philips Nv
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (fr) 2012-10-12 2014-04-17 住友電気工業株式会社 Substrat composite à nitrure du groupe iii, procédé pour sa fabrication et procédé de fabrication d'un dispositif semi-conducteur à nitrure du groupe iii
WO2014125688A1 (fr) 2013-02-18 2014-08-21 住友電気工業株式会社 Substrat composite au nitrure du groupe iii et procédé de fabrication associé, substrat composite au nitrure du groupe iii stratifié, et dispositif semi-conducteur au nitrure du groupe iii et procédé de fabrication associé
US10534152B2 (en) * 2014-06-26 2020-01-14 Jenoptik Optical Systems Gmbh Method for producing an optical element comprising micro-optical structures, arrangement and membrane unit
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
FR3045207B1 (fr) * 2015-12-15 2018-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Compensation d'une courbure d'arc generee dans une tranche.
SG10201913850VA (en) * 2017-07-14 2020-03-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
CN110526206A (zh) * 2019-09-02 2019-12-03 北京理工大学 基于异质复合材料的表面结构色调控方法
CN112466804B (zh) * 2020-11-06 2022-11-11 中国科学院微电子研究所 一种半导体器件的制造方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855650A1 (fr) * 2003-05-30 2004-12-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
EP1487012A2 (fr) * 2003-06-11 2004-12-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de réalisation de structure hétérogène et structure obtenue par un tel procédé
EP1542275A1 (fr) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. Méthode d'amélioration de la qualité d'une structure hétérogène
WO2008033508A2 (fr) * 2006-09-14 2008-03-20 Corning Incorporated Capteur d'images faisant appel à un film mince de soi
US20080315336A1 (en) * 2007-06-20 2008-12-25 New Jersey Institute Of Technology Method of Assembly Using Array of Programmable Magnets

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770472B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 半導体基板の製造方法
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
KR930011909B1 (ko) * 1991-05-16 1993-12-22 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
FR2857502B1 (fr) 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
FR2863771B1 (fr) 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855650A1 (fr) * 2003-05-30 2004-12-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
EP1487012A2 (fr) * 2003-06-11 2004-12-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de réalisation de structure hétérogène et structure obtenue par un tel procédé
EP1542275A1 (fr) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. Méthode d'amélioration de la qualité d'une structure hétérogène
WO2008033508A2 (fr) * 2006-09-14 2008-03-20 Corning Incorporated Capteur d'images faisant appel à un film mince de soi
US20080315336A1 (en) * 2007-06-20 2008-12-25 New Jersey Institute Of Technology Method of Assembly Using Array of Programmable Magnets

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3401964A1 (fr) * 2013-09-30 2018-11-14 Commissariat à l'Energie Atomique et aux Energies Alternatives Dispositif optoelectronique à diodes électroluminescentes
WO2016198542A1 (fr) * 2015-06-12 2016-12-15 Soitec Hétérostructure et procédé de fabrication
FR3037443A1 (fr) * 2015-06-12 2016-12-16 Soitec Silicon On Insulator
US10826459B2 (en) 2015-06-12 2020-11-03 Soitec Heterostructure and method of fabrication
US11595020B2 (en) 2015-06-12 2023-02-28 Soitec Heterostructure and method of fabrication
US11637542B2 (en) 2015-06-12 2023-04-25 Soitec Heterostructure and method of fabrication
EP3326195B1 (fr) * 2015-07-17 2022-09-14 Soitec Procédé de fabrication d'un substrat
US11837463B2 (en) 2015-07-17 2023-12-05 Soitec Method for manufacturing a substrate

Also Published As

Publication number Publication date
KR101292111B1 (ko) 2013-08-09
FR2942911B1 (fr) 2011-05-13
EP2406818A1 (fr) 2012-01-18
JP2012519974A (ja) 2012-08-30
WO2010102686A1 (fr) 2010-09-16
US20120018855A1 (en) 2012-01-26
CN102341900B (zh) 2015-05-20
US8754505B2 (en) 2014-06-17
CN102341900A (zh) 2012-02-01
JP5462289B2 (ja) 2014-04-02
KR20110105860A (ko) 2011-09-27
SG173490A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
FR2942911A1 (fr) Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
FR2935536A1 (fr) Procede de detourage progressif
EP1938362B1 (fr) Procede de fabrication d'un element en couches minces
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
FR2935535A1 (fr) Procedede de detourage mixte.
EP2363879A2 (fr) Procédé de réalisation d'une structure multicouche avec détourage par effets thermomécaniques
FR2954585A1 (fr) Procede de realisation d'une heterostructure avec minimisation de contrainte
EP2342745B1 (fr) Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
FR2834123A1 (fr) Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2817395A1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
EP1631983A1 (fr) Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile
WO2002084722A2 (fr) Substrat demontable a tenue mecanique controlee et procede de realisation
FR2938202A1 (fr) Traitement de surface pour adhesion moleculaire
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
EP1651560A1 (fr) Structure empil e, et proc d pour la fabriq uer
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
FR2857502A1 (fr) Substrats pour systemes contraints
EP2302666B1 (fr) Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée
EP3295473B1 (fr) Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
EP3900064B1 (fr) Procede de transfert d'une couche superficielle sur des cavites
EP3898503A1 (fr) Procede de fabrication d'un dispositif comprenant une membrane surplombant une cavite
EP2676288B1 (fr) Procede de realisation d'un support de substrat
FR2996052A1 (fr) Procede de collage par adhesion moleculaire
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR2786565A1 (fr) Structure micro-usinee a membrane deformable et son procede de realisation

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120907

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

ST Notification of lapse

Effective date: 20201109