FR2866982A1 - Procede de fabrication de composants electroniques - Google Patents
Procede de fabrication de composants electroniques Download PDFInfo
- Publication number
- FR2866982A1 FR2866982A1 FR0401989A FR0401989A FR2866982A1 FR 2866982 A1 FR2866982 A1 FR 2866982A1 FR 0401989 A FR0401989 A FR 0401989A FR 0401989 A FR0401989 A FR 0401989A FR 2866982 A1 FR2866982 A1 FR 2866982A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- active layer
- support substrate
- electronic components
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne un procédé de fabrication de composants électroniques, caractérisé en ce qu'il comprend les étapes suivantes :a) sélectionner un substrat support (1) dit « noble » dont les propriétés physiques et chimiques le rendent particulièrement approprié à la fabrication desdits composants électroniques,b) effectuer au niveau d'une couche active (3) supportée par ledit substrat support (1) et/ou constituant une partie de celui-ci, toutes les étapes non contaminantes ou non destructives pour ce substrat (1) de formation de composants électroniques semi-finis (6),c) reporter cette couche active (3) supportant lesdits composants électroniques semi-finis (6) sur un substrat d'accueil ou sur un raidisseur (7) pour y effectuer les étapes polluantes de finition desdits composants électroniques.
Description
La présente invention concerne un procédé de fabrication de composants
électroniques.
Les composants électroniques sont fabriqués sur un substrat support par des techniques de dépôts de couches successives et de photolithogravure.
Plus précisément, la fabrication de tels composants comprend plusieurs étapes successives qui peuvent être regroupées en deux phases, à savoir une phase initiale et une phase finale de fabrication, connues respectivement sous la terminologie anglaise de phase front-end et de phase back-end .
C'est pendant la phase initiale (phase front-end ) que sont fabriqués les principaux constituants ou coeur du composant électronique. Ainsi pour un transistor, c'est durant cette phase que sont déposées et gravées les couches constituant le drain, la grille, la source et le canal. Pendant toute la durée de cette phase, il est impératif d'éviter tout risque de contamination par des particules et/ou des éléments métalliques qui si ils sont présents rendent les composants électroniques défectueux.
Le support utilisé doit donc être extrêmement propre pour supprimer toute présence des particules et/ou éléments précités qui constituent des contaminants.
De plus, sa surface doit être d'une planéité parfaite car les parties 20 constitutives du composant électronique sont formées par photolithogravure à l'échelle submicronique.
La phase finale (phase back-end ) regroupe les étapes de formation des connexions électriques des composants électroniques, au cours desquelles on manipule des métaux tels que le cuivre, le tungstène ou l'aluminium.
Ces étapes sont au contraire extrêmement polluantes en terme de contamination métallique.
Par ailleurs, au cours de la phase initiale, les températures de fabrication peuvent atteindre des valeurs de 900 C, voire même jusqu'à 1050 C, alors qu'en phase finale on reste, typiquement à des valeurs inférieures à 600 C pour éviter des problèmes de diffusion des métaux utilisés dans la réalisation des connexions électriques.
Actuellement, les composants électroniques sont principalement fabriqués sur deux types de substrats supports, à savoir un support massif généralement en silicium ou un support de type SOI , de l'anglais Silicon On Insulator qui signifie silicium sur isolant et qui comprend une couche d'oxyde de silicium enterrée entre une couche mince superficielle et une couche épaisse, toutes deux en silicium.
Un support massif présente l'inconvénient d'être relativement cher, voire même très cher lorsqu'il atteint des diamètres importants tels que 300 mm, de sorte que le coût final de chaque composant individuel (puce) fabriqué est élevé. Or, dans certaines applications, par exemple la fabrication de produits grand public, le coût final est un élément primordial et il doit être aussi bas que possible.
Un substrat de type "SOI" est également coûteux s'il utilise comme substrat support du silicium massif tel que celui que l'on vient de décrire.
Par le passé, des tentatives ont été faites de reporter par collage par adhésion moléculaire une couche superficielle de silicium de très bonne qualité, donc chère, sur une couche épaisse de silicium à bas coût, donc de moins bonne qualité, et ce, afin d'obtenir un substrat SOI ayant un coût total moindre qu'un substrat SOI dans lequel les deux couches de silicium sont chères.
Dans le document US 2003/012978011, on constate qu'il est délicat de fabriquer ce type de substrat SOI car le collage par adhésion moléculaire exige un support d'une planéité parfaite, ce qui n'est pas le cas de la couche épaisse de silicium à bas coût. Il est donc nécessaire d'effectuer des étapes supplémentaires de polissage ou, comme dans le document précité, d'intercaler une couche de matériau amorphe entre la couche de matériau de mauvaise qualité et celle de bonne qualité.
Par ailleurs, de nombreux composants électroniques obtenus à partir de tels substrats étaient défectueux. En effet, ces substrats SOI à moindre coût ne sont pas suffisamment plans pour supporter les étapes de photolithogravure de la phase initiale de fabrication, ni suffisamment propres pour être complètement exempts de contaminants métalliques, ni suffisamment résistants mécaniquement pour supporter les températures élevées, voisines de 900 à 1000 C, utilisés notamment lors de reprise d'épitaxie et/ou lors des traitements thermiques.
Il est donc impossible actuellement d'avoir un substrat support d'excellente qualité à faible coût afin d'obtenir des composants électroniques présentant les mêmes propriétés.
Enfin, pour certaines utilisations finales des composants électroniques, il serait parfois souhaitable que ceux-ci soient solidaires de substrats support réalisés dans des matériaux présentant certaines propriétés physiques particulières (par exemple de conductivité thermique ou d'isolation électrique) qui ne sont pas forcément celles requises pour un support lors de la fabrication du composant.
Ainsi, à titre d'exemple, pour certaines applications haute fréquence, il pourrait être intéressant d'obtenir les composants électroniques finaux sur un support bon isolant électrique du type quartz ou saphir alors qu'un tel support n'est pas du tout adapté à la réalisation des étapes de la phase initiale de fabrication.
La présente invention a pour but de remédier aux inconvénients précités et notamment d'obtenir des composants électroniques d'excellente qualité à moindre coût et/ou supportés par un substrat support ayant des propriétés physiques spécifiques d'une utilisation envisagée mais qui ne sont pas forcément celles normalement recherchées pour la fabrication de ces composants.
A cet effet, l'invention concerne un procédé de fabrication de composants électroniques.
Conformément à l'invention, ce procédé est caractérisé en ce qu'il 15 comprend les étapes suivantes: a) sélectionner un substrat support dit noble dont les propriétés physiques et chimiques le rendent particulièrement approprié à la fabrication desdits composants électroniques, b) effectuer au niveau d'une couche active supportée par ledit substrat support et/ou constituant une partie de celui-ci, toutes les étapes non contaminantes ou non destructives pour ce substrat de formation de composants électroniques semi-finis, c) reporter cette couche active supportant lesdits composants électroniques semi-finis sur un substrat d'accueil ou sur un raidisseur pour y effectuer les étapes polluantes de finition desdits composants électroniques.
Ce procédé permet ainsi de réaliser toutes les étapes de la phase initiale de fabrication des composants électroniques sur un support noble d'excellente qualité et donc éventuellement cher, de sorte que les composants semi-finis obtenus sont également d'excellente qualité, puis d'achever la finition de ces composants sur un substrat d'accueil ou un raidisseur dont la qualité est moindre et qui est donc moins cher ou dont les propriétés physiques sont spécifiques des applications envisagées.
En outre, ce procédé permet de ne pas polluer le substrat noble puisque celui-ci est retiré avant la réalisation des étapes polluantes de finition des composants électroniques. Celui-ci peut donc être recyclé en parallèle au début de la phase initiale de fabrication.
D'autres caractéristiques avantageuses et non limitatives de l'invention, susceptibles d'être prises seules ou en combinaison sont énumérées ciaprès.
Selon un premier mode de réalisation de l'invention, la couche active 5 est collée sur l'une des faces dite "avant" du substrat support par l'intermédiaire d'une interface de collage démontable.
Cette interface de collage démontable peut être une interface dont au moins l'une des deux faces en regard a subi un traitement de rugosification ou une interface dont au moins l'une des deux faces en regard a subi un traitement de diminution de l'hydrophilie ou une interface au niveau de laquelle le traitement thermique de recuit a été effectué selon un budget thermique inférieur à celui utilisé pour l'obtention d'un collage normal.
Selon un second mode de réalisation de l'invention, il existe entre la couche active et l'une des faces dite "avant" du substrat support qui la supporte, une 15 zone préférentielle de rupture.
Cette zone préférentielle de rupture peut être une couche poreuse ou une couche d'oxyde.
La couche active peut être obtenue par report de couche sur le substrat support.
Le substrat support peut présenter intérieurement une zone de fragilisation. Selon une variante, cette zone de fragilisation délimite avec l'une de ses faces dite "face avant", ladite couche active.
De préférence, ladite zone de fragilisation est obtenue par implantation d'espèces atomiques; On notera que la formation de cette zone de fragilisation peut être effectuée avant l'étape b) ou au contraire après l'étape b) et avant l'étape c).
Au moins une partie de la couche active peut être obtenue par epitaxie et/ou être contrainte.
Selon une première variante, le report de la couche active sur le substrat d'accueil ou le raidisseur comprend une étape de détachement ou de démontage de ladite couche active du substrat support ou du reste de celui-ci, par application de contraintes d'origines thermique, mécanique ou électrique.
De préférence, l'application de contraintes d'origine mécanique consiste en l'utilisation d'une lame et/ou d'un jet de liquide ou de gaz.
Selon une seconde variante, le report de la couche active sur le substrat d'accueil ou sur le raidisseur s'effectue par gravure chimique et/ou fracture.
De préférence, on répète au moins une fois le cycle d'étape de fabrication en utilisant comme substrat support noble de départ, le substrat ou le reste de substrat support obtenu à l'issue de l'étape c) de report.
De façon avantageuse, on effectue une étape de retouche de la face avant du substrat support noble ou de la face avant du reste dudit substrat support obtenu à l'issue de l'étape c) de report avant la répétition des étapes de fabrication.
Le substrat support noble est un matériau choisi de préférence parmi le silicium, le germanium, le carbure de silicium, le saphir, le nitrure de gallium et le silicium-germanium.
La couche active est réalisée de préférence dans un matériau choisi parmi le silicium, le germanium, le carbure de silicium, le saphir, le nitrure de gallium et le silicium-germanium.
De préférence, le substrat d'accueil est réalisé dans un matériau moins noble que le substrat support, par exemple un matériau transparent dans les longueurs d'onde du visible ou un matériau transparent dans les longueurs d'onde de l'infrarouge, de l'ultraviolet, du bleu ou du jaune ou un matériau bon conducteur thermique.
Le substrat d'accueil peut également être réalisé dans un matériau bon conducteur électrique ou au contraire bon isolant électrique en fonction des 20 applications visées.
De façon avantageuse, ce substrat d'accueil est réalisé dans un matériau souple.
D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en représentent, à titre indicatif mais non limitatif, des modes de réalisation possibles. Sur ces dessins: - les figures lA à 1H représentent les étapes successives du procédé de fabrication de composants électroniques conforme à l'invention, - les figures 2A à 2H d'une part et 3A à 3I d'autre part représentent 30 respectivement les étapes successives de deux autres modes de réalisation du procédé précité.
On va maintenant décrire un premier mode de réalisation du procédé conforme à l'invention en se reportant aux figures lA à 1H.
La première étape illustrée sur la figure lA consiste à sélectionner un 35 substrat support 1 dont les propriétés physiques et chimiques le rendent particulièrement approprié à la fabrication de ces composants.
Dans la suite de la description et des revendications un tel substrat support 1 est dénommé substrat noble .
Cette expression désigne un substrat réalisé dans un matériau qui présente au moins l'une des propriétés suivantes: - une excellente qualité cristallographique, c'est-à-dire de préférence un matériau monocristallin; - une excellente résistance mécanique, de façon à être apte à supporter des traitements thermiques effectués à des températures pouvant atteindre 900 à 1.050 C; - une grande inertie chimique; - un haut degré de pureté, c'est-à-dire une très faible quantité d'éléments métalliques et/ou de particules dudit matériau; - un matériau obtenu par un procédé lent de tirage des lingots qui engendre la formation d'un faible nombre de défauts; - un matériau susceptible d'être poli jusqu'à obtenir une planéité excellente.
A titre d'exemple purement illustratif, un tel substrat support noble 1 peut être du silicium, du germanium, du carbure de silicium (SiC), du saphir, du nitrure de gallium ou du silicium germanium (Si-Ge).
Il peut en outre contenir des couches additionnelles déposées par exemple par épitaxie.
Ce substrat 1 comprend deux faces opposées, à savoir une face 10 dite "avant" qui correspond au côté du substrat sur lequel seront fabriqués ultérieurement lesdits composants et une face arrière 11.
On forme ensuite sur la face avant 10 dudit substrat support noble 1, une couche active servant à la fabrication des composants électroniques, c'est-à-dire faisant partie de la structure de ceux-ci.
Cette couche active présente typiquement une épaisseur comprise entre 0, 05 et 50 m.
Selon le premier mode de réalisation de l'invention décrit ici, cette couche active référencée 3 est obtenue par prélèvement, par exemple depuis un substrat massif, puis reportée sur le support noble 1 par toute technique appropriée connue de l'homme du métier.
Cette couche active 3 présente une face dite "avant" 30 destinée à 35 venir au contact de la face avant 10 du substrat support noble 1 et une face opposée dite "arrière" 31. 10 15
Elle est avantageusement réalisée dans un matériau semi-conducteur, de préférence monocristallin, par exemple du silicium, du germanium, du silicium-germanium (Si-Ge), du carbure de silicium (SiC), du saphir ou du nitrure de gallium (GaN).
Le report de la couche active 3 sur le support 1 s'effectue par collage par adhésion moléculaire, de sorte qu'il existe entre eux une interface de collage 2 (voir figure 1 B).
Selon une première variante, cette interface de collage 2 est démontable.
En conséquence, de façon avantageuse, on effectue avant l'étape de collage par adhésion moléculaire, un traitement visant à diminuer la valeur de l'énergie de collage au niveau de cette interface 2, pour l'amener à un niveau inférieur à celui obtenu par un collage dit "normal".
Un collage normal consiste en général à obtenir une énergie de collage maximum. Une voie fréquemment empruntée consiste en une préparation classique des surfaces à mettre en contact, c'est-à-dire un nettoyage dans des bains de produits chimiques puis un recuit thermique, voir à ce sujet l'article de O. RAYSSAC and Al.. Proceedings of the 2nd International Conference on materials for Microelectronics , IOM Communications, p. 183, 1898 et l'article de C. MALEVILLE and Al. ; Semiconductor Wafer Bonding, Sciences Technology and Application IV, PV 97-36,46 the electrochemical Society Proceeding Series, Permington NJ (1998).
D'autres préparations avant collage sont également envisageables comme par exemple une activation des surfaces à coller grâce à l'exposition à un plasma. On pourra se référer sur les différentes préparations possibles à l'ouvrage de "Q.Y. Tong, U. Gôsele, Semiconductor Wafer bonding: Science and Technology, Wiley, New-York, 1998".
Bien entendu, la valeur de cette énergie normale de collage est fonction de la nature des matériaux en contact le long de l'interface de collage, de la température à laquelle est effectué ce collage, de la température à laquelle est effectué le recuit thermique et des conditions du collage, c'est-à-dire de la préparation chimique des surfaces en contact.
Le traitement permettant de diminuer la valeur de l'énergie de collage au niveau de l'interface 2 peut consister à diminuer l'hydrophilie, (par exemple par nettoyage à l'aide d'une solution basique), ou à augmenter la rugosité des surfaces en contact de part et d'autre de l'interface de collage 2 (par exemple par traitement à l'acide fluorhydrique si l'une des surfaces en contact est en oxyde de silicium (SiO2)). On pourra se reporter à ce sujet aux deux articles précités).
Ce traitement de diminution de l'énergie de collage peut également être effectué par diminution du budget thermique du recuit qui est normalement utilisé pour aboutir aux énergies liaison couramment obtenues par un collage normal tel que mentionné ci-dessus. On notera que le budget thermique correspond à la température du traitement thermique appliqué multipliée par la durée de ce traitement.
Ces trois traitements peuvent être utilisés seuls ou en combinaison.
Selon une seconde variante non représentée sur les figures, l'interface de collage 2 n'est pas démontable, elle est obtenue par un collage dit "normal" par adhésion moléculaire. Dans ce cas, le substrat support noble 1 présente intérieurement une zone de fragilisation, obtenue par exemple par implantation d'espèces atomiques comme cela sera décrit ultérieurement de façon plus détaillée en liaison avec la figure 2B. La couche utile sur laquelle seront fabriqués ultérieurement les composants électroniques inclut alors la couche active 3 et une fine couche prélevée depuis ledit substrat support noble 1.
La troisième étape du procédé illustrée sur la figure 1C consiste à effectuer ensuite au niveau de la couche active 3 toutes les étapes non contaminantes ou non destructives pour le substrat support 1 de formation de composants électroniques. Lorsque toutes ces étapes sont terminées, on obtient des composants dans un état "semi-fini", portant la référence numérique 6.
Ces étapes bien connues de l'homme du métier consistent par exemple en des dépôts de couches successives, en des opérations de photolithogravure, de dépôt de couches par épitaxie et de dopage par implantation.
Ces étapes de fabrication correspondent à la phase initiale de fabrication du composant électronique.
Elles sont effectuées sur la couche active 3, voire en partie à l'intérieur de celle-ci.
On procède ensuite au report de cette couche active 3 sur un substrat d'accueil 8 comme représenté sur les figures ID, 1E et 1G.
Le report de la couche 3 peut s'effectuer par le collage d'un raidisseur 7 sur l'empilement de couches (voir la figure ID) puis démontage le long de l'interface de collage 2 (voir figure 1E) par des techniques qui seront décrites ultérieurement.
Comme représenté sur la figure 1G, on procède alors au report de la couche active 3 supportant les composants électroniques semi-finis 6 et le raidisseur 7 sur un substrat d'accueil 8, par exemple par collage par adhésion moléculaire.
Enfin, comme on peut le voir sur la figure 1H, après retrait du raidisseur 7, on effectue toutes les étapes de la phase finale de fabrication des composants électroniques dénommée phase back-end dans la terminologie anglaise, c'est-à-dire notamment la formation des connexions électriques 4.
On notera qu'il est également possible de ne pas reporter la couche active 3, les composants semi-finis 6 et le raidisseur 7 sur le substrat d'accueil 8, le raidisseur 7 jouant alors le rôle de support final et les interconnexions électriques 4 se faisant sur la surface libre de la couche active.
Les composants électroniques discrets finis ainsi obtenus portent la référence numérique 9.
Toutes les étapes de finition effectuées à ce stade sont les étapes polluantes, c'est-à-dire celles qui risquent de contaminer le substrat sur lequel repose la couche active 3 et les composants semi-finis 6 en le rendant impropre à tout recyclage ultérieur. En conséquence elles sont effectuées uniquement après que la couche active 3 eut été détachée du substrat noble 1 de départ.
Ceci permet de façon avantageuse de recycler le substrat support noble 1 obtenu après son démontage de la couche active 3 (voir figure 1E) et de le réutiliser au moins une fois comme substrat support noble de départ dans le cycle des étapes de fabrication des composants illustré sur les figures lA à 1D.
Par ailleurs, de façon avantageuse, et comme représenté sur la figure IF, il est possible de retoucher la face avant 10 du substrat support 1 démonté, par exemple par polissage mécanique ou gravure chimique, lors de son recyclage.
Le procédé conforme à l'invention permet de fabriquer des composants électroniques en utilisant durant toute la phase initiale de fabrication illustrée sur les figures lA à 1D, un substrat support noble 1 présentant des propriétés physiques et chimiques le rendant particulièrement approprié à la fabrication de ces composants et qui est donc généralement extrêmement coûteux et de le recycler ultérieurement de façon à générer ainsi une économie de coût importante.
Le substrat d'accueil 8 est généralement soit un substrat réalisé dans un matériau moins noble que celui constituant le substrat support 1 mais dont les propriétés sont suffisantes pour être admis dans la partie de la chaîne de fabrication où sont réalisées les étapes de finition, soit un substrat constitué d'un matériau fo présentant des propriétés physiques spécifiques particulièrement bien adaptées à l'utilisation finale envisagée pour le composant électronique fini 9 qu'il supporte.
Dans la suite de la description et des revendications le terme "moins noble" désigne un substrat réalisé dans un matériau qui par comparaison au matériau constituant le substrat support noble 1 présente: - soit une qualité cristallographique moindre, c'est-à-dire par exemple un matériau polycristallin voire même amorphe; - soit une résistance mécanique moins forte, c'est-à-dire apte à supporter uniquement des traitements thermiques effectués à des températures 10 inférieures à 600 C; soit une moins bonne inertie chimique; soit un moindre degré de pureté ; ou qui a été obtenu par un procédé de fabrication plus simple et/ou plus rapide qui engendre généralement comparativement plus de défauts; 15 - ou qu'il est difficile de polir parfaitement.
Généralement ce matériau moins noble sera également moins coûteux.
Dans le cas où le substrat d'accueil 8 est choisi en fonction des applications particulières finales visées, il pourra par exemple présenter l'une des 20 propriétés suivantes: - être transparent dans les longueurs d'onde du visible, par exemple du verre pour des composants électroniques destinés à être utilisés dans des écrans, - être transparent dans une certaine gamme de longueurs d'onde, par exemple l'infra-rouge, l'ultraviolet, le bleu ou le jaune pour des composants destinés à des applications dans les diodes électroluminescentes (connues sous l'abréviation anglaise de "LED", être bon conducteur thermique, par exemple du cuivre, du diamant, du carbure de silicium, être bon conducteur électrique, par exemple du cuivre, du carbure de silicium, être bon isolant électrique, par exemple du quartz, du verre, du saphir ou de l'arseniure de gallium (AsGa), être souple (en matière plastique, polymère).
Dans le cas où le raidisseur 7 sert de substrat final, il présentera avantageusement les propriétés précitées.
Les figures 2A à 2H illustrent un second mode de réalisation du procédé qui vient d'être décrit et qui diffère de celui-ci principalement par la façon de former la couche active.
Comme cela apparaît mieux sur la figure 2B, on effectue une étape d'implantation d'espèces atomiques, de préférence sur la face avant 10 du substrat support noble 1 afin de former une zone de fragilisation 12 délimitant avec ladite face avant 10, une couche active 13.
Le reste du substrat 1 porte la référence numérique 14.
Par l'expression "implantation d'espèces atomiques", on entend tout bombardement d'espèces atomiques, moléculaires ou ioniques, susceptible d'introduire ces espèces dans un matériau, avec un maximum de concentration de ces espèces situé à une profondeur déterminée par rapport à la surface bombardée 10. Les espèces atomiques moléculaires ou ioniques sont introduites dans le matériau avec une énergie également distribuée autour d'un maximum.
L'implantation des espèces atomiques dans ledit substrat source 1 peut ainsi être réalisée par exemple, grâce à un implanteur par faisceau d'ions ou un implanteur par immersion dans un plasma.
De préférence, cette implantation est réalisée par bombardement ionique. De préférence, l'espèce ionique implantée est de l'hydrogène. D'autres espèces ioniques peuvent avantageusement être utilisées seules ou en combinaison avec l'hydrogène, telles les gaz rares (l'hélium par exemple).
Cette implantation a pour effet de créer dans le volume du substrat source 1 et à une profondeur moyenne de pénétration des ions, la zone de fragilisation 12, sensiblement parallèlement au plan de la face avant 10.
On pourra par exemple se référer à la littérature concernant le procédé connu sous la marque déposée "Smart Cut".
Selon une variante non représentée sur les figures, l'étape d'implantation pourrait également être effectuée après la fin des étapes initiales de formation des composants électroniques semi-finis 6 et avant l'application du raidisseur 7, voir même entre deux étapes successives de formation desdits composants, c'est-à-dire au milieu de la phase initiale ("phase front end").
Les autres étapes successives du procédé illustrées sur les figures 2D à 2H sont respectivement identiques aux étapes illustrées sur les figures ID à 1H et ne seront pas décrites en détail de nouveau. Les mêmes éléments portent les mêmes références numériques.
L'étape de retouche facultative est effectuée sur la face avant 140 du reste 14 du substrat 1.
Enfin, c'est le reste 14 éventuellement retouché qui est éventuellement recyclé pour la formation d'une nouvelle couche active.
Les figures 3A à 3I illustrent un autre mode de réalisation du procédé conforme à l'invention.
Comme cela apparaît mieux sur la figure 3B, cette variante consiste à remplacer l'interface de collage démontable 2 par une couche poreuse 2', obtenue par exemple par le procédé décrit dans le document EP-0 849 788.
La couche active 3' est alors obtenue par reprise d'épitaxie.
Selon une autre variante, la couche poreuse 2' est remplacée par une couche d'oxyde, notamment d'oxyde de silicium et la couche active 3' est une couche de silicium monocristallin, l'ensemble du substrat représenté sur la figure 3C constituant alors un substrat de type "SOI" précédemment défini.
Dans les deux cas précités, la couche d'oxyde ou la couche poreuse constituent une zone préférentielle de rupture 2'.
Les autres étapes successives du procédé illustrées sur les figures 3D à 3I sont respectivement identiques aux étapes illustrées sur les figures 1C à 1H et ne seront pas décrites en détail de nouveau. Les mêmes éléments portent les mêmes références numériques.
Dans les différents modes de réalisation du procédé conforme à l'inventionqui viennent d'être décrits, le démontage ou le détachement de la couche active et du substrat support noble 1 ou de son reste 14 peut être réalisé de plusieurs façons mentionnées ci-après.
Le détachement peut être effectué par application de contraintes d'origine thermique, mécanique et/ou chimique.
Comme exemple d'application de contraintes d'origine mécanique, on peut citer l'utilisation d'une lame ou d'une guillotine. On peut se reporter à ce sujet au brevet DE 199 58 803. On peut également injecter un jet de liquide ou de gaz ou réaliser une gravure chimique au niveau de l'interface entre la couche active et le support 1.
Dans le cas où l'on utilise la gravure chimique, l'étape de retouche est alors fortement recommandée.
Dans le cas ou l'interface est une couche poreuse on utilisera de 35 façon avantageuse, la gravure chimique.
Dans les différentes variantes du procédé qui viennent d'être décrites, on notera que la couche active 3, 3' peut également être contrainte. Il peut s'agir par exemple de silicium germanium (SiGe) sur un substrat support en silicium monocristallin ou de silicium contraint préformé sur une couche de silicium germanium relaxée.
Enfin, on notera qu'à chaque cycle de recyclage successif, il est possible de former la couche active selon l'une quelconque des variantes qui viennent d'être décrites.
Claims (30)
1. Procédé de fabrication de composants électroniques (9), caractérisé en ce qu'il comprend les étapes suivantes: a) sélectionner un substrat support (1) dit noble dont les propriétés physiques et chimiques le rendent particulièrement approprié à la 5 fabrication desdits composants électroniques (9), b) effectuer au niveau d'une couche active (13, 3, 3') supportée par ledit substrat support (1) et/ou constituant une partie de celui-ci, toutes les étapes non contaminantes ou non destructives pour ce substrat (1) de formation de composants électroniques semi-finis (6), c) reporter cette couche active (13, 3, 3') supportant lesdits composants électroniques semi-finis (6) sur un substrat d'accueil (8) ou sur un raidisseur (7) pour y effectuer les étapes polluantes de finition desdits composants électroniques (9).
2. Procédé selon la revendication 1, caractérisé en ce que la couche 15 active (3) est collée sur l'une des faces (10) dite "avant" du substrat support (1) par l'intermédiaire d'une interface de collage démontable (2).
3. Procédé selon la revendication 2, caractérisé en ce que l'interface de collage démontable (2) est une interface dont au moins l'une des deux faces (10, 30) en regard a subi un traitement de rugosification.
4. Procédé selon l'une des revendications 2 ou 3, caractérisé en ce que l'interface de collage démontable (2) est une interface dont au moins l'une des deux faces en regard a subi un traitement de diminution de l'hydrophilie.
5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que l'interface de collage démontable (2) est une interface au niveau de laquelle le traitement thermique de recuit a été effectué selon un budget thermique inférieur à celui utilisé pour l'obtention d'un collage normal.
6. Procédé selon la revendication 1, caractérisé en ce qu'il existe entre la couche active (3') et l'une des faces (10) dite "avant" du substrat support (1) qui la supporte, une zone préférentielle de rupture (2').
7. Procédé selon la revendication 6, caractérisé en ce que ladite zone préférentielle de rupture (2') est une couche poreuse.
8. Procédé selon la revendication 6, caractérisé en ce que ladite zone préférentielle de rupture (2') est une couche d'oxyde.
9. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche active est obtenue par report de couche sur le substrat support (1).
10. Procédé selon l'une quelconque des revendications précédentes, 5 caractérisé en ce que le substrat support (1) présente intérieurement une zone de fragilisation (12).
11. Procédé selon la revendication 1, caractérisé en ce que le substrat support (1) présente intérieurement une zone de fragilisation (12) délimitant avec l'une de ses faces (10) dite "face avant", ladite couche active (13).
12. Procédé selon la revendication 10 ou 11, caractérisé en ce que ladite zone de fragilisation (12) est obtenue par implantation d'espèces atomiques.
13. Procédé selon l'une des revendications 10 à 12, caractérisé en ce que la formation de la zone de fragilisation (12) est effectuée avant l'étape b).
14. Procédé selon l'une des revendications 10 à 12, caractérisé en ce que la formation de la zone de fragilisation (12) est effectuée après l'étape b) et avant l'étape c).
15. Procédé selon l'une quelconque des revendications 1 à 10 ou 12 à 14, caractérisé en ce qu'au moins une partie de la couche active (3, 3') est obtenue par epitaxie.
16. Procédé selon l'une quelconque des revendications 1 à 10 ou 12 à 15, caractérisé en ce qu'au moins une partie de la couche active (3, 3') est contrainte.
17. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le report de la couche active (13, 3, 3') sur le substrat d'accueil (8) ou le raidisseur (7) comprend une étape de détachement ou de démontage de ladite couche active (13, 3, 3') du substrat support (1) ou du reste (14) de celui-ci, par application de contraintes d'origines thermique, mécanique ou électrique.
18. Procédé selon la revendication 17, caractérisé en ce que l'application de contraintes d'origine mécanique consiste en l'utilisation d'une lame et/ou d'un jet de liquide ou de gaz.
19. Procédé selon l'une quelconque des revendications 1 à 16, caractérisé en ce que le report de la couche active (13, 3, 3') sur le substrat d'accueil (8) ou sur le raidisseur (7) s'effectue par gravure chimique et/ou fracture.
20. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que l'on répète au moins une fois le cycle d'étape de fabrication en utilisant comme substrat support noble de départ, le substrat (1) ou le reste (14) de substrat support (1) obtenu à l'issue de l'étape c) de report.
21. Procédé selon la revendication 20, caractérisé en ce qu'il consiste à effectuer une étape de retouche de la face avant (10) du substrat support noble (1) ou de la face avant (140) du reste (14) dudit substrat support (1) obtenu à l'issue de l'étape c) de report avant la répétition des étapes de fabrication.
22. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le substrat support noble (1) est un matériau choisi parmi le silicium, le germanium, le carbure de silicium, le saphir, le nitrure de gallium et le silicium-germanium.
23. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche active (3, 3') est réalisé dans un matériau choisi parmi le silicium, le germanium, le carbure de silicium, le saphir, le nitrure de gallium et le silicium-germanium.
24. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le substrat d'accueil (8) est réalisé dans un matériau moins 15 noble que le substrat support (1).
25. Procédé selon la revendication 24, caractérisé en ce que le substrat d'accueil (8) est réalisé dans un matériau transparent dans les longueurs d'onde du visible.
26. Procédé selon la revendication 24, caractérisé en ce que le 20 substrat d'accueil (8) est réalisé dans un matériau transparent dans les longueurs d'onde de l'infrarouge, de l'ultraviolet, du bleu ou du jaune.
27. Procédé selon l'une des revendications 24 à 26, caractérisé en ce que le substrat d'accueil (8) est réalisé dans un matériau bon conducteur thermique.
28. Procédé selon l'une des revendications 24 à 27, caractérisé en ce que le substrat d'accueil (8) est réalisé dans un matériau bon conducteur électrique.
29. Procédé selon l'une des revendications 24 à 27, caractérisé en ce que le substrat d'accueil (8) est réalisé dans un matériau bon isolant électrique.
30. Procédé selon l'une des revendications 24 à 29, caractérisé en ce que le substrat d'accueil (8) est réalisé dans un matériau souple.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0401989A FR2866982B1 (fr) | 2004-02-27 | 2004-02-27 | Procede de fabrication de composants electroniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0401989A FR2866982B1 (fr) | 2004-02-27 | 2004-02-27 | Procede de fabrication de composants electroniques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2866982A1 true FR2866982A1 (fr) | 2005-09-02 |
| FR2866982B1 FR2866982B1 (fr) | 2008-05-09 |
Family
ID=34834093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0401989A Expired - Fee Related FR2866982B1 (fr) | 2004-02-27 | 2004-02-27 | Procede de fabrication de composants electroniques |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2866982B1 (fr) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010102943A1 (fr) * | 2009-03-12 | 2010-09-16 | S.O.I. Tec Silicon On Insulator Technologies | Procédé de fabrication d'une structure multicouche avec un transfert de couche de circuit |
| WO2012007435A1 (fr) * | 2010-07-15 | 2012-01-19 | S.O.I.Tec Silicon On Insulator Technologies | Substrat temporaire, procédé de traitement et procédé de production |
| US8163570B2 (en) | 2008-08-28 | 2012-04-24 | Soitec | Method of initiating molecular bonding |
| WO2014177612A1 (fr) * | 2013-04-30 | 2014-11-06 | Abb Technology Ag | Procédé de fabrication d'un dispositif à semi-conducteurs comprenant une plaquette mince à semi-conducteurs |
| US8927320B2 (en) | 2009-06-26 | 2015-01-06 | Soitec | Method of bonding by molecular bonding |
| US9275888B2 (en) | 2010-07-15 | 2016-03-01 | Soitec | Temporary substrate, transfer method and production method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0989593A2 (fr) * | 1998-09-25 | 2000-03-29 | Canon Kabushiki Kaisha | Dispositif et procédé de séparation de substrat, et procédé de fabrication de susbtrat |
| FR2823599A1 (fr) * | 2001-04-13 | 2002-10-18 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| US20030077885A1 (en) * | 2000-05-30 | 2003-04-24 | Bernard Aspar | Embrittled substrate and method for making same |
| US20030108715A1 (en) * | 2001-12-11 | 2003-06-12 | Intel Corporation | Method for bonding and debonding films using a high-temperature polymer |
| US20030179191A1 (en) * | 2001-12-27 | 2003-09-25 | Canon Kabushiki Kaisha | Display device and process of producing the same |
| FR2837620A1 (fr) * | 2002-03-25 | 2003-09-26 | Commissariat Energie Atomique | Procede de transfert d'elements de substrat a substrat |
| FR2839199A1 (fr) * | 2002-04-30 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
| EP1385200A2 (fr) * | 2002-07-24 | 2004-01-28 | Interuniversitaire Microelectronica Centrum vzw ( IMEC) | Procédé de fabrication des dispositifs à couches minces pour cellules solaires ou applications SOI |
-
2004
- 2004-02-27 FR FR0401989A patent/FR2866982B1/fr not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0989593A2 (fr) * | 1998-09-25 | 2000-03-29 | Canon Kabushiki Kaisha | Dispositif et procédé de séparation de substrat, et procédé de fabrication de susbtrat |
| US20030077885A1 (en) * | 2000-05-30 | 2003-04-24 | Bernard Aspar | Embrittled substrate and method for making same |
| FR2823599A1 (fr) * | 2001-04-13 | 2002-10-18 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| US20030108715A1 (en) * | 2001-12-11 | 2003-06-12 | Intel Corporation | Method for bonding and debonding films using a high-temperature polymer |
| US20030179191A1 (en) * | 2001-12-27 | 2003-09-25 | Canon Kabushiki Kaisha | Display device and process of producing the same |
| FR2837620A1 (fr) * | 2002-03-25 | 2003-09-26 | Commissariat Energie Atomique | Procede de transfert d'elements de substrat a substrat |
| FR2839199A1 (fr) * | 2002-04-30 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
| EP1385200A2 (fr) * | 2002-07-24 | 2004-01-28 | Interuniversitaire Microelectronica Centrum vzw ( IMEC) | Procédé de fabrication des dispositifs à couches minces pour cellules solaires ou applications SOI |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8163570B2 (en) | 2008-08-28 | 2012-04-24 | Soitec | Method of initiating molecular bonding |
| WO2010102943A1 (fr) * | 2009-03-12 | 2010-09-16 | S.O.I. Tec Silicon On Insulator Technologies | Procédé de fabrication d'une structure multicouche avec un transfert de couche de circuit |
| FR2943177A1 (fr) * | 2009-03-12 | 2010-09-17 | Soitec Silicon On Insulator | Procede de fabrication d'une structure multicouche avec report de couche circuit |
| CN102349149A (zh) * | 2009-03-12 | 2012-02-08 | S.O.I.Tec绝缘体上硅技术公司 | 利用电路层转移制造多层结构的方法 |
| US8932938B2 (en) | 2009-03-12 | 2015-01-13 | Soitec | Method of fabricating a multilayer structure with circuit layer transfer |
| US8927320B2 (en) | 2009-06-26 | 2015-01-06 | Soitec | Method of bonding by molecular bonding |
| WO2012007435A1 (fr) * | 2010-07-15 | 2012-01-19 | S.O.I.Tec Silicon On Insulator Technologies | Substrat temporaire, procédé de traitement et procédé de production |
| FR2962848A1 (fr) * | 2010-07-15 | 2012-01-20 | Soitec Silicon On Insulator | Substrat temporaire, procede de transfert et procede de fabrication |
| US9275888B2 (en) | 2010-07-15 | 2016-03-01 | Soitec | Temporary substrate, transfer method and production method |
| WO2014177612A1 (fr) * | 2013-04-30 | 2014-11-06 | Abb Technology Ag | Procédé de fabrication d'un dispositif à semi-conducteurs comprenant une plaquette mince à semi-conducteurs |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2866982B1 (fr) | 2008-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1423873B1 (fr) | Procede d'obtention d'une couche mince auto-portee d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique | |
| EP1378004A2 (fr) | Substrat demontable a tenue mecanique controlee et procede de realisation | |
| EP1344249A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| WO2005004232A1 (fr) | Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2817394A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| FR2817395A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| FR2823596A1 (fr) | Substrat ou structure demontable et procede de realisation | |
| FR2857982A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2938975A1 (fr) | Procede de realisation d'une heterostructure de type silicium sur saphir | |
| WO2003005434A2 (fr) | Procede de diminution de la rugosite de surface d'une tranche semicondutrice | |
| FR2842650A1 (fr) | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique | |
| FR2889887A1 (fr) | Procede de report d'une couche mince sur un support | |
| FR2938702A1 (fr) | Preparation de surface d'un substrat saphir pour la realisation d'heterostructures | |
| FR2830983A1 (fr) | Procede de fabrication de couches minces contenant des microcomposants | |
| FR2926674A1 (fr) | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable | |
| FR3108774A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2938118A1 (fr) | Procede de fabrication d'un empilement de couches minces semi-conductrices | |
| EP3295473B1 (fr) | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats | |
| FR2866982A1 (fr) | Procede de fabrication de composants electroniques | |
| FR2842647A1 (fr) | Procede de transfert de couche | |
| FR2858461A1 (fr) | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques | |
| EP1861873A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| FR3120737A1 (fr) | Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20101029 |